KR101110904B1 - 채널 트리 오퍼레이션들을 수행하는 방법 및 장치 - Google Patents

채널 트리 오퍼레이션들을 수행하는 방법 및 장치 Download PDF

Info

Publication number
KR101110904B1
KR101110904B1 KR1020097022217A KR20097022217A KR101110904B1 KR 101110904 B1 KR101110904 B1 KR 101110904B1 KR 1020097022217 A KR1020097022217 A KR 1020097022217A KR 20097022217 A KR20097022217 A KR 20097022217A KR 101110904 B1 KR101110904 B1 KR 101110904B1
Authority
KR
South Korea
Prior art keywords
nodes
communication system
node
virtual node
node identifiers
Prior art date
Application number
KR1020097022217A
Other languages
English (en)
Other versions
KR20090122493A (ko
Inventor
마크심 크라스나이안스키
Original Assignee
콸콤 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 콸콤 인코포레이티드 filed Critical 콸콤 인코포레이티드
Publication of KR20090122493A publication Critical patent/KR20090122493A/ko
Application granted granted Critical
Publication of KR101110904B1 publication Critical patent/KR101110904B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/26—Systems using multi-frequency codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L5/00—Arrangements affording multiple use of the transmission path
    • H04L5/0001—Arrangements for dividing the transmission path
    • H04L5/0003—Two-dimensional division
    • H04L5/0005—Time-frequency
    • H04L5/0007—Time-frequency the frequencies being orthogonal, e.g. OFDM(A), DMT
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F16/00—Information retrieval; Database structures therefor; File system structures therefor
    • G06F16/90—Details of database functions independent of the retrieved data types
    • G06F16/901—Indexing; Data structures therefor; Storage structures
    • G06F16/9027—Trees
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L5/00—Arrangements affording multiple use of the transmission path
    • H04L5/003—Arrangements for allocating sub-channels of the transmission path
    • H04L5/0044—Arrangements for allocating sub-channels of the transmission path allocation of payload
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W72/00—Local resource management
    • H04W72/12—Wireless traffic scheduling
    • H04W72/1263—Mapping of traffic onto schedule, e.g. scheduled allocation or multiplexing of flows
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W8/00—Network data management
    • H04W8/26—Network addressing or numbering for mobility support

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Databases & Information Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Software Systems (AREA)
  • Data Mining & Analysis (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Mobile Radio Communication Systems (AREA)

Abstract

통신 시스템에서 채널 자원들을 스케줄링하기 위한 채널 트리 동작들에 대해 개선된 계산 속도가 달성되도록 채널 트리를 오더링하는, 통신 시스템에서 채널 트리 동작들을 수행하기 위한 방법들 및 장치들이 개시된다. 개시된 방법들은 채널 트리의 실제 노드들의 하나 이상의 노드 식별자들 각각을 규정된 오더링 방식에 기초하여 대응하는 가상 노드 식별자들로 맵핑하는 단계를 포함한다. 맵핑하는 단계 이후, 상기 방법은 가상 노드 식별자들을 사용하여 채널 트리의 하나 이상의 실제 노드들 상에서 하나 이상의 오퍼레이션들을 수행하는 단계를 포함한다. 개시된 방법을 실행하도록 구성된 해당 장치 또한 개시된다.

Description

채널 트리 오퍼레이션들을 수행하는 방법 및 장치{METHODS AND APPARATUS FOR PERFORMING CHANNEL TREE OPERATIONS}
[0001] 본 특허 출원은 2007년 3월 26일자로 "METHODS AND APPARATUS FOR PERFORMING CHANNEL TREE OPERATIONS"이란 명칭으로 출원되었으며 본 발명의 양수인에게 양도되어 본 발명에 의도적으로 참조로 통합되는 가출원 No. 60/908,181호의 우선권을 청구한다.
[0002] 본 발명은 일반적으로 통신 시스템의 채널 트리 오퍼레이션들(channel tree operations)을 수행하기 위한 방법 및 장치에 관한 것으로, 보다 특정하게는 통신 시스템의 채널 자원들을 스케줄링하기 위한 채널 트리 오퍼레이션들에 대한 개선된 계산 속도를 산출하기 위해 채널 트리를 오더링하는 것에 관한 것이다.
[0003] 통신 시스템들, 이를 테면 직교 주파수 분할 멀티플렉스드 액세스(OFDMA) 시스템에 있어서, 이용가능한 자원들의 대역폭은 계층적 그래프(hierarchical graph) 또는 시스템 채널들을 나타내는 노드들의 "트리(tree)"("채널 트리"라 불림)로서 표현될 수 있으며, 이는 하나 상의 주파수들, 서브캐리어들, 또는 톤들일 수 있다. 미래의 OFDMA 시스템들, 이를 테면 UMB(Ultra Mobile Broadband)에서, 채널 트리로서 이용가능한 대역폭의 표현(representation)은 노드들 간에 소정의 명확히 규정된(well defined) 관계를 이용한다. 공지된 바와 같이, 채널 트리는 통신 네트워크의 다수의 수신기들 간의 다이버시티(diversity)를 보장하기 위해 통신 네트워크의 사용자들에게 주파수들을 할당하는데 이용된다. 다양한 채널 트리 개념들이 본 발명에 참조로 통합되는, 2005년 8월 22일자로 출원된 "FREQUENCY HOPPING DESIGN FOR SINGLE CARRIER FDMA SYSTEMS"란 명칭의 미국 특허 출원 번호 11/209,246호에 개시된다.
[0004] 통상적으로 채널 트리들은 액세스 단말(AT) 할당들 및 스케줄러 유니트에 의한 전체 대역폭 관리를 신호화하는데 이용된다. 스케줄러는 예를 들어 OFDMA 시스템에서 시간에 보다 민감한 부품들 중 하나이기 때문에, 채널 트리 오퍼레이션들의 빠르고 효율적인 성능을 갖는 것이 바람직하다는 것이 인식될 것이다. 그러나, 통상적으로 채널 트리들은 링크된 리스트들을 사용하여 구현된다. 특히, 이러한 구현 형태에는 노드들이 포인터들(pointers)을 통해 링크되는 트리 구조를 수반한다. 그러나, 링크된 리스트 구조는 수행되는 대부분의 오퍼레이션들에 대한 구조의 스캐닝을 요구하여, 채널 트리 오퍼레이이션들의 속도 및 효율성을 제한한다.
[0005] 일 양상에 따라, 통신 시스템에서 사용되는 방법이 제공된다. 상기 방법은 채널 트리의 다수의 실제 노드들 중 적어도 하나의 노드의 적어도 하나의 실제 노드 식별자를 규정된(prescribed) 오더링 방식에 기초하여 적어도 하나의 대응하는 가상 노드 식별자에 대해 맵핑하는 단계를 포함한다. 상기 방법은 적어도 하나의 가상 노드 식별자를 사용하여 채널 트리의 다수의 실제 노드들 중 적어도 하나의 노드상에서 적어도 하나의 오퍼레이션(operation)을 수행하는 단계를 더 포함한다.
[0006] 또 다른 양상에 따라, 본 발명은 무선 통신 시스템에서 동작가능한 장치를 제공한다. 상기 장치는 채널 트리의 다수의 실제 노드들 중 적어도 하나의 노드의 적어도 하나의 실제 노드 식별자를 규정된 오더링 방식에 기초하여 적어도 하나의 대응하는 가상 노드 식별자에 대해 맵핑하도록 구성된 프로세서를 포함한다. 또한, 상기 장치는 적어도 하나의 가상 채널 식별자를 저장하기 위해 상기 프로세서에 연결되는 메모리를 포함한다.
[0007] 또 다른 양상에 따라, 무선 통신 시스템에서 동작가능한 장치가 개시된다. 상기 장치는 채널 트리의 다수의 실제 노드들 중 적어도 하나의 노드의 적어도 하나의 실제 노드 식별자를 규정된 오더링 방식에 기초하여 적어도 하나의 대응하는 가상 노드 식별자에 대해 맵핑하기 위한 수단을 특징으로 한다. 또한 상기 장치는 적어도 하나의 가상 노드 식별자를 사용하여 채널 트리의 다수의 실제 노드들 중 적어도 하나의 노드 상에서 적어도 하나의 오퍼레이션을 수행하기 위한 수단을 특징으로 한다.
[0008] 또 다른 양상에서, 컴퓨터-판독가능 매체를 포함하는 컴퓨터 프로그램 물건이 개시된다. 컴퓨터-판독가능 매체는 컴퓨터가 채널 트리의 실제 노드들 중 적어도 하나의 식별자 각각을 규정된 오더링 방식에 기초하여 대응하는 가상 노드 식별자들에 대해 맵핑하게 하도록 하는 코드를 포함한다. 또한, 컴퓨터-판독가능 매체는 컴퓨터가 가상 노드 식별자들을 사용하여 채널 트리의 실제 노드들 중 적어도 하나의 노드 상에서 적어도 하나의 오퍼레이션을 수행하게 하기 위한 코드를 포함한다.
[0009] 또 다른 양상에서, 통신 시스템에서의 사용을 위한 장치가 제공된다. 상기 장치는 통신 시스템에 채널 자원들을 할당하도록 구성된 스케줄러를 특징으로 한다. 상기 스케줄러에는 제 1 모듈이 포함되며, 상기 제 1 모듈은 채널 트리의 다수의 실제 노드들 중 적어도 하나의 노드의 적어도 하나의 실제 노드 식별자를 규정된 오더링 방식에 기초하여 적어도 하나의 대응하는 가상 노드 식별자에 대해 맵핑하도록 구성된다. 또한, 스케줄러는 적어도 하나의 가상 노드 스케줄러를 사용하여 채널 트리의 다수의 실제 노드들 중 적어도 하나의 노드 상에서 적어도 하나의 오퍼레이션을 수행하도록 구성된 제 2 모듈을 특징으로 한다.
[0010] 도 1은 본 발명의 일 양상에 따라 액세스 포인트 및 액세스 단말들을 가지는 무선 통신 시스템을 나타낸다.
[0011] 도 2는 통신 시스템의 실제 노드들의 채널 트리 다이어그램이다.
[0012] 도 3은 본 발명의 양상에 따라 통신 시스템의 오퍼레이션들을 수행하고 채널 트리를 변환하기 위한 방법의 예시적인 흐름도이다.
[0013] 도 4는 본 발명의 양상에 따라 통신 시스템의 오퍼레이션들을 수행하고 채널 트리를 변환하기 위한 방법의 또 다른 예시적 흐름도이다.
[0014] 도 5는 본 발명의 양상에 따라 도 2에 도시된 채널 트리의 변환을 나타낸다.
[0015] 도 6은 도 5의 채널 트리의 노드들을 할당하기 위한 채널 트리 오퍼레이션들의 예이다.
[0016] 도 7은 현재 본 발명에 개시된 방법들을 이용하여 도 1의 무선 통신 시스템에서 사용되는 무선 네트워크 장치의 블록 다이어그램이다.
[0017] 도 8은 본 발명에 개시된 방법들을 이용하여 무선 통신 시스템에서 사용되는 장치의 또 다른 예시적인 블록 다이어그램이다.
[0018] 본 발명은 통신 시스템의 채널 자원들을 스케줄링하기 위해 채널 트리 오퍼레이션들에 대해 개선된 계산 속도(computation speed)를 제공하는 통신 시스템들의 채널 트리 오퍼레이션들을 오더링하고 수행하기 위한 방법들 및 장치들에 관한 것이다. 요약하면, 채널 트리의 오더링(ordering)은 채널 트리의 실제 노드들의 하나 이상의 노드 식별자들 각각을 규정된 오더링에 따라 대응하는 가상 노드 식별자들에 대해 맵핑하는 것을 포함한다. 특히, 가상 노드 식별자들의 규정된 오더링은 노드들 간의 관계, 이를 테면 부모(parent)/자식(child) 관계 또는 얼마나 많은 서브캐리어들이 특정 노드에 의해 표현되었는가(즉, 얼마나 많은 "자식들(children)"이 노드에 의해 얻어졌는가)에 기초한다. 가상 노드 식별자들은 이러한 오더링에 기초하여 인접하게 배열되고 비트맵에 의해 표현된다. 비트맵을 이용함으로써, 소정의 채널 트리 오퍼레이션들은 이를 테면 채널 트리 구조의 스캐닝 에 의해, 실제 노드 식별자들의 오리지널 채널 트리를 사용하여 동일한 오퍼레이션들의 성능에 대해 개선된 프로세싱 속도로 수행될 수 있다.
[0019] 도 1을 참조로, 개시된 방법들 및 장치들이 실시될 수 있는 예시적인 무선 통신 시스템(100)이 도시된다. 도시된 바와 같이, 액세스 포인트(102)(AP)는 하나 이상의 액세스 단말들(AT), 이를 테면 단말들(104, 106)과 통신한다. 액세스 포인트(AP)(102)는 각각 순방향 링크들(108, 114)을 통해 액세스 단말들(104, 106)로 정보를 전송한다. 부가적으로, 액세스 포인트(102)는 각각 역방향 링크들(112, 110)을 통해 액세스 단말들(104, 106)로부터 정보를 수신할 수 있다.
[0020] 액세스 단말(102)은 액세스 단말들(AT)(예를 들어, 104, 106)과의 통신에 이용되는 채널 자원들을 할당하는 스케줄러(도 1에는 미도시)를 포함할 수 있다. 자원 할당을 결정할 때, AP(102)에서 스케줄러는 서브캐리어들 또는 톤들을 할당하기 위해 채널 트리를 이용할 수 있다. 이용될 수 있는 예시적인 채널 트리가 도 2에 도시된다.
[0021] 도 2에 도시된 것처럼, 채널 트리(200)는 그림처럼 넘버링된 블록들로 표현되는 다수의 노드들을 포함한다. 각각의 노드는 통신 시스템의 단일 채널을 표현한다. 본 예에서 블록들 16 내지 33, 36 및 37로 도시되는 채널 트리(200)의 최하부 계층은 "베이스 노드들(base nodes)"로 불리며, 이는 상기 노드들은 이들 밑으로 어떠한 "자식들(childeren)"도 갖지 않기 때문이다. 예시적 시스템에서, 베이스 노드들은 다수의 서브캐리어들 또는 톤들의 세트로 맵핑될 수 있다. 또 다른 예시적 시스템에서, 베이스 노드들은 8개의 톤들 또는 서브캐리어들의 세트로 맵핑될 수 있다. 또한, 도 2에 도시된 노드들의 수는 단지 예시적인 것으로, 채널 트리의 일부로서 임의의 다양한 수의 노드들이 이용될 수 있다는 것을 주목해야 한다.
[0022] 예를 들어, 노드 7과 같이 보다 높은 레벨의 노드들은 이들의 자손들(descendants)의 모든 서브캐리어들(즉, 도 2의 노드 7의 예에서는 노드들 16 및 17)을 상속한다(inherit). 따라서, 노드(7)는 노드들 16 및 17을 상속하고 (노드 당 8개의 서브캐리어들 또는 톤들로 가정하면) 16개의 서브캐리어들을 포함한다. 부가적으로, 일부 통신 시스템들에서, 노드가 사용되거나 할당될 때, 자손들 뿐만 아니라 상속자들(ancestors)(즉, 부모 노드들)은 사용이 제한되거나 또는 이용될 수 없게 지정되었다. 예를 들어, 도 2의 노드 3이 AT에 할당될 경우, 할당시 이 채널, 뿐만 아니라 노드들 7, 8, 16-19(즉, 자손들), 및 노드들 0 및 1(즉, 부모들)은 다른 액세스 단말들에 의한 사용이 불가능해질 것이다.
[0023] 도 2에서도 예시될 수 있는 것처럼, 동일한 "레벨(level)"에, 이를 테면 예를 들어 노드들 3 및 4에 도시된 노드들은 동일한 수의 자손들, 및 할당가능한 서브캐리어들을 가질 필요는 없다. 부가적으로, 동일 레벨의 이러한 노드들은 인접하게(contiguously) 넘버링될 필요는 없다. 따라서, 도 2의 실제 노드들의 구조가 반드시 규칙적(regular)인 것은 아니며, 공지된 애플리케이션드에서 링크된 리스트들을 사용하여 구현되며, 여기서 채널 트리의 노드들은 포인터(pointer)를 통해 링크된다. 따라서, 이러한 링크된 리스트들을 사용하는 할당 또는 스케줄링 오퍼레이션들은 소프트웨어에 의해 실행되는 스캐닝 또는 룩업 테이블들을 요구한 다.
[0024] 따라서, 본 발명의 일 양상에서, 통신 시스템의 채널 트리, 이를 테면 도 2의 채널 트리(200)는 보다 쉽고 효율적으로 구현되는 채널 트리 오퍼레이션들을 허용하기 위해, 실제 노드들을 가상 노드들로 맵핑함으로써 변환될 수 있다. 이러한 변환을 실행하기 위한 알고리즘 또는 방법이 도 3의 흐름 다이어그램에 예시된다. 도 3에 도시된 것처럼, 방법(300)은 채널 트리의 실제 노드들의 하나 이상의 채널 노드 식별자들 각각이 규정된 오더링 방식에 기초하여 대응하는 가상 노드 식별자들로 맵핑되는 블록(302)을 포함한다. 하기에서 보다 상세히 설명되는 바와 같이, 규정된 오더링 방식은 비트맵으로 표현되는 가상 노드들을 사용하여 채널 트리(예를 들어, 채널 트리(200))의 실제 노드들 간의 관계를 나타내는 방안을 수행한다.
[0025] 블록(302)에서의 맵핑이 완료된 이후, 흐름은 하나 이상의 오퍼레이션들이 가상 노드 식별자들을 사용하여 채널 트리의 하나 이상의 실제 노드들에서 수행되는 블록(304)으로 진행된다. 상기 맵핑이 가상 노드들의 비트맵으로서 실제 노드들 간의 관계를 표현하는 예에서, 비트 오퍼레이션들(bitwise operations), 이를 테면 "AND" 및 "OR" 오퍼레이션들은 채널 자원들의 할당 동안 실행되는 다양한 스케줄링 오퍼레이션들(예를 들면, 노드들의 해제(release) 및 할당)에 대해 이용될 수 있다. 블록들(302, 304)에서의 프로세스들은 AP에서, 이를 테면 AP의 스케줄러에 의해 수행될 수 있으며, 혹은 대안적으로 다시 AP와의 가상 맵핑 정보를 통신하는 AT들에 의해 실행될 수 있다는 것이 주목된다.
[0026] 본 발명의 방법들 및 장치들이 실제 노드들의 채널 트리를 가상 노드 들의 채널 트리로 어떻게 변환되는지 또는 맵핑되는지(이를 테면, 앞서 설명된 블록(302)의 프로세스)에 대한 예시로서, 도 4는 실제 노드의 채널 트리(예를 들어, 도 2)를 가상 노드들의 채널 트리로 컨버팅 또는 변환하기 위한 프로세스(또한, 채널 트리의 "규정된 오더링(prescribed ordering)"으로 간주됨)의 흐름 다이어그램을 나타낸다. 변환된 트리에서 노드들 간의 관계를 나타내기 위해, 부모 및 자식 링크들이 먼저 결정 또는 설정된다. 이러한 제 1 결정은 도 4의 방법(400)에서 블록(402)으로 표시된다. 이러한 설정에 기초하여, 각각의 노드에 대한 톤들 또는 "홉-포트들(hop-ports)"의 수는 도 4의 블록(404)으로 표시된 것처럼 계산 또는 결정될 수 있다. 예를 들어, 도 2의 채널 트리에서, 베이스 노드들(예를 들어, 16-33, 36 및 37)과 연관된 톤들의 수는 톤들의 일부 미리결정된 수 "n"이 된다. 부모 노드(즉, 하나 이상의 자식들을 가지는 노드), 이를 테면 노드 3에 대해, 노드와 연관된 톤들의 수는 노드 3의 자식 또는 베이스 노드들인 노드들 16-19에 할당된 톤들의 수의 합이다. 각각의 노드가 "n" 톤들의 세트를 나타내는 시스템에서, 노드 3에 의해 표현되는 톤들의 전체 수는 n×4 노드들(노드 3의 자식들로서의 노드들 16-19)이 된다. 따라서, n=8인 예에서, 실제 노드 3은 32 톤들을 나타낸다.
[0027] 각각이 노드들에 대한 서브캐리어들의 수의 결정 이후, 노드들은 서브캐리어들 또는 "홉-포트들(hop-ports)"의 수에 따라 저장 또는 오더링된다. 특히, 노드들은 노드 식별자 정보에 의해서 뿐만 아니라, 서브캐리어들의 수에 따라서 저장 또는 오더링될 수 있다. 노드 식별자 정보는 단지(simply) 순차적 넘버링 정보를 포함할 수 있다는 것이 주목된다. 따라서, 도 2의 채널 트리의 예에서, 실 제 노드 식별자 값들은 단지 박스들 내에 표시된 노드 번호들이 된다. 일 양상에 따라, 블록(406)의 프로세스에서 노드들이 오더링될 때, 노드들은 서브캐리어들의 수에 따라 세트들로 그리고, 이어서 동일한 수의 서브캐리어들을 가지는 노드들의 세트들에서 먼저 분류될 수 있고(sorted), 실제 노드 식별자는 상기 세트 내의 노드들의 오더링 또는 넘버링에 사용될 수 있다.
[0028] 도 2의 예를 사용하여, 도 2의 노드 4는 보다 많은 자식들 및 서브캐리어들을 가지기 때문에, 실제 노드 4의 식별자가 노드 3의 실제 노드 식별자 보다 숫자상으로 나중에 생성되더라도, 상기 노드는 가상 노드 맵핑시 노드 3 이전에 넘버링되도록 저장 또는 오더링된다는 것을 알 수 있다. 이는 노드 4가 보다 큰 수의 서브캐리어들을 가져, 가상 노드 맵핑시 노드 3 이전에 오더링될 수 있기 때문이다. 부가적으로, 예를 들어, 노드들 3 및 5는 동일한 수의 자식들(즉, "형제(sibling)" 노드) 및, 동일한 수의 서브캐리어들 또는 홉-노드들을 갖는다는 것이 주목된다. 따라서, 이러한 노드들이 오더링될 때, 노드들은 노드 5 이전의 분류 오더에서 순차적으로 생성되는 노드 3으로 분류될 수 있으며, 이는 실제 노드 식별자(5)의 값은 노드 3의 실제 노드 식별자 값 보다 크기 때문이다.
[0029] 도 4에서 블록(406)의 오더링을 결정한 후, 대응하는 가상 노드 식별자들에 대한 채널 트리의 하나 이상의 실제 노드 식별자들 각각의 맵핑이 블록(408)으로 도시된 것처럼 수행된다. 맵핑은 블록(406)의 프로세스에 의해 결정되는 분류된 또는 오더링된 실제 노드들을 이용하는 단계 및 이렇게 분류된 실제 노드들의 시퀀스를 인접하게 넘버링된 대응하는 가상 노드 식별자에 대해 맵핑하는 단계를 수반한다. 가상 노드 식별자들은 인접하기 때문에, 생성되는 변형된 채널 트리는 비트 오퍼레이션(bitwise operation)들을 제공하는 비트맵으로서 표현될 수 있어, 결국 예를 들어, 할당, 해제(release), 탐색, 및 상태 추적 동작들에 대한 개선된 계산 속도를 산출한다. 실제 노드들의 채널 트리를 서브캐리어들 및 채널 노드 식별자들의 수에 기초하여 저장되는 인접하게 넘버링된 가상 노드 식별자들로 변환 또는 맵핑함으로써, 노드들(즉, 부모, 자식, 형제) 간의 관계가 가상 노드 식별자들의 비트맵으로써 효율적으로 표현될 수 있다는 것이 인식될 것이다.
[0030] 맵핑은 통신 시스템의 메모리에 유지 및 저장될 수 있으며, 저장된 맵핑은 오퍼레이션들이 실행되는(가상 식별자들) 환경과 실제 채널 식별자들이 통신 시스템 엔티티들에 의해 사용 및 인식되는 실제(actual) 환경 사이를 전환시키는데 이용될 수 있다. 따라서, 비트 오퍼레이션들이 가상 노드 식별자들의 비트맵을 사용하여 실행된 이후, 오퍼레이션들의 결과들은 도 2를 참조로 앞서 개시된 블록(304)에 대응되는 대안적 블록(410)으로 표시된 것처럼 실제 노드들의 채널 식별자들로 다시 이동될 수 있다.
[0031] 도 5는 도 2의 예에 기초하여 가상 노드 식별자들(500)의 최종 변환된 채널 트리의 예시적 도면을 제공한다. 도 5에서 볼 수 있듯이, 채널 트리(500)는 채널 트리(200)와 동일한 수의 노드들을 포함할 수 있으나, 노드 식별자들은 리오더링된다. 예를 들어, 채널 트리(200)의 노드 3은 리오더링되어 가상 노드 식별자 4가 제공된다. 마찬가지로, 채널 트리(200)의 노드 4는 채널 트리(500)의 노드 3이다. 이는 채널 트리(200)의 노드 4가 노드 3의 자식들(즉, 7, 8 및 16-19) 보 다는 자식 노드들(즉, 9, 10, 11 및 20-25)에서 많은 서브캐리어들을 갖기 때문이다. 따라서, 앞서 개시된 본 발명의 방법의 일 양상에 따라, 노드 4는 노드 3에 앞서 분류되고 가상 노드 식별자들에 대한 맵핑 동안 순차적으로 리넘버링된다.
[0032] 부가적으로, 변환된 채널 트리는 홉-포트 또는 서브캐리어 레벨들의 계층구조 내에 노드들을 배치시키도록 구성된다. 도 5의 예는 점선 경계선들에의해 이러한 레벨들을 나타낸다. 최고 레벨(502)은 노드 0을 포함하며, 노드 0은 상속자들을 갖지 않는 서브캐리어들의 총 수(global number)를 나타낸다. 다음 레벨(504)은 노드 1을 포함하며, 노드 1은 예를 들어 노드 2 보다는 많은 서브캐리어들을 포함한다. 유사하게, 다음 레벨(506)은 노드 2를 포함하고, 레벨(508)은 리맵핑된(remapped) 노드 3을 포함하는 방식으로 레벨들(510, 512) 내지 베이스 노드 레벨(514)이 도시된다.
[0033] 도 5는 이후 "포트 레벨들(port levels)"로 간주되는, 다수의 홉-포트 또는 서브캐리어 레벨들(502 내지 514) 각각에서 가상 노드 식별자들의 인접한 넘버링(contiguous numbering)을 나타낸다. 따라서, 예를 들어 채널 트리(200)의 노드 34(노드 6에 대한 형제)는 가상 식별자 번호 7로 리넘버링되며, 이는 가상 식별자 번호 7은 4 베이스 노드들(또는 예시된 예에서 8 서브캐리어들/노드의 경우 32 서브캐리어들)을 가지는 각각의 가상 노드들을 포함하는 포트 레벨(510)내에 있기 때문이다. 유사하게, 동일한 수의 자식들(및 궁극적으로는 베이스 노드들)을 가지는 다른 노드들은 동일한 포트 레벨에서 인접하게(contiguously) 오더링된다. 또한, 각각의 포트 레벨은 동일한 수의 홉-포트들 또는 서브캐리어들을 갖도록 모 두 공지된 인접한(contiguous) 가상 노드 식별자 값들의 범위를 지정하는데 이용될 수 있다. 포트 레벨들로의 가상 노드들의 오더링 및 각각의 포트 레벨 내에서의 인접한(contiguously) 넘버링에 의해, 탐색 및 상태 추적을 위한 비트맵들의 사용 및 유사하게 위치된 노드들의 그룹화(grouping)이 제공된다. 이는 결국 이러한 채널 트리 오퍼레이션들의 실행을 위해 개선된 속도를 제공한다.
[0034] 보다 특정하게, 비트맵 어레이에서 각각의 노드에 대한 개별 비트의 이진 상태(binary state)는 가상 노드 식별자들의 비트맵 내에서 노드가 할당되는지 또는 할당해제(de-allocated) 되는지를 나타내는데 이용될 수 있다. 노드가 할당될 때, 노드에 대한 비트 값은 노드가 할당되었는지 또는 "제한(restricted)"되었는지 여부를 나타낸다. 예를 들어, 비트가 제로로 설정되면, 이러한 상태는 노드가 할당되거나 또는 "제한된다"는 것을 나타내도록 설계될 수 있다. 따라서, 비트 오퍼레이션들에 대해, "AND" 및 "OR"와 같은 논리 오퍼레이션들은 오퍼레이션들의 실행시 비트맵의 어레이에서의 이러한 비트 값들을 사용하여 실행된다.
[0035] 채널을 나타내는 도 5의 채널 트리에서 가상 노드들 각각은 데이터베이스에서 각각의 노드와 연관된 정보를 포함할 수 있다. 상기 정보는 가상 노드 식별자 뿐만 아니라, 이를 테면 부모 노드들, 자식 노드들, 및 상기 노드와 연관된 관련 노드들의 수와 같은 정보를 포함할 수 있다. 노드와 연관된 다른 정보는 일례로써 특정 노드의 할당을 방지하기 위해 노드를 보존하는 "보존(reserved)" 상태와 같은 노드 특성을 포함할 수 있다.
[0036] 본 발명에 개시된 방법들 및 장치들의 양상에 따라, 보다 효율적으로 수행되는 채널 트리 오퍼레이션들의 적어도 일부를 허용하는 알고리즘들이 구현될 수 있다. 예시적 구현에 있어, 개시된 채널 트리의 개시된 리맵핑(remapping)은 간단한 제 1-피트 타입(simple first-fit type) 알고리즘의 형태와 같이, 이용가능한 노드들에 대한 탐색을 위해 활용될 수 있다. 예를 들어, 스케줄러가 할당을 위해 특정 수의 서브캐리어들 또는 톤들에 대해 관찰(looking)될 때, 할당은 단순히 이용가능한 제 1 노드에 대해 요구되는 톤들의 수를 가지는 포트 레벨을 탐색하는 문제와 관련되며, 이는 리맵핑된 채널 트리(예를 들어, 도 5)가 포트 레벨들을 포함하도록 오더링되기 때문이며, 여기서 각각의 노드는 동일한 수의 서브캐리어들 또는 톤들을 갖는다. 특정 예에서, 비트맵과 노드 관계를 표현함으로써, 다양한 실시예들이 고속(fast) 탐색들을 수행하기 위한 "find_first_bit" 명령이라 불리는 것을 이용할 수 있다. 이 경우, 일정(certain) 수의 서브캐리어들 또는 톤들이 요구될 때, 요구되는 수의 서브캐리어들을 가지는 포트 레벨의 탐색은 제 1 비확정(non-asserted) 비트(즉, 노드의 할당을 나타내기 위해 미리선택된 값에 따라 제로 또는 1의 값 중 하나)를 찾기 위해 노드들의 할당 비트들을 관찰한다. 또 다른 양상에 따라, 탐색 기능(search function)은 사실상 일반적인 것일 수 있고 비-이진(non-binary) 트리들 및 다른 탐색들을 처리할 수도 있다.
[0037] 또 다른 양상에 따라, 할당(예를 들어, 단말 AT에 대한 노드들의 할당) 또는 "제한 마스크" 오퍼레이션들은 앞서 언급된 채널 트리의 리맵핑을 효율적으로 실행한다. 예로써, 도 6은 도 5의 예시적 채널 트리에서 노드들의 제한 마스킹을 나타낸다. 예시된 예에서, 노드(3)가 일정 AT에 할당되거나 또는 제한 마스 킹되는 것이면, 통상의 채널 트리 제약들로부터 이러한 노드의 자식들이 제한되거나 또는 AT에 할당된다는 것을 따른다. 노드 3의 할당 비트 및 자식들(즉, 가상 노드들 10-12 및 22-27)의 할당 비트들로 AND 오퍼레이션을 수행함으로써, 이러한 노드들은 간단한 비트 오퍼레이션들을 통해 할당될 수 있다. 도 6에 도시된 것처럼, 이렇게 할당된 노드들은 할당을 나타내도록 경사진 점선으로 도시된다.
[0038] 부가적으로, 일부 다른 노드의 자식인 노드가 할당될 때, 이러한 노드들의 모든 자식들이 할당을 위해 적용되는 것이 아니라는 의미에서 부모 또는 보모들 또한 할당된다. 따라서, 도 6의 예에서, 노드들 0 및 1은 각각 노드 3의 할당 비트 및 노드들 0 및 1의 할당 비트들로 AND 오퍼레이션을 수행함으로써 할당된다. 노드들 0 및 1의 할당은, 트리에서 노드의 모든 채널들이 요구되는 경우를 제외하고, 채널 트리의 다른 노드들의 순차적 할당을 배제하지 않는다. 예를 들어, 노드 1의 자식인 노드 4는 본 예에서, 상기 노드 아래에서 이용가능한 서브캐리어들 또는 톤들의 수로 할당될 수 있다.
[0039] 도 6에 도시된 또 다른 예에서, 노드(6)가 사용자 단말(AT)에 할당되는 경우, AND 오퍼레이션은 자손 노드들(15, 16 및 32-35)의 할당 비트들 및 노드 6의 할당 비트로 실행된다. 이러한 노드들의 할당은 수평선들로 음영되어 표시된다. 부가적으로, AND 오퍼레이션들은 부모 노드들 2 및 0의 할당 비트들 및 노드 6의 할당 비트로 수행되어 이러한 노드들이 할당된다(본 예에서 노드 0의 음영부는 앞서 언급된 예로 인해 수평선 음영으로 도시되지 않는다는 것이 주목된다). 또한, 부모 노드를 갖지 않는 노드 7은 노드 6과 자식 노드들을 공유하기 때문에, AND 오퍼레이션은 할당을 나타내기 위해 노드 7의 할당 비트 및 노드 6의 할당 비트로 수행된다는 것이 주목되며, 이는 노드들 16 및 34-35은 바로(now) 할당되며 노드 7의 모든 자식 노드들은 비할당(unallocated) 되지 않는다.
[0040] 도 6은 단지 2가지 예의 제한 마스킁 또는 할당을 나타내는 것으로, 도시된 채널 트리에서 다양한 다른 할당들이 실행될 수 있다는 것이 주목된다. 또한, AND 오퍼레이션들이 개시되었지만, 당업자들은 다른 논리 오퍼레이션들(OR, NAND, NOR, XOR, 등)이 채널 트리의 다양한 오퍼레이션들을 실행하기 위해 이용될 수 있다는 것을 인식할 것이다.
[0041] 또 다른 양상에 따라, 비-제한 마스킹(un-restriction masking) 또는 할당-해제(de-allocation) 오퍼레이션들은 가상 노드 식별자들의 비트맵을 사용하여 수행될 수 있다. 예를 들어, 할당된 노드가 더 이상 필요 없고 할당해제될 수 있는 경우, 상기 노드의 할당 비트의 상태는 변한다. 부가적으로, 이를 테면 이러한 상태 변화를 위해 자식 노드들의 할당 비트들을 갖는 부모 노드의 할당 비트의 OR 오퍼레이션을 통해, 할당해제된 노드의 자손 노드들 또한 할당해제될 수 있다. 또한, 노드들(즉, 부모 또는 형제 노드들)이 있는 경우, 이러한 노드들은 이런 노드들의 다른 자식들이 현재 할당되지 않은 경우 이러한 노드들은 할당해제될 수 있다.
[0042] 도 7은 제시된 방법을 실행할 수 있는 무선 네트워크(700))의 블록 다이어그램을 나타낸다. 네트워크(700)는 무선 링크(706)를 통해 적어도 하나의 사용자 단말 또는 액세스 단말(AT)(704)과 통신하는 기지국 또는 액세스 포인트(AP)(702)를 포함한다. AP(702)는 스케줄러(708) 또는 무선 링크(706)를 통한 통신시 AP(702)에 의해 사용되는 채널들(즉, 서브캐리어들 또는 톤들의 세트)에 사용되는 다른 유사한 기능 유니트를 포함할 수 있다. 스케줄러(708)는 앞서 개시된 다양한 방법들을 사용하여 채널 트리에 채널들을 할당하도록 기능한다는 것이 주목된다. 스케줄러(708)는 프로세서 및 연관된 메모리(미도시)를 사용하여 구현될 수 있다. 부가적으로 예를 들어, 본 방법은 비트맵으로 노드 관계들을 표현하는 것을 제공하기 때문에, 스케줄러(708)는 이용가능한 노드들의 보다 빠른 탐색을 위해 이용될 수 있는 로직 하드웨어(하드웨어 가속기(710)로 표시됨)를 포함할 수 있다. 예로써, 가속기(710)는 앞서 개시된 find_first_bit 명령을 가속시키기 위해 이용되어, 상기 명령이 스케줄러에 의해 호출될 때, 상기 명령이 하드웨어에서 실행될 수 있다. 또 다른 양상에 따라, 탐색 기능은 본질적으로 일반적인 것으로 비-이진(non-binary) 트리들 및 다른 탐색들을 처리할 수 있다. 가속기(710)는 임의의 적절한 하드웨어 디바이스들, 이를 테면 범용성 프로세서(GPP)들, 디지털 신호 프로세서(DSP)들, 또는 다른 적절한 프로세서 또는 로직 하드웨어를 사용하여 구현될 수 있다.
[0043] 부가적으로, AT(704)는 할당 및 할당해제 오퍼레이션들과 같은 스케줄링 오퍼레이션들을 실행하기 위한 기능성 장치를 포함할 수 있다. 이러한 기능성 장치는 디지털 신호 프로세서(DSP)(712) 또는 임의의 다른 적합한 프로세서로 구성될 수 있다. 부가적으로, 소정의 통신 시스템들에서, AT(704)는 AP(702)로부터 채널 트리에 대한 정보를 포함하는 할당 메시지들을 수신하고, 할당 또는 제한 마스킹 뿐만 아니라, "스케줄러 기능들"(714)로 표시된 대안적인 기능 블록으로 표시된 것처럼, 할당해제 또는 비-제한 마스킹 오퍼레이션들을 실행하기 위해 DSP(712) 또는 다른 적절한 프로세서중 하나에서 작동하는 소프트웨어를 실행시킬 수 있다. 이러한 오퍼레이션들로부터의 결과적인 할당들은 무선 링크를 통해 AP(702)와 다시 통신하여 통신 시스템의 다른 AT(미도시)가 AP(702)에서 계산된 채널 트리 할당에 관련된 정보를 수신할 수 있다.
[0044] 일 양상에서, AT, 이를 테면 AT(704)는 앞서 개시된 제한 마스킹 또는 할당을 이용할 수 있다. 예로써, AT에서의 계산들(computations)은 AP, 실제 노드 식별자 뿐만 아니라 가상 노드 식별자들로부터의 제 1 수신 채널 트리 정보를 포함할 수 있다. 채널 트리 정보를 수신한 후, 트리에서 모든 노드들에 대한 할당 비트들이 제한될 수 있다. 다음 AT는 예로써, OR 오퍼레이션을 사용하여 특정 AT에 할당된 채널들에 대해 하나 이상의 노드들을 비-제한 또는 할당해제할 수 있다. 이런 방식으로, 할당해제 상태에서 야기되는 이러한 노드들이 AT에 할당되는 것이 인지된다.
[0045] 또 다른 양상에서, 암시적 방식으로(implicit manner)으로 할당해제를 나타내기 위해 AT 내에서 제한 마스킹 및 비-제한 마스킹이 이용될 수 있다. 특히, AT는 채널 트리의 모든 노드들의 할당 비트들을 제한 또는 설정할 수 있다. 다음, 특정 AT에 할당된 이러한 노드들 또는 채널들에 대해 비-제한 마스킹 또는 할당해제가 수행된다. 다음 정보가 AT에서 할당된 노드의 자식 노드들을 포함하는 채널들의 또 다른 AT에 대한 할당에 관해 인지되면, 제한 마스킹 오퍼레이션(예를 들어, AND화(ANDing) 오퍼레이션)이 이들 노드들 상에서 수행될 수 있다.
[0046] 도 8은 본 발명에 개시된 방법을 구현하는 통신 시스템에서의 사용을 위한 장치(800)의 또 다른 예에 대한 블록 다이어그램을 나타낸다. 장치(800)는 예를 들어 무선 통신 시스템의 액세스 포인트(AP) 또는 액세스 단말(AT)일 수 있다. 장치(800)는 통신 시스템의 적어도 일부에서 채널 자원들을 할당 및 스케줄링하는데 이용되는 스케줄러(802)를 포함한다. 스케줄러(802)는 하나 이상의 프로세서들, 하드웨어, 펌웨어, 또는 이들의 임의의 조합으로 구현될 수 있다.
[0047] 스케줄러(802)는 미리결정된 채널 트리의 실제 노드들의 하나 이상의 채널 노드 식별자들 각각을 규정된(prescribed) 오더링 방식에 기초하여 대응하는 가상 노드 식별자들로 맵핑하기 위한 모듈(804)을 포함한다. 다음, 모듈(804)은 최종 맵핑을 도시된 것처럼 통신 버스(805)를 통해, 또는 임의의 다른 적절한 통신 결합을 통해 다양한 다른 모듈들, 프로세서들 및 메모리 디바이스들과 통신시킬 수 있다.
[0048] 또한, 스케줄러(802)는 채널 트리의 실제 노드들의 노드들의 부모 및 자식 링크들을 결정하기 위한 모듈(806)을 포함한다. 모듈(806)의 기능은 "규정된 오더링 방식"의 일부일 수 있으며, 따라서 모듈(806)은 모듈(804)에 의해 서브합될 수 있다(subsumed)는 것이 주목된다. 또한, 스케줄러(802)는 각각의 노드에 대한 서브캐리어들 또는 톤들의 수를 계산하기 위한 모듈(808)을 포함한다. 이러한 계산은 앞서 개시된 것처럼, 서브캐리어들의 수에 기초하여 노드들을 인접하게 오더링 또는 분류하기 위한 모듈(810)에 의해 이용될 수 있다. 예를 들어, 동일한 수 의 서브캐리어들, 홉-포트들 또는 톤들을 가지는 노드들은 포트 레벨로 분류되고 그 안에서 인접하게 넘버링된다. 또한, 모듈들(808, 810)은 모듈(804)에 의해 달성되는 규정된 오더링 방식을 실행함으로써 특징화되고, 따라서 대안적으로 상기 모듈에 의해 서브합될 수 있다는 것이 주목된다.
[0049] 또한, 스케줄러(802)는 모듈들(804)(뿐만 아니라 모듈들(806, 808, 810))에 의해 결정된 가상 노드 식별자들을 사용하여 채널 트리의 하나 이상의 실제 노드들 상에서 하나 이상의 오퍼레이션들을 수행하기 위한 모듈(812)을 포함한다. 앞서 개시된 것처럼, 가상 노드 식별자들은 비트맵 및 비트맵을 사용하여 실행되는 비트 오퍼레이션들(bitwise operations)로서 정렬될 수 있다. 따라서, 모듈(812)은 앞서 상세히 개시된 비트 오퍼레이션들을 실행하도록 구현될 수 있다. 비트 오퍼레이션들 뿐 아니라 노드 탐색(예를 들어, find_first_bit))의 계산들을 증가시키기 위해, 스케줄러(802)는 도 8에 도시된 하드웨어 가속기(814)와 같이, 이용가능한 노드들의 탐색 또는 계산들을 수행하기 위한 하드웨어를 포함할 수 있다. 하드웨어 가속기(814)는 도시된 것처럼 스케줄러(802)의 일부이거나, 또는 스케줄러(802)와 분리될 수 있다. 스케줄러(802) 및 가속기(814)는 임의의 적절한 디바이스들, 이를 테면 범용성 프로세서(GPP)들, 디지털 신호 프로세서(DSP)들, 또는 임의의 다른 적절한 프로세서 또는 로직 하드웨어 및 이들의 조합을 사용하여 구현될 수 있다는 것이 주목된다.
[0050] 장치(800)의 다양한 모듈들에 의해 실행되는 채널 트리의 맵핑 및 리오더링(reordering)은 메모리, 이를 테면 통신 시스템의 메모리 디바이스(816)에 유지 및 저장될 수 있다. 부가적으로, 맵핑은 오퍼레이션들이 실행되는 환경(가상 환경)과 실제 채널 식별자들이 통신 시스템 엔티티들에 의해 사용 및 인식되는 실제 환경 사이에서의 전환을 위해 이용될 수 있다. 또한, 장치(800)는 스케줄러(802)의 하나 이상의 기능들을 실행하도록 구성된 하나 이상의 프로세서들, 이를 테면 프로세서(818)를 포함할 수 있다. 장치(800)는 액세스 포인트(AP), 이를 테면 도 1의 AP(102) 및 액세스 단말(AT), 이를 테면 AT(104 또는 106)중 하나로 구성될 수 있다는 것이 주목된다.
[0051] 비트맵으로서 노드 관계들을 표현하고, 채널 트리 오퍼레이션들의 적어도 일부가 이를 테면 하드웨어를 통해 보다 효율적으로 실행되게 하도록 통신 시스템 채널을 리오더링함으로써 개시된 방법들 및 장치들이 달성된다는 것이 주목된다. 이는 크기 차수만큼(orders of magnitude) 크게 채널 트리를 수반하는 오퍼레이션들을 가속시킨다.
[0052] 개시된 프로세스들에서 단계들의 계층구조 또는 특정 오더는 예시적방식의 일례임이 인식된 것이다. 설계 선호도에 기초하여, 프로세스들에서 단계들의 계층구조 또는 특정 오더는 본 발명의 범주를 유지하면서 재구성될 수 있다는 것이 인식될 것이다. 첨부되는 방법 청구항들은 샘플 오더에서의 다양한 단계들의 엘리먼트들을 나타내며 제시된 특정 오더 또는 계층구조로 제한된다는 것을 의미하지 않는다.
[0053] 당업자들은 정보 및 신호들은 다양한 임의의 상이한 기술들 및 기술을 사용하여 표현될 수 있다는 것을 이해할 것이다. 예를 들어, 상기 설명에 참조 될 수 있는 데이터, 명령들, 지시들, 정보, 신호들, 비트들, 심볼들 및 칩들이 전압들, 전류들, 전자기파들, 자기장들 또는 입자들, 광학 필드들 또는 입자들, 또는 이들의 임의의 조합에 의해 표현될 수 있다.
[0054] 또한, 당업자들은 본 발명에 개시된 실시예들과 관련하여 개시되는 다양한 예시적인 논리 블록들, 모듈들, 회로들 및 알고리즘 단계들은 전자 하드웨어, 컴퓨터 소프트웨어 또는 이둘의 조합으로 구현될 수 있다는 것을 인식할 것이다. 하드웨어 및 소프트웨어의 이러한 상호교환성을 명확히 예시하기 위해, 다양한 예시적 콤포넌트들, 블록들, 모듈들, 회로들 및 단계들이 이들의 기능과 관련하여 앞서 전반적으로 개시되었다. 이러한 기능이 하드웨어로서 또는 소프트웨어로서 구현되는지 여부는 전체 시스템에 부과되는 특정 애플리케이션 및 설계 제약들과 관련된다. 당업자들은 각각의 특정 애플리케이션에 대한 방법들을 변화시켜 개시된 기능을 구현할 수 있지만, 이러한 구현 결정은 본 발명의 범주의 이탈을 야기시키는 것으로 해석하지 말아야 한다.
[0055] 본 발명에 개시된 실시예들과 관련하여 개시되는 다양한 예시적 로직 블록들, 모듈들, 및 회로들은 범용성 프로세서, 디지털 신호 프로세서(DSP), ASIC, 필드 프로그램가능 게이트 어레이(FPGA) 또는 다른 프로그램가능 로직 디바이스, 이산 게이트 또는 트랜지스터 로직, 이산 하드웨어 콤포넌트들, 또는 본 발명에 개시된 기능들을 실행하도록 설계된 이들의 임의의 조합으로 구현 또는 실행될 수 있다. 범용성 프로세서는 마이크로프로세서일 수 있으나, 대안적으로 프로세서는 임의의 종래의 프로세서, 제어기, 마이크로제어기, 또는 상태 머신일 수 있다. 또 한, 프로세서는 컴퓨팅 디바이스, 예를 들면, DSP와 마이크로프로세서의 조합, 다수의 마이크로프로세서, DSP 코어와 관련한 하나 이상의 마이크로프로세서, 또는 이러한 임의의 다른 구성으로 구현될 수 있다.
[0056] 본 발명에 개시된 실시예와 관련한 방법 또는 알고리즘의 단계들은 하드웨어, 프로세서에 의해 실행되는 소프트웨어 모듈, 또는 이 둘의 조합에 직접 내장될 수 있다. 소프트웨어 모듈은 RAM 메모리, 플래시 메모리, ROM 메모리 EPROM 메모리, EEPROM 메모리, 레지스터들, 하드 디스크, 이동식 디스크, CD-ROM, 또는 업계에 공지된 임의의 다른 형태의 저장 매체에 상주할 수 있다. 예시적 저장 매체가 프로세서와 결합되어, 이러한 프로세서는 저장 매체로부터 정보를 판독하고 저장 매체에 정보를 기록할 수 있다. 대안적으로, 저장 매체는 프로세서와 일체식일 수 있다. 프로세서 및 저장 매체는 ASIC에 상주할 수 있다. ASIC은 사용자 단말에 상주할 수 있다. 대안적으로, 프로세서 및 저장 매체는 사용자 단말의 개별 콤포넌트들로서 상주할 수 있다.
[0057] 하나 이상의 예시적 예들에서, 개시된 기능들은 하드웨어, 소프트웨어, 펌웨어, 또는 이들의 임의의 조합으로 구현될 수 있다. 소프트웨어에서 구현도리 경우, 기능들은 컴퓨터-판독가능 매체 상의 코드 또는 하나 이상의 명령들로서 저장 또는 전송될 수 있다. 컴퓨터-판독가능 매체는 컴퓨터 저장 매체 및 하나의 위치에서 또 다른 위치로 컴퓨터 프로그램의 이동을 원활하게 하는 임의의 매체를 포함하는 통신 매체 모두를 포함한다. 저장 매체는 컴퓨터에 의해 액세스될 수 있는 임의의 이용가능한 매체일 수 있다. 제한되는 것은 아니지만, 예를 들어, 이 러한 컴퓨터-판독가능 매체는 RAM, ROM, EEPROM, CD-ROM 또는 다른 광학 디스크 저장기, 자성 디스크 저장기 또는 다른 자성 저장 디바이스, 또는 컴퓨터에 의해 액세스될 수 있으며 명령들 또는 데이터 구조들의 형태로 원하는 프로그램 코드를 보유 또는 저장하는데 이용될 수 있는 임의의 다른 매체를 포함할 수 있다. 또한, 임의의 접속이 적절하게 컴퓨터-판독가능 매체와 연관된다. 예를 들어, 소프트웨어가 웹사이트, 서버 또는 동축 케이블, 광섬유 케이블, 트위스트 페어(twisted pair), 디지털 가입자선(DSL), 또는 적외선, 무선(radio), 및 마이크로파를 사용하는 다른 원격 소스로부터 전송되면, 동축 케이블, 광섬유 케이블, 트위스트 웨어, DSL, 또는 적외선, 무선 및 마이크로파와 같은 무선 기술들이 매체의 정의에 포함된다. 본 발명에 사용되는 디스크(disk) 및 디스크(disc)는 콤팩 디스크(CD;compact disc), 레이저 디스크(laser disc), 광학 디스크(optical disc), DVD(digital versatile disc), 플로피 디스크(floppy disk) 및 블루-레이 디스크(blu-ray disc)를 포함하며, 여기서 디스크(disk)들은 통상적으로 자기적으로 데이터를 재생하는 반면 디스크(disc)들은 레이저를 이용하여 광학적으로 데이터를 재생한다. 상기 것들의 조합들 또한 컴퓨터-판독가능 매체의 범주에 포함된다.
[0058] 본 발명에 개시된 예들은 임의의 당업자들이 현재 개시된 주제를 구성하거나 사용하게 하기 위해 제공된 것이다. 이러한 개시된 예들에 대한 다양한 변형들을 당업자들 쉽게 인식할 것이며, 본 발명에 정의된 일반적 원리들은 본 발명의 설명을 이탈하지 않고 다른 실시예들에 적용될 수 있다. 또한, "예시적(exemplary)" 이란 단어는 "예, 예증, 또는 예시로서의 역할을 하는"을 의미하는 것만 사용된다. "예시적으로" 로서 본 발명에 사용되는 임의의 예는 다른 예들에 비해 바람직한 또는 이로운 것으로서 반드시 구성되는 것은 아니다. 따라서, 본 발명은 본 발명에 도시된 예들로 제한되지 않으며, 본 발명에 개시된 원리들 및 신규한 특징들과 일치되는 광범위한 범주에 따라 제공된다.

Claims (49)

  1. 통신 시스템에서 사용하기 위한 방법으로서,
    규정된(prescribed) 방식에 기초하여 다수의 노드들의 다수의 실제 노드 식별자들을 다수의 대응하는 가상 노드 식별자들로 맵핑하는 단계 ? 상기 다수의 노드들 각각은 실제 노드 식별자 및 대응하는 가상 노드 식별자와 연관되고 상기 다수의 노드들은 통신을 위한 리소스들의 상이한 세트들과 연관됨 ?; 및
    적어도 하나의 노드의 적어도 하나의 가상 노드 식별자를 사용하여 상기 다수의 노드들 중 상기 적어도 하나의 노드 상에서 적어도 하나의 오퍼레이션(operation)을 수행하는 단계
    를 포함하는, 통신 시스템에서 사용하기 위한 방법.
  2. 제 1 항에 있어서,
    상기 규정된 방식은 자식(child) 노드들의 수에 기초하여 분류되는(sorted) 노드들 중 상기 다수의 가상 노드 식별자들의 인접한 넘버링(contiguous numbering)을 포함하는, 통신 시스템에서 사용하기 위한 방법.
  3. 제 1 항에 있어서,
    상기 규정된 방식은 상기 다수의 노드들을 가상 노드 식별자들의 비트맵으로서 표현하는 것을 포함하는, 통신 시스템에서 사용하기 위한 방법.
  4. 제 3 항에 있어서,
    상기 비트맵은 상기 다수의 가상 노드 식별자들 각각에 대한 비트를 포함하고, 각 가상 노드 식별자에 대한 상기 비트는 대응하는 노드가 할당되는지 또는 할당-해제되는지를 표시하는,
    통신 시스템에서 사용하기 위한 방법.
  5. 제 3 항에 있어서,
    상기 적어도 하나의 오퍼레이션을 수행하는 단계는 가상 노드 식별자들의 상기 비트맵의 비트맵 값들을 사용하여 적어도 하나의 비트 오퍼레이션(bitwise operation)을 수행하는 단계를 포함하는, 통신 시스템에서 사용하기 위한 방법.
  6. 제 5 항에 있어서,
    상기 적어도 하나의 비트 오퍼레이션을 수행하는 단계는 사용자 단말에 할당하기 위한 이용가능한 노드에 대한 탐색 오퍼레이션 또는 상기 비트맵 내의 비트들의 세트 상에 마스킹(masking) 오퍼레이션을 수행하는 단계를 포함하는,
    통신 시스템에서 사용하기 위한 방법.
  7. 제 5 항에 있어서,
    상기 적어도 하나의 비트 오퍼레이션은 상기 통신 시스템에서 적어도 하나의 사용자 단말에 상기 적어도 하나의 노드를 할당하기 위한 것인,
    통신 시스템에서 사용하기 위한 방법.
  8. 제 5 항에 있어서,
    상기 적어도 하나의 비트 오퍼레이션은 상기 통신 시스템에서 적어도 하나의 사용자 단말로부터 상기 적어도 하나의 노드를 할당-해제하기 위한 것인,
    통신 시스템에서 사용하기 위한 방법.
  9. 제 1 항에 있어서,
    상기 다수의 노드들의 상기 다수의 실제 노드 식별자들을 각 노드와 연관된 서브캐리어들의 수에 기초하여 다수의 노드 레벨들로 분류하는(sorting) 단계; 및
    인접하게 넘버링된(contiguously numbered) 가상 노드 식별자들을 각각의 상기 다수의 레벨들 내의 하나 이상의 실제 노드 식별자들에 할당하는 단계
    를 더 포함하는, 통신 시스템에서 사용하기 위한 방법.
  10. 제 1 항에 있어서,
    각 노드는 상기 통신 시스템에서 하나 이상의 서브캐리어들의 세트와 연관되는,
    통신 시스템에서 사용하기 위한 방법.
  11. 제 1 항에 있어서,
    상기 방법은 액세스 포인트 또는 액세스 단말에 의해 실행되는, 통신 시스템에서 사용하기 위한 방법.
  12. 무선 통신 시스템에서 동작가능한 장치로서,
    규정된 방식에 기초하여 다수의 노드들의 다수의 실제 노드 식별자들을 다수의 대응하는 가상 노드 식별자들로 맵핑하고, 적어도 하나의 노드의 적어도 하나의 가상 노드 식별자를 사용하여 상기 다수의 노드들 중 상기 적어도 하나의 노드 상에서 적어도 하나의 오퍼레이션을 수행하도록 구성되는 프로세서 ? 상기 다수의 노드들 각각은 실제 노드 식별자 및 대응하는 가상 노드 식별자와 연관되고 상기 다수의 노드들은 통신을 위한 리소스들의 상이한 세트들과 연관됨 ?; 및
    상기 프로세서에 연결되고 상기 다수의 가상 노드 식별자들을 저장하기 위한 메모리
    를 포함하는, 무선 통신 시스템에서 동작가능한 장치.
  13. 제 12 항에 있어서,
    상기 프로세서는 자식 노드들의 수에 기초하여 분류되는 노드들 중 상기 다수의 가상 노드 식별자들의 인접한 넘버링을 통해 상기 규정된 방식을 실행하도록 추가로 구성되는,
    무선 통신 시스템에서 동작가능한 장치.
  14. 제 12 항에 있어서,
    상기 프로세서는 상기 다수의 노드들을 가상 노드 식별자들의 비트맵으로서 표현하는 것을 통해 상기 규정된 방식을 실행하도록 추가로 구성되는,
    무선 통신 시스템에서 동작가능한 장치.
  15. 제 14 항에 있어서,
    상기 비트맵은 상기 다수의 가상 노드 식별자들 각각에 대한 비트를 포함하고, 각 가상 노드 식별자에 대한 상기 비트는 대응하는 노드가 할당되는지 또는 할당-해제되는지를 표시하는,
    무선 통신 시스템에서 동작가능한 장치.
  16. 제 14 항에 있어서,
    상기 프로세서는 가상 노드 식별자들의 상기 비트맵의 비트맵 값들을 사용하여 적어도 하나의 비트 오퍼레이션을 수행하도록 추가로 구성되는, 무선 통신 시스템에서 동작가능한 장치.
  17. 제 16 항에 있어서,
    상기 프로세서는 사용자 단말에 할당하기 위한 이용가능한 노드에 대한 탐색 오퍼레이션 또는 상기 비트맵 내의 비트들의 세트 상에 마스킹 오퍼레이션을 위한 상기 적어도 하나의 비트 오퍼레이션을 수행하도록 추가로 구성되는,
    무선 통신 시스템에서 동작가능한 장치.
  18. 제 16 항에 있어서,
    상기 프로세서는 상기 통신 시스템에서 적어도 하나의 사용자 단말에 상기 적어도 하나의 노드를 할당하기 위한 상기 적어도 하나의 비트 오퍼레이션을 수행하도록 추가로 구성되는,
    무선 통신 시스템에서 동작가능한 장치.
  19. 제 16 항에 있어서,
    상기 프로세서는 상기 통신 시스템에서 적어도 하나의 사용자 단말로부터 상기 적어도 하나의 노드를 할당-해제하기 위한 상기 적어도 하나의 비트 오퍼레이션을 수행하도록 추가로 구성되는,
    무선 통신 시스템에서 동작가능한 장치.
  20. 제 12 항에 있어서,
    상기 프로세서는:
    상기 다수의 노드들의 상기 다수의 실제 노드 식별자들을 각 노드와 연관된 서브캐리어들의 수에 기초하여 다수의 노드 레벨들로 분류하고; 그리고
    인접하게 넘버링된 가상 노드 식별자들을 각각의 상기 다수의 레벨들 내의 하나 이상의 실제 노드 식별자들에 할당하도록
    구성되는, 무선 통신 시스템에서 동작가능한 장치.
  21. 제 12 항에 있어서,
    각 노드는 상기 통신 시스템에서 하나 이상의 서브캐리어들의 세트와 연관되는,
    무선 통신 시스템에서 동작가능한 장치.
  22. 제 12 항에 있어서,
    상기 장치는 액세스 포인트 또는 액세스 단말에서 이용되는,
    무선 통신 시스템에서 동작가능한 장치.
  23. 무선 통신 시스템에서 동작가능한 장치로서,
    규정된 방식에 기초하여 다수의 노드들의 다수의 실제 노드 식별자들을 다수의 대응하는 가상 노드 식별자들로 맵핑하기 위한 수단 ? 상기 다수의 노드들 각각은 실제 노드 식별자 및 대응하는 가상 노드 식별자와 연관되고 상기 다수의 노드들은 통신을 위한 리소스들의 상이한 세트들과 연관됨 ?; 및
    적어도 하나의 노드의 적어도 하나의 가상 노드 식별자를 사용하여 상기 다수의 노드들 중 상기 적어도 하나의 노드 상에서 적어도 하나의 오퍼레이션을 수행하기 위한 수단
    을 포함하는, 무선 통신 시스템에서 동작가능한 장치.
  24. 제 23 항에 있어서,
    자식 노드들의 수에 기초하여 분류되는 노드들 중 상기 다수의 가상 노드 식별자들을 인접하게 넘버링하기 위한 수단
    을 더 포함하는, 무선 통신 시스템에서 동작가능한 장치.
  25. 제 23 항에 있어서,
    상기 다수의 노드들을 가상 노드 식별자들의 비트맵으로서 표현하기 위한 수단을 더 포함하는, 무선 통신 시스템에서 동작가능한 장치.
  26. 제 25 항에 있어서,
    상기 비트맵은 상기 다수의 가상 노드 식별자들 각각에 대한 비트를 포함하고, 각 가상 노드 식별자에 대한 상기 비트는 대응하는 노드가 할당되는지 또는 할당-해제되는지를 표시하는,
    무선 통신 시스템에서 동작가능한 장치.
  27. 제 25 항에 있어서,
    상기 적어도 하나의 오퍼레이션을 수행하기 위한 수단은 가상 노드 식별자들의 상기 비트맵의 비트맵 값들을 사용하여 적어도 하나의 비트 오퍼레이션을 수행하기 위한 수단을 포함하는,
    무선 통신 시스템에서 동작가능한 장치.
  28. 제 27 항에 있어서,
    상기 적어도 하나의 비트 오퍼레이션을 수행하기 위한 수단은 사용자 단말에 할당하기 위한 이용가능한 노드에 대한 탐색 오퍼레이션 또는 상기 비트맵 내의 비트들의 세트 상에 마스킹 오퍼레이션을 수행하기 위한 수단을 포함하는,
    무선 통신 시스템에서 동작가능한 장치.
  29. 제 27 항에 있어서,
    상기 적어도 하나의 비트 오퍼레이션은 상기 통신 시스템에서 적어도 하나의 사용자 단말에 상기 적어도 하나의 노드를 할당하기 위한 것인,
    무선 통신 시스템에서 동작가능한 장치.
  30. 제 27 항에 있어서,
    상기 적어도 하나의 비트 오퍼레이션은 상기 통신 시스템에서 적어도 하나의 사용자 단말로부터 상기 적어도 하나의 노드를 할당-해제하기 위한 것인,
    무선 통신 시스템에서 동작가능한 장치.
  31. 제 23 항에 있어서,
    상기 다수의 노드들의 상기 다수의 실제 노드 식별자들을 각 노드와 연관된 서브캐리어들의 수에 기초하여 다수의 노드 레벨들로 분류하기 위한 수단; 및
    인접하게 넘버링된 가상 노드 식별자들을 각각의 상기 다수의 레벨들 내의 하나 이상의 실제 노드 식별자들에 할당하기 위한 수단
    을 더 포함하는, 무선 통신 시스템에서 동작가능한 장치.
  32. 제 23 항에 있어서,
    각 노드는 상기 통신 시스템에서 하나 이상의 서브캐리어들의 세트와 연관되는,
    무선 통신 시스템에서 동작가능한 장치.
  33. 제 23 항에 있어서,
    상기 장치는 액세스 포인트 또는 액세스 단말에서 이용되는,
    무선 통신 시스템에서 동작가능한 장치.
  34. 통신 시스템에서 가상 노드 식별자들에 기초하여 노드들 상에서 동작들을 수행하기 위한 장치로서,
    상기 통신 시스템의 채널 자원들을 할당하도록 구성되는 스케줄러를 포함하며, 상기 스케줄러는,
    규정된 방식에 기초하여 다수의 노드들의 다수의 실제 노드 식별자들을 다수의 대응하는 가상 노드 식별자들로 맵핑하도록 구성되는 제 1 모듈 ? 상기 다수의 노드들 각각은 실제 노드 식별자 및 대응하는 가상 노드 식별자와 연관되고 상기 다수의 노드들은 통신을 위한 리소스들의 상이한 세트들과 연관됨 ?; 및
    적어도 하나의 노드의 적어도 하나의 가상 노드 식별자를 사용하여 상기 다수의 노드들 중 상기 적어도 하나의 노드 상에서 적어도 하나의 오퍼레이션을 수행하도록 구성되는 제 2 모듈
    을 포함하는, 통신 시스템에서 가상 노드 식별자들에 기초하여 노드들 상에서 동작들을 수행하기 위한 장치.
  35. 제 34 항에 있어서,
    자식 노드들의 수에 기초하여 분류되는 노드들 중 상기 다수의 가상 노드 식별자들을 인접하게 넘버링하도록 구성되는 제 3 모듈
    을 더 포함하는, 통신 시스템에서 가상 노드 식별자들에 기초하여 노드들 상에서 동작들을 수행하기 위한 장치.
  36. 제 34 항에 있어서,
    상기 규정된 방식은 상기 다수의 노드들을 가상 노드 식별자들의 비트맵으로서 표현하는 것을 포함하는,
    통신 시스템에서 가상 노드 식별자들에 기초하여 노드들 상에서 동작들을 수행하기 위한 장치.
  37. 제 36 항에 있어서,
    상기 비트맵은 상기 다수의 가상 노드 식별자들 각각에 대한 비트를 포함하고, 각 가상 노드 식별자에 대한 상기 비트는 대응하는 노드가 할당되는지 또는 할당-해제되는지를 표시하는,
    통신 시스템에서 가상 노드 식별자들에 기초하여 노드들 상에서 동작들을 수행하기 위한 장치.
  38. 제 36 항에 있어서,
    상기 적어도 하나의 오퍼레이션은 가상 노드 식별자들의 상기 비트맵의 비트맵 값들을 사용하는 적어도 하나의 비트 오퍼레이션을 포함하는,
    통신 시스템에서 가상 노드 식별자들에 기초하여 노드들 상에서 동작들을 수행하기 위한 장치.
  39. 제 38 항에 있어서,
    상기 적어도 하나의 비트 오퍼레이션은 사용자 단말에 할당하기 위한 이용가능한 노드에 대한 탐색 오퍼레이션 또는 상기 비트맵 내의 비트들의 세트 상에 마스킹 오퍼레이션을 위한 것인,
    통신 시스템에서 가상 노드 식별자들에 기초하여 노드들 상에서 동작들을 수행하기 위한 장치.
  40. 제 38 항에 있어서,
    상기 적어도 하나의 비트 오퍼레이션은 상기 통신 시스템에서 적어도 하나의 사용자 단말에 상기 적어도 하나의 노드를 할당하기 위한 것인,
    통신 시스템에서 가상 노드 식별자들에 기초하여 노드들 상에서 동작들을 수행하기 위한 장치.
  41. 제 38 항에 있어서,
    상기 적어도 하나의 비트 오퍼레이션은 상기 통신 시스템에서 적어도 하나의 사용자 단말로부터 상기 적어도 하나의 노드를 할당-해제하기 위한 것인,
    통신 시스템에서 가상 노드 식별자들에 기초하여 노드들 상에서 동작들을 수행하기 위한 장치.
  42. 제 34 항에 있어서,
    상기 다수의 노드들의 상기 다수의 실제 노드 식별자들을 각 노드와 연관된 서브캐리어들의 수에 기초하여 다수의 노드 레벨들로 오더링(order)하도록 구성되는 제 3 모듈; 및
    인접하게 넘버링된 가상 노드 식별자들을 각각의 상기 다수의 레벨들 내의 하나 이상의 실제 노드 식별자들에 할당하도록 구성되는 제 4 모듈
    을 더 포함하는, 통신 시스템에서 가상 노드 식별자들에 기초하여 노드들 상에서 동작들을 수행하기 위한 장치.
  43. 제 34 항에 있어서,
    각 노드는 상기 통신 시스템에서 하나 이상의 서브캐리어들의 세트와 연관되는, 통신 시스템에서 가상 노드 식별자들에 기초하여 노드들 상에서 동작들을 수행하기 위한 장치.
  44. 제 34 항에 있어서,
    상기 장치는 액세스 포인트 또는 액세스 단말에 포함되는, 통신 시스템에서 가상 노드 식별자들에 기초하여 노드들 상에서 동작들을 수행하기 위한 장치.
  45. 컴퓨터-판독가능 매체로서,
    컴퓨터로 하여금 규정된 방식에 기초하여 다수의 노드들의 다수의 실제 노드 식별자들을 다수의 대응하는 가상 노드 식별자들로 맵핑하도록 하기 위한 코드 ? 상기 다수의 노드들 각각은 실제 노드 식별자 및 대응하는 가상 노드 식별자와 연관되고 상기 다수의 노드들은 통신을 위한 리소스들의 상이한 세트들과 연관됨 ?; 및
    상기 컴퓨터로 하여금 적어도 하나의 노드의 적어도 하나의 가상 노드 식별자를 사용하여 상기 다수의 노드들 중 상기 적어도 하나의 노드 상에서 적어도 하나의 오퍼레이션을 수행하도록 하기 위한 코드
    를 포함하는, 컴퓨터-판독가능 매체.
  46. 제 45 항에 있어서,
    상기 규정된 방식은 자식 노드들의 수에 기초하여 분류되는 노드들 중 상기 다수의 가상 노드 식별자들의 인접한 넘버링을 포함하는, 컴퓨터-판독가능 매체.
  47. 제 45 항에 있어서,
    상기 규정된 방식은 상기 다수의 노드들을 가상 노드 식별자들의 비트맵으로서 표현하는 것을 포함하는, 컴퓨터-판독가능 매체.
  48. 제 47 항에 있어서,
    상기 비트맵은 상기 다수의 가상 노드 식별자들 각각에 대한 비트를 포함하고, 각 가상 노드 식별자에 대한 상기 비트는 대응하는 노드가 할당되는지 또는 할당-해제되는지를 표시하는, 컴퓨터-판독가능 매체.
  49. 제 47 항에 있어서,
    상기 적어도 하나의 오퍼레이션은 가상 노드 식별자들의 상기 비트맵의 비트맵 값들을 사용하는 적어도 하나의 비트 오퍼레이션을 포함하는, 컴퓨터-판독가능 매체.
KR1020097022217A 2007-03-26 2008-03-25 채널 트리 오퍼레이션들을 수행하는 방법 및 장치 KR101110904B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US90818107P 2007-03-26 2007-03-26
US60/908,181 2007-03-26
US12/054,240 2008-03-24
US12/054,240 US8718030B2 (en) 2007-03-26 2008-03-24 Methods and apparatus for performing channel tree operations
PCT/US2008/058090 WO2008118895A2 (en) 2007-03-26 2008-03-25 Methods and apparatus for performing channel tree operations

Publications (2)

Publication Number Publication Date
KR20090122493A KR20090122493A (ko) 2009-11-30
KR101110904B1 true KR101110904B1 (ko) 2012-03-13

Family

ID=39730798

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020097022217A KR101110904B1 (ko) 2007-03-26 2008-03-25 채널 트리 오퍼레이션들을 수행하는 방법 및 장치

Country Status (13)

Country Link
US (1) US8718030B2 (ko)
EP (1) EP2140645B1 (ko)
JP (2) JP5290271B2 (ko)
KR (1) KR101110904B1 (ko)
CN (1) CN101641928B (ko)
AU (1) AU2008230898A1 (ko)
BR (1) BRPI0809307A2 (ko)
CA (1) CA2679510A1 (ko)
IL (1) IL200594A0 (ko)
MX (1) MX2009010346A (ko)
RU (1) RU2442210C2 (ko)
TW (1) TWI373242B (ko)
WO (1) WO2008118895A2 (ko)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4394746B1 (ja) * 2008-06-23 2010-01-06 株式会社エヌ・ティ・ティ・ドコモ 基地局装置及びユーザ装置並びに通信制御方法
US8949578B2 (en) 2009-04-27 2015-02-03 Lsi Corporation Sharing of internal pipeline resources of a network processor with external devices
US8547878B2 (en) 2010-05-18 2013-10-01 Lsi Corporation Modularized scheduling engine for traffic management in a network processor
US8848723B2 (en) 2010-05-18 2014-09-30 Lsi Corporation Scheduling hierarchy in a traffic manager of a network processor
US8910168B2 (en) 2009-04-27 2014-12-09 Lsi Corporation Task backpressure and deletion in a multi-flow network processor architecture
US8843682B2 (en) 2010-05-18 2014-09-23 Lsi Corporation Hybrid address mutex mechanism for memory accesses in a network processor
US9160684B2 (en) 2009-04-27 2015-10-13 Intel Corporation Dynamic updating of scheduling hierarchy in a traffic manager of a network processor
US8576862B2 (en) 2010-05-18 2013-11-05 Lsi Corporation Root scheduling algorithm in a network processor
US9461930B2 (en) 2009-04-27 2016-10-04 Intel Corporation Modifying data streams without reordering in a multi-thread, multi-flow network processor
US8873550B2 (en) 2010-05-18 2014-10-28 Lsi Corporation Task queuing in a multi-flow network processor architecture
US9152564B2 (en) 2010-05-18 2015-10-06 Intel Corporation Early cache eviction in a multi-flow network processor architecture
US8869151B2 (en) 2010-05-18 2014-10-21 Lsi Corporation Packet draining from a scheduling hierarchy in a traffic manager of a network processor
US8949582B2 (en) 2009-04-27 2015-02-03 Lsi Corporation Changing a flow identifier of a packet in a multi-thread, multi-flow network processor
US8837501B2 (en) 2010-05-18 2014-09-16 Lsi Corporation Shared task parameters in a scheduler of a network processor
US8615013B2 (en) 2010-05-18 2013-12-24 Agere Systems Llc Packet scheduling with guaranteed minimum rate in a traffic manager of a network processor
US8874878B2 (en) 2010-05-18 2014-10-28 Lsi Corporation Thread synchronization in a multi-thread, multi-flow network communications processor architecture
US8619787B2 (en) 2010-05-18 2013-12-31 Lsi Corporation Byte-accurate scheduling in a network processor
US8565250B2 (en) 2010-05-18 2013-10-22 Lsi Corporation Multithreaded, superscalar scheduling in a traffic manager of a network processor
US8869156B2 (en) 2010-05-18 2014-10-21 Lsi Corporation Speculative task reading in a traffic manager of a network processor
US9727508B2 (en) 2009-04-27 2017-08-08 Intel Corporation Address learning and aging for network bridging in a network processor
US8869150B2 (en) 2010-05-18 2014-10-21 Lsi Corporation Local messaging in a scheduling hierarchy in a traffic manager of a network processor
US8638805B2 (en) 2010-05-18 2014-01-28 Lsi Corporation Packet draining from a scheduling hierarchy in a traffic manager of a network processor
US8700656B2 (en) * 2011-05-27 2014-04-15 Oracle International Corporation Method and system for implementing an on-demand scheduler
US9021095B2 (en) 2011-05-27 2015-04-28 Oracle International Corporation Method and system for implementing an on-demand scheduler in a mobile device
US9165011B2 (en) 2011-09-30 2015-10-20 Oracle International Corporation Concurrent calculation of resource qualification and availability using text search
US8767730B2 (en) * 2012-02-10 2014-07-01 Futurewei Technologies, Inc. Virtual local area network identifier substitution as time to live method
US10205573B2 (en) * 2013-09-13 2019-02-12 Futurewei Technologies, Inc. System and method for OFDMA PS-poll transmission
US10117267B2 (en) * 2014-12-11 2018-10-30 Texas Instruments Incorporated Scheduler for power-efficient time slotted protocol
KR20170004257U (ko) 2016-06-10 2017-12-20 한주희 무지개 크레파스

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060083183A1 (en) * 2004-10-20 2006-04-20 Teague Edward H Efficient transmission of signaling using channel constraints
WO2006102744A1 (en) 2005-03-30 2006-10-05 Nortel Networks Limited Systems and methods for ofdm channelization

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5490274A (en) 1993-06-30 1996-02-06 Microsoft Corporation Modified buddy system for managing disk space
EP1012730A1 (en) 1996-01-31 2000-06-28 Ipsilon Networks, Inc. Improved method and apparatus for dynamically shifting between routing and switching packets in a transmission network
US20030031152A1 (en) * 2000-02-23 2003-02-13 Wataru Gohda Asynchronous transmission method
WO2003021906A1 (en) * 2001-08-29 2003-03-13 Nokia Corporation Method and system for classifying binary strings
US6947768B2 (en) 2001-09-28 2005-09-20 Kabushiki Kaisha Toshiba Base station apparatus and terminal apparatus
US20030125040A1 (en) 2001-11-06 2003-07-03 Walton Jay R. Multiple-access multiple-input multiple-output (MIMO) communication system
KR20030043247A (ko) 2001-11-27 2003-06-02 (주)아이앤씨테크놀로지 Ａｔｍ 연결식별자 관리장치 및 방법
JP4130615B2 (ja) * 2003-07-02 2008-08-06 株式会社日立製作所 ストレージ装置を有するネットワークにおける障害情報管理方法及び管理サーバ
JP3922571B2 (ja) 2003-03-26 2007-05-30 ソニー株式会社 情報処理装置および情報処理方法、記録媒体、並びに、プログラム
US7562379B2 (en) 2003-12-22 2009-07-14 Sony Corporation Method and system for wireless digital multimedia presentation
US7412444B2 (en) 2004-02-11 2008-08-12 Idx Systems Corporation Efficient indexing of hierarchical relational database records
US8054783B2 (en) * 2004-08-06 2011-11-08 Nextel Communications Inc. System and method for dividing subchannels in a OFDMA network
WO2006054506A1 (ja) 2004-11-17 2006-05-26 Turbo Data Laboratories Inc. ツリーデータの検索・集計・ソート方法及びプログラム
WO2006075896A1 (en) * 2005-01-13 2006-07-20 Samsung Electronics Co., Ltd. Host device, portable storage device, and method for updating meta information regarding right objects stored in portable storage device
US20060187950A1 (en) 2005-02-18 2006-08-24 Alcatel Architecture and provisioning tools for managed multicast virtual private LAN trees
US9036538B2 (en) 2005-04-19 2015-05-19 Qualcomm Incorporated Frequency hopping design for single carrier FDMA systems
TWI269546B (en) 2005-05-17 2006-12-21 Afa Technologies Inc Method and system for impulse noise rejection in OFDM system
TWI268674B (en) 2005-08-15 2006-12-11 National Sun Yat-Sen Univ OFDM system having cyclic prefix length detection
US9209956B2 (en) 2005-08-22 2015-12-08 Qualcomm Incorporated Segment sensitive scheduling
CN1956459A (zh) 2005-10-27 2007-05-02 日电（中国）有限公司 虚拟用户标识符***和方法
US20070133695A1 (en) * 2005-12-09 2007-06-14 Kotzin Michael D Method and system for channel assignment of OFDM channels
WO2007075133A1 (en) * 2005-12-29 2007-07-05 Telefonaktiebolaget Lm Ericsson (Publ) Method and arrangement for frequency hopping in wireless communication systems with carriers of varying bandwidth
KR100772872B1 (ko) * 2006-02-24 2007-11-02 삼성전자주식회사 다중 자바 어플리케이션 환경에서 가상 아이디를 이용하여자원을 관리하는 장치 및 그 방법
US20080025256A1 (en) * 2006-07-26 2008-01-31 Boris Ginzburg Multicasting techniques in wireless networks
CN101132596A (zh) * 2006-08-25 2008-02-27 华为技术有限公司 一种持久占用资源指配方法、基站、用户终端及无线***
WO2008037277A1 (en) * 2006-09-27 2008-04-03 Telecom Italia S.P.A. An apparatus and method for implementing configurable resource management policies

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060083183A1 (en) * 2004-10-20 2006-04-20 Teague Edward H Efficient transmission of signaling using channel constraints
WO2006102744A1 (en) 2005-03-30 2006-10-05 Nortel Networks Limited Systems and methods for ofdm channelization

Also Published As

Publication number Publication date
EP2140645B1 (en) 2016-04-27
JP5290271B2 (ja) 2013-09-18
EP2140645A2 (en) 2010-01-06
TW200910857A (en) 2009-03-01
JP2013062821A (ja) 2013-04-04
RU2009139248A (ru) 2011-05-10
WO2008118895A2 (en) 2008-10-02
CN101641928B (zh) 2015-08-12
AU2008230898A1 (en) 2008-10-02
IL200594A0 (en) 2010-05-17
WO2008118895A3 (en) 2008-11-13
US8718030B2 (en) 2014-05-06
JP2010523057A (ja) 2010-07-08
CA2679510A1 (en) 2008-10-02
MX2009010346A (es) 2009-10-19
CN101641928A (zh) 2010-02-03
RU2442210C2 (ru) 2012-02-10
TWI373242B (en) 2012-09-21
KR20090122493A (ko) 2009-11-30
US20080239992A1 (en) 2008-10-02
BRPI0809307A2 (pt) 2014-10-14

Similar Documents

Publication Publication Date Title
KR101110904B1 (ko) 채널 트리 오퍼레이션들을 수행하는 방법 및 장치
US11372869B2 (en) Frequent pattern mining
CN102835068B (zh) 用于管理***资源的重新分配的方法和装置
KR102290540B1 (ko) 네임스페이스/스트림 관리
Rao et al. New approximation techniques for some linear ordering problems
CN113326264A (zh) 数据处理方法、服务器及存储介质
WO2022120522A1 (zh) 内存空间的分配方法、装置及存储介质
CN108399102A (zh) 一种资源分配方法和装置
CN107168788B (zh) 分布式***中资源的调度方法以及装置
US7509461B1 (en) Method and apparatus for intelligent buffer cache pre-emption
US20140129594A1 (en) Bounds for graph bisection
CN116954490A (zh) 数据处理方法、装置、电子设备和存储介质
CN107122242B (zh) 一种有效提升分布式运算性能的大数据均衡切片方法
Meng et al. A Survey of Distributed Graph Algorithms on Massive Graphs
US11184248B1 (en) Network resource allocation using forecasted network traffic patterns selected utilizing network topology
CN111800446B (zh) 调度处理方法、装置、设备和存储介质
US7930489B2 (en) Techniques for optimizing configuration partitioning
CN112883239A (zh) 一种资源分配方法、装置、计算机设备及存储介质
CN109672484B (zh) 一种机会资源智能探索方法
CN115203133A (zh) 数据处理方法、装置、归约服务器及映射服务器
CN113642594A (zh) 报文分类方法及装置、电子设备、可读介质
CN114265556B (zh) 一种数据存储方法及装置
CN112052330A (zh) 一种应用程序关键词的分配方法及装置
CN111142880B (zh) 消息***中分区的分配方法、装置及电子设备
CN116700983A (zh) 一种多类型ai任务动态调度方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20141230

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20151230

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20161229

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20171228

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20181227

Year of fee payment: 8