KR101108393B1 - Liquid crystal display device united touch panel and method for fabricating thereof - Google Patents

Liquid crystal display device united touch panel and method for fabricating thereof Download PDF

Info

Publication number
KR101108393B1
KR101108393B1 KR1020040069343A KR20040069343A KR101108393B1 KR 101108393 B1 KR101108393 B1 KR 101108393B1 KR 1020040069343 A KR1020040069343 A KR 1020040069343A KR 20040069343 A KR20040069343 A KR 20040069343A KR 101108393 B1 KR101108393 B1 KR 101108393B1
Authority
KR
South Korea
Prior art keywords
substrate
electrode
layer
liquid crystal
conductive
Prior art date
Application number
KR1020040069343A
Other languages
Korean (ko)
Other versions
KR20060020497A (en
Inventor
이동진
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020040069343A priority Critical patent/KR101108393B1/en
Publication of KR20060020497A publication Critical patent/KR20060020497A/en
Application granted granted Critical
Publication of KR101108393B1 publication Critical patent/KR101108393B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/13338—Input devices, e.g. touch panels
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1339—Gaskets; Spacers; Sealing of cells
    • G02F1/13394—Gaskets; Spacers; Sealing of cells spacers regularly patterned on the cell subtrate, e.g. walls, pillars
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement

Abstract

본 발명은 터치패널 일체형 액정표시장치에 관한 것으로, 특히 터치패널기능을 수행할 수 있는 액정표시패널을 구비하는 액정표시장치에 관한 것이다. 본 발명의 액정표시장치는 터치되는 저항점의 X좌표를 판단하는 복수의 도전라인과, 상기 도전라인상에 형성되며 상부의 도전층과 접촉에 의해 저항점을 형성하는 단락전극과 상기 단락전극을 지지하는 지지부를 구비하는 터치부를 구비하는 단위화소영역을 구비하는 TFT어레이기판을 형성하고, 상기 단락전극과 접촉함으로 저항점의 Y좌표를 읽을 수 있는 도전층을 구비하는 컬러필터 기판을 형성함으로써 터치패널의 기능을 수행하는 액정표시패널을 형성한다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a touch panel integrated liquid crystal display device, and more particularly, to a liquid crystal display device having a liquid crystal display panel capable of performing a touch panel function. According to an exemplary embodiment of the present invention, a liquid crystal display includes a plurality of conductive lines for determining an X coordinate of a resistance point to be touched, a short circuit electrode formed on the conductive line and forming a resistance point by contact with an upper conductive layer. Forming a TFT array substrate having a unit pixel area having a touch portion having a supporting portion to support, and forming a color filter substrate having a conductive layer capable of reading the Y coordinate of the resistance point by contacting the shorting electrode. A liquid crystal display panel which performs a function of a panel is formed.

터치패널, 액정표시패널, 일체형Touch panel, liquid crystal display panel, integrated type

Description

터치패널 일체형 액정표시장치 및 그 제조방법{LIQUID CRYSTAL DISPLAY DEVICE UNITED TOUCH PANEL AND METHOD FOR FABRICATING THEREOF}Touch panel integrated liquid crystal display device and manufacturing method therefor {LIQUID CRYSTAL DISPLAY DEVICE UNITED TOUCH PANEL AND METHOD FOR FABRICATING THEREOF}

도 1은 종래의 터치패널 일체형 액정표시장치의 개략적 단면도.1 is a schematic cross-sectional view of a conventional touch panel integrated liquid crystal display device.

도 2는 종래의 액정표시장치의 개략적 단면도.2 is a schematic cross-sectional view of a conventional liquid crystal display device.

도 3은 본 발명의 터치패널 일체형 액정표시패널의 단면도.3 is a cross-sectional view of a touch panel integrated liquid crystal display panel of the present invention.

도 4는 본 발명의 TFT어레이기판의 평면도.4 is a plan view of a TFT array substrate of the present invention.

도 5는 본 발명의 컬러필터기판의 평면도.5 is a plan view of a color filter substrate of the present invention.

도 6a~6h는 본 발명의 터치패널 일체형 액정표시장치의 제조공정을 나타내는 수순도.6A to 6H are flowcharts showing manufacturing steps of the touch panel integrated liquid crystal display device of the present invention.

*************도면의 주요부분에 대한 부호의 설명**************************** Description of the symbols for the main parts of the drawings ***************

301:제 1 기판 303:게이트전극301: first substrate 303: gate electrode

304:게이트절연층 305:스토리지전극304: gate insulating layer 305: storage electrode

306:도전라인 307:보호층306: conductive line 307: protective layer

308:화소전극 310:지지부308: pixel electrode 310: support portion

320:단락전극 314:액티브층320: short electrode 314: active layer

315:오믹컨택층 316:소스전극315: ohmic contact layer 316: source electrode

317:드레인전극 312:스페이서 317: drain electrode 312: spacer                 

302;제 2 기판 311:도전층302; Second Substrate 311: Conductive Layer

411:제 1 전극 412:단락전극411: first electrode 412: short electrode

413:컨택홀413: contact hole

본 발명은 터치패널 일체형 액정표시장치에 관한 것으로, 특히 터치패널이 액정표시패널 내부에 일체로 형성되는 액정표시장치에 관한 것이다.The present invention relates to a touch panel integrated liquid crystal display device, and more particularly, to a liquid crystal display device in which the touch panel is integrally formed inside the liquid crystal display panel.

터치패널은 음극선관(Cathode Ray Tube,CRT), 액정표시장치(Liquid Crystal Display, LCD), 전계방출표시장치(Field Emission Display, FED),플라즈마 디스플레이 패널(Plasma Diplay Panel, PDP) 및 전계발광소자(Electro Luminescence Device, ELD)등의 화상표시면에 설치되어 사용자가 화면을 가압하면서 컴퓨터등에 정보를 입력하는 입력수단이다.The touch panel is a cathode ray tube (CRT), a liquid crystal display (LCD), a field emission display (FED), a plasma display panel (PDP) and an electroluminescent device. (Electro Luminescence Device, ELD) is installed on the image display surface, such as the user inputs information to the computer or the like while pressing the screen.

터치패널은 동작원리에 따라 저항막식과 정전용량식으로 나뉘는데, 저항막식 터치패널은 2개의 대향하는 도전막층에 전압이 인가된 상태에서 사용자가 화면을 눌러 대향하는 두 도전막층이 접촉되게 하고 그 접촉점에서 발생하는 전압 또는 전류 변화를 검출하여 접촉점의 좌표값을 읽는 방식이다.The touch panel is divided into a resistive type and a capacitive type according to the operation principle. The resistive type touch panel allows a user to press the screen to contact two opposite conductive layers while a voltage is applied to the two opposite conductive layers. This is a method of reading the coordinate value of contact point by detecting voltage or current change occurring in.

한편 정전용량식 터치패널은 1개의 투명한 도전성 필름 또는 투명 도전성 글래스에 정전용량의 충,방전 상태가 반복되는 가운데, 펜 형태의 입력수단인 스타일러스(stylus)와 도전성 필름 사이에 소량의 전하가 축적되고 이 전하량을 입력점으 로부터 검출하여 좌표값을 환산하는 방식이다. 이러한 정전용량식 터치패널은 상기 스타일러스에 전기를 공급해 주어야 하기 때문에 최근에는 평판 표시장치 중 액정표시패널과 일체로 구성되는 아날로그 입력방식의 저항막 방식의 터치패널이 주로 사용되고 있다.On the other hand, in the capacitive touch panel, a small amount of electric charge is accumulated between the stylus and the conductive film, which are pen-type input means, while the charge and discharge states of the capacitance are repeated on one transparent conductive film or transparent conductive glass. This charge amount is detected from the input point and the coordinate value is converted. Since the capacitive touch panel needs to supply electricity to the stylus, recently, an analog input type resistive touch panel mainly integrated with a liquid crystal display panel is used.

이하 도 1을 참조하여 저항막 방식의 터치패널 일체형 액정표시장치의 개략적 구성을 살펴본다.Hereinafter, a schematic configuration of a resistive touch panel integrated liquid crystal display device will be described with reference to FIG. 1.

저항막 방식 터치패널 일체형 액정표시장치는 액정표시장치(20)상부에 터치패널이(10)이 장치된다. 상기 터치패널(10)과 액정표시장치(20)는 액정표시장치(20) 상부 가장자리에 형성되는 접착층(30)에 의해 서로 결합되어 있다.In the resistive touch panel integrated liquid crystal display device, the touch panel 10 is disposed on the liquid crystal display device 20. The touch panel 10 and the liquid crystal display 20 are coupled to each other by an adhesive layer 30 formed at an upper edge of the liquid crystal display 20.

상기 터치패널(10)은 서로 대향하며 투명한 제 1 기판(1) 및 제 2 기판(2)을 구비하며, 상기 제 1 기판(1) 및 제 2 기판(2)상에는 각각 투명한 제 1 도전층(3)과 제 2 도전층(4)이 형성되어 있다. 상기 제 1 기판(1) 및 제 2 기판(2)은 투명한 폴리에틸렌 테레프탈레이트(Polyethylene telephthalate,PET)나 유리등으로 구성될 수 있으며, 상기 제 1 도전층(3) 및 제 2 도전층(4)은 인듐-틴-옥사이드(Indium Tin Oxide,ITO)등으로 구성될 수 있다. The touch panel 10 includes a first substrate 1 and a second substrate 2 which are opposite to each other and are transparent, and each of the first conductive layer transparent on the first substrate 1 and the second substrate 2 ( 3) and the second conductive layer 4 are formed. The first substrate 1 and the second substrate 2 may be made of transparent polyethylene telephthalate (PET) or glass, and the first conductive layer 3 and the second conductive layer 4 Silver may be composed of indium tin oxide (ITO) and the like.

또한 상기 제 1 기판(1) 및 제 2 기판(2)의 셀갭을 일정하게 유지하기 위하여 상기 두 기판 사이에는 스페이서(8)가 일정한 면적밀도로 산포되어 있다. In addition, in order to maintain a constant cell gap between the first substrate 1 and the second substrate 2, spacers 8 are dispersed at a constant area density between the two substrates.

한편, 상기 제 1 도전층(3)의 가장자리에는 일방향으로 형성되는 제 1 전극층(6)이 형성되어 있고, 상기 제 2 도전층(4)의 가장자리에는 상기 제 1 전극층(6)과 수직방향으로 형성되는 제 2 전극층(7)이 각각 형성된다. 통상, 상기 제 1 전극 층 및 제 2 전극층(7)은 상기 제 1 도전층(3) 및 제 2 도전층(4)에 은을 인쇄함으로 형성된다.On the other hand, a first electrode layer 6 formed in one direction is formed at the edge of the first conductive layer 3, and at the edge of the second conductive layer 4 in a direction perpendicular to the first electrode layer 6. The second electrode layer 7 to be formed is formed, respectively. Typically, the first electrode layer and the second electrode layer 7 are formed by printing silver on the first conductive layer 3 and the second conductive layer 4.

상기 구성을 하는 상부기판과 하부기판은 서로 접착층(5)에 의해 서로 결합되므로 터치패널(10)이 완성된다. Since the upper substrate and the lower substrate having the above configuration are coupled to each other by the adhesive layer 5, the touch panel 10 is completed.

한편, 상기 터치패널(10)의 하부에 형성되는 액정표시장치(20)의 구성을 간단히 살펴본다. Meanwhile, the configuration of the liquid crystal display device 20 formed under the touch panel 10 will be briefly described.

도 1에 도시된 바와 같이, 액정표시장치는 상부기판인 컬러필터기판(12)과 상기 컬러필터기판(12)과 대응되는 어레이기판(11)이 실런트(13)등에 의해 합착되며 그 사이에 액정이 충진되어 있는 액정표시패널을 구비한다.As shown in FIG. 1, in the liquid crystal display device, a color filter substrate 12, which is an upper substrate, and an array substrate 11 corresponding to the color filter substrate 12 are bonded by a sealant 13, and the liquid crystal between them. A liquid crystal display panel is provided.

상기 액정표시패널은 가이드 패널(15)에 의해 외곽 가장자리가 지지되며, 상기 액정표시패널의 하면 또는 측면에는 백라이트 어셈블리(미도시)가 형성되어 있다. 상기 백라이트 어셈블리는 액정표시패널에 광을 공급한다.An outer edge of the liquid crystal display panel is supported by the guide panel 15, and a backlight assembly (not shown) is formed on a bottom surface or a side surface of the liquid crystal display panel. The backlight assembly supplies light to the liquid crystal display panel.

또한 상기 액정표시패널의 하부에는 하부커버(16)가 설치되어 액정표시장치를 보호한다.In addition, a lower cover 16 is disposed under the liquid crystal display panel to protect the liquid crystal display.

상기 구성을 가지는 액정표시장치(20)와 터치패널(10)은 양면 테이프(30)등의 접착층에 의해 서로 결합됨으로써 터치패널 일체형 액정표시장치가 완성된다.The liquid crystal display device 20 and the touch panel 10 having the above-described configuration are combined with each other by an adhesive layer such as a double-sided tape 30 to complete the touch panel integrated liquid crystal display device.

이어서, 도 2를 참조하여 상기 액정표시장치의 액정표시패널의 구성을 살펴본다.Next, a configuration of the liquid crystal display panel of the liquid crystal display device will be described with reference to FIG. 2.

액정표시패널은 상부 컬러필터 기판(210)과 하부 어레이기판(220)으로 구성된다. The LCD panel includes an upper color filter substrate 210 and a lower array substrate 220.                         

상기 어레이기판(220)에는 각 단위화소의 스위칭 소자로써 박막트랜지스터가 매트릭스 배열을 하므로 상기 어레이기판을 통상 박막트랜지터 어레이기판(TFT 어레이기판)이라 부른다.In the array substrate 220, since the thin film transistors are arranged in a matrix as switching elements of respective unit pixels, the array substrate is commonly referred to as a thin film transistor array substrate (TFT array substrate).

상기 TFT어레이기판 상에는 복수의 게이트라인이 서로 평행하게 형성되고 상기 게이트라인에 수직하는 복수의 데이터라인이 형성된다. 그러므로 상기 게이트라인 및 데이터라인의 교차에 의해 정의되는 단위화소영역이 상기 TFT어레이기판 상에 매트릭스 배열을 하며 형성된다.A plurality of gate lines are formed parallel to each other and a plurality of data lines perpendicular to the gate lines are formed on the TFT array substrate. Therefore, a unit pixel region defined by the intersection of the gate line and the data line is formed in a matrix array on the TFT array substrate.

상기 도 2는 하나의 단위화소영역의 단면을 도시한 것이다.2 is a cross-sectional view of one unit pixel region.

도 2에 도시된 바와 같이, 액정표시패널(200)은 TFT어레이기판(220)과 컬러필터기판(210)과 그 사이에 충진되는 액정층(240)을 구비한다.As shown in FIG. 2, the liquid crystal display panel 200 includes a TFT array substrate 220, a color filter substrate 210, and a liquid crystal layer 240 filled therebetween.

상기 TFT어레이기판(220)상에는 단위화소의 구동소자인 TFT(250)과 상기 단위화소에 인가되는 신호를 일정 시간 유지시키는 스토리지 커패시터가 일조를 이루며 형성된다. On the TFT array substrate 220, a TFT 250, which is a driving element of a unit pixel, and a storage capacitor for maintaining a signal applied to the unit pixel for a predetermined time are formed in a group.

상기 TFT는 게이트전극(251)과, 상기 게이트전극(251)을 절연하는 게이트절연층(222)와 상기 게이트절연층(222)상에 형성되며 TFT의 채널 및 소스 드레인 영역을 구성하는 반도체층(252)과 상기 반도체층(252)과 소스 및 드레인전극(254,255)을 오믹 접촉시키는 오믹컨택층(253)과, 데이터신호를 인가받는 소스전극(254) 및 드레인전극(255)을 구비하여 형성된다.The TFT is formed on a gate electrode 251, a gate insulating layer 222 that insulates the gate electrode 251, and a semiconductor layer constituting a channel and a source drain region of the TFT. 252 and an ohmic contact layer 253 for ohmic contact between the semiconductor layer 252 and the source and drain electrodes 254 and 255, and a source electrode 254 and a drain electrode 255 receiving a data signal. .

상기 소스 및 드레인전극(254,255)은 보호층(256)에 의해 보호된다. 또한 상기 보호층(255)상에는 액정층(240)에 전계를 인가하는 화소전극(256)이 형성되는 데, 상기 화소전극(256)은 상기 드레인전극(255)과 연결되어 데이터신호를 인가받는다.The source and drain electrodes 254 and 255 are protected by the protective layer 256. In addition, a pixel electrode 256 is formed on the passivation layer 255 to apply an electric field to the liquid crystal layer 240. The pixel electrode 256 is connected to the drain electrode 255 to receive a data signal.

한편, 상기 스토리지전극(252)은 그 상부에 형성되는 화소전극(256)과 더불어 커패시터를 형성하여 TFT에 인가되는 데이터신호를 일정시간동안 유지시키는 역할을 수행한다.Meanwhile, the storage electrode 252 forms a capacitor together with the pixel electrode 256 formed thereon to maintain a data signal applied to the TFT for a predetermined time.

한편, 상기 TFT어레이기판(220)과 대향하는 컬러필터기판(210)은 투명한 기판(211)상에 컬러필터층(미도시)가 형성되고 상기 컬러필터층상에 액정에 전계를 인가하는 공통전극(212)이 형성될 수 있다. 상기 공통전극(212)은 통상 ITO등의 투명한 전극으로 구성될 수 있다.On the other hand, the color filter substrate 210 facing the TFT array substrate 220 has a color filter layer (not shown) formed on a transparent substrate 211 and a common electrode 212 for applying an electric field to the liquid crystal on the color filter layer. ) May be formed. The common electrode 212 may be generally composed of a transparent electrode such as ITO.

상기 구성을 가지는 컬러필터기판(210)및 TFT어레이기판(220)은 일정한 셀갭을 유지하기 위해 스페이서(260)가 산포된다. 상기 스페이서(260)는 임의의 위치에 산포방식으로 형성되는 볼 스페이서와 소정의 위치에 선택적으로 형성할 수 있는 칼럼 스페이서에 의해 형성될 수 있다. In the color filter substrate 210 and the TFT array substrate 220 having the above-described configuration, spacers 260 are scattered to maintain a constant cell gap. The spacer 260 may be formed by a ball spacer formed in a scattering manner at an arbitrary position and a column spacer which may be selectively formed at a predetermined position.

상기와 같은 구조를 가지는 단위화소가 매트릭스 배열로 복수개 형성되어 액정표시패널이 완성된다.A plurality of unit pixels having the above structure are formed in a matrix arrangement to complete the liquid crystal display panel.

그런데 상기 구조를 가지는 액정표시패널 및 터치패널을 구비하는 터치패널 일체형 액정표시장치는 별도의 두 패널을 형성한 다음, 상기 두 패널이 양면테이프 등에 의해 서로 합착됨으로 구성되는데, 이러한 구성으로 인해 터치패널 일체형 액정표시장치가 두꺼워지는 단점이 있고, 제조공정이 복잡해지는 문제점이 있다.However, the liquid crystal display panel having the structure and the touch panel integrated liquid crystal display device having the touch panel are formed by forming two separate panels, and then the two panels are bonded to each other by a double-sided tape. There is a disadvantage in that the integrated liquid crystal display is thick, and there is a problem in that the manufacturing process is complicated.

본 발명은 상기와 같이 터치패널 일체형 액정표시장치를 구성함에 있어, 터치패널을 별도로 구성하기 않고 액정표시패널에 일체로 구성함으로써 경박단소한 터치패널 일체형 액정표시장치를 구성하는 것을 목적으로 한다. In the present invention, when the touch panel integrated liquid crystal display device is configured as described above, an object of the present invention is to construct a light and simple touch panel integrated liquid crystal display device by integrally configuring the liquid crystal display panel without separately configuring the touch panel.

또한 액정표시패널을 구성할때 터치패널 기능을 동시에 할 수 있게 함으로써 터치패널 일체형 액정표시장치 제조 비용을 줄이는 것을 일 목적으로 한다.In addition, an object of the present invention is to reduce the manufacturing cost of the touch panel integrated liquid crystal display by enabling a touch panel function simultaneously when configuring the liquid crystal display panel.

상기 목적을 달성하기 위한 본 발명의 터치패널 일체형 액정표시장치는 제 1 기판; 상기 제 1 기판과 대향하는 제 2 기판; 상기 제 1 기판상에 형성되는 복수의 게이트라인; 상기 게이트라인과 수직교차하는 데이터라인; 상기 게이트라인 및 데이터라인에 의해 정의되는 단위화소영역; 상기 제 1 기판상에 형성되며, 상기 데이터라인과 평행하도록 상기 데이터라인과 동일층 상에 형성된 복수의 도전라인; 상기 게이트라인 및 데이터라인의 교차점에 형성되며 상기 단위화소영역마다 형성되는 박막트랜지스터; 상기 제 2 기판 하면에 형성되는 도전층; 외압에 의해 상기 도전층과 상기 도전라인을 연결시키는 단락전극; 상기 단락전극을 지지하는 지지부; 상기 제 1 기판상에 형성되며 상기 도전라인이 연결되는 제 1 전극층; 상기 도전층상에 형성되며 상기 제 1 전극층과 수직교차하는 제 2 전극층을 포함하며, 상기 도전라인은 상기 지지부에 형성된 컨택홀을 통해 상기 단락전극과 전기적으로 연결된다.Touch panel integrated liquid crystal display device of the present invention for achieving the above object is a first substrate; A second substrate facing the first substrate; A plurality of gate lines formed on the first substrate; A data line perpendicular to the gate line; A unit pixel area defined by the gate line and the data line; A plurality of conductive lines formed on the first substrate and formed on the same layer as the data lines so as to be parallel to the data lines; A thin film transistor formed at an intersection of the gate line and the data line and formed in each unit pixel region; A conductive layer formed on a lower surface of the second substrate; A short circuit electrode connecting the conductive layer and the conductive line by an external pressure; A support part supporting the short circuit electrode; A first electrode layer formed on the first substrate and to which the conductive line is connected; And a second electrode layer formed on the conductive layer and vertically crossing the first electrode layer, wherein the conductive line is electrically connected to the short circuit electrode through a contact hole formed in the support part.

또한 본 발명의 터치패널 일체형 액정표시장치 제조방법은 제 1기판 및 제 2 기판을 준비하는 단계; 상기 제 1 기판상에 게이트전극 및 스토리지전극을 형성하는 단계; 상기 게이트전극 상에 게이트절연층을 형성하는 단계; 상기 게이트절연층상에 액티브층을 형성하는 단계; 상기 액티브층과 연결되는 소스 및 드레인전극, 데이터신호를 인가하는 데이터라인 및 상기 데이터라인과 평행하도록 상기 데이터라인과 동일층 상에 도전라인을 형성하는 단계; 상기 소스 및 드레인전극 상에 보호층을 형성하는 단계; 상기 보호층상에 스페이서와 상기 도전라인과 연결되는 단락전극 지지부를 형성하는 단계; 상기 드레인전극과 연결되는 화소전극과 상기 도전라인과 연결되는 단락전극을 형성하는 단계; 상기 제 2 기판상에 도전층을 형성하는 단계; 상기 제 1 기판 및 제 2 기판을 합착하는 단계 및 상기 제 1 기판 및 제 2 기판사이에 액정을 주입하는 단계를 포함하며, 상기 도전라인은 상기 단락전극 지지부에 형성된 컨택홀을 통해 상기 단락전극과 전기적으로 연결된다.In addition, the touch panel integrated liquid crystal display device manufacturing method of the present invention comprises the steps of preparing a first substrate and a second substrate; Forming a gate electrode and a storage electrode on the first substrate; Forming a gate insulating layer on the gate electrode; Forming an active layer on the gate insulating layer; Forming a conductive line on the same layer as the data line so as to be parallel to the data line and a source line and a drain electrode connected to the active layer, a data line to which a data signal is applied, and the data line; Forming a protective layer on the source and drain electrodes; Forming a shorting electrode support part connected to the spacer and the conductive line on the protective layer; Forming a pixel electrode connected to the drain electrode and a shorting electrode connected to the conductive line; Forming a conductive layer on the second substrate; Bonding the first substrate and the second substrate and injecting liquid crystal between the first substrate and the second substrate, wherein the conductive line is connected to the short circuit electrode through a contact hole formed in the short electrode support. Electrically connected.

터치패널은 LCD, PDP등의 영상표시장치에 손가락 또는 스타일러스등이 접촉되는 그 접촉점의 좌표를 파악하여 그 정보에 의해 정보를 표시하는 입력수단이다. The touch panel is an input means for grasping the coordinates of a contact point at which a finger or a stylus contacts a video display device such as an LCD or a PDP, and displaying information by the information.

이하 터치패널의 동작원리를 간단히 살펴본다.Hereinafter, the operation principle of the touch panel will be described.

유리 또는 플라스틱을 기판으로 사용하는 저항막 방식 터치패널은 유기 또는 플라스틱으로 구성되며 서로 대향하는 제 1 기판 상면 및 제 2 기판의 하면의 전면에 ITO등의 투명한 제 1 도전층과 제 2 도전층이 형성된다. 또한 상기 제 1 기판에는 상기 제 1 도전층과 연결되면서 제 1 기판의 일면에 형성되는 제 1 전극층과, 상기 제 2 기판의 일변에 형성되며 상기 제 2 도전층에 연결되어 상기 제 1 전극층과 수직하게 형성되는 제 2 전극층을 구비한다. 상기 도전층들은 손가락 또는 스타일러스등으로 압력을 가할 때 서로 접촉하여 전류를 흘리는 배선역할을 수행한다.The resistive touch panel using glass or plastic as a substrate is made of organic or plastic, and a transparent first conductive layer such as ITO and a second conductive layer are formed on the upper surface of the first substrate and the lower surface of the second substrate facing each other. Is formed. The first substrate may include a first electrode layer formed on one surface of the first substrate while being connected to the first conductive layer, and formed on one side of the second substrate and connected to the second conductive layer to be perpendicular to the first electrode layer. The second electrode layer is formed to be. The conductive layers play a wiring role of flowing current in contact with each other when pressure is applied with a finger or a stylus.

외부의 압력에 의해 상기 터치패널의 소정의 위치에서 상기 두 도전층이 접촉되면 접촉되는 지점에 전압 또는 전류값이 변하게 되는데, 상기 전압 및 전류값을 상기 제 1 및 제 2 전극층이 감지한다. 즉, 상기 제 1 전극층이 단락점의 전압값을 감지하여 단락점의 X좌표값을 검출하면, 상기 제 2 도전층상에 형성된 제 2 전극층이 단락점의 전압값을 감지하여 단락점의 Y좌표값을 검출하는 방식으로 단락점의 위치정보를 파악한다.When the two conductive layers come into contact with each other at a predetermined position of the touch panel by an external pressure, a voltage or a current value changes at a point of contact, and the first and second electrode layers sense the voltage and current values. That is, when the first electrode layer senses the voltage value of the short point and detects the X coordinate value of the short point, the second electrode layer formed on the second conductive layer senses the voltage value of the short point and the Y coordinate value of the short point. The location information of the short circuit point is grasped by detecting.

상기 제 1 전극층 및 제 2 전극층에는 신호선이 각각 연결되어 있어 단락점의 전압정보를 터치컨트롤러에 전송하고 이어서 컴퓨터등에 전송한다. 상기 전송된 위치정보는 컴퓨터등에 의해 연산되어 액정표시장치를 통해 디스플레이된다.Signal lines are respectively connected to the first electrode layer and the second electrode layer to transmit voltage information of a short point to a touch controller and then to a computer. The transmitted positional information is calculated by a computer or the like and displayed on the LCD.

즉, 접촉에 의해 정보를 입력하는 상기 터치패널은 접촉되는 지점의 X 및 Y좌표값을 읽기 위해 좌표값을 검출하는 도전층을 구비하게 된다.That is, the touch panel for inputting information by contact includes a conductive layer that detects coordinate values in order to read the X and Y coordinate values of the contact point.

그러므로 접촉점의 좌표값을 읽기 위해 두개의 대향하는 도전층이 필요한데, 본 발명은 액정표시장치를 형성하는 과정에서 상부기판과 하부기판상에 상기 두 도전층을 형성하고 접촉점의 좌표값을 읽을 수 있는 구성을 액정표시패널 내에 형성함으로써 터치패널이 일체로 구성되는 액정표시장치를 형성한다.Therefore, two opposing conductive layers are required to read the coordinate values of the contact point. In the present invention, the two conductive layers may be formed on the upper substrate and the lower substrate and the coordinate values of the contact point may be read. By forming the configuration in the liquid crystal display panel, a liquid crystal display device in which the touch panel is integrally formed is formed.

이하 도 3을 참조하여 터치패널이 일체로 구성된 본 발명의 액정표시장치의 단면구조를 살펴본다.Hereinafter, the cross-sectional structure of the liquid crystal display device of the present invention in which the touch panel is integrally described will be described with reference to FIG. 3.

액정표시장치는 복수의 게이트라인과 상기 게이트라인에 수직하는 복수의 데이터라인을 구비하며 상기 게이트라인 및 데이터라인의 교차에 의해 정의되는 복수의 단위화소가 매트릭스 배열을 하는 액정표시패널을 구비한다.The liquid crystal display device includes a liquid crystal display panel having a plurality of gate lines and a plurality of data lines perpendicular to the gate lines, and a plurality of unit pixels defined by the intersection of the gate lines and the data lines in a matrix arrangement.

도 3은 그 중 하나의 단위화소의 단면의 일부를 도시한 것으로 단위화소에 형성되는 스위칭 소자인 박막트랜지스터와 상기 박막트랜지스터에 인가되는 데이터정보를 일정시간 유지시키는 스토리지 커패시턴스와 터치부를 중심으로 살펴본다.FIG. 3 illustrates a part of a cross section of one unit pixel, and focuses on a thin film transistor, which is a switching element formed in the unit pixel, and a storage capacitance and a touch unit for maintaining data information applied to the thin film transistor for a predetermined time. .

액정표시패널은 단위화소의 스위칭소자로 박막트랜지스터가 배열되는 TFT어 레이기판(360)과 영상을 천연색으로 표현하는 컬러필터기판(350)이 서로 대향하여 구성된다. 상기 두 기판사이에 액정층이 충진되어 단위화소를 구동한다.In the liquid crystal display panel, a TFT array substrate 360 in which thin film transistors are arranged as a switching element of a unit pixel and a color filter substrate 350 expressing an image in natural colors are opposed to each other. The liquid crystal layer is filled between the two substrates to drive the unit pixel.

도 3에 도시된 바와 같이, 본 발명의 TFT어레이기판(360)은 유리등의 투명한 제 1 기판(301)을 기판으로 사용하며, TFT어레이기판(360)에는 서로 평행한 복수의 게이트라인(미도시)과 상기 게이트라인과 수직교차하는 다수의 데이터라인(미도시)을 구비하며, 상기 게이트라인 및 데이터라인에 의해 단위화소영역이 정의된다.As shown in FIG. 3, the TFT array substrate 360 of the present invention uses a transparent first substrate 301 such as glass as a substrate, and the TFT array substrate 360 has a plurality of gate lines parallel to each other (not shown). And a plurality of data lines (not shown) perpendicularly intersecting with the gate line, wherein a unit pixel area is defined by the gate line and the data line.

도 3은 단위화소영역의 일부의 단면도를 도시한 것으로, 본 발명의 TFT어레이기판(360)의 단위화소영역에는 상기 게이트라인 및 데이터라인의 교차점에 배치되는 스위칭소자인 박막트랜지스터(313)와, 단위화소에 인가되는 데이터신호를 일정시간 유지시키는 스토리지 커패시터(380)와, 상부기판에 가해지는 압력에 의해 상부기판과 하부기판이 접촉되어 저항점을 형성할 수 있는 터치부(370)를 각각 구비한다.3 is a cross-sectional view of a part of a unit pixel area. In the unit pixel area of the TFT array substrate 360 of the present invention, a thin film transistor 313 which is a switching element disposed at an intersection point of the gate line and the data line, And a storage capacitor 380 for maintaining a data signal applied to the unit pixel for a predetermined time, and a touch unit 370 for forming a resistance point by contacting the upper substrate and the lower substrate by the pressure applied to the upper substrate. do.

제 1 기판(301)상에는 게이트라인으로부터 분기하는 게이트전극(303)과 커패시터를 구성하는 스토리지전극(305)이 형성된다. 상기 게이트전극(303) 및 스토리지전극(305)은 알루미늄합금의 단층 또는 알루미늄합금층과 몰리브덴층이 적층된 2중층이 사용될 수 있다.The gate electrode 303 branching from the gate line and the storage electrode 305 constituting the capacitor are formed on the first substrate 301. The gate electrode 303 and the storage electrode 305 may be a single layer of an aluminum alloy or a double layer in which an aluminum alloy layer and a molybdenum layer are stacked.

상기 게이트전극(303) 및 스토리지전극(305)상에는 상기 게이트전극 및 스토리지전극을 보호하는 절연층으로써 게이트절연층(304)이 형성된다. 상기 게이트절연층(304)은 실리콘질화막(SiNx) 또는 실리콘산화막(SiO2)을 사용하여 구성될 수 있다. The gate insulating layer 304 is formed on the gate electrode 303 and the storage electrode 305 as an insulating layer protecting the gate electrode and the storage electrode. The gate insulating layer 304 may be formed using a silicon nitride film (SiNx) or a silicon oxide film (SiO 2).

또한 게이트전극(303)상부의 게이트절연층(304) 상에는 반도체층인 액티브층(314)이 형성되어 박막트랜지스터의 소스, 드레인영역 및 채널영역을 형성한다. 또한, 상기 액티브층(314)의 상부 가장자리 양측에는 오믹컨택층(315)이 더 형성되는 데, 상기 오믹컨택층(315)은 상기 액티브층(314)과 그 상부에 형성되는 소스 및 드레인전극(316,317)을 전기적으로 오믹 컨택을 시키기 위해 진성의 반도체층에 고농도의 불순물 이온을 도핑시켜 형성한 것이다. 한편 상기 액티브층(314)중 오믹컨택층(315)이 형성되지 않는 가운데 영역은 채널영역으로 정의된다.In addition, an active layer 314, which is a semiconductor layer, is formed on the gate insulating layer 304 on the gate electrode 303 to form a source, a drain region, and a channel region of the thin film transistor. In addition, an ohmic contact layer 315 is further formed on both sides of the upper edge of the active layer 314, and the ohmic contact layer 315 is formed on the active layer 314 and the source and drain electrodes formed thereon. 316 and 317 are formed by doping a high concentration of impurity ions in an intrinsic semiconductor layer to electrically contact ohmic contacts. Meanwhile, a middle region in which the ohmic contact layer 315 is not formed in the active layer 314 is defined as a channel region.

또한 상기 오믹컨택층(315)을 구비하는 액티브층(314)상에는 소스 및 드레인전극(316,317)이 형성된다. 상기 소스 및 드레인전극(316,317)은 상기 오믹컨택층(315)을 사이에 둔 채 상기 액티브층(314)과 연결된다. 상기 소스 및 드레인전극(316,317)은 금속의 도전층이거나 고농도 불순물이 도핑되어 메탈화된 반도체층일 수 있다. In addition, source and drain electrodes 316 and 317 are formed on the active layer 314 including the ohmic contact layer 315. The source and drain electrodes 316 and 317 are connected to the active layer 314 with the ohmic contact layer 315 interposed therebetween. The source and drain electrodes 316 and 317 may be a conductive layer of metal or a semiconductor layer metalized by doping with a high concentration of impurities.

또한 상기 소스전극은 상기 게이트라인과 수직교차하는 데이터라인에 연결되어 있는데, 상기 데이터라인은 상기 소스 및 드레인전극이 형성되는 동일 층상에 동시에 형성되어 있다.The source electrode is connected to a data line perpendicular to the gate line, and the data line is simultaneously formed on the same layer where the source and drain electrodes are formed.

한편, 상기 소스 및 드레인전극(316,317)이 형성되는 동일층상에는 터치패널의 일 전극을 구성하는 도전라인(306)이 형성된다. 상기 도전라인(306)은 데이터라인과 평행하게 데이터라인 수만큼 형성될 수 있으며, 단위화소를 가로질러 형성되어 있다.Meanwhile, conductive lines 306 constituting one electrode of the touch panel are formed on the same layer where the source and drain electrodes 316 and 317 are formed. The conductive line 306 may be formed as many as the number of data lines in parallel with the data lines, and is formed across the unit pixels.

단위화소의 개구율을 향상시키기 위해 상기 도전라인(306)은 데이터라인과 인접하게 구성될 수 있는데, 이때에는 상부기판에 형성되는 도전층과 상기 도전라인을 연결시키는 단락전극(320)이 상기 도전라인(306)으로부터 단위화소내로 연장되어 형성될 수 있다.In order to improve the aperture ratio of the unit pixel, the conductive line 306 may be configured to be adjacent to the data line. In this case, the conductive layer formed on the upper substrate and the shorting electrode 320 connecting the conductive line may be the conductive line. It can be formed extending from the unit 306 into the unit pixel.

또한 상기 소스 및 드레인전극(316,317)상에는 유기막 또는 무기막으로 구성되는 보호층(307)이 형성된다.In addition, a passivation layer 307 including an organic layer or an inorganic layer is formed on the source and drain electrodes 316 and 317.

상기 보호층(307)의 상부에는 액정에 전계를 인가하는 투명한 전극을 구성되는 화소전극(308)이 형성된다. 상기 화소전극(308)은 상기 보호층(307)에 형성되는 컨택홀에 의해 드레인전극(317)과 연결되며, 상기 스토리지전극(305)과 더불어 커패시터를 구성한다.The pixel electrode 308 is formed on the passivation layer 307, which is a transparent electrode that applies an electric field to the liquid crystal. The pixel electrode 308 is connected to the drain electrode 317 by a contact hole formed in the protective layer 307, and together with the storage electrode 305 forms a capacitor.

상기 보호층(307)상에는 상부기판과 하부 어레이기판의 셀갭을 일정하게 유지시키는 스페이서(312)가 형성되어 있다. 상기 스페이서는 형성되는 위치를 임의로 조절할 수 있는 컬럼스페이서로 형성할 수 있다. A spacer 312 is formed on the passivation layer 307 to maintain a constant cell gap between the upper substrate and the lower array substrate. The spacer may be formed of a column spacer capable of arbitrarily adjusting the position to be formed.

본 발명에서는 상기 스페이서(312)는 TFT어레이기판중 상대적으로 높은 높이를 가지는 박막트랜지스터 상부에 형성된다. 상기 박막트랜지스터(313)상에 형성됨으로써 단락전극(320)이 상부기판(350)과 분리될 수 있게 한다.In the present invention, the spacer 312 is formed on the TFT having a relatively high height among the TFT array substrate. The short circuit electrode 320 may be separated from the upper substrate 350 by being formed on the thin film transistor 313.

한편, 상기 도전라인(306) 상부에는 스페이서(312)와 동일한 감광성 유기막으로 구성되는 단락전극 지지부(310)가 형성되어 있다. 상기 단락전극 지지부(310)는 도전라인(306)과 연결되는 단락전극(320)을 지지하기 위한 것으로 가운데 컨택홀이 형성되어 상기 도전라인(306)을 노출시킨다. 상기 컨택홀에는 상기 도전라인(306)과 연결되는 단락전극(320)이 형성되어 있다. 상기 단락전극(320)은 화소전극 (308)과 동일한 투명전극으로 구성된다. 즉, 상기 단락전극(320)은 인듐-틴-옥사이드(Indium Tin Oxide), 인듐-아연-옥사이드(Indium Zinc Oxide)등을 사용할 수 있다.On the other hand, the short circuit electrode support 310 formed of the same photosensitive organic film as the spacer 312 is formed on the conductive line 306. The short electrode support 310 is for supporting the short electrode 320 connected to the conductive line 306, and a contact hole is formed in the center thereof to expose the conductive line 306. The contact hole has a short circuit electrode 320 connected to the conductive line 306. The short electrode 320 is formed of the same transparent electrode as the pixel electrode 308. That is, the short electrode 320 may use indium tin oxide, indium zinc oxide, or the like.

상기 단락전극(320)은 평상시에는 상부기판과 분리되어 있지만, 외부압력이 가해지면 상부기판과 접촉하여 상부기판과 상기 도전라인을 연결하며 저항점을 형성하게 된다.The shorting electrode 320 is normally separated from the upper substrate, but when external pressure is applied, the shorting electrode 320 contacts the upper substrate to connect the upper substrate and the conductive line to form a resistance point.

즉, 손가락등으로 상부기판을 터치하면 터치지점의 상부기판과 하부기판상에 형성되는 도전라인(306)이 상기 단락전극(320)에 의해 연결되어 저항점을 형성하고, 상기 저항점의 전압 또는 전류값의 변화를 감지하여 상기 저항점의 X 및 Y좌표를 검출하게 된다.That is, when the upper substrate is touched by a finger or the like, the conductive line 306 formed on the upper substrate and the lower substrate of the touch point is connected by the shorting electrode 320 to form a resistance point, and the voltage of the resistance point or The change in the current value is detected to detect the X and Y coordinates of the resistance point.

한편, 상기 TFT어레이기판과 대향하는 상부 컬러필터기판(350)은 제 2 기판(320)과 상기 제 2 기판상에 형성되는 블랙매트릭스층(미도시), 단위화소마다 형성되는 서브컬러필터층(미도시) 및 공통전극(311)을 구비하여 구성된다. Meanwhile, the upper color filter substrate 350 facing the TFT array substrate may include a black matrix layer (not shown) formed on the second substrate 320 and the second substrate, and a sub color filter layer formed on each unit pixel (not shown). C) and a common electrode 311.

상기 본 발명에서 상기 공통전극(311)은 TFT어레이기판(360)에 형성되는 도전라인(306)과 전기적으로 접하여 저항점을 형성하는 도전층의 기능도 함께 한다. In the present invention, the common electrode 311 also functions as a conductive layer that electrically contacts the conductive line 306 formed on the TFT array substrate 360 to form a resistance point.

본 발명의 상부기판의 다른 구성으로는 상기 도전층(311)이 상기 도전라인(306)과 수직으로 배열되는 다수의 제 2 도전라인으로 구성될 수 있다. 즉, 상기 도전층(311)은 게이트라인과 동일한 방향으로 서로 분할되는 복수의 도전라인으로 구성될 수 있다. 상기 도전층(311)을 복수의 도전라인으로 구성하면 외압에 의해 상부기판에 형성되는 제 2 도전라인과 하부기판에 형성되는 제 1 도전라인은 접촉 될 때 저항점의 전압값 변화를 도전라인별로 각각 감지할 수 있어 접촉점의 좌표를 정밀하게 파악할 수 있다.In another configuration of the upper substrate of the present invention, the conductive layer 311 may include a plurality of second conductive lines arranged perpendicular to the conductive line 306. That is, the conductive layer 311 may be composed of a plurality of conductive lines divided from each other in the same direction as the gate line. When the conductive layer 311 is composed of a plurality of conductive lines, the second conductive line formed on the upper substrate and the first conductive line formed on the lower substrate by external pressure may change the voltage value of the resistance point for each conductive line when contacted. Each can be detected so that the coordinates of the contact point can be accurately determined.

한편, 본 발명은 상기기판의 다른 구성으로 공통전극과 도전층을 별개로 각각 구성할 수도 있다.On the other hand, the present invention may be configured separately from the common electrode and the conductive layer in a different configuration of the substrate.

즉, 공통전극상에 절연층을 형성하고 일체형의 도전층을 구성하거나 서로 분리되는 복수의 도전라인을 구비하는 도전층으로 구성할 수 있다.That is, the insulating layer may be formed on the common electrode to form an integrated conductive layer, or may include a conductive layer including a plurality of conductive lines separated from each other.

상기와 같은 구성을 가지는 상부컬러필터기판과 하부 어레이기판은 각 기판의 가장자리에 형성되는 실런트에 의해 서로 결합되어 하나의 완성된 액정표시패널을 구성한다.The upper color filter substrate and the lower array substrate having the above configuration are coupled to each other by sealants formed at edges of the substrates to form one completed liquid crystal display panel.

상기에서 본 발명의 액정표시패널의 단면도를 살펴보았는데, 도 4 및 5를 참조하여 본 발명의 TFT어레이기판과 컬러필터기판의 평면구조를 살펴본다.The cross-sectional view of the liquid crystal display panel of the present invention has been described above. The planar structure of the TFT array substrate and the color filter substrate of the present invention will be described with reference to FIGS. 4 and 5.

도 4는 본 발명의 TFT어레이기판의 평면도를 나타낸 것으로, 단위화소를 도시하고 있다.4 is a plan view of the TFT array substrate of the present invention, showing unit pixels.

도 4에 도시된 바와 같이, TFT어레이기판에는 서로 평행한 복수의 게이트라인(401)이 형성되며 상기 게이트라인과 수직교차하는 복수의 데이터라인(402)이 형성된다. 또한 상기 게이트라인 및 데이터라인에 의해 단위화소영역(450)이 정의된다.As shown in FIG. 4, a plurality of gate lines 401 parallel to each other are formed on the TFT array substrate, and a plurality of data lines 402 perpendicular to the gate lines are formed. In addition, a unit pixel area 450 is defined by the gate line and the data line.

상기 단위화소영역(450)에는 상기 게이트라인(401)과 데이터라인(402)의 교차점에 박막트랜지스터(410)가 형성되어 단위화소의 동작을 제어한다.A thin film transistor 410 is formed at the intersection of the gate line 401 and the data line 402 in the unit pixel area 450 to control the operation of the unit pixel.

또한 상기 단위화소영역(450)에는 상부기판이 외압에 의해 눌려질 때, 저항 점을 형성할 수 있는 터치부(440)를 더 구비한다. 도 4에서 박막트랜지스터에 인가되는 신호를 일정시간 유지하는 스토리지커패시터의 구성은 생략되었다.In addition, the unit pixel area 450 further includes a touch unit 440 that may form a resistance point when the upper substrate is pressed by an external pressure. In FIG. 4, the configuration of the storage capacitor that maintains a signal applied to the thin film transistor for a predetermined time is omitted.

도 4에 도시된 바와 같이, 상기 박막트랜지스터(410)는 상기 게이트라인(401)로 부터 분기하는 게이트전극(403)과, 상기 데이터라인(402)로부터 분기하는 소스전극(405), 데이터신호를 단위화소에 전달하는 드레인전극(406) 및 채널층을 구성하는 액티브층(404)을 구비하여 구성된다.As shown in FIG. 4, the thin film transistor 410 is configured to provide a gate electrode 403 branching from the gate line 401, a source electrode 405 branching from the data line 402, and a data signal. And a drain electrode 406 to be transferred to the unit pixel, and an active layer 404 constituting the channel layer.

또한 상기 단위화소영역(450)에는 액정에 전계를 인가하는 화소전극(409)이 형성되며, 상기 화소전극(409)은 컨택홀(408)을 통해 상기 드레인전극(406)과 연결된다.In addition, a pixel electrode 409 for applying an electric field to the liquid crystal is formed in the unit pixel area 450, and the pixel electrode 409 is connected to the drain electrode 406 through a contact hole 408.

한편, 상기 단위화소영역(450)에는 상기 데이터라인(402)과 평행한 도전라인(410)이 단위화소영역마다 형성되고 상기 도전라인(410)으로 부터 연장되어 소정의 단위화소영역에 형성되는 터치부(440)가 형성된다.Meanwhile, in the unit pixel area 450, a conductive line 410 parallel to the data line 402 is formed for each unit pixel area and extends from the conductive line 410 to be formed in a predetermined unit pixel area. The portion 440 is formed.

도 4는 개구율을 향상시키기 위하여 도전라인(410)이 데이터라인에 인접하도록 구성된 실시 예를 도시하지만, 본 발명의 도전라인은 단위화소영역의 중앙부를 가로질러 형성될 수 있으며, 그 상부에 터치부가 곧바로 형성될 수도 있다.4 illustrates an embodiment in which the conductive line 410 is adjacent to the data line to improve the aperture ratio, but the conductive line of the present invention may be formed across the center of the unit pixel area, and the touch portion may be formed thereon. It may be formed immediately.

상기 터치부(440)는 도전라인(410)에 연결되는 제 1 전극(411)과 컨택홀(413)을 통해 상기 제 1 전극(411)과 연결되는 단락전극(412)을 구비한다.The touch unit 440 includes a first electrode 411 connected to the conductive line 410 and a short circuit electrode 412 connected to the first electrode 411 through a contact hole 413.

도 4에는 도시되지 않았지만, 상기 단락전극(412)은 가운데 상기 컨택홀(413)을 구비하는 지지부에 의해 지지된다.Although not shown in FIG. 4, the shorting electrode 412 is supported by a support having the center contact hole 413.

한편, 상기 도전라인(410)은 각각 화소영역 외곽부에 형성되는 제 1 전극층 (420)에 연결된다. 상기 제 1 전극층(420)은 화소영역 외곽부에서 게이트라인과 평행하게 형성되며 외압에 의해 상기 터치부(440)에 의해 저항점이 발생하면 도전라인의 전압변화를 감지하여 저항점의 X좌표를 파악한다.The conductive line 410 is connected to the first electrode layer 420 formed at the outer portion of the pixel region, respectively. The first electrode layer 420 is formed parallel to the gate line at the outer portion of the pixel region, and when the resistance point is generated by the touch unit 440 due to external pressure, the X coordinate of the resistance point is detected by detecting a voltage change of the conductive line. do.

상기 제 1 전극층(420)에는 신호선(430)이 연결되어 있어, 저항점의 전압신호를 터치컨트롤러(미도시)로 전송한다.A signal line 430 is connected to the first electrode layer 420 to transmit a voltage signal of a resistance point to a touch controller (not shown).

한편, 도 5를 참조하여 본 발명의 상부기판의 평면도를 살펴본다.Meanwhile, a plan view of the upper substrate of the present invention will be described with reference to FIG. 5.

상기에서 언급한 바와 같이, 본 발명의 상부기판에는 상기 터치부(440)와 접촉하는 도전층이 형성되는데, 상기 도전층은 하나의 층으로 구성되는 일체형일 수 있고, 복수의 도전라인을 구비하는 분할형일 수 있다.As mentioned above, a conductive layer in contact with the touch unit 440 is formed on the upper substrate of the present invention. The conductive layer may be formed of one layer and include a plurality of conductive lines. It may be partitioned.

도 5는 분할형을 도시한 것이다. 즉, 유리등의 제 2 기판(501)상에는 컬러필터층(미도시)이 형성된 다음, 상기 컬러필터층상에 게이트라인과 평행한 복수의 제 2 도전라인(502)이 형성된다. 또한 상기 화소영역 외곽에는 상기 제 2 도전라인(502)이 연결되는 제 2 전극층(503)이 형성된다. 또한 상기 제 2 전극층(503)에는 신호선(504)이 연결되어 터치가 발생할 때, 터치된 신호를 터치컨트롤러로 전송한다.5 shows a split type. That is, a color filter layer (not shown) is formed on the second substrate 501 such as glass, and then a plurality of second conductive lines 502 are formed on the color filter layer in parallel with the gate lines. In addition, a second electrode layer 503 connected to the second conductive line 502 is formed outside the pixel region. In addition, when the signal line 504 is connected to the second electrode layer 503 to generate a touch, the touched signal is transmitted to the touch controller.

상기에서 제 2 전극층(503)은 터치가 발생할 때 터치되는 점(즉, 저항점)의 Y좌표를 파악한다.In the above, the second electrode layer 503 grasps the Y coordinate of the point touched (ie, the resistance point) when the touch occurs.

상기의 제 1 및 제 2 전극층은 은(Ag)을 기판상에 인쇄함으로써 형성될 수 있다.The first and second electrode layers may be formed by printing silver (Ag) on a substrate.

다음으로 도 6a~6h를 참조하여 본 발명의 터치패널 일체형 액정표시장치의 제조방법에 관하여 알아본다.Next, a method of manufacturing the touch panel integrated liquid crystal display device of the present invention will be described with reference to FIGS. 6A to 6H.

도 6a에 도시된 바와 같이, 투명한 기판(601)상에 게이트전극(602)과 스토리지전극(603)을 형성한다. 상기 게이트전극(602)및 스토리지전극(603)을 형성하는 공정은 알루미늄합금층 또는 알루미늄합금 및 몰리브덴의 이중층을 스퍼터링방법에 의해 기판상에 증착한 다음, 포토리소그래피공정을 통해 패터닝함으로써 형성할 수 있다.As shown in FIG. 6A, a gate electrode 602 and a storage electrode 603 are formed on a transparent substrate 601. The gate electrode 602 and the storage electrode 603 may be formed by depositing an aluminum alloy layer or a double layer of aluminum alloy and molybdenum on a substrate by a sputtering method, and then patterning the same by a photolithography process. .

이어서, 도 6b에 도시된 바와 같이, 상기 게이트전극(602)상에 실리콘산화막 또는 실리콘질화막으로 구성되는 게이트절연층(604)을 플라즈마화학기상증착(PECVD)방식등에 의해 증착하여 형성한다.Subsequently, as illustrated in FIG. 6B, a gate insulating layer 604 formed of a silicon oxide film or a silicon nitride film is deposited on the gate electrode 602 by plasma chemical vapor deposition (PECVD).

이어서, 상기 게이트절연층(604)상에 진성의 반도체층과 고농도 불순물이 포함된 오믹컨택층을 연속하여 증착한다. 상기 반도체층 및 오믹컨택층을 증착한 다음, 상기 반도체층 및 오믹컨택층을 포토리소그래피공정을 적용하여 액티브층(605)으로 패터닝한다.Subsequently, an intrinsic semiconductor layer and an ohmic contact layer containing high concentration impurities are sequentially deposited on the gate insulating layer 604. After depositing the semiconductor layer and the ohmic contact layer, the semiconductor layer and the ohmic contact layer are patterned into an active layer 605 by applying a photolithography process.

상기 오믹컨택층(606)은 불순물이 주입되는 환경에서 플라즈마 증착함으로써 증착이 이루어질 수 있으나, 먼저 반도체층을 형성한 다음, 불순물 이온을 상기 기 형성된 반도체층에 도핑함으로써 형성될 수 도 있다.The ohmic contact layer 606 may be deposited by plasma deposition in an environment in which impurities are injected, but may be formed by first forming a semiconductor layer and then doping impurity ions into the previously formed semiconductor layer.

이어서, 도 6c에 도시된 바와 같이, 상기 액티브층(605)상에 도전층(607)을 스퍼터링방법에 의해 증착한 다음, 포토레지스트를 도포하고 노광공정을 실시하여 소정의 포토레지스트 패턴(608a,608b)을 형성한다. 상기 포토레지스트 패턴(608a,608b)은 소스 및 드레인전극과 도전라인(609c)을 형성하기 위한 패턴이다. 6C, a conductive layer 607 is deposited on the active layer 605 by the sputtering method, and then a photoresist is applied and an exposure process is performed to form a predetermined photoresist pattern 608a, 608b). The photoresist patterns 608a and 608b are patterns for forming the source and drain electrodes and the conductive line 609c.                     

상기 포토레지스트 패턴을 식각 마스크로 적용하여 포토리소그래피공정을 진행한다.The photoresist pattern is applied as an etching mask to perform a photolithography process.

그 결과, 도 6d에 도시된 바와 같이, 소스(609a) 및 드레인(609b) 전극과 도전라인(609c)이 형성된다. 이때 도면에는 도시되지 않았지만 데이터라인이 동시에 형성되며 상기 도전라인(609c)은 데이터라인과 평행하게 형성된다.As a result, as shown in Fig. 6D, the source 609a and drain 609b electrodes and the conductive line 609c are formed. Although not shown in the drawing, data lines are formed at the same time, and the conductive line 609c is formed in parallel with the data lines.

이어서, 도 6e에 도시된 바와 같이, 상기 소스 및 드레인전극(609a,609b)과 도전라인(609c) 상에 무기막 또는 유기막으로 구성되는 보호층(610)을 형성하여 하부의 TFT 및 도전라인을 보호한다.Subsequently, as shown in FIG. 6E, a protective layer 610 including an inorganic film or an organic film is formed on the source and drain electrodes 609a and 609b and the conductive line 609c to form a lower TFT and a conductive line. To protect.

또한 상기 보호층(610)을 형성한 다음, 드레인전극(609b)과 상기 도전라인(609c)을 노출시키는 컨택홀(611a,611b)을 마스크 공정을 통해 형성한다.In addition, after the protective layer 610 is formed, contact holes 611a and 611b exposing the drain electrode 609b and the conductive line 609c are formed through a mask process.

상기 컨택홀(611a,611b)이 형성된 다음, 도 6f에 도시된 바와 같이, 상기 보호층(610)상에 액정표시패널의 셀갭을 유지시키는 스페이서(612)를 형성한다.After the contact holes 611a and 611b are formed, a spacer 612 is formed on the passivation layer 610 to maintain a cell gap of the liquid crystal display panel as shown in FIG. 6F.

상기 스페이서(612)는 감광성 유기막을 사용하고 사용자가 임의로 그 형성위치를 선택할 수 있는 컬럼스페이서 형성방법에 의해 형성한다. The spacer 612 is formed by a method of forming a column spacer using a photosensitive organic film and allowing a user to arbitrarily select the formation position.

즉, 상기 스페이서(612)를 상대적으로 단차가 커 높은 높이를 가지는 박막트랜지스터가 형성된 영역의 상부에 형성한다. 상기와 같이, 박막트랜지스터의 상부에 형성함으로써 평소에 단락전극이 상부기판과 비접촉되게 할 수 있다.That is, the spacer 612 is formed on the region where the thin film transistor having a relatively high step height is formed. As described above, by forming the upper portion of the thin film transistor, the short-circuit electrode can be normally in contact with the upper substrate.

또한 상기 스페이서(612)를 형성하는 단계에서 상기 도전라인(609c)상에 단락전극 지지부(613)를 더 형성한다. 즉, 상기 도전라인(609c)상에 감광성 유기막을 패터닝하여 단락전극 지지부(613)를 형성한다. 이때 상기 지지부(613)는 가운데에 컨택홀(613a)를 구비하여 하부의 도전라인(609c)을 노출시킨다.In the forming of the spacer 612, a shorting electrode support part 613 is further formed on the conductive line 609c. That is, the photosensitive organic film is patterned on the conductive line 609c to form the short circuit electrode support part 613. In this case, the support part 613 has a contact hole 613a in the center thereof to expose the lower conductive line 609c.

이어서, 상기 스페이서(612)와 지지부(613)이 형성된 기판상면에 ITO 또는 IZO등의 투명전극으로 구성되는 화소전극물질을 증착한다. 이때 상기 화소전극물질은 상기 지지부(613)의 컨택홀(613a)에도 형성되어 컨택홀 하부의 도전라인과 접하게 된다.Subsequently, a pixel electrode material composed of a transparent electrode such as ITO or IZO is deposited on the upper surface of the substrate on which the spacer 612 and the support part 613 are formed. In this case, the pixel electrode material is also formed in the contact hole 613a of the support part 613 to be in contact with the conductive line under the contact hole.

이어서, 상기 화소전극 물질을 포토리소그래피공정을 적용하여 패터닝하므로써 화소전극(615)과 단락전극(616)을 형성한다. 도 6g를 통해 화소전극(615) 및 단락전극(616)이 형성된 결과를 볼 수 있다.Subsequently, the pixel electrode material is patterned by applying a photolithography process to form the pixel electrode 615 and the short electrode 616. 6G, the result of the formation of the pixel electrode 615 and the short electrode 616 is shown.

다음으로, 별도의 공정을 통해 형성되는 상부기판과 합착공정을 통해 액정표시패널을 완성하게 된다.Next, the liquid crystal display panel is completed through the bonding process with the upper substrate formed through a separate process.

즉, 상부의 컬러필터기판은 투명한 기판(620)상에 블랙매트릭스를 형성하는 단계, 상기 기판상에 컬러필터층을 형성하는 단계, 상기 컬러필터층상에 도전층(621)을 형성하는 단계를 포함하여 완성되는데, 상기 컬러필터기판과 박막트랜지스터 어레이기판을 합착공정 및 액정주입공정을 통해 하나의 완성된 액정표시패널을 얻게 된다.That is, the upper color filter substrate may include forming a black matrix on the transparent substrate 620, forming a color filter layer on the substrate, and forming a conductive layer 621 on the color filter layer. When the color filter substrate and the thin film transistor array substrate are combined, a single liquid crystal display panel is obtained through a bonding process and a liquid crystal injection process.

도 6h는 TFT어레이기판과 상부 컬러필터기판이 합착되어 완성된 액정표시패널의 모습을 도시하고 있다.6H illustrates a liquid crystal display panel in which a TFT array substrate and an upper color filter substrate are bonded to each other.

상기와 같이, 본 발명은 터치패널의 기능을 TFT어레이기판이 동시에 수행할 수 있는 액정표시장치를 구성함으로써 터치패널 일체형 액정표시장치의 부피를 더 욱 줄일 수 있어 경박단소한 터치패널 일체형 액정표시장치를 제조할 수 있고, 액정표시패널을 제조하는 공정에서 터치패널의 기능을 수행할 수 있도록 구성함으로써 별도의 터치패널을 구성할 필요가 없어 공정의 단축을 이룰 수 있다.As described above, the present invention can further reduce the volume of the touch panel integrated liquid crystal display device by configuring a liquid crystal display device capable of simultaneously performing the function of the touch panel by the TFT array substrate. It can be manufactured, and by configuring so as to perform the function of the touch panel in the process of manufacturing a liquid crystal display panel, it is not necessary to configure a separate touch panel can achieve a shortening of the process.

Claims (14)

제 1 기판 및 제 2 기판;A first substrate and a second substrate; 상기 제 1 기판상에 형성되어 단위화소 영역을 정의하는 복수의 게이트라인 및 데이터라인;A plurality of gate lines and data lines formed on the first substrate to define unit pixel regions; 상기 단위화소영역의 게이트라인 및 데이터라인의 교차점에 형성되는 박막트랜지스터;A thin film transistor formed at an intersection point of the gate line and the data line of the unit pixel region; 상기 제 1 기판 상에 형성되며, 상기 데이터라인과 평행하도록 상기 데이터라인과 동일층 상에 형성된 복수의 도전라인;A plurality of conductive lines formed on the first substrate and formed on the same layer as the data lines so as to be parallel to the data lines; 상기 제 2 기판 하면에 형성되는 도전층;A conductive layer formed on a lower surface of the second substrate; 상기 도전라인 및 도전층 사이에 형성되어 외압이 인가되는 경우 상기 도전라인과 도전층을 연결시키는 단락전극;A short circuit electrode formed between the conductive line and the conductive layer to connect the conductive line and the conductive layer when an external pressure is applied; 상기 단락전극을 지지하는 지지부;A support part supporting the short circuit electrode; 상기 제 1 기판상에 형성되며 상기 도전라인이 연결되는 제 1 전극층;A first electrode layer formed on the first substrate and to which the conductive line is connected; 상기 도전층상에 형성되며 상기 제 1 전극층과 수직교차하는 제 2 전극층을 포함하며,A second electrode layer formed on the conductive layer and vertically crossing the first electrode layer, 상기 도전라인은 상기 지지부에 형성된 컨택홀을 통해 상기 단락전극과 전기적으로 연결되는 것을 특징으로 하는 터치패널 일체형 액정표시장치.And the conductive line is electrically connected to the short circuit electrode through a contact hole formed in the support part. 제 1 항에 있어서, 상기 박막트랜지스터 상에 상기 제 1 기판과 제 2 기판의 셀갭을 유지시키는 스페이서를 더 구비하는 것을 특징으로 하는 터치패널 일체형 액정표시장치.The liquid crystal display of claim 1, further comprising a spacer on the thin film transistor to maintain a cell gap between the first substrate and the second substrate. 삭제delete 제 1항에 있어서, 상기 지지부는 스페이서 형성물질로 구성되는 것을 특징으로 하는 터치패널 일체형 액정표시장치.The liquid crystal display of claim 1, wherein the support is made of a spacer forming material. 제 1항에 있어서, 상기 지지부의 가운데에 컨택홀이 형성되어 상기 도전라인을 노출시키는 것을 특징으로 하는 터치패널 일체형 액정표시장치.The liquid crystal display of claim 1, wherein a contact hole is formed in the center of the support to expose the conductive line. 삭제delete 제 2항에 있어서, 상기 스페이서는 상기 박막트랜지스터 상부에 형성되고 상기 지지부는 단위화소 영역중 소정의 위치에 형성되어 상기 제 2 기판과 이격되는 것을 특징으로 하는 터치패널 일체형 액정표시장치.The liquid crystal display of claim 2, wherein the spacer is formed on the thin film transistor, and the support part is formed at a predetermined position in a unit pixel area to be spaced apart from the second substrate. 삭제delete 제 1 항에 있어서, 상기 제 1 전극층은 상기 데이터라인과 수직하는 것을 특징으로 하는 터치패널 일체형 액정표시장치.The liquid crystal display of claim 1, wherein the first electrode layer is perpendicular to the data line. 제 1 항에 있어서, 상기 도전층은 상기 게이트라인과 평행한 복수의 도전라인으로 구성되는 것을 특징으로 하는 터치패널 일체형 액정표시장치.The liquid crystal display device of claim 1, wherein the conductive layer comprises a plurality of conductive lines parallel to the gate line. 제 1 항에 있어서, 상기 도전층은 액정에 전계를 인가하는 공통전극인 것을 특징으로 하는 터치패널 일체형 액정표시장치.The touch panel integrated liquid crystal display of claim 1, wherein the conductive layer is a common electrode for applying an electric field to the liquid crystal. 제 1기판 및 제 2 기판을 준비하는 단계;Preparing a first substrate and a second substrate; 상기 제 1 기판상에 게이트전극 및 스토리지전극을 형성하는 단계;Forming a gate electrode and a storage electrode on the first substrate; 상기 게이트전극 상에 게이트절연층을 형성하는 단계;Forming a gate insulating layer on the gate electrode; 상기 게이트절연층상에 액티브층을 형성하는 단계;Forming an active layer on the gate insulating layer; 상기 액티브층과 연결되는 소스 및 드레인전극, 데이터신호를 인가하는 데이터라인 및 상기 데이터라인과 평행하도록 상기 데이터라인과 동일층 상에 도전라인을 형성하는 단계;Forming a conductive line on the same layer as the data line so as to be parallel to the data line and a source line and a drain electrode connected to the active layer, a data line to which a data signal is applied, and the data line; 상기 소스 및 드레인전극 상에 보호층을 형성하는 단계;Forming a protective layer on the source and drain electrodes; 상기 보호층상에 스페이서와 상기 도전라인과 연결되는 단락전극 지지부를 형성하는 단계;Forming a shorting electrode support part connected to the spacer and the conductive line on the protective layer; 상기 드레인전극과 연결되는 화소전극과 상기 도전라인과 연결되는 단락전극을 형성하는 단계;Forming a pixel electrode connected to the drain electrode and a shorting electrode connected to the conductive line; 상기 제 2 기판상에 도전층을 형성하는 단계;Forming a conductive layer on the second substrate; 상기 제 1 기판 및 제 2 기판을 합착하는 단계 및Bonding the first substrate and the second substrate to each other; and 상기 제 1 기판 및 제 2 기판사이에 액정을 주입하는 단계를 포함하며,Injecting liquid crystal between the first substrate and the second substrate, 상기 도전라인은 상기 단락전극 지지부에 형성된 컨택홀을 통해 상기 단락전극과 전기적으로 연결되는 것을 특징으로 하는 터치패널 일체형 액정표시장치 제조방법.And the conductive line is electrically connected to the short circuit electrode through a contact hole formed in the short electrode support. 제 12항에 있어서, 상기 제 2 기판상에 형성되는 도전층을 복수의 도전라인을 형성하는 단계로 이루어지는 것을 특징으로 하는 터치패널 일체형 액정표시장치 제조방법.13. The method of claim 12, further comprising forming a plurality of conductive lines on the conductive layer formed on the second substrate. 제 12항에 있어서, 상기 단락전극 지지부를 형성하는 단계는The method of claim 12, wherein the forming of the short electrode support 상기 보호층상에 감광성 유기막을 도포하는 단계; 및Applying a photosensitive organic film on the protective layer; And 상기 도전라인을 노출시키는 컨택홀을 구비하는 감광성 유기막 패턴을 형성하는 단계를 포함하는 것을 특징으로 하는 터치패널 일체형 액정표시장치 제조방법.And forming a photosensitive organic layer pattern including a contact hole exposing the conductive line.
KR1020040069343A 2004-08-31 2004-08-31 Liquid crystal display device united touch panel and method for fabricating thereof KR101108393B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040069343A KR101108393B1 (en) 2004-08-31 2004-08-31 Liquid crystal display device united touch panel and method for fabricating thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040069343A KR101108393B1 (en) 2004-08-31 2004-08-31 Liquid crystal display device united touch panel and method for fabricating thereof

Publications (2)

Publication Number Publication Date
KR20060020497A KR20060020497A (en) 2006-03-06
KR101108393B1 true KR101108393B1 (en) 2012-01-30

Family

ID=37127642

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040069343A KR101108393B1 (en) 2004-08-31 2004-08-31 Liquid crystal display device united touch panel and method for fabricating thereof

Country Status (1)

Country Link
KR (1) KR101108393B1 (en)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101385190B1 (en) 2007-02-07 2014-04-15 삼성디스플레이 주식회사 Liquid crystal display and manufacturing method of the same
KR101383708B1 (en) 2007-03-27 2014-04-10 삼성디스플레이 주식회사 Display device and manufactuing method of the same
KR101432811B1 (en) * 2007-07-06 2014-08-26 엘지디스플레이 주식회사 Liquid crystal panel and fabricating method of the same
KR101451938B1 (en) * 2008-03-17 2014-10-17 삼성디스플레이 주식회사 Display panel with a built-in touch screen
KR101287315B1 (en) * 2011-06-30 2013-07-22 한양대학교 산학협력단 Sensing Cell of using Carbon Nanotube and Touch Panel of using the same

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001075074A (en) * 1999-08-18 2001-03-23 Internatl Business Mach Corp <Ibm> Touch sensor type liquid crystal display device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001075074A (en) * 1999-08-18 2001-03-23 Internatl Business Mach Corp <Ibm> Touch sensor type liquid crystal display device

Also Published As

Publication number Publication date
KR20060020497A (en) 2006-03-06

Similar Documents

Publication Publication Date Title
KR101564332B1 (en) Touch screen panel integrated with liquid crystal display method of manufacturing the same and method of touch sensing
US10282012B2 (en) Touch display panel with force sensor
US10845902B2 (en) Touch sensor for display
KR101891985B1 (en) Liquid crystal display device
JP6253923B2 (en) Organic electroluminescence device with built-in touch sensor
KR101295533B1 (en) Liquid crystal display device and Method for manufacturing the same
KR101790977B1 (en) Liquid crystal display device
KR101571683B1 (en) Display panel and manufacturing method of the same
US8049826B2 (en) Liquid crystal display device
KR101760792B1 (en) Plat Panel Display having a Touch Sensor
CN101539819B (en) Display panel and method for manutacturing the same
KR101546049B1 (en) Touch display panel and driving method thereof
US9417474B2 (en) Liquid crystal display and manufacturing method thereof
KR102418577B1 (en) Display device having touch sensor and manufacturing the same
US8976132B2 (en) Touch-sensing display apparatus
KR20160081039A (en) Liquid crystal display device using in-cell touch mode and method for fabricating the same
JP2008090301A (en) Liquid crystal display and manufacturing method therefor
KR20110123116A (en) Optical touch panel and method of fabricating the same
US9019221B2 (en) Display device integrated with touch screen panel
KR20100074820A (en) Touch screen panel and method of manufacturing the same
US20110317115A1 (en) Liquid crystal display device and method for manufacturing same
KR20150058629A (en) Liquid crystal display device with a built-in touch screen
KR101432569B1 (en) Liquid crystal display device having touch screen and method for fabricating the same
KR101108393B1 (en) Liquid crystal display device united touch panel and method for fabricating thereof
KR20140016627A (en) Touch screen device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20141230

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20151228

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20161214

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20171218

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20181226

Year of fee payment: 8