KR101106941B1 - 비동기식 네트워크들 내의 보장된 패킷 전달 시간들을 위한방법, 장치 및 시스템 - Google Patents

비동기식 네트워크들 내의 보장된 패킷 전달 시간들을 위한방법, 장치 및 시스템 Download PDF

Info

Publication number
KR101106941B1
KR101106941B1 KR1020050017986A KR20050017986A KR101106941B1 KR 101106941 B1 KR101106941 B1 KR 101106941B1 KR 1020050017986 A KR1020050017986 A KR 1020050017986A KR 20050017986 A KR20050017986 A KR 20050017986A KR 101106941 B1 KR101106941 B1 KR 101106941B1
Authority
KR
South Korea
Prior art keywords
data
terminal
time
communication devices
transmission
Prior art date
Application number
KR1020050017986A
Other languages
English (en)
Other versions
KR20060043786A (ko
Inventor
라얀 브한다리
미구엘 다저
마헨드라 테일러
Original Assignee
알카텔-루센트 유에스에이 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 알카텔-루센트 유에스에이 인코포레이티드 filed Critical 알카텔-루센트 유에스에이 인코포레이티드
Publication of KR20060043786A publication Critical patent/KR20060043786A/ko
Application granted granted Critical
Publication of KR101106941B1 publication Critical patent/KR101106941B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/06—Synchronising arrangements
    • H04J3/0635—Clock or time synchronisation in a network
    • H04J3/0638—Clock or time synchronisation among nodes; Internode synchronisation
    • H04J3/0644—External master-clock
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/06—Synchronising arrangements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L67/00—Network arrangements or protocols for supporting network services or applications
    • H04L67/50—Network services
    • H04L67/60—Scheduling or organising the servicing of application requests, e.g. requests for application data transmissions using the analysis and optimisation of the required network resources
    • H04L67/62—Establishing a time schedule for servicing the requests
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5603—Access techniques
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0008—Synchronisation information channels, e.g. clock distribution lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Small-Scale Networks (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)
  • Communication Control (AREA)

Abstract

비동기식 네트워크 내의 패킷 전달 시간들을 보장하기 위한 방법 및 장치는 네트워크의 단말들 간의 통신을 동기화하도록 글로벌 타이밍 스케줄을 발생하고, 적어도 하나의 트리거에 응답하여 발생된 글로벌 타이밍 스케줄에 따라 데이터를 전송 및 수신하는 것을 포함한다. 대역폭 이용을 최적화하기 위해, 하나 이상의 단말은 하나 이하의 단말이 공유의 다른 단말에 데이터를 전송하려고 시도하는 한 글로벌 타이밍 스케줄 각각의 시간 프레임의 특정 시간 슬롯 동안에 데이터를 전송할 수 있다.
Figure R1020050017986
글로벌 타이밍 스케줄, 동기화 디바이스, 트리거, 네트워크 인터페이스 제어기

Description

비동기식 네트워크들 내의 보장된 패킷 전달 시간들을 위한 방법, 장치 및 시스템{METHOD, APPARATUS AND SYSTEM FOR GUARANTEED PACKET DELIVERY TIMES IN ASYNCHRONOUS NETWORKS}
도 1은 인터넷 프로토콜을 구현하는 종래의 비동기식 근거리 통신망의 고레벨 블록 다이어그램.
도 2는 본 발명에 따른 이더넷 IP를 구현하는 비동기식/동기식 LAN의 실시예의 고레벨 블록 다이어그램.
도 3은 도 2의 비동기식/동기식 LAN에 사용하기에 적합한 네트워크 관리자의 실시예의 고레벨 블록 다이어그램.
도 4는 도 2의 비동기식/동기식 LAN의 이더넷 단말들의 각각에 사용하기에 적합한 네트워크 인터페이스 제어기의 실시예의 고레벨 블록 다이어그램.
도 5는 도 4의 네트워크 인터페이스 제어기의 송신 동기 발생기 및 그의 카운터와의 상호 작용의 실시예의 고레벨 블록 다이어그램.
도 6은 이더넷 단말들 사이의 통신을 동기화하기 위한 도 2의 LAN의 동기 발생기에 의해 생성된 동기 시간 프레임의 실시예의 고레벨 블록 다이어그램.
도 7은 도 6의 동기 시간 프레임의 4개의 시간 슬롯들 내의 도 2의 LAN의 단자들 사이의 데이터의 통신의 실시예의 시간 슬롯 구성 다이어그램.
본 발명은 데이터 통신 분야에 관한 것으로서, 보다 구체적으로는 비동기식 네트워크들 내의 통신 디바이스들 간에 통신되는 데이터 패킷들을 위한 보장된 전달 시간들을 제공하는 것에 관한 것이다.
계산 시스템들내의 멀티미디어 처리의 도입 및 디지털 오디오 및 비디오 포맷들의 증가된 전개와 함께, 인터넷 프로토콜을 이행하는 표준의, 통상적으로는 비동기식인 컴퓨터 네트워크들을 통해 동기식 및 등시성 데이터의 신뢰성 있는 전송에 대한 증가된 수요가 존재한다. 오디오 및 비디오가 동기식 및 등시성 데이터의 예들이지만, 실질적으로 클록킹되고(clocking) 및 연속적이어야만 하는 임의의 데이터 스트림은 동기성인 것으로 간주되며, 확정적 지연으로 전달되어야만 하는 데이터 스트림이 등시성인 것으로 간주될 수 있다.
통상적으로, 이더넷과 같은 IP를 구현하는 지역 네트워크들과 같은 패킷 네트워크들이 컴퓨터형 데이터를 전달하기 위해 개발되었다. 이러한 지역 네트워크들에 의해 전달되는 컴퓨터형 데이터는 주로 본질적으로 비동기성이며, 비확정적 지연들에 크게 민감하지 않다. 보다 구체적으로, 이러한 네트워크들의 비동기성 데이터 통신은 데이터의 전달 시간이 아닌 데이터의 전달을 보증하는 데이터 통신의 유형이다. 이러한 네트워크들에서, 데이터의 전달은 데이터의 수신이 확인될 때까지 지속적으로 재시도된다. 이러한 네트워크들의 이더넷 프로토콜은 충돌 검출 매체 액세스 제어 프로토콜(CSMA/CD MAC)을 가지는 캐리어 감지 다중 액세스를 사용한다. 이 유형의 MAC는 매우 낮은 통상 지연들과, 상당히 높은 잠재적 처리량을 특징으로 한다.
이러한 패킷 네트워크들에서, 단말들 사이의 데이터 통신은 통상적으로 이더넷 스위치들에 의해 용이해진다. 이러한 스위치들은 통상, 지역 네트워크의 하나의 단말로부터 또 다른 단말로의 데이터의 전달을 스케줄링하기 위해 사용되는 내부 큐(queue)들[즉, 선입선출(FIFO) 메모리 큐]을 유지한다. 데이터는 큐 내에 버퍼링되어 전송을 위한 그 순번을 기다린다. 그러나, 이러한 구조는 확정적 지연을 필요로 하는 동기식 또는 등시성 전송을 허용하지 않는다. 이 때문에, 최근, 이러한 패킷 네트워크들은 데이터의 동기식 전송 및 등시성 전달을 위해 변형되어 왔다. 예로서, 다양한 변형된 비동기식 패킷 네트워크들에서, 포함된 데이터 큐를 위한 우선 순위 리스트가 구현되었다. 그러나, 이러한 우선 순위화된 데이터 큐들은 비록, 전송 시간을 보증할 수 있지만, 역시 의도된 수신자에 의한 수신 시간을 보증하지는 않는다.
동기식 및 등시성 데이터의 전송을 위해 사용되는 이러한 변형된 이더넷 패킷 네트워크들의 또 다른 단점은 네트워크상에서 전송하는 단말들 사이에 충돌들이 발생할 때, 발생할 수 있는 높은 지연들에 있다. 이에 응답하여, 충돌들을 회피하기 위해 이러한 패킷 네트워크 이더넷 프로토콜 시스템들을 통한 동기식 및 등시성 데이터의 전송을 위해 다양한 체계들이 개발되어 왔다. 예로서, 예약 시스템은 통상적으로 2개의 통신 채널들을 사용하며, 하나의 채널, 즉, 예약 채널은 개별 스테이션들로부터 중앙 기관으로의 예약 요청들을 전달하기 위해 사용되며, 이 중앙 기관은 그후 가능한 경우 요청에 따라 주 채널(primary channel)의 대역폭을 할당한다. 예약 채널은 통상적으로 비동기성 데이터를 전달하는 반면에, 주 채널은 등시성 데이터를 전달한다. 그러나, 이러한 2개 채널 시스템들은 전송시 현저한 비효율성을 겪으며, 또한, 수신 시간을 보증하지 못한다.
통상적인 비동기식 IP 네트워크들에서 동기식 및 등시성 데이터를 전송하기 위한 또 다른 이러한 체계는 그로스(Gross) 등에게 1998년 6월 2일자로 발행된 미국 특허 제5,761,431호에 개시되어 있다. 그로스 등의 특허에서는 단말로부터의 각 등시성 데이터 패킷의 전송 타이밍을 제어하기 위해, 그리고, 또한, 예약 요청들을 포함하는 비동기성 데이터 패킷들의 전송 타이밍을 제어하기 위해, 네트워크상의 각 단말에 순서 불변 타이머(order persistent timer)가 제공된다. 각 단말에서의 OP 타이머는 다른 스테이션들로부터의 네트워크상의 트래픽을 감시하여 네트워크가 활성 상태인지 또는 유휴 상태인지 여부를 검출한다. 유휴 상태일 때(또 다른 스테이션으로부터의 패킷이 네트워크상에 존재하지 않음), OP 타이머는 충돌 없이 동기식 및 등시성 데이터 패킷들, 그리고, 그후, 비동기성 데이터 패킷들의 전송을 제어하기 위해 단말에서의 네트워크 인터럽트 핸들러와 함께 사용되는 다수의 집행 연기 시간 간격들을 시간 설정한다. 그러나, 그로스 등에 의해 개시된 바와 같이, 각 단말이 충돌없이 동기식 및 등시성 데이터 패킷들을 전송할 수 있게 하기 위해 각 단말에 OP 타이머를 포함시키는 것은 적어도, 각 단말이 큐잉된 동기식 또는 등시성 데이터의 전송 이전에 유휴 간격을 검출해야만 하기 때문에, 전송시 현저한 비효율성들을 초래한다. 부가적으로, 이러한 시스템은 전송된 동기식 또는 등시성 데이터의 수신 시간을 보증하지 않는다.
첨부 도면들과 연계하여 하기의 상세한 설명을 숙지함으로써 본 발명의 교지들을 쉽게 이해할 수 있을 것이다.
본 발명은 통상적 비동기식 네트워크에서 데이터 패킷 통신을 위한 보증된 전달 시간들을 제공하기 위한 방법, 장치 및 시스템을 제공함으로써 종래 기술의 단점들을 해결한다.
본 발명의 일 실시예에서, 비동기식 네트워크의 단말들 간에 통신되는 데이터의 전달 시간들을 보증하기 위한 방법은 네트워크의 단말들 사이의 통신을 동기화하기 위한 글로벌 타이밍 스케줄을 보증하는 단계와, 적어도 하나의 트리거에 응답하여, 보증된 글로벌 타이밍 스케줄에 따라 데이터를 송수신하는 단계를 포함한다. 본 발명의 일 실시예에 따른 글로벌 타이밍 스케줄은 복수의 시간 슬롯들을 포함하는 순환 시간 프레임을 포함한다. 각각의 시간 프레임들의 각각의 시간 슬롯들은 적어도 하나의 단말기에 의한 데이터 전송과 데이터 수신을 하도록 동작한다. 보증된 글로벌 타이밍 스케줄에 따른 단말들에 의한 데이터의 전송은 동기식 데이터 패킷을 위한 총 지연이 데이터를 위한 최대 허용 지연을 초과하지 않도록 우선 순위화된다.
이해를 용이하게 하기 위해, 동일 도면 부호들은 가능하면 도면들에 공통적 인 동일한 요소들을 나타내는데 사용되어 있다.
본 발명은 통상적으로 비동기식 패킷 네트워크들 내의 동기식 및 등시성 데이터의 전달 시간들을 보장하기 위한 방법, 장치 및 시스템을 유리하게 제공한다. 본 발명의 다양한 실시예들이 근거리 네트워크들 내의 동기식 데이터 패킷들의 전달에 대해 본원에 설명되지만, 본 발명의 특정 실시예들은 본 발명의 범주를 제한하는 것으로서 취급되어서는 안된다. 본 발명의 개념들은 동기식, 등시성 또는 비동기식으로의 임의의 데이터의 전달 시간을 보장하는데 적합한 임의의 패킷 네트워크에 실질적으로 유리하게 적용될 수 있다는 본 발명의 교시들에 의해 당 기술 분야의 숙련자들에게 명백한 것으로 이해될 것이다.
도 1은 인터넷 프로토콜(IP)을 구현하는 종래의 비동기식 근거리 네트워크(LAN)의 고레벨 블록 다이어그램을 도시한다. 도 1의 LAN(100)은 4개의 단말들(예시적으로, 이더넷 단말들)(1101 내지 1104) 및 스위치(예시적으로, 이더넷 스위치)(120)를 포함한다. 게다가, 4개의 이더넷 단말들(1101 내지 1104)은 각각 네트워크 인터페이스 제어기(1251 내지 1254)를 포함한다. 도 1의 LAN(100)에서, 이더넷 단말들(1101 내지 1104)은 동시에 데이터를 전송하려고 시도할 수 있다. LAN(100) 내의 동시 데이터 전송은 소위 데이터 충돌을 초래할 수 있다. 이러한 충돌을 회피하기 위해, 캐리어 감지 다중 액세스/충돌 검출(CSMA/CD) 기술에 기초한 이더넷 LAN은, LAN 네트워크(100)가 비지(busy)이고 일정 기간 대기하여 동일한 데이터를 재차 전송하려 시도하는 경우에 기계들/디바이스들로 하여금 데이터 전송을 중지시키게 할 수 있다. 보다 구체적으로는, 이더넷 스위치(120)는 착신 이더넷 단말이 이를 위해 의도된 데이터를 수신하도록 자유롭게 될 때까지 소스 이더넷 단말로부터 데이터를 버퍼링한다. 이와 같이, 도 1의 이더넷 LAN(100)과 같은 이더넷 LAN은 따라서 복수의 디바이스들이 서로 통신하고 있는 네트워크 애플리케이션들에 더 많이 채택된다. 그러나, 도 1의 이더넷 LAN(100)과 같은 이러한 이더넷 LAN들은 동기식 또는 등시성 데이터의 전송을 제공할 수 없다. 보다 구체적으로는, 도 1의 이더넷 LAN(100)과 같은 IP를 구현하는 종래의 비동기식 LAN에서는, 수신된 동기식 또는 등시성 데이터가 또한 의도된 수신 단말이 이용가능한 시간까지 큐 내에 유지될 것이다. 이와 같이, 동기식 또는 등시성 데이터의 전달 시간이 이러한 LAN 내에서 보장될 수 없고, 이러한 데이터의 전달이 실패할 수 있다.
종래의 결점들을 해결하기 위해, 본 발명자들은 LAN 상에서 보장된 패킷 전달 시간들을 위한 IP의 사용을 본원에 개시한다. 본 발명의 방법은 종래의 이더넷 프로토콜 표준들을 손상시키지 않고 예를 들면 알려진 지연 시간을 갖는 이더넷 단말과 같은 인식된 단말에 예를 들면 이더넷 데이터 패킷과 같은 데이터 패킷을 전달하는 수단을 제공한다. 본 발명에 있어서, 네트워크의 단말들 간의 통신은 순환 프레임 구조 내로 데이터를 시간-다중화함으로써 비동기식 및 등시성 데이터의 전송 동안에 동기화된다. 용어 동기식 데이터는 본 명세서 전반에 걸쳐 사용될 때, 본 발명에 따라 전송 및 수신될 동기식 및 등시성 데이터 모두를 표현하기 위한 것으로 간주되어야 한다.
도 2는 본 발명에 따른 이더넷 IP를 구현하는 비동기식/동기식 LAN의 실시예에 대한 고레벨 블록 다이어그램을 도시한다. 도 2의 비동기식/동기식 LAN(200)은 예시적으로, 4개의 단말들(예시적으로, 이더넷 단말들)(2101 내지 2104), 비차단 스위치(예시적으로, 이더넷 스위치)(220), 동기 발생기(230) 및 네트워크 관리자(235)를 포함한다. 이더넷 단말들(2101 내지 2104)의 각각은 네트워크 인터페이스 제어기(2251 내지 2254)를 더 포함한다. 비차단 스위치들은 당 기술 분야에 알려져 있고, 본질적으로는 그를 가로질러 수신 데이터 패킷이 의도된 수신기로 스위칭되기 전에 버퍼링될 필요가 없는 충분한 경로들을 갖는 스위치들이다. 라우팅 메카니즘으로서 패키지 헤더들을 갖는 패키지 기반 네트워크들에서, 이러한 스위치는 컷-스루 라우팅(cut-through routing)을 실행하는 것으로서 고려된다. 이러한 비차단 스위치들은 소스 및 착신 어드레스 접속성을 위한 인입 데이터에서의 패키지 헤더들을 사용한다. 이러한 시스템에서의 지연은 헤더 내의 소스 및 착신 어드레스의 위치에 의해 규정된다. 도 2의 비동기식/동기식 LAN(200)의 이더넷 단말들(2101 내지 2104) 사이의 데이터의 상호 접속은 본원에 상세히 설명하지 않는 비차단 스위치(220)를 통해 성취된다.
도 2의 네트워크 관리자(235)는 이더넷 단말들(2101 내지 2104) 간의 통신을 동기화하는 것을 보조하도록 도 2의 비동기식/동기식 LAN(200)의 다양한 이더넷 단말들 간에 정보를 통신하도록 구현된다. 예를 들면, 네트워크 관리자(235)는, 이더넷 단말들(2101 내지 2104)의 각각의 단말들이 또 다른 이더넷 단말(이하에 설명됨)과 통신하기 위한 우선 순위를 갖는 동기 시간 프레임 내의 각각의 시간 슬롯들 및 동기 시간 프레임에 의해 규정된 글로벌 타이밍(global timing)의 다양한 파라미터들을 이더넷 단말들(2101 내지 2104)의 각각에 통지하도록 동작한다. 네트워크 관리자(235)는 또한 통신의 우선 순위와 같은 다양한 네트워크 및 단말 파라미터들 및 다른 통신 파라미터들(이하에 설명됨)을 규정하고 이러한 파라미터들의 이더넷 단말들의 각각을 통지하기 위해 동작한다.
도 3은 도 2의 비동기식/동기식 LAN(200)에 사용하기에 적합한 네트워크 관리자의 실시예에 대한 고레벨 블록 다이어그램을 도시한다. 도 3의 네트워크 관리자(235)는 프로세서(240) 뿐만 아니라 예를 들면 정보, 알고리즘들 및 제어 프로그램들을 저장하기 위한 메모리(245)를 포함한다. 프로세서(240)는 전원들, 클록 회로들, 캐시 메모리 등과 같은 종래의 지원 회로(250) 뿐만 아니라 메모리(245) 내에 저장된 소프트웨어 루틴들을 실행하는 것을 보조하는 회로들과 협동한다. 이와 같이, 소프트웨어 프로세스들로서 본원에 논의된 프로세스 단계들의 일부는 예를 들면 다양한 단계들을 수행하기 위해 프로세서(240)와 협동하는 회로로서 하드웨어 내에 구현될 수 있다. 네트워크 관리자(235)는 또한 네트워크 관리자(235)와 통신하는 다양한 기능 요소들 사이에 인터페이스를 형성하는 입-출력 회로(255)를 포함한다. 예를 들면, 도 2의 실시예에서, 네트워크 관리자(235)는 신호 경로들(S1 내지 S4)을 각각 경유하여 이더넷 단말들(2101 내지 2104)과 통신한다.
도 3의 네트워크 관리자(235)는 본 발명에 따른 다양한 제어 기능들을 수행하도록 프로그램된 범용 컴퓨터로서 도시되었지만, 네트워크 관리자(235)의 프로세스들은 예를 들면 애플리케이션 특정 집적 회로(ASIC)로서 하드웨어 내에 구현될 수 있다. 이와 같이, 본원에 설명된 프로세스 단계들은 소프트웨어, 하드웨어, 또는 이들의 조합에 의해 동등하게 수행되는 것으로서 광범위하게 해석되도록 의도된다.
도 4는 도 2의 비동기식/동기식 LAN(200)의 이더넷 단말들(2101 내지 2104)의 각각에 사용하기에 적합한 네트워크 인터페이스 제어기(225)의 실시예에 대한 고레벨 블록 다이어그램을 도시한다. 이더넷 단말들(2101 내지 2104)의 인터페이스 제어기들(2251 내지 2254)의 각각은 실질적으로 동일하기 때문에, 도 4의 네트워크 인터페이스 제어기(225)는 도 2의 LAN(200)의 인터페이스 제어기들(2251 내지 2254)의 각각을 대표하는 것으로서 고려되어야 한다. 도 4의 네트워크 인터페이스 제어기(225)는 전송부 및 수신부로 구성된다. 도 4의 네트워크 인터페이스 제어기(225)의 전송부는 예시적으로 전송 동기 발생기(310), 전송 버퍼 관리자/DMA(315), 전송 데이터 큐[예시적으로, 선입 선출(FIFO) 메모리](320), 및 전송 MAC(325)을 포함한다. 도 4의 네트워크 인터페이스 제어기(225)의 수신부는 예시적으로 수신 MAC(330), 수신 버퍼 관리자/DMA(335), 수신 데이터 메모리(예시적으로 선입 선출(FIFO) 큐)(340), 수신 IP필터(345), 및 수신 동기 발생기(350)를 포함한다. 도 4의 네트워크 인터페이스 제어기(225)는 전송부 및 수신부 모두에 공통적인 버스 인터페이스(360) 및 카운터(370)를 더 포함한다.
도 4의 네트워크 인터페이스 제어기(225)에서, 전송 데이터 FIFO(320) 및 수신 데이터 FIFO(340)는 예시적으로 복수의 물리적 섹션들(예를 들면, 슬롯들)을 포함한다. 전송 데이터 FIFO(320) 및 수신 데이터 FIFO(340)의 섹션들은 네트워크 인터페이스 제어기(225)에 의해 전송되고 수신되는 다양한 동기 데이터를 저장하도록 구현된다. 본 발명의 실시예들에서, 데이터 FIFO들의 각각의 슬롯은 단일의 데이터 패킷을 저장할 수 있거나, 또는 대안적으로는 각각의 슬롯은 하나 이상의 데이터 패킷을 저장할 수 있다.
도 4를 재차 참조하면, 다른 이더넷 단말들 중 의도된 하나에 네트워크 인터페이스 제어기(225)에 의해 전송될 제 1 데이터 패킷은 예를 들면 이하에 상세히 설명될 타이밍 스케줄에 따라 전송될 전송 데이터 FIFO(320)의 예를 들면 제 1 슬롯(슬롯 1) 내의 네트워크 인터페이스 제어기(225)의 전송 버퍼 관리자/DMA(315)에 의해 위치되고 저장된다. 네트워크 인터페이스 제어기(225)에 의해 전송될 그 후에 수신된 동기 데이터는 예를 들면 전송 데이터 FIFO(320)의 예를 들면 제 2 슬롯(슬롯 2) 등 내의 전송 버퍼 관리자/DMA(315)에 의해 위치되고 저장될 수 있다. 네트워크 인터페이스 제어기(225)에 의해 전송될 정규 IP 데이터(즉, 비동기 데이터)는 본 예에서는 IP 데이터 FIFO로서 라벨링된 비동기 데이터에 할당된 전송 데이터 FIFO(320)의 섹션 내의 전송 버퍼 관리자/DMA(315)에 의해 위치된다. 유사하게, 수신 데이터 FIFO(340)는 데이터가 수신되는 시간에 따라 및 네트워크 인터페이스 제어기(225)의 전송부에 대해 상술한 바와 같이 데이터가 수신되는 장소로부터 수신된 동기 데이터를 조직하기 위한 상이한 섹션들로 분할된다. 전송 데이터 FIFO(320) 및 수신 데이터 FIFO(340)는, 전송되거나 수신될 동기 데이터가 단말의 데이터 FIFO 내로 로딩될 때 지연되지 않도록 이전에 기재된 바와 같이 분할된다. 이와 같이, 데이터 FIFO들의 각각의 슬롯들의 각각은 적어도 데이터의 전체 프레임까지 유지하기에 충분히 깊어야 하고, 더욱이 각각의 데이터 FIFO들은 미리 결정된 시간 기간 내에 단말들의 각각에 의해 전송되는 것이 가능한 임의의 수의 동기 데이터 패킷들의 큐잉 형성을 보장하기에 충분히 깊어야 한다. 도 4에서는 전송 데이터 FIFO(320) 및 수신 데이터 FIFO(340)가 복수의 물리적 슬롯들을 포함하는 것으로서 네트워크 인터페이스 제어기(225)가 도시되었지만, 본 발명의 대안적인 실시예들에서, 본 발명의 전송 데이터 FIFO(320) 및 수신 데이터 FIFO는, 상이한 물리적 슬롯들 내에 반드시 유지될 필요는 없지만, 이들이 상술한 바와 같이 구별 가능하고 FIFO들 내에 데이터 패킷들을 배열하기 위해 전송 버퍼 관리자/DMA 및 수신 버퍼 관리자/DMA 각각에 의해 제어되고 소프트웨어 내에 포맷될 수 있다.
유사하게, 도 4의 네트워크 인터페이스 제어기(225)에서, 전송 동기 발생기(310) 및 수신 동기 발생기(350)는 또한 예시적으로는 복수의 섹션들(예를 들면, 슬롯들)을 포함한다. 전송 동기 발생기(310) 및 수신 동기 발생기(350)의 세션들은 전송 데이터 FIFO(320)의 특정 섹션들 내에 저장된 동기 데이터의 전송을 유발하고 수신 데이터 FIFO(340)의 각각의 섹션들 내에 수신된 동기 데이터를 저장하도록 각각의 트리거들을 발생하기 위해 동작한다. 예를 들면, 전송 동기 발생기(310)의 제 1 슬롯(슬롯 1)에 의해 발생된 트리거는 전송 데이터 FIFO(320)의 예를 들면 제 1 슬롯(슬롯 1) 내에 저장된 동기 데이터를 의도된 단말로 전송 MAC(325)에 의해 전송될 수 있게 한다. 유사하게, 수신 동기 발생기(350)의 제 1 슬롯(슬롯 1)에 의해 발생된 트리거는 제 1 전송 시간 동안 수신된 동기 데이터를 수신 데이터 FIFO(340)의 예를 들면 제 1 슬롯(슬롯 1) 내에 저장될 수 있게 한다. 전송 동기 발생기(310) 및 수신 동기 발생기(350)에 의한 각각의 트리거들의 발생은 이하에 상세히 설명한다.
도 2의 네트워크 단말(225)에서, 전송 동기 발생기(310) 및 수신 동기 발생기(350)의 슬롯들의 수는 전송 데이터 FIFO(320) 및 수신 데이터 FIFO(340)의 슬롯들의 수와 동일하지만, 본 발명의 대안적인 실시예들에서 슬롯들의 수는 동일할 필요는 없다. 즉, 본 발명의 대안적인 실시예들에서, 전송 동기 발생기(310)로부터의 단일 트리거는 전송 데이터 FIFO(320)의 하나 이상의 슬롯 내의 동기 데이터가 전송될 수 있게 하거나, 또는 대안적으로 전송 동기 발생기(310)로부터의 하나 이상의 트리거는 전송 데이터 FIFO(320)의 단일 슬롯 내의 동기 데이터가 전송될 수 있게 하도록 요구될 수 있다. 유사하게, 수신 동기 발생기(350)로부터의 단일 트리거는 수신된 동기 데이터가 수신 데이터 FIFO(340)의 하나 이상의 슬롯 내에 저장될 수 있게 하거나 또는 대안적으로 수신 동기 발생기(350)로부터의 하나의 트리거는 수신된 동기 데이터가 수신 데이터 FIFO(340)의 단일 슬롯 내에 저장될 수 있게 하도록 요구될 수 있다. 더욱이, 상술한 본 발명의 실시예에서, 동기 데이터는 데이터가 네트워크 인터페이스 제어기(225)에 의해 전송하기 위해 수신되는 시간에 따라 전송 데이터 FIFO의 각각의 섹션 내에 위치되는 것으로서 도시되었지만, 본 발명의 대안적인 실시예들에서, 동기 데이터는 동기 데이터가 의도되는 이더넷 단말에 따라 전송 데이터 FIFO의 각각의 섹션들 내에 저장된다. 예를 들면, 네트워크 인터페이스 제어기(225)에 의해 제 2 이더넷 단말에 전송될 데이터는 전송 데이터 FIFO의 제 2 섹션 내에 저장될 수 있다. 마찬가지로, 네트워크 인터페이스 제어기(225)에 의해 제 3 이더넷 단말에 전송될 데이터는 전송 데이터 FIFO의 제 3 섹션 내에 저장될 수 있다. 본 발명의 이러한 실시예들에서, 전송 데이터 FIFO 및 수신 데이터 FIFO는 네트워크의 각각의 단말에 대한 적어도 하나의 슬롯을 포함해야 한다.
게다가, 상술된 본 발명의 실시예에서, 발생된 트리거는 네트워크 인터페이스 제어기(225)의 전송 데이터 FIFO의 각각의 섹션 내에 저장된 데이터의 전송을 발생시키기 위해 동작하지만, 본 발명의 대안적인 실시예에서, 발생된 트리거는 전송 데이터 FIFO의 임의의 섹션 내에 저장된 데이터의 전송을 발생시키기 위해 동작할 수 있다. 본 발명에 따른 이러한 구성의 장점은 적어도 이하에 상세히 설명되는 대역 이용을 최적화함에 있어 실현된다. 간략히 말하면, 이더넷 단말, 예를 들면 제 1 이더넷 단말(2101)이 동기 시간 프레임의 제 1 시간 슬롯 동안에 또 다른 이더넷 단말, 예를 들면 제 4 이더넷 단말(2104)에 데이터를 전송하는 경우에, 제 1 단말(2101)과 통신하지 않는 이더넷 단말, 예를 들면 제 2 단말(2102)은 또 다른 이용가능한 이더넷 단말, 예를 들면 제 3 단말(2103)로의 그의 전송 데이터 FIFO의 임의의 섹션, 예를 들면 슬롯 3(본 예에서는 제 3 단말(2103)에 전송될 데이터를 저장하는) 내에 저장된 데이터의 전송을 발생시키도록 제 1 시간 슬롯 동안에 그의 전송 동기 발생기에 의해 발생된 트리거를 구현할 수 있다.
도 2에 도시된 바와 같이, 도 2의 비동기식/동기식 LAN(200)에서, 동기 발생기(230)는 각각의 이더넷 단말들(2101 내지 2104)과 통신한다. 동기 발생기(230)는 비동기식/동기식 LAN(200)의 이더넷 단말들(2101 내지 2104) 간의 통신을 동기화하기 위한 동기 시간 프레임이라 칭하는 순환 글로벌 타이밍 스케줄을 발생시킨다. 동기 발생기(230)에 의해 발생된 동기 시간 프레임은 규칙적인 간격으로 발생되고 그 총 시간 기간(예를 들면, 동기 시간) 및 간격 시간이 특정 네트워크 또는 시스템에 요구되는 지연에 따라 조정될 수 있는 동적 파라미터이다. 동기 시간 프레임의 크기는 사용자에 의해 미리 결정되거나 각각의 이더넷 단말들(2101 내지 2104)에 의해 전송될 필요가 있는 동기 데이터의 크기에 따라 네트워크 관리자(370)에 의해 동적으로 설정될 수 있다.
동기 발생기(230)에 의해 발생된 동기 시간 프레임의 개시는 이더넷 단말들(2101 내지 2104)의 네트워크 인터페이스 제어기들(2251 내지 2254)의 각각의 카운터들(370)이 특정 카운트(즉, 단말들(2101 내지 2104) 각각의 카운터(270)가 리셋됨)로 동기화될 수 있게 한다. 그 후, 이더넷 단말들(2101 내지 2104)의 각각의 카운터들(270)은 미리 결정된 카운트 수가 도달될 때까지 계속 카운트된다. 그 후, 트리거가 이더넷 단말의 전송 동기 발생기(310) 및 수신 동기 발생기(350)에 의해 발생되어 전송 데이터 FIFO(320) 내의 특정 동기 데이터가 이더넷 단말로부터 전송될 수 있게 하고 수신 데이터 패킷이 전송 이더넷 단말의 수신 데이터 FIFO(340)의 적절한 각각의 위치에 저장될 수 있게 한다.
보다 구체적으로는, 도 5는 이더넷 단말들(2101 내지 2104)의 네트워크 인터페이스 제어기들(2251 내지 2254)의 전송 동기 발생기(310)[또는 수신 동기 발생기(350)] 및 카운터(370)와의 상호 작용의 실시예에 대한 고레벨 블록 다이어그램을 도시한다. 본 발명의 전송 동기 발생기들 및 수신 동기 발생기들은 실질적으로 유사하기 때문에, 도 5의 전송 동기 발생기(310)는 이더넷 단말들(2101 내지 2104)의 네트워크 인터페이스 제어기들(2251 내지 2254)의 전송 동기 발생기들 및 수신 동기 발생기들의 각각을 대표하는 것으로 고려되어야 한다. 도 5에서, 전송 동기 발생기(310)의 4개의 슬롯들(슬롯들 1 내지 4)의 각각은 예시적으로 비교기(5101 내지 5104) 및 비교 카운터(5201 내지 5204)를 포함한다. 카운터(370)의 값이 비교 카운터들 중 하나의 값과 정합할 때, 전송 동기 발생기(310)는 전송 데이터 FIFO(320)의 각각의 슬롯 내에 저장된 동기 데이터가 전송 MAC(325)에 의해 전송될 수 있도록 트리거 신호를 발생시킨다. 예를 들면, 슬롯 1의 비교 카운터(5201)가 8의 카운트를 포함하면, 카운터(370)가 8의 카운트에 도달할 때, 트리거는 전송 데이터 FIFO(320)의 제 1 슬롯(슬롯 1) 내에 저장된 동기 데이터가 전송 MAC(325)에 의해 의도된 단말로 전송될 수 있도록 전송 동기 발생기(310)에 의해 발생된다. 유사하게, 슬롯 2의 비교 카운터(5202)가 16의 카운트를 포함하면, 카운트(370)가 16의 카운트에 도달할 때, 트리거는 전송 데이터 FIFO(320)의 슬롯 2 내에 저장된 동기 데이터가 전송 MAC(325)에 의해 의도된 단말로 전송될 수 있도록 전송 동기 발생기(310)에 의해 발생된다. 전송 동기 발생기(310)의 제 1 슬롯(슬롯 1)에 의해 발생된 트리거와 전송 동기 발생기(310)의 제 2 슬롯(슬롯 2)에 의해 발생된 트리거 사이의 시간의 주기는 동기 발생기(320)에 의해 발생된 동기 시간 프레임 내의 제 1 시간 슬롯을 포함한다. 마찬가지로, 제 2 및 제 3 트리거와 제 3 및 제 4 트리거 사이의 시간 주기들은 동기 발생기(230)에 의해 발생된 각각의 제 2 및 제 3 시간 슬롯 동기 시간 프레임을 포함한다. 더욱이, 전송 데이터 FIFO(320)의 제 4 슬롯(슬롯 4) 내의 동기 데이터의 전송을 위해 할당된 시간(즉, 후속의 미리 결정된 카운트 수에 의해 발생된 트리거의 사용을 통한)은 동기 발생기(230)에 의해 발생된 동기 시간 프레임 내의 제 4 시간 슬롯을 포함한다. 간략히 말하면, 동기 데이터를 전송하기 위한 슬롯들(슬롯들 1 내지 4)의 크기는 전송 동기 발생기(310)의 연속적인 비교 카운터들(5201 내지 5204) 사이의 저장된 카운트 수들의 차이에 의해 결정된다. 비교 카운터들(5201 내지 5204) 내의 값들은 사용자에 의해 미리 결정될 수 있거나 또는 이더넷 단말들(2101 내지 2104) 각각에 의해 전송될 필요가 있는 동기 데이터의 크기에 따라 네트워크 관리자(370)에 의해 동적으로 설정될 수 있다. 게다가, 부가의 시간 주기가 비동기 데이터의 전송을 위해 동기 시간 프레임에 할당된다.
상술한 바와 같이, 전송 동기 트리거가 전송 동기 발생기(310)에 의해 발생될 때, 대응 수신 동기 트리거가 수신 동기 발생기(350)에 의해 발생된다. 보다 구체적으로는, 본 발명의 일 실시예에서, 전송 동기 발생기(310) 및 수신 동기 발생기(350)의 비교 카운터들은 동일한 각각의 카운트 수들을 포함하고 이와 같이 트리거들은 각각의 이더넷 단말들의 전송 동기 발생기(310) 및 수신 동기 발생기(350)에 의해 동시에 발생된다.
그러나, 본 발명의 대안적인 실시예들에서, 다중 프레임 트리거들이 구현될 수 있다. 보다 구체적으로는, 본 발명에 따른 네트워크 내에서 발생할 수 있는 상이한 데이터 레이트를 고려하고 수용하기 위해, 단말의 전송 동기 발생기 및 수신 동기 발생기는 예를 들면 매프레임 대신에 격프레임에서 트리거를 발생시키도록 적응될 수 있다. 즉, 이더넷 단말의 전송 동기 발생기 및 수신 동기 발생기는 특정한 수의 프레임들이 슬롯-대-슬롯 기반 또는 단말-대-단말 기반으로 발생한 후에(각각의 프레임 내의 트리거의 발생 대신에) 트리거를 발생시키도록 적응될 수 있다. 예를 들면, 단말의 각각의 슬롯은 다중 프레임 기반 또는 단일 프레임 기반으로 동작하도록 구성될 수 있거나 또는 전체 단말이 다중 프레임 기반으로 동작하도록 구성될 수 있다. 이와 같이, 상이한 데이터 레이트는 본 발명에 따른 비동기식/동기식 LAN의 단말들에 의해 수용될 수 있다.
더욱이, 동기 시간 프레임 내의 이더넷 단말들(2101 내지 2104)의 각각에 의한 각각의 시간 슬롯들의 발생이 우선순위화될 수 있다. 보다 구체적으로는, 본 발명의 일 실시예에서, 특정 이더넷 단말은 그 동기 데이터를 전송하고 수신하는 동기 시간 프레임 내의 시간 슬롯의 발생시에 다른 이더넷 단말들을 통해 우선 순위를 제공받을 수 있다. 예를 들면, 제 1 단말(2101)은 항상 전송의 우선 순위를 갖는다. 즉, 제 1 단말(2101)이 임의의 시간 슬롯들 동안 전송하기 위한 임의의 동기 데이터를 가지면, 제 1 단말(2101)은 이들 시간 슬롯들 내에서 그의 동기 데이터를 전송하기 위해 우선 순위를 제공받을 수 있다. 본 발명의 대안적인 실시예들에서, 우선 순위는 데이터를 수신하기 위한 단말에 할당될 수 있다. 예를 들면, 네트워크에서 동기 데이터가 이용가능해지자마자 제 1 단말(2101)이 동기 데이터를 수신해야 하면, 제 1 단말(2101)을 위해 의도된 동기 데이터를 수신하는 임의의 단말은 동기 시간 프레임의 시간 슬롯 내의 전송 우선 순위를 제공받을 수 있다. 본 발명의 다른 실시예들에서, 특정 유형들의 동기 데이터가 전송 우선 순위를 제공받을 수 있다. 이와 같이, 임의의 단말이 전송될 이러한 동기 데이터를 가질 때, 단말은 전송을 위한 시간 슬롯 내의 전송의 우선 순위를 제공받을 것이다. 본 발명의 교시들을 인지하는 당 기술 분야의 숙련자들에 의해, 동기 데이터의 다양한 형태들의 전송 및 수신을 위한 우선 순위가 본 발명의 개념들 내에서 구현될 수 있다는 것이 이해될 수 있을 것이다. 이와 같이, 본원에 설명된 본 발명의 특정 실시예들은 본 발명의 범위를 제한하는 것으로서 취급되어서는 안 된다. 더욱이, 본 발명에 따른 비동기식/동기식 네트워크의 단말들 간의 통신의 우선 순위화는 사용자에 의해 미리 결정될 수 있거나 또는 예를 들면 전송되려고 대기하고 있는 동기 데이터에 의해 요구되는 지연에 따라 네트워크 관리자(370)에 의해 동적으로 설정될 수 있다. 본 발명의 통신의 우선 순위는 예를 들면 임의의 특정 동기 데이터 패킷에 대한 지연이 전송을 대기하는 특정 동기 데이터에 대한 최대 허용 가능한 지연 시간을 초과하지 않도록 네트워크 관리자(370)에 의해 관리된다.
도 6은 상술한 바와 같이 동기 데이터의 전송 및 수신을 위해 제 1 이더넷 단말(2101)의 전송 동기 발생기(310)에 의해 발생된 4개의 시간 슬롯들을 포함하는 비동기식/동기식 LAN(200)의 이더넷 단말들(2101 내지 2104) 사이의 통신을 동기화하기 위해 동기 발생기(230)에 의해 발생된 동기 시간 프레임의 실시예에 대한 고레벨 블록 다이어그램을 도시한다. 도 6의 동기 시간 프레임(600)은 예시적으로 4개의 시간 슬롯들(610 내지 613) 및 표준의 비동기 IP 데이터의 전송을 위해 할당된 부가의 시간 섹션을 포함한다. 도 6의 동기 시간 프레임(600)의 제 1 시간 슬롯(610) 동안, 제 1 단말(2101)은 동기 데이터를 제 4 단말(2104)에 전송하기를 원할 수 있다. 이와 같이, 제 1 시간 슬롯(610) 동안 어떠한 다른 단말도 제 4 단말(2104)에 데이터를 전송하지 않을 수 있다. 그러나, 가용 대역의 사용을 최적화하기 위해, 제 2 단말(2102) 및 제 3 단말(2103)이 제 1 시간 슬롯(610) 동안 동기 데이터를 교환할 수 있다. 즉, 제 1 시간 슬롯(610) 동안, 제 1 단말(2101)의 전송 동기 발생기 및 제 2 단말(2102)의 전송 동기 발생기 모두는 제 4 단말(2104) 및 제 3 단말(2103) 각각으로의 전송을 대기하는 동기 데이터가 각각의 전송 MAC에 의해 전송될 수 있도록 이들 각각의 전송 버퍼 관리자/DMA들에 전달되는 각각의 트리거 신호들을 발생시킬 수 있다. 통신을 더욱 최적화하기 위해서 및 상술한 바와 같이, 각각의 전송 데이터 FIFO들의 임의의 슬롯 내에 저장된 특정 비충돌 단말들을 위해 의도된 데이터는 각각의 전송 동기 발생기들의 실질적으로 임의의 슬롯 내에 발생된 트리거에 의한 전송을 위해 트리거될 수 있다. 예를 들면, 동기 시간 프레임(600)의 제 1 시간 슬롯(610) 동안에, 임의의 이더넷 단말들은 이더넷 단말들 중 하나 이하가 공통 이더넷 단말(즉, 비충돌 단말들)에 데이터를 전송하려는 시도를 하는 한 데이터를 전송할 수 있다.
마찬가지로, 동기 시간 프레임(600)의 제 2 시간 슬롯(611) 동안, 제 1 단말(2101)은 제 3 단말(2103)에 동기 데이터를 전송하기를 원할 수 있다. 이와 같이, 제 2 시간 슬롯(611) 동안 어떠한 다른 단말도 제 3 단말(2103)에 데이터를 전송할 수 없다. 다시, 가용 대역폭을 최적화하기 위해, 제 2 단말(2102) 및 제 4 단말(2104)이 제 2 시간 슬롯(611) 동안 동기 데이터를 교환한다. 도 6에 도시된 바와 같이, 동기 시간 프레임(600)은 표준 IP 랜덤 데이터의 전송을 위해 할당된 부가적인 시간 기간을 더 포함한다. 보다 구체적으로, 표준 IP 랜덤 데이터의 전송을 위해 할당된 시간 기간 동안, 비동기 데이터는 도 1의 LAN(100)에 대해 설명된 바와 동일한 방식으로 처리된다. 보다 구체적으로, 본 발명에 따른 동기식 데이터의 전송을 위한 방법은 비동기식 패킷 통신을 위한 종래의 이더넷 프로토콜 표준들을 손상시키거나 간섭하지 않는다. 즉, 본 발명의 동기식 모드에 의해 중단된 임의의 비동기성 데이터 패킷 전송은 의도된 수신자에 의한 데이터 패킷의 수신이 확인될 때까지 재전송된다.
도 7은 도 6의 동기 시간 프레임(600)의 4개 시간 슬롯들(610-613) 내의 상술된 통신을 위한 시간 슬롯 구성 다이어그램을 도시한다. 도 7에서, 제 1 시간 슬롯(610) 동안, 제 1 단말(2101)은 동기식 데이터를 제 4 단말(2104)에 전송하고, 제 2 단말(2102)은 동기식 데이터를 제 3 단말(2103)에 전송한다. 이런 구성으로, 본 발명에 따른 비동기식/동기식 네트워크내에서 전송되는 동기식 데이터 간이에 어떠한 충돌 가능성도 없다. 더욱이, 도 7에서, 제 2 시간 슬롯(611) 동안, 제 1 단말(2101)은 제 3 단말(2103)에 동기식 데이터를 전송하고, 제 2 단말(2102)은 제 4 단말(2104)에 동기식 데이터를 전송한다. 도 7의 제 3 시간 슬롯(612) 동안, 제 1 단말(2101)은 제 2 단말(2102)에 동기식 데이터를 전송하고, 제 3 단말(1203)은 동기식 데이터를 제 4 단말(2104)에 전송한다. 도 7의 제 4 시간 슬롯(613) 동안, 제 4 단말(2104)은 제 2 단말(2102)에 동기식 데이터를 전송하고, 제 3 단말(2103)은 제 1 단말(2101)에 동기식 데이터를 전송한다.
본 발명의 동기 시간 프레임의 특정 시간 슬롯 동안, 송신 단말이 데이터 패킷들을 수신할 수도 있다는 것을 또한 주의하여야 한다. 보다 구체적으로, 그리고, 예로서, 동기 발생기(230)에 의해 발생된 동기 시간 프레임(600)의 제 1 시간 슬롯(610) 동안, 제 1 단말(2101)은 다른 단말들(2102-2104) 중 하나로부터 데이터를 수신하도록 적응될 수도 있다. 대칭적 구성에서, 비동기식/동기식 LAN(200)은 송신 단말은 송신 단말의 전송이 의도하는 단말로부터의 데이터만 수신할 수 있도록 구성된다. 구체적으로, 제 1 시간 슬롯(610) 동안, 제 1 단말(2101)이 동기식 데이터를 제 4 단말(2104)에 전송한다면, 제 1 단말(2101)은 도 6의 동기 시간 프레임(600)의 그 시간 슬롯(610) 동안, 제 4 단말(2104)로부터의 데이터만을 수신할 수 있다. 본 발명의 대안적인 실시예들에서(즉, 비대칭 애플리케이션들을 위한), LAN(200)은 제 1 시간 슬롯(510) 동안, 다른 단말들 중 하나만이 동기 시간 프레임(600)의 제 1 시간 슬롯(610) 동안 제 1 단말(2101)에 데이터를 전송한다면 제 1 단말(2101)이 다른 단말들(2102-2104) 중 임의의 하나로부터 데이터를 수신할 수 있도록 구성될 수 있다. 동기 발생기(230)에 의해 발생된 동기 시간 프레임이 전역 파라미터(global parameter)이기 때문에, LAN(200)의 4개 단말들(2101-2104) 모두는 단말들 중 어떤 것이 언제 전송하고, 어떤 단말에 전송하도록 허용되었는지를 인지한다(즉, 네트워크 관리자(235)는 네트워크 통신 파라미터들을 인지한다). LAN(200)의 4개 단말들(2101-2104)에 의한 동기식 데이터의 전송 이후, 할당된 시간 슬롯들 동안 동기식 데이터의 전송에 의해 중단되었던 임의의 비동기식 데이터 패킷 전송이 표준 IP 데이터 전송을 위해 할당된 기간 동안 재전송된다. 보다 구체적으로, 표준 IP 데이터 전송을 위해 할당된 시간 기간 동안, 비동기식 데이터를 위해 할당된 전송 데이터 FIFO(320)의 섹션에 버퍼링된 표준 IP 데이터가 비동기식 패킷 통신을 위한 종래의 이더넷 프로토콜 표준들에 따라 전송된다. 마찬가지로, 비동기식 데이터가 단말에 의해 수신될 때, 수신 IP 필터(345)는 데이터를 정규 IP 비동기식 데이터로서 인식하고, 수신 버퍼 관리자/DMA(335)가 정규 IP 비동기식 데이터의 저장을 위해 할당된 수신 데이터 FIFO(340)의 섹션 내로 수신된 데이터를 안내하게 한다.
본원에 개시된 본 발명의 개념들은 예를 들면 채널 요소들로부터 무선 수신기로의 상향 링크/하향 링크 데이터의 전달을 위한 무선 네트워크들의 CDMA/UMTS 기지국들에서 구현될 수 있다.
상기 설명은 본 발명의 다양한 실시예들에 관한 것이지만, 본 발명의 다른 및 부가의 실시예들이 그의 기본 범주로부터 벗어나지 않고 고안될 수 있다. 이와 같이, 본 발명의 적절한 범주는 이어지는 청구항들에 따라 결정된다.
본 발명은 통상적인 비동기식 네트워크에서 데이터 패킷 통신을 위한 보증된 전달 시간들을 제공하기 위한 방법, 장치 및 시스템을 제공함으로써 종래 기술의 단점들을 해결한다.

Claims (14)

  1. 비동기식 네트워크의 통신 디바이스들 간에 통신되는 데이터의 전달 시간들을 보장하기 위한 방법에 있어서,
    상기 통신 디바이스들 간의 통신을 동기화하기 위한 글로벌 타이밍 스케줄(global timing schedule)을 생성하는 단계를 포함하고;
    상기 글로벌 타이밍 스케줄은 복수의 시간 슬롯들을 포함하는 적어도 하나의 시간 프레임을 포함하고;
    상기 시간 슬롯들 중 적어도 하나의 각각의 시간 슬롯에서, 상기 글로벌 타이밍 스케줄은, 상기 통신 디바이스들 각각이 시간 슬롯에서 단지 하나의 다른 통신 디바이스들과 연관되도록, 복수의 전송하는 통신 디바이스들을 각각의 복수의 수신하는 통신 디바이스들에 연관시키도록 구성되는, 데이터 전달 시간 보장 방법.
  2. 제 1 항에 있어서,
    상기 통신 디바이스들 각각은 상기 글로벌 타이밍 스케줄에 따라 상기 통신 디바이스에 의해 데이터를 전송 또는 수신하도록 하는 각각의 트리거를 생성하는, 데이터 전달 시간 보장 방법.
  3. 제 1 항에 있어서,
    상기 글로벌 타이밍 스케줄에 따라 상기 통신 디바이스들에 의해 데이터를 전송 및 수신하는 단계를 더 포함하는, 데이터 전달 시간 보장 방법.
  4. 제 3 항에 있어서,
    상기 복수의 시간 슬롯들 중 각각의 시간 슬롯에서 동기 데이터가 통신되는, 데이터 전달 시간 보장 방법.
  5. 제 3 항에 있어서,
    상기 글로벌 타이밍 스케줄에 따라 데이터를 전송 및 수신하는 단계는 동기 데이터의 전달 시간이 상기 동기 데이터에 허용되는 최대 허용 지연(maximum latency)을 초과하지 않도록 우선순위화되는, 데이터 전달 시간 보장 방법.
  6. 제 3 항에 있어서,
    적어도 하나의 시간 프레임 각각은 통신 비동기 데이터에 대한 시간 주기를 포함하는, 데이터 전달 시간 보장 방법.
  7. 제 3 항에 있어서,
    상기 복수의 시간 슬롯들 중 각각의 시간 슬롯동안 데이터를 전송 및 수신하는 것은 미리 정의된 통신 우선순위들(pre-defined priorites)에 따라 수행되는, 데이터 전달 시간 보장 방법.
  8. 제 7 항에 있어서,
    상기 통신 디바이스들 중 선택된 하나는 상기 복수의 시간 슬롯들 중 각각의 시간 슬롯동안 통신을 위한 우선순위(priority)가 주어지는, 데이터 전달 시간 보장 방법.
  9. 제 7 항에 있어서,
    상기 통신 디바이스들 각각은 상기 복수의 시간 슬롯들의 각각동안 통신을 위한 우선순위가 주어지는, 데이터 전달 시간 보장 방법.
  10. 비동기식 네트워크의 통신 디바이스들 간에 통신되는 데이터의 전달 시간들을 보장하기 위한 장치에 있어서,
    상기 통신 디바이스들 간의 통신을 동기화하기 위한 글로벌 타이밍 스케줄을 생성하는, 타이밍 신호 생성기를 포함하고;
    상기 글로벌 타이밍 스케줄은 복수의 시간 슬롯들을 포함하는 적어도 하나의 시간 프레임을 포함하고;
    상기 시간 슬롯들 중 적어도 하나의 각각의 시간 슬롯에서, 상기 글로벌 타이밍 스케줄은, 상기 통신 디바이스들 각각이 시간 슬롯에서 단지 하나의 다른 통신 디바이스들과 연관되도록, 복수의 전송하는 통신 디바이스들을 각각의 복수의 수신하는 통신 디바이스들에 연관시키도록 구성되는, 데이터 전달 시간 보장 장치.
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
KR1020050017986A 2004-03-10 2005-03-04 비동기식 네트워크들 내의 보장된 패킷 전달 시간들을 위한방법, 장치 및 시스템 KR101106941B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/797,922 US7483449B2 (en) 2004-03-10 2004-03-10 Method, apparatus and system for guaranteed packet delivery times in asynchronous networks
US10/797,922 2004-03-10

Publications (2)

Publication Number Publication Date
KR20060043786A KR20060043786A (ko) 2006-05-15
KR101106941B1 true KR101106941B1 (ko) 2012-01-19

Family

ID=34827648

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050017986A KR101106941B1 (ko) 2004-03-10 2005-03-04 비동기식 네트워크들 내의 보장된 패킷 전달 시간들을 위한방법, 장치 및 시스템

Country Status (6)

Country Link
US (2) US7483449B2 (ko)
EP (1) EP1575201B1 (ko)
JP (1) JP4790289B2 (ko)
KR (1) KR101106941B1 (ko)
CN (1) CN1668020B (ko)
DE (1) DE602005007949D1 (ko)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7483449B2 (en) 2004-03-10 2009-01-27 Alcatel-Lucent Usa Inc. Method, apparatus and system for guaranteed packet delivery times in asynchronous networks
US7483392B1 (en) * 2004-03-19 2009-01-27 Bbn Technologies Corp. Multinode arrangement
JP4186911B2 (ja) * 2004-11-05 2008-11-26 ソニー株式会社 非同期ネットワークシステム、情報処理装置、データ通信管理方法及びプログラム
DE102006006509A1 (de) 2006-02-10 2007-08-16 Robert Bosch Gmbh Verfahren zum Betreiben eines Netzwerkes
US20080120426A1 (en) * 2006-11-17 2008-05-22 International Business Machines Corporation Selective acceleration of transport control protocol (tcp) connections
WO2008077320A1 (fr) * 2006-12-26 2008-07-03 Hangzhou H3C Technologies Co., Ltd. Procédé et dispositif de commutation ethernet
US20080273527A1 (en) * 2007-05-03 2008-11-06 The University Of Leicester Distributed system
AT506623A1 (de) * 2008-04-03 2009-10-15 Fts Computertechnik Gmbh Verfahren zur sicheren dynamischen bandbreitenallokation in tt-ethernet
CN101277244B (zh) * 2008-05-08 2012-06-06 蓝鸽集团有限公司 Atm同步以太网及其收发数据的方法
FI20095063A0 (fi) 2009-01-26 2009-01-26 Wallac Oy Optinen mittauslaite
US8295287B2 (en) * 2010-01-27 2012-10-23 National Instruments Corporation Network traffic shaping for reducing bus jitter on a real time controller
CN104618960B (zh) * 2010-09-28 2018-12-07 华为技术有限公司 网关数据传输方法、装置和***
US11743174B2 (en) 2019-01-29 2023-08-29 Cisco Technology, Inc. Supporting asynchronous packet operations in a deterministic network
US10833987B2 (en) 2019-01-29 2020-11-10 Cisco Technology, Inc. Supporting asynchronous packet operations in a deterministic network

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001035587A1 (en) * 1999-11-09 2001-05-17 Synchrodyne Networks, Inc. Time frame switching responsive to global common time reference
US20020018475A1 (en) * 1998-07-22 2002-02-14 Yoram Ofek Switching with multiple time references
JP2002135278A (ja) * 2000-10-20 2002-05-10 Hitachi Ltd 通信制御装置とネットワークシステム

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2521923B2 (ja) * 1986-09-25 1996-08-07 富士ゼロックス株式会社 蓄積型星状通信網
GB2187067B (en) * 1986-02-21 1989-11-29 Fuji Xerox Co Ltd Stellate store and broadcast network with collision avoidance
US6248702B1 (en) * 1990-01-16 2001-06-19 Mobil Oil Corporation Dispersant and dispersant viscosity index improvers from selectively hydrogenated aryl-substituted olefin containing diene copolymers
US5245609A (en) * 1991-01-30 1993-09-14 International Business Machines Corporation Communication network and a method of regulating the transmission of data packets in a communication network
US5418779A (en) * 1994-03-16 1995-05-23 The Trustee Of Columbia University Of New York High-speed switched network architecture
US5761431A (en) * 1996-04-12 1998-06-02 Peak Audio, Inc. Order persistent timer for controlling events at multiple processing stations
US6885664B2 (en) * 1998-07-22 2005-04-26 Synchrodyne Networks, Inc. Distributed switching system and method with time-based routing
US6246702B1 (en) 1998-08-19 2001-06-12 Path 1 Network Technologies, Inc. Methods and apparatus for providing quality-of-service guarantees in computer networks
ATE356495T1 (de) 1999-07-28 2007-03-15 Synchrodyne Networks Inc Ablaufplanung mit verschiedenen zeit-intervallen
US6735199B1 (en) * 1999-11-09 2004-05-11 Synchrodyne Networks, Inc. Time frame switching responsive to global common time reference
DE10206875A1 (de) 2002-02-18 2003-08-28 Philips Intellectual Property Verfahren und Schaltungsanordnung zum Überwachen und Verwalten des Datenverkehrs in einem Kommunikationssystem mit mehreren Kommunikationsknoten
AT411948B (de) 2002-06-13 2004-07-26 Fts Computertechnik Gmbh Kommunikationsverfahren und apparat zur übertragung von zeitgesteuerten und ereignisgesteuerten ethernet nachrichten
US7406105B2 (en) * 2004-03-03 2008-07-29 Alfred E. Mann Foundation For Scientific Research System and method for sharing a common communication channel between multiple systems of implantable medical devices
US7483449B2 (en) 2004-03-10 2009-01-27 Alcatel-Lucent Usa Inc. Method, apparatus and system for guaranteed packet delivery times in asynchronous networks

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020018475A1 (en) * 1998-07-22 2002-02-14 Yoram Ofek Switching with multiple time references
WO2001035587A1 (en) * 1999-11-09 2001-05-17 Synchrodyne Networks, Inc. Time frame switching responsive to global common time reference
JP2002135278A (ja) * 2000-10-20 2002-05-10 Hitachi Ltd 通信制御装置とネットワークシステム

Also Published As

Publication number Publication date
DE602005007949D1 (de) 2008-08-21
KR20060043786A (ko) 2006-05-15
JP4790289B2 (ja) 2011-10-12
CN1668020A (zh) 2005-09-14
CN1668020B (zh) 2011-02-09
EP1575201A1 (en) 2005-09-14
JP2005260968A (ja) 2005-09-22
US8059686B2 (en) 2011-11-15
US20050201420A1 (en) 2005-09-15
US20090073986A1 (en) 2009-03-19
US7483449B2 (en) 2009-01-27
EP1575201B1 (en) 2008-07-09

Similar Documents

Publication Publication Date Title
KR101106941B1 (ko) 비동기식 네트워크들 내의 보장된 패킷 전달 시간들을 위한방법, 장치 및 시스템
US4858232A (en) Distributed switching system
Kurose et al. Multiple-access protocols and time-constrained communication
US5761431A (en) Order persistent timer for controlling events at multiple processing stations
US6161138A (en) Media access control for isochronous data packets in carrier sensing multiple access systems
US6031821A (en) Apparatus and method for generating a pause frame in a buffered distributor based on lengths of data packets distributed according to a round robin repeater arbitration
US5940399A (en) Methods of collision control in CSMA local area network
EP0122765B1 (en) Network protocol for integrating synchronous and asynchronous traffic on a common serial data bus
Takagi Application of polling models to computer networks
JP2023062077A (ja) パケットスケジューリング方法、スケジューラ、ネットワーク装置及びネットワークシステム
CN110546926B (zh) 减少时间敏感分组的分组延迟变化
JP2011130516A (ja) パケット・データの同期化された組合せの方法、装置、およびシステム
KR100594008B1 (ko) 동기식 이더넷 시스템에서의 시간 임계 정보 전송 방법
US6339584B1 (en) Media access control for isochronous data packets in carrier sensing multiple access systems
EP3375151A1 (en) Packet processing technique for a communication network
Mark Distributed scheduling conflict-free multiple access for local area communication networks
Lam et al. Polling-based protocols for packet voice transport over IEEE 802.11 wireless local area networks
Rom et al. Message-based priority functions in local multiaccess communication systems
KR101050658B1 (ko) 레지덴셜 이더넷에서 고속 이더넷을 수용하는 전송 사이클설정방법
JP3445195B2 (ja) 伝送媒体アクセス制御方法及びそのシステム
Al-Shanyour et al. Packet reservation multiple access (PRMA) with random contention
KR100744333B1 (ko) 무선 레지던셜 이더넷 노드 장치 및 그 동기 데이터 전송방법
WO2003009518A2 (en) System and method for multipoint to multipoint data communication
Ma et al. Prioritized protocols for multi-bus local area networks
Yu The Twin-Bus-Controller protocol for fiber optic communication networks

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150105

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160104

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20161230

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20181226

Year of fee payment: 8