KR101101574B1 - Ceramic substrate and manufacturing method thereof - Google Patents

Abstract

본 발명은 세라믹 기판 및 그의 제조 방법에 관한 것으로서, 본 발명의 일 실시 형태는, 관통홀 내부에 형성된 비아전극을 포함하는 복수의 세라믹 소결체 및 상기 비아전극 상에 형성되어 관통홀 내부의 미충진 영역을 충진하며, 난소결성 물질 및 도전성 물질을 포함하는 수축방지패턴을 포함하는 세라믹 기판 및 그의 제조 방법을 제공한다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a ceramic substrate and a method of manufacturing the same, and an embodiment of the present invention provides a plurality of ceramic sintered bodies including via electrodes formed inside through holes and an unfilled region formed on the via electrodes. The present invention provides a ceramic substrate and a method of manufacturing the same, which include a shrinkage prevention pattern including a non-sinterable material and a conductive material.

본 발명에 따르면, 본 발명에 따르면, 세라믹 소결체 내에 형성된 비아의 미충진 영역을 충진할 수 있는 수축방지패턴을 채용함으로써 전기적 특성 및 표면 평탄도가 향상되며, 나아가, 세라믹 소결체와 연결 패드 간의 접착력과 전기적 특성이 향상된 세라믹 기판 및 그의 제조 방법을 제공할 수 있다.According to the present invention, according to the present invention, the electrical properties and surface flatness are improved by adopting a shrinkage prevention pattern capable of filling the unfilled regions of the vias formed in the ceramic sintered body, and furthermore, the adhesion between the ceramic sintered body and the connection pad It is possible to provide a ceramic substrate having improved electrical characteristics and a method of manufacturing the same.

세라믹 기판, 수축방지패턴, 도금, 접착력, 전기적 특성 Ceramic substrate, shrinkage prevention pattern, plating, adhesion, electrical properties

Description

세라믹 기판 및 그의 제조 방법{Ceramic substrate and manufacturing method thereof}Ceramic substrate and manufacturing method thereof

본 발명은 세라믹 기판 및 그의 제조 방법에 관한 것으로서, 보다 구체적으로, 세라믹 소결체와 연결 패드 간의 접착력과 전기적 특성이 향상된 세라믹 기판 및 그의 제조 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a ceramic substrate and a method of manufacturing the same, and more particularly, to a ceramic substrate having improved adhesion and electrical properties between the ceramic sintered body and the connection pad and a method of manufacturing the same.

일반적인 반도체 테스트 장치는 테스터(Tester), 퍼포먼스 보드(Performance Board), 프로브 카드(Probe Card), 척(Chuck) 및 프로버(Prober)를 구비하여 웨이퍼에 제조된 칩들의 전기적인 특성을 테스트한다. 그리고, 반도체 테스트 장치의 프로브 카드는 테스터에서 발생한 신호를 퍼포먼스 보드를 통해 전달받아 이를 웨이퍼 내 칩의 패드들로 전달하는 역할 및 칩의 패드들로부터 출력되는 신호를 퍼포먼스 보드를 통해 테스터로 전달하는 역할을 수행한다.A general semiconductor test apparatus includes a tester, a performance board, a probe card, a chuck, and a prober to test electrical characteristics of chips manufactured on a wafer. The probe card of the semiconductor test apparatus receives a signal generated by the tester through a performance board and delivers the signal to the pads of the chip in the wafer, and transmits the signal output from the pads of the chip to the tester through the performance board. Do this.

반도체 검사 장치에 사용되는 프로브 카드는 일반적으로 저온 동시 소성 세라믹 기판(LTCC), 고온 동시 소성 세라믹 기판(HTCC)과 같은 다층 세라믹 기판을 이용한다. 이처럼 집적화된　다층 세라믹 기판 제조를 위해서는 3차원적 회로 구 현이 가능해야 하고, 다수의 내부 층간 통전 비아 및 회로 패턴 구조를 가지고 있어야만 한다.The probe card used in the semiconductor inspection apparatus generally uses a multilayer ceramic substrate such as a low temperature cofired ceramic substrate (LTCC) and a high temperature cofired ceramic substrate (HTCC). Such integrated multi-layer ceramic substrates must be able to implement three-dimensional circuits and have multiple internal interlayer vias and circuit pattern structures.

프로브 카드용 기판의 일면에는 프로브 핀이 형성되기 위한 패턴이 형성되고, 타면에는 인쇄 회로 기판(PCB) 혹은 연결 기판(interposer)의 접합을 위한 패턴이 형성된다.A pattern for forming a probe pin is formed on one surface of the substrate for a probe card, and a pattern for bonding a printed circuit board (PCB) or an interposer is formed on the other surface.

다층 세라믹　기판의 안정적인 전기적 특성 구현을 위해서는　패턴과 비아 간의 전기적 연결성과 접착력이 확보되어야 한다. 　특히, 두께가 두꺼운 세라믹 기판의 경우에는 층간의 높이가 높아서 패턴과 비아가 접촉되는 부분에 충분하게 내부 전극이 채워지지 않거나 수축 온도 차이에 기인한 연결 불량으로 인해 접착력 저하, 단선 불량 또는 전기적 특성의 저하를 야기한다.In order to realize stable electrical characteristics of the multilayer ceramic substrate, the electrical connection and adhesion between the pattern and the via must be secured. In particular, in the case of a thick ceramic substrate, the height of the interlayer is high so that the internal electrode is not sufficiently filled in the area where the pattern and the via contact, or the poor connection due to the poor connection due to the shrinkage temperature difference. Cause deterioration.

본 발명은 상기와 같은 문제점을 해결하기 위한 것으로, 본 발명의 목적은 세라믹 소결체와 연결 패드 간의 접착력과 전기적 특성이 향상된 세라믹 기판 및 그의 제조 방법을 제공하는 것이다.The present invention has been made to solve the above problems, and an object of the present invention is to provide a ceramic substrate and a method of manufacturing the improved adhesive and electrical properties between the ceramic sintered body and the connection pad.

상기한 목적을 달성하기 위해서, 본 발명의 일 실시 형태는,In order to achieve the above object, one embodiment of the present invention,

관통홀 내부에 형성된 비아전극을 포함하는 복수의 세라믹 소결체 및 상기 비아전극 상에 형성되어 관통홀 내부의 미충진 영역을 충진하며, 난소결성 물질 및 도전성 물질을 포함하는 수축방지패턴을 포함하는 세라믹 기판을 제공한다.A ceramic substrate including a plurality of ceramic sintered bodies including a via electrode formed in the through hole and a non-filled region formed on the via electrode, and including a non-sintering material and a conductive material. To provide.

여기서, 상기 수축방지패턴은 상기 난소결성 물질 80wt% 내지 90wt% 및 상기 도전성 물질 10wt% 내지 20wt%를 포함할 수 있다.Here, the shrinkage prevention pattern may include 80 wt% to 90 wt% of the non-sinterable material and 10 wt% to 20 wt% of the conductive material.

여기서, 상기 난소결성 물질은 Al₂O₃, ZrO₂, BaTiO₃, CaCo₃, MnO₂, LiNBO₃, Ti₂O₃, YVO₄, ZnO, MO, NiCo, NiFe, NiCrFe, FeCrAl, MgO, SiC, MOSiO₂ 및 AlN 중 적어도 어느 하나를 포함하고, 상기 도전성 물질은 Ag, AgSn, Ta, W, WC, DLC(diamond like carbon), 흑연 및 탄소나노튜브 중 적어도 어느 하나를 포함할 수 있다.Here, the non-sinterable material is Al ₂ O ₃ , ZrO ₂ , BaTiO ₃ , CaCo ₃ , MnO ₂ , LiNBO ₃ , Ti ₂ O ₃ , YVO ₄ , ZnO, MO, NiCo, NiFe, NiCrFe, FeCrAl, MgO, SiC , MOSiO _2, and AlN, and the conductive material may include at least one of Ag, AgSn, Ta, W, WC, diamond like carbon (DLC), graphite, and carbon nanotubes.

그리고, 상기 수축방지패턴은 펠렛(pellet) 형태일 수 있다.The shrinkage prevention pattern may be in the form of a pellet.

또한, 상기 세라믹 소결체의 상부면 및 하부면 중 적어도 하나에 형성된 표면패드 및 상기 표면패드 상에 형성된 연결패드를 더 포함할 수 있다.The apparatus may further include a surface pad formed on at least one of an upper surface and a lower surface of the ceramic sintered body and a connection pad formed on the surface pad.

그리고, 상기 수축방지패턴과 상기 표면패드의 접합면의 높이는 상기 관통홀의 단부보다 낮거나 같을 수 있다.The height of the bonding surface of the shrinkage preventing pattern and the surface pad may be lower than or equal to an end of the through hole.

상기한 목적을 달성하기 위해서, 본 발명의 다른 실시 형태는,In order to achieve the above object, another embodiment of the present invention,

적어도 하나의 관통홀에 도전성 물질이 충진된 비아를 포함하는 복수의 세라믹 그린시트를 적층하여 세라믹 적층체를 마련하는 단계, 상기 비아 상에 상기 관통홀 내부의 미충진 영역을 충진하며, 난소결성 물질및 도전성 물질을 포함하는 수축방지패턴을 형성하는 단계, 상기 세라믹 적층체 상에 구속층을 형성하는 단계, 상기 세라믹 적층체를 소성하여 세라믹 소결체를 형성하는 단계 및 상기 구속층을 제거하는 단계를 포함하는 세라믹 기판의 제조 방법을 제공한다.Stacking a plurality of ceramic green sheets including a via filled with a conductive material in at least one through hole to prepare a ceramic laminate, filling an unfilled region inside the through hole on the via, and forming an incombustible material And forming a shrinkage prevention pattern including a conductive material, forming a constraint layer on the ceramic laminate, calcining the ceramic laminate to form a ceramic sintered body, and removing the constraint layer. It provides a method for producing a ceramic substrate.

여기서, 상기 수축방지패턴은 상기 난소결성 물질 80wt% 내지 90wt% 및 상기 도전성 물질 10wt% 내지 20wt%를 포함하도록 형성될 수 있다.Here, the shrinkage prevention pattern may be formed to include 80wt% to 90wt% of the non-sinterable material and 10wt% to 20wt% of the conductive material.

여기서, 상기 난소결성 물질은 Al₂O₃, ZrO₂, BaTiO₃, CaCo₃, MnO₂, LiNBO₃, Ti₂O₃, YVO₄, ZnO, MO, NiCo, NiFe, NiCrFe, FeCrAl, MgO, SiC, MOSiO₂ 및 AlN 중 적어도 어느 하나를 포함하도록 형성될 수 있고, 상기 도전성 물질은 Ag, AgSn, Ta, W, WC, DLC(diamond like carbon), 흑연 및 탄소나노튜브 중 적어도 어느 하나를 포함하도록 형성될 수 있다.Here, the non-sinterable material is Al ₂ O ₃ , ZrO ₂ , BaTiO ₃ , CaCo ₃ , MnO ₂ , LiNBO ₃ , Ti ₂ O ₃ , YVO ₄ , ZnO, MO, NiCo, NiFe, NiCrFe, FeCrAl, MgO, SiC , MOSiO ₂ and AlN, and the conductive material may include at least one of Ag, AgSn, Ta, W, WC, diamond like carbon (DLC), graphite, and carbon nanotubes. Can be formed.

그리고, 상기 수축방지패턴은 상기 난소결성 물질 및 상기 도전성 물질의 혼합물을 펠렛(pellet)으로 제조하여 형성될 수 있다.The shrinkage prevention pattern may be formed by manufacturing a mixture of the non-sinterable material and the conductive material into pellets.

또한, 상기 구속층을 제거하는 단계 이후에, 상기 세라믹층의 표면을 연마하는 단계를 더 포함할 수 있다.In addition, after removing the constraint layer, the method may further include polishing the surface of the ceramic layer.

또한, 상기 구속층을 제거하는 단계 이후에, 상기 세라믹 소결체의 상부면 및 하부면 중 적어도 하나에 표면패드를 형성하는 단계 및 상기 표면패드 상에 연결패드를 형성하는 단계를 더 포함할 수 있다.In addition, after removing the restriction layer, the method may further include forming a surface pad on at least one of an upper surface and a lower surface of the ceramic sintered body and forming a connection pad on the surface pad.

그리고, 상기 수축방지패턴은 상기 표면 패드와의 접합면의 높이가 상기 관통홀의 단부보다 낮거나 같도록 충진될 수 있다.The shrinkage prevention pattern may be filled such that the height of the bonding surface with the surface pad is lower than or equal to the end of the through hole.

여기서, 상기 연결 패드는 무전해 도금법으로 형성될 수 있으며, 또한 전해 도금법으로 형성될 수도 있다.Here, the connection pad may be formed by an electroless plating method, or may be formed by an electroplating method.

상기한 목적을 달성하기 위해서, 본 발명의 또다른 실시 형태는,In order to achieve the above object, another embodiment of the present invention,

적어도 하나의 관통홀에 도전성 물질이 충진된 비아를 포함하는 복수의 세라믹 그린시트를 적층하여 세라믹 적층체를 마련하는 단계, 상기 세라믹 적층체를 소성하여 세라믹 소결체를 형성하는 단계, 상기 비아 상에 상기 관통홀 내부의 미충진 영역을 충진하며, 난소결성 물질및 도전성 물질을 포함하는 수축방지패턴을 형성하는 단계, 상기 세라믹 적층체 상에 구속층을 형성하는 단계 및 상기 구속층을 제거하는 단계를 포함하는 세라믹 기판의 제조 방법을 제공한다.Stacking a plurality of ceramic green sheets including a via filled with a conductive material in at least one through hole to prepare a ceramic laminate, firing the ceramic laminate to form a ceramic sintered body, and Forming an anti-shrinkage pattern including an incombustible material and a conductive material, forming a restraint layer on the ceramic laminate, and removing the restraint layer. It provides a method for producing a ceramic substrate.

본 발명에 따르면, 세라믹 소결체 내에 형성된 비아의 미충진 영역을 충진할 수 있는 수축방지패턴을 채용함으로써 전기적 특성 및 표면 평탄도가 향상되며, 나아가, 세라믹 소결체와 연결 패드 간의 접착력과 전기적 특성이 향상된 세라믹 기판 및 그의 제조 방법을 제공할 수 있다.According to the present invention, the electrical properties and the surface flatness are improved by adopting a shrinkage prevention pattern that can fill the unfilled regions of the vias formed in the ceramic sintered body, and furthermore, the adhesion and electrical properties between the ceramic sintered body and the connection pad are improved. A substrate and its manufacturing method can be provided.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시형태들을 설명한다. Hereinafter, preferred embodiments of the present invention will be described with reference to the accompanying drawings.

그러나, 본 발명의 실시형태는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시 형태로 한정되는 것은 아니다. 또한, 본 발명의 실시형태는 당업계에서 평균적인 지식을 가진 자에게 본 발명을 더욱 완전하게 설 명하기 위해서 제공되는 것이다. 따라서, 도면에서의 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있으며, 도면상의 동일한 부호로 표시되는 요소는 동일한 요소이다.However, embodiments of the present invention may be modified in various other forms, and the scope of the present invention is not limited to the embodiments described below. In addition, embodiments of the present invention is provided to those skilled in the art to more fully describe the present invention. Accordingly, the shape and size of elements in the drawings may be exaggerated for clarity, and the elements denoted by the same reference numerals in the drawings are the same elements.

도 1은 본 발명의 일 실시 형태에 따른 세라믹 기판(100)을 설명하기 위해 개략적으로 도시한 단면도이다.1 is a cross-sectional view schematically illustrating the ceramic substrate 100 according to an embodiment of the present invention.

본 발명의 일 실시 형태에 따른 세라믹 기판(100)은 관통홀(11) 내부에 형성된 비아전극(V)을 포함하는 복수의 세라믹 소결체(10) 및 상기 비아전극(V) 상에 형성되어 관통홀(11) 내부의 미충진 영역(E)을 충진하며, 난소결성 물질 및 도전성 물질을 포함하는 수축방지패턴(20)을 포함하여 구성된다. 또한, 세라믹 기판(100)은 전기 신호패턴(12)을 포함한다.The ceramic substrate 100 according to the exemplary embodiment of the present invention is formed on the plurality of ceramic sintered bodies 10 including the via electrodes V formed in the through holes 11 and the via electrodes V, respectively. (11) Fills an unfilled region E therein, and includes a shrinkage prevention pattern 20 including an incombustible material and a conductive material. In addition, the ceramic substrate 100 includes an electrical signal pattern 12.

세라믹 소결체(10)는 도 2a의 복수의 세라믹 그린시트(10a'-10e': 10')가 적층 및 소성되어 형성된 것이다.The ceramic sintered body 10 is formed by stacking and firing a plurality of ceramic green sheets 10a'-10e ': 10' of FIG. 2A.

상기 수축방지패턴(20)은 난소결성 물질 80wt% 내지 90wt% 및 도전성 물질 10wt% 내지 20wt%를 포함한다.The shrinkage prevention pattern 20 includes 80 wt% to 90 wt% of an incombustible material and 10 wt% to 20 wt% of a conductive material.

여기서, 난소결성 물질은 Al₂O₃, ZrO₂, BaTiO₃, CaCo₃, MnO₂, LiNBO₃, Ti₂O₃, YVO₄, ZnO, MO, NiCo, NiFe, NiCrFe, FeCrAl, MgO, SiC, MOSiO₂ 및 AlN 중 적어도 어느 하나를 포함하고, 도전성 물질은 Ag, AgSn, Ta, W, WC, DLC(diamond like carbon), 흑연 및 탄소나노튜브 중 적어도 어느 하나를 포함한다.Here, the non-sinterable material is Al ₂ O ₃ , ZrO ₂ , BaTiO ₃ , CaCo ₃ , MnO ₂ , LiNBO ₃ , Ti ₂ O ₃ , YVO ₄ , ZnO, MO, NiCo, NiFe, NiCrFe, FeCrAl, MgO, SiC, At least one of MOSiO ₂ and AlN, and the conductive material includes at least one of Ag, AgSn, Ta, W, WC, diamond like carbon (DLC), graphite and carbon nanotubes.

또한, 난소결성 물질은 800℃ 내지 900℃에서 소성이 일어나지 않으므로, 세라믹 소결체(10) 형성 이전인 도 2a의 세라믹 그린시트(10')와 비아전극(V)의 다른 수축 온도에 따라 발생하는 미충진 영역(E)에 충진되어 구속력을 부여함으로써 수축을 방지한다.In addition, since the sinterable material does not occur at 800 ° C. to 900 ° C., the sintered material may not be generated at different shrinkage temperatures of the ceramic green sheet 10 ′ and the via electrode V of FIG. 2A before the ceramic sintered body 10 is formed. The filling area E is filled to impart restraining force to prevent shrinkage.

또한, 구속층(30)과 비아전극(V)의 계면에서도 세라믹 소결체(10) 형성 이전인 도 2a의 세라믹 그린시트(10')와 비아전극(V)의 다른 수축 온도에 따라 구속층(30) 구속력을 충분하게 발휘하지 못하는 문제를 해결할 수 있다.In addition, at the interface between the constraint layer 30 and the via electrode V, the constraint layer 30 is formed according to different shrinkage temperatures of the ceramic green sheet 10 ′ and the via electrode V of FIG. 2A before the ceramic sintered body 10 is formed. ) It can solve the problem of insufficient binding.

난소결성 물질 및 도전성 물질을 포함하는 분말, 용매 및 분산제를 스퍼터링(sputtering)법, 증발(evaporation)법, 공기 증착(aero deposition)법, 콜드 스프레이(cold spray)법, MBE(Molecular Beam Epitaxy)법, ALD(Atom Layer Deposition)법 등과 같은 물리적 증기 증착(physical vapor deposition, PVD)법, 화학 기상 증착(chemical vapor deposition, CVD)법, 실크 스크린(silk screen)법, 스핀코팅(spin coating)법, 인쇄(printing)법, 초음파법, 메가 소닉 바이브레이션 시빙(mega sonic vibration sieving)법, 플라즈마 용융 분사법 및 레이저 잉크젯 분사법 중 적어도 하나의 방법으로 미충진 영역(E)을 충진한 후, 상기 용매를 건조함으로써 수축방지패턴(20)이 형성될 수 있다.Powders, solvents and dispersants containing an incombustible material and a conductive material are sputtered, evaporated, aero deposition, cold spray, MBE (Molecular Beam Epitaxy) , Physical vapor deposition (PVD) method such as ALD (Atom Layer Deposition) method, chemical vapor deposition (CVD) method, silk screen method, spin coating method, After filling the unfilled area (E) by at least one of printing, ultrasonic, mega sonic vibration sieving, plasma melt spraying and laser inkjet spraying, the solvent is filled. By drying, the shrinkage prevention pattern 20 may be formed.

또한, 난소결성 물질 및 도전성 물질을 포함하는 분말 만으로 펠렛(pellet)을 제조하고, 제조한 펠렛을 미충진 영역(E)에 삽입함으로써 상기 수축방지패턴(20)이 형성될 수도 있다.In addition, the shrinkage prevention pattern 20 may be formed by preparing a pellet using only powder including an incombustible material and a conductive material, and inserting the prepared pellet into the unfilled region E. FIG.

상기 수축방지패턴(20)은 비아전극(V)의 미충진 영역(E)을 충진하여 단선으로 인한 불량 등의 전기적 특성을 향상시킬 수 있다. 또한, 상기 수축방지패턴(20)은 비아전극(V)의 미충진 영역(E)을 충진하여 세라믹 소결체(10)의 표면을 평탄하게 함으로써, 이후 세라믹 소결체(10)의 표면에 형성될 본 발명에서의 표면패드(40) 및 연결 패드(50)와의 접착성, 조립성 및 전기적 특성을 향상시킬 수 있다.The shrinkage prevention pattern 20 may fill the unfilled region E of the via electrode V to improve electrical characteristics such as a defect due to disconnection. In addition, the shrinkage prevention pattern 20 fills the unfilled region E of the via electrode V to flatten the surface of the ceramic sintered body 10, thereby forming the surface of the ceramic sintered body 10. It is possible to improve the adhesion, assembling and electrical properties of the surface pad 40 and the connection pad 50 in the.

그리고, 세라믹 소결체(10)의 상부면 및 하부면 중 적어도 하나에는 표면패드(40) 및 표면패드(40) 상에 형성된 연결패드(50)가 형성될 수 있다. 여기서, 연결패드(50)는 이후 본 발명의 일 실시예에 따른 세라믹 기판(100)이 타 부품과 연결될 때 이용 가능하다.In addition, a surface pad 40 and a connection pad 50 formed on the surface pad 40 may be formed on at least one of the upper and lower surfaces of the ceramic sintered body 10. Here, the connection pad 50 may be used when the ceramic substrate 100 according to an embodiment of the present invention is connected to other components.

또한, 본 발명의 일실시예에 따라 제조된 세라믹 기판(100)은 프로브 카드용 기판, 특히 테스트 장치로 이용되는 프로브 카드용 기판으로 사용될 수 있으나, 본 발명에 따른 세라믹 기판(100)의 용도가 이에 한정되는 것은 아니다.In addition, the ceramic substrate 100 manufactured according to an embodiment of the present invention may be used as a substrate for a probe card, in particular, a substrate for a probe card used as a test apparatus, but the use of the ceramic substrate 100 according to the present invention It is not limited to this.

도 2a 내지 도 2e는 본 발명의 실시 형태에 따른 세라믹 기판(100)의 제조 방법을 설명하기 위한 공정별 단면도이다.2A to 2E are cross-sectional views of processes for explaining a method of manufacturing the ceramic substrate 100 according to the embodiment of the present invention.

우선, 도 2a에 도시된 바와 같이, 마련된 세라믹 그린시트(10')의 상하면을 관통하는 관통홀(11)이 형성된다. 관통홀(11)은 필요에 따라 적절한 수로 형성될 수 있다. 관통홀(11)은 공지의 방법으로 형성될 수 있는데, 예를 들면, 펀칭(punching) 방법 또는 레이저 조사법이 이용될 수 있다.First, as shown in FIG. 2A, a through hole 11 penetrating the upper and lower surfaces of the prepared ceramic green sheet 10 ′ is formed. The through holes 11 may be formed in an appropriate number as necessary. The through hole 11 may be formed by a known method, for example, a punching method or a laser irradiation method may be used.

이어서, 관통홀(11)에 도전성 물질이 충진되어 도전성 비아전극(V)이 형성된다. 도전성 물질은 도전성 금속 및 첨가제로 이루어질 수 있는데, 첨가제로는 유리, 바인더 및 용매 등이 사용될 수 있다. 또한, 세라믹 그린시트(10')에는 전기 신호패턴(12)이 형성된다.Subsequently, a conductive material is filled in the through hole 11 to form a conductive via electrode V. Referring to FIG. The conductive material may be made of a conductive metal and an additive, and glass, binder and solvent may be used as the additive. In addition, an electrical signal pattern 12 is formed on the ceramic green sheet 10 ′.

여기서, 세라믹 그린시트(10')가 얇은 경우, 즉 관통홀(11)의 길이가 짧은 경우에는 도전성 물질의 충진율은 대체로 양호할 수 있다. 그러나, 반대로 세라믹 그린시트(10')가 두꺼운 경우, 즉 관통홀(11)의 길이가 긴 경우에는 도 1a와 같이 도전성 물질의 충진율이 양호하지 않고 부분적으로 미충진 영역(E)이 형성된 비아전극(V)이 형성되는 경우가 많다. 더욱이, 미충진 영역(E)이 형성된 비아전극(V)을 포함하는 세라믹 그린시트(10')가 소성되면 비아전극(V)에 충진된 도전성 물질이 건조됨에 따라 부피가 감소되므로 미충진 영역(E)이 소성 이전보다 넓어질 것이다.Here, when the ceramic green sheet 10 ′ is thin, that is, when the length of the through hole 11 is short, the filling rate of the conductive material may be generally good. However, when the ceramic green sheet 10 ′ is thick, that is, when the length of the through hole 11 is long, the via electrode having a poor filling rate of the conductive material and partially forming the unfilled region E is formed as shown in FIG. 1A. (V) is often formed. Furthermore, when the ceramic green sheet 10 ′ including the via electrode V having the unfilled region E is fired, the volume decreases as the conductive material filled in the via electrode V is dried, thereby reducing the unfilled region ( E) will be wider than before firing.

이에 따라, 도 2b에 도시된 바와 같이, 비아전극(V)의 양 끝단에 수축방지패턴(20)을 형성하여 비아전극(V)의 미충진 영역(E)을 충진하여, 소성시 구속력을 부여함으로써 수축을 방지할 수 있다.Accordingly, as shown in FIG. 2B, the shrinkage prevention pattern 20 is formed at both ends of the via electrode V to fill the unfilled region E of the via electrode V, thereby imparting a restraining force upon firing. By doing so, shrinkage can be prevented.

상기 수축방지패턴(20)은 난소결성 물질 80wt% 내지 90wt% 및 도전성 물질 10wt% 내지 20wt%를 포함하도록 형성된다.The shrinkage prevention pattern 20 is formed to include 80 wt% to 90 wt% of an incombustible material and 10 wt% to 20 wt% of a conductive material.

여기서, 여기서, 난소결성 물질은 Al₂O₃, ZrO₂, BaTiO₃, CaCo₃, MnO₂, LiNBO₃, Ti₂O₃, YVO₄, ZnO, MO, NiCo, NiFe, NiCrFe, FeCrAl, MgO, SiC, MOSiO₂ 및 AlN 중 적어도 어느 하나를 포함하고, 도전성 물질은 Ag, AgSn, Ta, W, WC, DLC(diamond like carbon), 흑연 및 탄소나노튜브 중 적어도 어느 하나를 포함한다.Here, the non-sinterable material is Al ₂ O ₃ , ZrO ₂ , BaTiO ₃ , CaCo ₃ , MnO ₂ , LiNBO ₃ , Ti ₂ O ₃ , YVO ₄ , ZnO, MO, NiCo, NiFe, NiCrFe, FeCrAl, MgO, At least one of SiC, MOSiO ₂ and AlN, and the conductive material includes at least one of Ag, AgSn, Ta, W, WC, diamond like carbon (DLC), graphite and carbon nanotubes.

난소결성 물질은 800℃ 내지 900℃에서 소성이 일어나지 않으므로, 세라믹 그린시트(10')와 비아전극(V)의 다른 수축 온도에 따라 발생하는 미충진 영역(E)에 충진되어 구속력을 부여함으로써 수축을 방지한다.Since the sinterable material does not occur at 800 ° C. to 900 ° C., the sintered material is filled in the unfilled region E generated according to the different shrinking temperatures of the ceramic green sheet 10 ′ and the via electrode V, thereby confining the restraining force. To prevent.

또한, 구속층(30)과 비아전극(V)의 계면에서도 다른 수축 온도에 따라 구속층(30) 구속력을 충분하게 발휘하지 못하는 문제를 해결할 수 있다.In addition, even at the interface between the constraint layer 30 and the via electrode (V), it is possible to solve the problem that the constraint force of the constraint layer 30 is not sufficiently exerted according to different shrinkage temperatures.

난소결성 물질 및 도전성 물질을 포함하는 분말, 용매 및 분산제를 스퍼터링(sputtering)법, 증발(evaporation)법, 공기 증착(aero deposition)법, 콜드 스프레이(cold spray)법, MBE(Molecular Beam Epitaxy)법, ALD(Atom Layer Deposition)법 등과 같은 물리적 증기 증착(physical vapor deposition, PVD)법, 화학 기상 증착(chemical vapor deposition, CVD)법, 실크 스크린(silk screen)법, 스핀코팅(spin coating)법, 인쇄(printing)법, 초음파법, 메가 소닉 바이브레이션 시빙(mega sonic vibration sieving)법, 플라즈마 용융 분사법 및 레이저 잉크젯 분사법 중 적어도 하나의 방법으로 미충진 영역(E)을 충진한 후, 상기 용매를 건조함으로써 수축방지패턴(20)이 형성될 수 있다.Powders, solvents and dispersants containing an incombustible material and a conductive material are sputtered, evaporated, aero deposition, cold spray, MBE (Molecular Beam Epitaxy) , Physical vapor deposition (PVD) method such as ALD (Atom Layer Deposition) method, chemical vapor deposition (CVD) method, silk screen method, spin coating method, After filling the unfilled area (E) by at least one of printing, ultrasonic, mega sonic vibration sieving, plasma melt spraying and laser inkjet spraying, the solvent is filled. By drying, the shrinkage prevention pattern 20 may be formed.

또한, 상기 수축방지패턴(20)은 상기 분말 만으로 펠렛(pellet)을 제조하여 형성될 수도 있다.In addition, the shrinkage prevention pattern 20 may be formed by manufacturing a pellet (pellet) only with the powder.

상기 수축방지패턴(20)은 비아전극(V)의 미충진 영역(E)을 충진하여 단선으로 인한 불량 등의 전기적 특성을 향상시킬 수 있다. 또한, 상기 수축방지패턴(20)은 비아전극(V)의 미충진 영역(E)을 충진하여 세라믹 그린시트(10')의 표면을 평탄하게 함으로써, 이후 세라믹 소결체(10)의 표면에 형성될 본 발명에서의 연결 패드(60) 및 탐침부(70)와 같은 부품과의 접착성, 조립성 및 전기적 특성을 향상시킬 수 있다.The shrinkage prevention pattern 20 may fill the unfilled region E of the via electrode V to improve electrical characteristics such as a defect due to disconnection. In addition, the shrinkage prevention pattern 20 may be formed on the surface of the ceramic sintered body 10 by filling the unfilled region E of the via electrode V to planarize the surface of the ceramic green sheet 10 ′. In the present invention, it is possible to improve adhesiveness, assemblability, and electrical properties with components such as the connection pad 60 and the probe part 70.

다음으로, 도 2c에 도시된 바와 같이, 상기 세라믹 그린시트(10')의 상면 또는 하면 중 적어도 한 면을 덮도록 구속층(30)을 형성한다. 상기 구속층(30)은 세라믹 그린시트(10')의 소성시 수축을 억제하는 구속층으로 이용하기 위하여 채용된 것이다. 이를 위해, 상기 구속층(30)은 세라믹 그린시트(10')의 소성 온도보다 높은 소성 온도를 가지는 세라믹 재료로 형성하는 것이 바람직하다.Next, as shown in FIG. 2C, the restraint layer 30 is formed to cover at least one of the top and bottom surfaces of the ceramic green sheet 10 ′. The restraint layer 30 is employed to be used as a restraint layer that suppresses shrinkage during firing of the ceramic green sheet 10 '. To this end, the constraint layer 30 is preferably formed of a ceramic material having a firing temperature higher than the firing temperature of the ceramic green sheet 10 '.

이어서, 도 2d에 도시된 바와 같이, 상기 구속층(30)이 형성된 상기 세라믹 그린시트(10')를 소성하여 세라믹 소결체(10)를 형성한 후, 소성된 세라믹 소결체(10)로부터 구속층(30)을 제거한다. 본 실시예에서는 수축방지패턴(20) 및 구속층(30) 형성 후에 세라믹 그린시트(10')를 소성하였지만, 수축방지패턴(20) 형성 이전에 세라믹 그린시트(10')를 소성할 수도 있다.Subsequently, as illustrated in FIG. 2D, the ceramic green sheet 10 ′ on which the constraint layer 30 is formed is calcined to form a ceramic sintered body 10, and then, from the fired ceramic sintered body 10, the restraint layer ( 30) Remove. In the present embodiment, the ceramic green sheet 10 'is fired after the shrinkage prevention pattern 20 and the restraint layer 30 are formed, but the ceramic green sheet 10' may be fired before the shrinkage prevention pattern 20 is formed. .

여기서, 세라믹 그린시트(10')는 저온에서 동시 소성될 수도 있고, 고온에서 동시 소성될 수도 있다.Here, the ceramic green sheet 10 ′ may be co-fired at low temperature or co-fired at high temperature.

다음, 세라믹 소결체(10)의 표면을 연마함으로써 세라믹 소결체(10)의 표면을 평탄하게 할 수 있다. 이와 같이, 구속층(30) 제거시 수축방지패턴(20) 주변에 남아 있을 수 있는 이물질이 수축방지패턴(20)의 일부와 함께 제거될 수 있고, 연마되면서 세라믹 소결체(10) 표면에 표면 거칠기를 충분히 확보할 수 있어 이후 형성될 표면 패드(40)와의 접착력 또한 향상될 수 있을 것이다.Next, the surface of the ceramic sintered body 10 can be flattened by polishing the surface of the ceramic sintered body 10. As such, when the restriction layer 30 is removed, foreign matter that may remain around the shrinkage prevention pattern 20 may be removed together with a part of the shrinkage prevention pattern 20, and the surface roughness of the surface of the ceramic sintered body 10 may be polished. It can be sufficiently secured that the adhesion with the surface pad 40 to be formed later will also be improved.

다음으로, 도 2e에 도시된 바와 같이, 연마된 세라믹 소결체(10) 상에 표면 패드(40)를 형성한다. 상기 표면패드(40)는 이후 연결패드(50)가 형성될 세라믹 소결체(10) 상에 형성된다. 여기서, 상기 표면 패드(40)는 전해 도금법을 사용하는 경우 도금 씨드층으로 이용될 수 있다. 무전해 도금법을 사용할 경우에도 탐침부(도시하지 않음)를 수축방지패턴(20)에 접합하는 과정에서 사용되는 강산이나 강염기로부터 세라믹 소결체(10)를 보호하기 위하여 이용될 수 있다. 이 경우, 세라믹 소결체(10)와 표면 패드(40) 사이에 별도의 보호층을 형성할 수도 있다.Next, as shown in FIG. 2E, the surface pad 40 is formed on the polished ceramic sintered body 10. The surface pad 40 is formed on the ceramic sintered body 10 on which the connection pad 50 is to be formed. Here, the surface pad 40 may be used as a plating seed layer when using the electroplating method. Even when the electroless plating method is used, the probe unit (not shown) may be used to protect the ceramic sintered body 10 from the strong acid or the strong base used in the process of bonding the shrinkage prevention pattern 20. In this case, a separate protective layer may be formed between the ceramic sintered body 10 and the surface pad 40.

이후, 표면 패드(40) 상에 도금법을 사용하여 연결패드(50)를 형성함으로써 본 실시예에 따른 도 1의 세라믹 기판(100)을 완성한다.Thereafter, the connection pad 50 is formed on the surface pad 40 by using the plating method to complete the ceramic substrate 100 of FIG. 1.

도 3을 참조하여, 본 발명의 실시 형태에 따라 제조된 세라믹 기판과 종래의 세라믹 기판을 상부에서 본 사진을 살펴보면 이하와 같다.Referring to Figure 3, looking at the photo of the ceramic substrate prepared according to the embodiment of the present invention and the conventional ceramic substrate from above.

도 3a를 참조하면, 종래의 세라믹 기판을 상부에서 본 사진에서는 붉은 색 원으로 표시한 A 부분 및 B 부분과 같이 비아 상에 빈 공간이 형성된 것을 볼 수 있다.Referring to FIG. 3A, in the photograph of the conventional ceramic substrate viewed from above, it can be seen that empty spaces are formed on the vias, such as portions A and B, which are indicated by red circles.

이에 비하여, 도 3b를 참조하면, 본 발명의 실시 형태에 따라 제조된 세라믹 기판(100)의 상부에서 본 사진에서는 비아전극(V) 상에 빈 공간이 형성되지 않고 평탄한 표면이 형성된 것을 볼 수 있다.In contrast, referring to FIG. 3B, in the photograph seen from the top of the ceramic substrate 100 manufactured according to the embodiment of the present invention, it can be seen that a blank surface is not formed on the via electrode V, and a flat surface is formed. .

이하에서는, 본 발명의 실시예에 따라 제조된 세라믹 기판과 종래의 세라믹 기판의 비아 충진 밀도, 양품율 및 접점 저항을 비교한 그래프인 도 4 내지 도 7과 표 1 내지 표 4에 대하여 설명한다.Hereinafter, FIGS. 4 to 7 and Tables 1 to 4 which are graphs comparing the via filling density, yield and contact resistance of a ceramic substrate manufactured according to an embodiment of the present invention and a conventional ceramic substrate will be described.

도 4는 본 발명의 실시 형태에 따라 제조된 세라믹 기판(100)과 종래의 세라믹 기판의 비아 충진밀도(%)를 비교한 그래프이며, 이를 종래의 세라믹 기판 5매와 본 발명의 실시예에 따라 제조된 세라믹 기판(100) 5매를 각각 비교한 하기 표 1을 참조하여 설명한다.4 is a graph comparing the via filling density (%) of the ceramic substrate 100 manufactured according to the embodiment of the present invention and the conventional ceramic substrate, and this is according to five conventional ceramic substrates and an embodiment of the present invention. It will be described with reference to Table 1 below, which compares each of the five manufactured ceramic substrates 100.

상기 표 1은 종래의 세라믹 기판 5매와 본 발명의 실시예에 따라 세라믹 소결체(10) 내의 비아전극(V)의 양 끝단에 수축방지패턴(20)을 형성함으로써, 비아전극(V)의 미충진 영역(E)을 충진한 세라믹 기판(100) 5매의 비아전극(V) 부피 대비 질량을 측정하여 비아 충진밀도(%)를 계산한 결과를 기재하고 있다.Table 1 shows five conventional ceramic substrates and a shrinkage preventing pattern 20 formed at both ends of the via electrode V in the ceramic sintered body 10 according to the embodiment of the present invention. The result of calculating the via filling density (%) by measuring the mass to the volume of the via electrodes V of the five ceramic substrates 100 filled with the filling region E is described.

종래의 세라믹 기판 5매의 비아 충진밀도(%)의 평균(P_{1 AVG})이 69%인데 비하여, 본 발명의 실시예에 따른 세라믹 기판(100) 5매의 비아 충진 밀도(%)의 평균(I_{1 AVG})은 97%로 측정되었다. 비아 충진밀도(%)의 평균차(P_{1 AVG}-I_{1 AVG})가 28%로, 본 발명의 실시예에 따른 세라믹 기판(100)의 비아 충진밀도(%)가 종래의 세라믹 기판의 비아 충진밀도(%)에 비하여 28% 더 향상된 결과를 볼 수 있다.While the average (P _{1 AVG} ) of via fill density (%) of five conventional ceramic substrates is 69%, the average of via fill density (%) of five ceramic substrates 100 according to an embodiment of the present invention ( I _{1 AVG} ) was measured at 97%. The average difference (P _{1 AVG} -I _{1 AVG} ) of the via filling density (%) is 28%, and the via filling density (%) of the ceramic substrate 100 according to the embodiment of the present invention is the via filling of the conventional ceramic substrate. A 28% improvement over the density can be seen.

도 5는 본 발명의 실시 형태에 따라 제조된 세라믹 기판과 종래의 세라믹 기판의 비아 수축율(%)을 비교한 그래프이며, 이를 종래의 세라믹 기판 5매와 본 발명의 실시예에 따라 제조된 세라믹 기판(100) 5매를 각각 비교한 하기 표 2를 참조하여 설명한다.5 is a graph comparing a via shrinkage (%) of a ceramic substrate manufactured according to an embodiment of the present invention and a conventional ceramic substrate, which is 5 conventional ceramic substrates and a ceramic substrate manufactured according to an embodiment of the present invention. It demonstrates with reference to Table 2 which compared each of (100) five sheets.

상기 표 2는 종래의 세라믹 기판 5매와 본 발명의 실시예에 따라 세라믹 소결체(10) 내의 비아전극(V)의 양 끝단에 수축방지패턴(20)을 형성함으로써, 비아전극(V)의 미충진 영역(E)을 충진한 세라믹 기판(100) 5매의 소성 이후 비아전극(V) 수축율(%)을 계산한 결과를 기재하고 있다.Table 2 shows five conventional ceramic substrates and a shrinkage preventing pattern 20 formed at both ends of the via electrode V in the ceramic sintered body 10 according to the embodiment of the present invention, thereby reducing the amount of the via electrode V. The results of calculating the shrinkage (%) of the via electrode V after firing the five ceramic substrates 100 filled with the filling region E are described.

종래의 세라믹 기판 5매의 비아의 수축율(%)의 평균(P_{2 AVG})이 0.31%인데 비하여, 본 발명의 실시예에 따른 세라믹 기판(100) 5매의 비아전극(V)의 수축율(%)의 평균(I_{2 AVG})은 0.08%로 측정되었다. 비아전극(V) 수축율(%)의 평균차(P_{2 AVG}-I_{2 AVG})가 0.23%로, 본 발명의 실시예에 따른 세라믹 기판(100)의 비아전극(V)가 종래의 세라믹 기판의 비아에 비하여 0.23% 덜 수축되는 결과를 볼 수 있다.While the average P _{2 AVG} of shrinkage (%) of vias of five ceramic substrates is 0.31%, shrinkage (%) of via electrodes V of five ceramic substrates 100 according to an embodiment of the present invention is shown. The average (I _{2 AVG} ) of was measured at 0.08%. The average difference (P _{2 AVG} -I _{2 AVG} ) of the via electrode V shrinkage (%) is 0.23%, so that the via electrode V of the ceramic substrate 100 according to the embodiment of the present invention 0.23% less shrinkage compared to vias.

도 6은 본 발명의 실시 형태에 따라 제조된 세라믹 기판(100)과 종래의 세라믹 기판의 비아에 대한 접점저항(mΩ)을 비교한 그래프이며, 이를 종래의 세라믹 기판 5매와 본 발명의 실시예에 따라 제조된 세라믹 기판(100) 5매를 각각 비교한 하기 표 3을 참조하여 설명한다.6 is a graph comparing the contact resistance (mΩ) of the ceramic substrate 100 manufactured according to the embodiment of the present invention with the vias of the conventional ceramic substrate, which are five conventional ceramic substrates and examples of the present invention. It will be described with reference to Table 3 below, which compares each of the five ceramic substrates 100 manufactured according to the present invention.

상기 표 3은 종래의 세라믹 기판 5매와 본 발명의 실시예에 따라 세라믹 소결체(10) 내의 비아전극(V)의 양 끝단에 수축방지패턴(20)을 형성함으로써, 비아전극(V)의 미충진 영역(E)을 충진한 세라믹 기판(100) 5매의 비아전극(V)에 대한 접점저항(mΩ)을 측정한 결과를 기재하고 있다.Table 3 shows five conventional ceramic substrates and a shrinkage preventing pattern 20 formed at both ends of the via electrode V in the ceramic sintered body 10 according to the embodiment of the present invention. The result of measuring the contact resistance (mΩ) of the via electrode V of five ceramic substrates 100 filled with the filling region E is described.

종래의 세라믹 기판 5매의 접점저항(mΩ)의 평균(P_{3 AVG})이 3.86mΩ인데 비하여, 본 발명의 실시예에 따른 세라믹 기판(100) 5매의 접점저항(mΩ)의 평균(I_{3 AVG})은 2.17mΩ으로 측정되었다. 접점저항(Ω)의 평균차(P_{3 AVG}-I_{3 AVG})가 1.69mΩ으로, 본 발명의 실시예에 따른 세라믹 기판(100)의 접점저항(mΩ)이 종래의 세라믹 기판의 접점저항(mΩ)에 비하여 1.69mΩ 낮아져 전류 도통 특성이 향상된 결과를 볼 수 있다.While the average (P _{3 AVG} ) of the contact resistance (mΩ) of the five ceramic substrates is 3.86 mΩ, the average (I ₃ ) of the contact resistance (mΩ) of the five ceramic substrates 100 according to the embodiment of the present invention is _AVG ) was measured as 2.17 mΩ. The average difference (P _{3 AVG} -I _{3 AVG} ) of the contact resistance (Ω) is 1.69 mΩ, and the contact resistance (mΩ) of the ceramic substrate 100 according to the embodiment of the present invention is the contact resistance (mΩ) of the conventional ceramic substrate. Compared to), it is 1.69mΩ lower, and the current conduction characteristic is improved.

도 7은 본 발명의 실시 형태에 따라 제조된 세라믹 기판과 종래의 세라믹 기판의 휨정도(㎛)를 비교한 그래프이며, 이를 종래의 세라믹 기판 5매와 본 발명의 실시예에 따라 제조된 세라믹 기판(100) 5매를 각각 비교한 하기 표 4를 참조하여 설명한다.7 is a graph comparing the degree of warpage (μm) of the ceramic substrate prepared according to the embodiment of the present invention and the conventional ceramic substrate, this is a five conventional ceramic substrate and a ceramic substrate prepared according to an embodiment of the present invention It describes with reference to Table 4 which compared each (100) five sheet.

상기 표 4는 종래의 세라믹 기판 5매와 본 발명의 실시예에 따라 세라믹 소결체(10) 내의 비아전극(V)의 양 끝단에 수축방지패턴(20)을 형성함으로써, 비아전극(V)의 미충진 영역(E)을 충진한 세라믹 기판(100) 5매의 휨정도(㎛)를 측정한 결과를 기재하고 있다.Table 4 shows five conventional ceramic substrates and a shrinkage preventing pattern 20 formed at both ends of the via electrode V in the ceramic sintered body 10 according to the embodiment of the present invention. The result of measuring the bending degree (micrometer) of five ceramic substrates 100 which filled the filling area E is described.

종래의 세라믹 기판 5매의 휨정도(㎛)의 평균(P_{4 AVG})이 66㎛인데 비하여, 본 발명의 실시예에 따른 세라믹 기판(100) 5매의 휨정도(㎛)의 평균(I_{4 AVG})은 11㎛로 측정되었다. 휨정도(㎛)의 평균차(P_{4 AVG}-I_{4 AVG})가 55㎛로, 본 발명의 실시예에 따른 세라믹 기판(100)의 휨정도(㎛)가 종래의 세라믹 기판의 휨정도(㎛)에 비하여 55㎛ 낮아져 비아전극(V)의 수축이 효과적으로 제어됨에 따라 기판의 휨정도(㎛)가 개선된 결과를 볼 수 있다.The average (P _{4 AVG} ) of the warpage degree (μm) of the five conventional ceramic substrates is 66 μm, whereas the average (I ₄ ) of the warpage degree (μm) of the five ceramic substrates 100 according to the embodiment of the present invention. _AVG ) was measured at 11 μm. The average difference (P _{4 AVG} -I _{4 AVG} ) of the degree of warpage (μm) is 55 μm, and the degree of warpage (μm) of the ceramic substrate 100 according to the embodiment of the present invention is the degree of warpage of the conventional ceramic substrate (μm). As a result, the shrinkage of the via electrode V is effectively controlled by 55 μm, and thus the degree of warpage (μm) of the substrate is improved.

또한, 본 발명의 일실시예에 따라 제조된 세라믹 기판(100)은 프로브 카드용 기판, 특히 테스트 장치로 이용되는 프로브 카드용 기판으로 사용될 수 있으나, 본 발명에 따른 세라믹 기판(100)의 용도가 이에 한정되는 것은 아니다.In addition, the ceramic substrate 100 manufactured according to an embodiment of the present invention may be used as a substrate for a probe card, in particular, a substrate for a probe card used as a test apparatus, but the use of the ceramic substrate 100 according to the present invention It is not limited to this.

본 발명의 실시예에 따르면, 본 발명에 따르면, 세라믹 소결체 내에 형성된 비아의 미충진 영역을 충진할 수 있는 비아 구속층을 채용함으로써 전기적 특성 및 표면 평탄도가 향상되며, 나아가, 세라믹층과 탐침 및 연결 패드 간의 접착력과 전기적 특성이 향상된 세라믹 기판의 제조방법을 제공할 수 있다.According to an embodiment of the present invention, according to the present invention, the electrical properties and surface flatness are improved by employing a via confinement layer capable of filling the unfilled regions of the vias formed in the ceramic sintered body, and furthermore, the ceramic layer and the probe and It is possible to provide a method of manufacturing a ceramic substrate having improved adhesion and electrical properties between the connection pads.

본 발명은 상술한 실시 형태 및 첨부된 도면에 의해 한정되는 것이 아니며, 첨부된 청구범위에 의해 한정하고자 한다. 따라서, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 당 기술분야의 통상의 지식을 가진 자에 의해 다양한 형태의 치환, 변형 및 변경이 가능할 것이며, 이 또한 본 발명의 범위에 속한다고 할 것이다.The present invention is not limited by the above-described embodiments and the accompanying drawings, but is intended to be limited only by the appended claims. It will be apparent to those skilled in the art that various changes in form and details may be made therein without departing from the spirit and scope of the invention as defined by the appended claims. something to do.

도 1은 본 발명의 일 실시 형태에 따른 세라믹 기판을 설명하기 위해 개략적으로 도시한 단면도이다.1 is a cross-sectional view schematically illustrating a ceramic substrate according to an embodiment of the present invention.

도 2a 내지 도 2e는 본 발명의 일 실시 형태에 따른 세라믹 기판 제조 방법을 설명하기 개략적으로 도시한 공정별 단면도이다.2A to 2E are cross-sectional views schematically illustrating a method of manufacturing a ceramic substrate according to one embodiment of the present invention.

도 3은 본 발명의 실시 형태에 따라 제조된 세라믹 기판과 종래의 세라믹 기판을 상부에서 본 광학 사진이다.3 is an optical photograph of a ceramic substrate manufactured according to an embodiment of the present invention and a conventional ceramic substrate viewed from above.

도 4는 본 발명의 실시 형태에 따라 제조된 세라믹 기판과 종래의 세라믹 기판의 비아 충진 밀도(%)를 비교한 그래프이다.4 is a graph comparing the via filling density (%) of a ceramic substrate manufactured according to an embodiment of the present invention and a conventional ceramic substrate.

도 5는 본 발명의 실시 형태에 따라 제조된 세라믹 기판과 종래의 세라믹 기판의 비아 수축율(%)을 비교한 그래프이다.FIG. 5 is a graph comparing via shrinkage (%) between a ceramic substrate manufactured according to an embodiment of the present invention and a conventional ceramic substrate. FIG.

도 6은 본 발명의 실시 형태에 따라 제조된 세라믹 기판과 종래의 세라믹 기판의 비아에 대한 접점저항(Ω)을 비교한 그래프이다.FIG. 6 is a graph comparing contact resistance (Ω) of a ceramic substrate manufactured according to an embodiment of the present invention with a via of a conventional ceramic substrate.

도 7은 본 발명의 실시 형태에 따라 제조된 세라믹 기판과 종래의 세라믹 기판의 휨정도(㎛)를 비교한 그래프이다.7 is a graph comparing the degree of warpage (µm) of a ceramic substrate manufactured according to an embodiment of the present invention with a conventional ceramic substrate.

<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>

10: 세라믹 소결체 10': 세라믹 그린시트10: ceramic sintered 10 ': ceramic green sheet

11: 관통홀 12: 전기 신호패턴11: through hole 12: electrical signal pattern

20: 수축방지패턴 30: 구속층20: shrinkage prevention pattern 30: restraint layer

40: 표면 패드 50: 연결 패드40: surface pad 50: connection pad

V: 비아전극 E: 미충진 영역V: via electrode E: unfilled region

Claims (18)

관통홀 내부에 형성된 비아전극을 포함하는 복수의 세라믹 소결체; 및A plurality of ceramic sintered body including a via electrode formed in the through hole; And 상기 비아전극 상에 형성되어 관통홀 내부의 미충진 영역을 충진하며, 상기 세라믹 소결체의 소결온도에서 소결되지 않는 난소결성 물질 및 도전성 물질을 포함하는 수축방지패턴을 포함하고,It is formed on the via electrode to fill the unfilled region inside the through hole, and includes a shrinkage prevention pattern comprising a non-sinterable material and a conductive material that is not sintered at the sintering temperature of the ceramic sintered body, 상기 수축방지패턴은 펠렛(pellet) 형태인 세라믹 기판.The shrinkage prevention pattern is a ceramic substrate in the form of a pellet. 제1항에 있어서,The method of claim 1, 상기 수축방지패턴은 상기 난소결성 물질 80wt% 내지 90wt% 및 상기 도전성 물질 10wt% 내지 20wt%를 포함하는 것을 특징으로 세라믹 기판.The shrinkage prevention pattern is a ceramic substrate, characterized in that it comprises 80wt% to 90wt% of the non-sinterable material and 10wt% to 20wt% of the conductive material. 제1항에 있어서,The method of claim 1, 상기 난소결성 물질은 Al₂O₃, ZrO₂, BaTiO₃, CaCo₃, MnO₂, LiNBO₃, Ti₂O₃, YVO₄, ZnO, MO, NiCo, NiFe, NiCrFe, FeCrAl, MgO, SiC, MOSiO₂ 및 AlN 중 적어도 어느 하나를 포함하는 것을 특징으로 하는 세라믹 기판.The hardly sinterable materials include Al ₂ O ₃ , ZrO ₂ , BaTiO ₃ , CaCo ₃ , MnO ₂ , LiNBO ₃ , Ti ₂ O ₃ , YVO ₄ , ZnO, MO, NiCo, NiFe, NiCrFe, FeCrAl, MgO, SiC, MOSiO A ceramic substrate comprising at least one of ₂ and AlN. 제1항에 있어서,The method of claim 1, 상기 도전성 물질은 Ag, AgSn, Ta, W, WC, DLC(diamond like carbon), 흑연 및 탄소나노튜브 중 적어도 어느 하나를 포함하는 것을 특징으로 하는 세라믹 기판.The conductive material includes at least one of Ag, AgSn, Ta, W, WC, diamond like carbon (DLC), graphite, and carbon nanotubes. 삭제delete 제1항에 있어서,The method of claim 1, 상기 세라믹 소결체의 상부면 및 하부면 중 적어도 하나에 형성된 표면패드 및 상기 표면패드 상에 형성된 연결패드를 더 포함하는 세라믹 기판.And a surface pad formed on at least one of an upper surface and a lower surface of the ceramic sintered body and a connection pad formed on the surface pad. 제6항에 있어서,The method of claim 6, 상기 수축방지패턴과 상기 표면패드의 접합면의 높이는 상기 관통홀의 단부보다 낮거나 같은 것을 특징으로 하는 세라믹 기판.The height of the bonding surface of the shrinkage prevention pattern and the surface pad is less than or equal to the end of the through-hole ceramic substrate. 적어도 하나의 관통홀에 도전성 물질이 충진된 비아를 포함하는 복수의 세라믹 그린시트를 적층하여 세라믹 적층체를 마련하는 단계;Stacking a plurality of ceramic green sheets including vias filled with a conductive material in at least one through hole to provide a ceramic laminate; 상기 비아 상에 상기 관통홀 내부의 미충진 영역을 충진하며, 상기 세라믹 적층체의 소결온도에서 소결되지 않는 난소결성 물질및 도전성 물질을 포함하는 수축방지패턴을 형성하는 단계;Filling an unfilled region in the through hole on the via and forming a shrinkage prevention pattern including an unsinterable material and a conductive material that are not sintered at the sintering temperature of the ceramic laminate; 상기 세라믹 적층체 상에 구속층을 형성하는 단계;Forming a constraint layer on the ceramic laminate; 상기 세라믹 적층체를 소성하여 세라믹 소결체를 형성하는 단계; 및Firing the ceramic laminate to form a ceramic sintered body; And 상기 구속층을 제거하는 단계Removing the constraint layer 를 포함하는 세라믹 기판의 제조 방법.Method for producing a ceramic substrate comprising a. 제8항에 있어서,The method of claim 8, 상기 수축방지패턴은 상기 난소결성 물질 80wt% 내지 90wt% 및 상기 도전성 물질 10wt% 내지 20wt%를 포함하도록 형성되는 것을 특징으로 하는 세라믹 기판의 제조 방법.The shrinkage prevention pattern is a method of manufacturing a ceramic substrate, characterized in that formed to include 80wt% to 90wt% of the non-sinterable material and 10wt% to 20wt% of the conductive material. 제8항에 있어서,The method of claim 8, 상기 난소결성 물질은 Al₂O₃, ZrO₂, BaTiO₃, CaCo₃, MnO₂, LiNBO₃, Ti₂O₃, YVO₄, ZnO, MO, NiCo, NiFe, NiCrFe, FeCrAl, MgO, SiC, MOSiO₂ 및 AlN 중 적어도 어느 하나를 포함하도록 형성되는 것을 특징으로 하는 세라믹 기판의 제조 방법.The hardly sinterable materials include Al ₂ O ₃ , ZrO ₂ , BaTiO ₃ , CaCo ₃ , MnO ₂ , LiNBO ₃ , Ti ₂ O ₃ , YVO ₄ , ZnO, MO, NiCo, NiFe, NiCrFe, FeCrAl, MgO, SiC, MOSiO ₂ and AlN, wherein the method for producing a ceramic substrate, characterized in that formed. 제8항에 있어서,The method of claim 8, 상기 도전성 물질은 Ag, AgSn, Ta, W, WC, DLC(diamond like carbon), 흑연 및 탄소나노튜브 중 적어도 어느 하나를 포함하도록 형성되는 것을 특징으로 하는 세라믹 기판의 제조 방법.The conductive material is a method of manufacturing a ceramic substrate, characterized in that formed to include at least one of Ag, AgSn, Ta, W, WC, diamond like carbon (DLC), graphite and carbon nanotubes. 제8항에 있어서,The method of claim 8, 상기 수축방지패턴은 상기 난소결성 물질 및 상기 도전성 물질의 혼합물을 펠렛(pellet)으로 제조하여 형성되는 것을 특징으로 하는 세라믹 기판의 제조 방법.The shrinkage prevention pattern is a method of manufacturing a ceramic substrate, characterized in that formed by pelletizing the mixture of the non-sinterable material and the conductive material (pellet). 제8항에 있어서,The method of claim 8, 상기 구속층을 제거하는 단계 이후에, 상기 세라믹층의 표면을 연마하는 단계를 더 포함하는 것을 특징으로 하는 세라믹 기판의 제조 방법.After removing the constraint layer, further comprising grinding the surface of the ceramic layer. 제8항에 있어서,The method of claim 8, 상기 구속층을 제거하는 단계 이후에, 상기 세라믹 소결체의 상부면 및 하부면 중 적어도 하나에 표면패드를 형성하는 단계 및 상기 표면패드 상에 연결패드를 형성하는 단계를 더 포함하는 것을 특징으로 하는 세라믹 기판의 제조 방법.After removing the restraint layer, the method may further include forming a surface pad on at least one of an upper surface and a lower surface of the ceramic sintered body and forming a connection pad on the surface pad. Method of manufacturing a substrate. 제14항에 있어서,The method of claim 14, 상기 수축방지패턴은 상기 표면 패드와의 접합면의 높이가 상기 관통홀의 단부보다 낮거나 같도록 충진되는 것을 특징으로 하는 세라믹 기판의 제조 방법.The shrinkage prevention pattern is a method of manufacturing a ceramic substrate, characterized in that the filling height of the bonding surface and the surface pad is lower than or equal to the end of the through hole. 제14항에 있어서,The method of claim 14, 상기 연결 패드는 무전해 도금법으로 형성되는 것을 특징으로 하는 세라믹 기판의 제조 방법.The connecting pad is a method of manufacturing a ceramic substrate, characterized in that formed by electroless plating. 제14항에 있어서,The method of claim 14, 상기 연결 패드는 전해 도금법으로 형성되는 것을 특징으로 하는 세라믹 기판의 제조 방법.The connection pad is a method of manufacturing a ceramic substrate, characterized in that formed by electroplating. 적어도 하나의 관통홀에 도전성 물질이 충진된 비아를 포함하는 복수의 세라믹 그린시트를 적층하여 세라믹 적층체를 마련하는 단계;Stacking a plurality of ceramic green sheets including vias filled with a conductive material in at least one through hole to provide a ceramic laminate; 상기 세라믹 적층체를 소성하여 세라믹 소결체를 형성하는 단계;Firing the ceramic laminate to form a ceramic sintered body; 상기 비아 상에 상기 관통홀 내부의 미충진 영역을 충진하며, 상기 세라믹 소결체의 소결온도에서 소결되지 않는 난소결성 물질및 도전성 물질을 포함하는 수축방지패턴을 형성하는 단계;Filling an unfilled region in the through hole on the via, and forming a shrinkage prevention pattern including a non-sinterable material and a conductive material that are not sintered at the sintering temperature of the ceramic sintered body; 상기 세라믹 적층체 상에 구속층을 형성하는 단계; 및Forming a constraint layer on the ceramic laminate; And 상기 구속층을 제거하는 단계Removing the constraint layer 를 포함하는 세라믹 기판의 제조 방법.Method for producing a ceramic substrate comprising a.

Images