KR101099577B1 - Semiconductor package having electromagnetic waves shielding and heat emission means - Google Patents

Semiconductor package having electromagnetic waves shielding and heat emission means Download PDF

Info

Publication number
KR101099577B1
KR101099577B1 KR1020090088352A KR20090088352A KR101099577B1 KR 101099577 B1 KR101099577 B1 KR 101099577B1 KR 1020090088352 A KR1020090088352 A KR 1020090088352A KR 20090088352 A KR20090088352 A KR 20090088352A KR 101099577 B1 KR101099577 B1 KR 101099577B1
Authority
KR
South Korea
Prior art keywords
electromagnetic shielding
molding resin
substrate
heat dissipation
heat
Prior art date
Application number
KR1020090088352A
Other languages
Korean (ko)
Other versions
KR20110030766A (en
Inventor
이규원
정윤하
고유석
김병진
신민철
박찬역
소광섭
현종해
Original Assignee
앰코 테크놀로지 코리아 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 앰코 테크놀로지 코리아 주식회사 filed Critical 앰코 테크놀로지 코리아 주식회사
Priority to KR1020090088352A priority Critical patent/KR101099577B1/en
Publication of KR20110030766A publication Critical patent/KR20110030766A/en
Application granted granted Critical
Publication of KR101099577B1 publication Critical patent/KR101099577B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00—Screening of apparatus or components against electric or magnetic fields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/171—Disposition
    • H01L2224/1718—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/17181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)

Abstract

본 발명은 전자파 차폐 및 열방출 수단을 갖는 반도체 패키지에 관한 것으로서, 더욱 상세하게는 관통 실리콘 비아(TSV)를 통해 여러개의 칩이 적층된 패키지에서 몰딩수지 관통 비아(TMV)를 이용하여 히트스프레더를 설치하고, 이종간 칩간에 전자파 차단구조물을 설치하여, 전자파 차폐 및 열방출 효과를 극대화시킬 수 있도록 한 전자파 차폐 및 열방출 수단을 갖는 반도체 패키지에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor package having electromagnetic shielding and heat dissipation means. More specifically, the present invention relates to a heat spreader using a molding resin through via (TMV) in a package in which several chips are stacked through through silicon vias (TSVs). The present invention relates to a semiconductor package having electromagnetic shielding and heat dissipation means, which are provided to install an electromagnetic wave shielding structure between chips between different types, thereby maximizing electromagnetic shielding and heat dissipation effects.

상기한 목적을 달성하기 위한 본 발명의 일 구현예는 기판과; 상기 기판상에 전기적으로 접속되며 부착되는 로직 칩과; 다수의 관통 실리콘 비아를 통해 전기적으로 연결되며 로직 칩상에 수직방향으로 적층되되, 로직 칩보다 작은 크기를 갖는 다수개의 메모리 칩과; 상기 로직 칩 및 메모리 칩들을 봉지하도록 기판상에 몰딩된 몰딩수지와; 상기 몰딩수지의 상면에서 로직 칩의 테두리 상면 부위까지 관통 형성된 몰딩수지 관통 비아와; 상기 몰딩수지 관통 비아에 충진되는 전도성물질과; 전자파 차폐물질로 코팅된 것으로서, 상기 전도성물질과 접촉되면서 몰딩수지의 상면에 부착되는 전자파 차폐 및 열방출 수단; 을 포함하여 구성된 것을 특징으로 하는 전자파 차폐 및 열방출 수단을 갖는 반도체 패키지를 제공한다.One embodiment of the present invention for achieving the above object is a substrate; A logic chip electrically connected and attached to the substrate; A plurality of memory chips electrically connected through a plurality of through silicon vias and stacked vertically on a logic chip, the memory chips having a smaller size than the logic chip; A molding resin molded on a substrate to encapsulate the logic chip and the memory chips; Molding resin through-vias penetrating from an upper surface of the molding resin to an edge upper surface portion of a logic chip; A conductive material filled in the molding resin through via; An electromagnetic shielding and heat-emitting means coated with an electromagnetic shielding material and attached to an upper surface of a molding resin while being in contact with the conductive material; It provides a semiconductor package having an electromagnetic shielding and heat-emitting means characterized in that it comprises a.

반도체 패키지, 기판, 관통 실리콘 비아, 전자파, 차폐, 열방출 Semiconductor Package, Substrate, Through Silicon Via, Electromagnetic Wave, Shielding, Heat Dissipation

Description

전자파 차폐 및 열방출 수단을 갖는 반도체 패키지{Semiconductor package having electromagnetic waves shielding and heat emission means}Semiconductor package having electromagnetic waves shielding and heat emission means

본 발명은 전자파 차폐 및 열방출 수단을 갖는 반도체 패키지에 관한 것으로서, 더욱 상세하게는 관통 실리콘 비아(TSV)를 통해 여러개의 칩이 적층된 패키지에서 몰딩수지 관통 비아(TMV)를 이용하여 히트스프레더를 설치하고, 이종간 칩간에 전자파 차단구조물을 설치하여, 전자파 차폐 및 열방출 효과를 극대화시킬 수 있도록 한 전자파 차폐 및 열방출 수단을 갖는 반도체 패키지에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor package having electromagnetic shielding and heat dissipation means. More specifically, the present invention relates to a heat spreader using a molding resin through via (TMV) in a package in which several chips are stacked through through silicon vias (TSVs). The present invention relates to a semiconductor package having electromagnetic shielding and heat dissipation means, which are provided to install an electromagnetic wave shielding structure between chips between different types, thereby maximizing electromagnetic shielding and heat dissipation effects.

잘 알려진 바와 같이, 각종 전자기기에는 다양한 구조로 제조된 다수개의 반도체 패키지 뿐만아니라, 각종 신호 교환용 전자소자들이 한꺼번에 설치되는 바, 이러한 반도체 패키지와 전자소자들은 전기적인 작동중에 전자파를 발산시키는 것으로 알려져 있다.As is well known, as well as a plurality of semiconductor packages made of various structures in various electronic devices, various signal exchange electronic devices are installed at a time, and these semiconductor packages and electronic devices are known to emit electromagnetic waves during electrical operation. have.

통상, 전자파는 전계(電界)와 자계(磁界)의 합성파로 정의되는데, 도체를 통하여 전류가 흐르게 되면, 이 전류에 의하여 형성되는 전계와 자계를 합쳐서 전자 파라고 부른다.Normally, electromagnetic waves are defined as synthesized waves of an electric field and a magnetic field. When a current flows through a conductor, the electric field formed by this current and the magnetic field are called an electromagnetic para.

이러한 전자파들은 인체에 유해한 것으로 밝혀지고 있고, 특히 각종 전자기기의 마더보드에 좁은 간격으로 실장된 반도체 패키지와 기기들로부터 전자파가 발산되면, 그 주변에 실장된 반도체 패키지에까지 직간접으로 영향이 미치게 되어, 칩 회로에 손상을 입히는 것으로 밝혀지고 있다.These electromagnetic waves have been found to be harmful to the human body, and especially when electromagnetic waves are emitted from semiconductor packages and devices mounted on the motherboard of various electronic devices at narrow intervals, they directly or indirectly affect the semiconductor packages mounted around them. It has been found to damage chip circuits.

즉, 마더보드와 같은 기판상의 각 반도체 패키지 및 회로기기들은 전자파를 발생하게 되고, 이러한 전자파의 간섭으로 인하여 전자장치 자체에 회로기능 약화 및 동작 불량 등의 기능 장애 및 고장을 유발하게 된다.That is, each semiconductor package and circuit devices on a substrate such as a motherboard generate electromagnetic waves, and due to the interference of the electromagnetic waves, functional failures and failures such as a weak circuit function and an operation failure occur in the electronic device itself.

최근에는 반도체 제품의 고속화, 고성능화 추세에 따라, 더욱이 시스템-인-패키지(system-in-package; SIP), 멀티 스택 패키지(multi stack package)와 같이 시스템 자체가 패키지 안에 집적되는 구조가 제안되면서 패키지 레벨에서도 전자파 장해 문제가 발생하고 있다.Recently, in accordance with the trend of high speed and high performance of semiconductor products, the system itself is integrated into a package, such as a system-in-package (SIP) and a multi stack package. At the level, there is a problem of electromagnetic interference.

이러한 전자파 장애를 해결하기 위하여, 디커플링 커패시터(decoupling capacitor)를 사용하거나, 차동 회선(differential line) 구조를 채택하거나, 전원/접지 배선의 배치를 최적화하는 등 여러가지 방안 등이 모색되고 있으나, 이러한 방안을 다양해지면서도 복잡해지고 있는 패키지 구조에 적용하는데 한계가 있다.In order to solve the electromagnetic interference, various methods such as using a decoupling capacitor, a differential line structure, or optimizing the layout of power / ground wires have been sought. There is a limit to applying it to the package structure which is diversified and complicated.

본 발명은 상기와 같은 점을 감안하여 안출한 것으로서, 관통 실리콘 비 아(TSV)를 통해 복수개의 칩이 적층된 패키지에 있어서, 전자파 차폐물질이 코팅된 히트스프레더를 몰딩수지에 관통 형성시킨 몰딩수지 관통 비아(TMV)를 통해 기판 또는 칩과 접하도록 탑재하여, 전자파 차폐 효과 뿐만아니라 열방출 효과도 크게 얻어낼 수 있도록 한 전자파 차폐 및 열방출 수단을 갖는 반도체 패키지를 제공하는데 그 목적이 있다.The present invention has been made in view of the above, and in a package in which a plurality of chips are stacked through a through silicon via (TSV), a molding resin in which a heat spreader coated with an electromagnetic shielding material is formed through a molding resin. An object of the present invention is to provide a semiconductor package having electromagnetic shielding and heat dissipation means mounted through a through via (TMV) in contact with a substrate or a chip, so that not only an electromagnetic shielding effect but also a heat dissipation effect can be obtained.

또한, 본 발명의 다른 목적은 관통 실리콘 비아(TSV)를 통해 여러개의 칩이 적층된 패키지에서 수평선상에 위치되는 이종 칩간을 전자파 차폐시킬 수 있는 전자파 차폐 및 열방출 수단을 갖는 반도체 패키지를 제공하는데 있다.Another object of the present invention is to provide a semiconductor package having electromagnetic shielding and heat dissipation means capable of electromagnetic shielding between heterogeneous chips positioned on a horizontal line in a package in which a plurality of chips are stacked through a through silicon via (TSV). have.

상기한 목적을 달성하기 위한 본 발명의 일 구현예는 기판과; 상기 기판상에 전기적으로 접속되며 부착되는 로직 칩과; 다수의 관통 실리콘 비아를 통해 전기적으로 연결되며 로직 칩상에 수직방향으로 적층되되, 로직 칩보다 작은 크기를 갖는 다수개의 메모리 칩과; 상기 로직 칩 및 메모리 칩들을 봉지하도록 기판상에 몰딩된 몰딩수지와; 상기 몰딩수지의 상면에서 로직 칩의 테두리 상면 부위까지 관통 형성된 몰딩수지 관통 비아와; 상기 몰딩수지 관통 비아에 충진되는 전도성물질과; 전자파 차폐물질로 코팅된 것으로서, 상기 전도성물질과 접촉되면서 몰딩수지의 상면에 부착되는 전자파 차폐 및 열방출 수단; 을 포함하여 구성된 것을 특징으로 하는 전자파 차폐 및 열방출 수단을 갖는 반도체 패키지를 제공한다.One embodiment of the present invention for achieving the above object is a substrate; A logic chip electrically connected and attached to the substrate; A plurality of memory chips electrically connected through a plurality of through silicon vias and stacked vertically on a logic chip, the memory chips having a smaller size than the logic chip; A molding resin molded on a substrate to encapsulate the logic chip and the memory chips; Molding resin through-vias penetrating from an upper surface of the molding resin to an edge upper surface portion of a logic chip; A conductive material filled in the molding resin through via; An electromagnetic shielding and heat-emitting means coated with an electromagnetic shielding material and attached to an upper surface of a molding resin while being in contact with the conductive material; It provides a semiconductor package having an electromagnetic shielding and heat-emitting means characterized in that it comprises a.

상기한 목적을 달성하기 위한 본 발명의 다른 구현예는 기판과; 상기 기판상 에 전기적으로 접속되며 적층되되, 다수의 관통 실리콘 비아를 통해 전기적으로 연결되며 수직방향으로 적층된 다수개의 메모리 칩과; 상기 메모리 칩들을 봉지하도록 기판상에 몰딩된 몰딩수지와; 상기 몰딩수지의 상면에서 기판의 접지용패턴까지 관통 형성된 몰딩수지 관통 비아와; 상기 몰딩수지 관통 비아에 충진되는 전도성물질과; 전자파 차폐물질로 코팅된 것으로서, 상기 전도성물질과 접촉되면서 몰딩수지의 상면에 부착되는 전자파 차폐 및 열방출 수단; 을 포함하여 구성된 것을 특징으로 하는 전자파 차폐 및 열방출 수단을 갖는 반도체 패키지를 제공한다.Another embodiment of the present invention for achieving the above object is a substrate; A plurality of memory chips electrically stacked on the substrate and stacked vertically, electrically connected through a plurality of through silicon vias, and stacked vertically; A molding resin molded on a substrate to encapsulate the memory chips; Molding resin through vias penetrating from an upper surface of the molding resin to a grounding pattern of a substrate; A conductive material filled in the molding resin through via; An electromagnetic shielding and heat-emitting means coated with an electromagnetic shielding material and attached to an upper surface of a molding resin while being in contact with the conductive material; It provides a semiconductor package having an electromagnetic shielding and heat-emitting means characterized in that it comprises a.

바람직하게는, 상기 메모리 칩들중 가장 위쪽 칩의 상면을 노출시켜, 상기 전자파 차폐 및 열방출 수단의 저면과 접촉되도록 한 것을 특징으로 한다.Preferably, the upper surface of the uppermost chip of the memory chips is exposed to be in contact with the bottom surface of the electromagnetic shielding and heat dissipation means.

특히, 상기 전자파 차폐 및 열방출 수단은 구리 재질의 히트스프레더이고, 이 히트 스프레더의 표면에는 전자파 차폐물질로서 금이 도금된 것을 특징으로 한다.In particular, the electromagnetic shielding and heat-emitting means is a copper heat spreader, characterized in that the surface of the heat spreader is plated with gold as an electromagnetic shielding material.

또한, 상기 몰딩수지로 봉지되며 적층된 상태의 로직 칩 및 메모리 칩의 외측면 및 상면에는 전자파 차폐물질로 코팅된 것을 특징으로 한다.In addition, the outer surface and the upper surface of the logic chip and the memory chip encapsulated with the molding resin is laminated, characterized in that the coating with an electromagnetic shielding material.

상기한 목적을 달성하기 위한 본 발명의 다른 구현예는 기판과; 상기 기판상에 전기적으로 접속되며 적층되되, 다수의 관통 실리콘 비아를 통해 전기적으로 연결되며 수직 및 수평방향으로 적층되는 이종 칩과; 상기 이종 칩간에 전자파 차폐를 하고, 동시에 열방출을 위해 탑재되는 전자파 차폐 및 열방출 수단; 을 포함하여 구성된 것을 특징으로 하는 전자파 차폐 및 열방출 수단을 갖는 반도체 패키지를 제공한다.Another embodiment of the present invention for achieving the above object is a substrate; Heterogeneous chips electrically connected and stacked on the substrate, the chips being electrically connected through a plurality of through silicon vias and stacked in vertical and horizontal directions; Electromagnetic shielding and heat-emitting means for shielding electromagnetic waves between the different chips and mounted at the same time for heat emission; It provides a semiconductor package having an electromagnetic shielding and heat-emitting means characterized in that it comprises a.

바람직하게는, 상기 전자파 차폐 및 열방출 수단은 전도성의 전자파 차폐물질이 코팅된 필름인 것을 특징으로 한다.Preferably, the electromagnetic shielding and heat-emitting means is characterized in that the film is coated with a conductive electromagnetic shielding material.

특히, 상기 전도성의 전자파 차폐물질이 코팅된 필름에는 수평방향으로 적층되는 이종칩을 서로 분리시킬 수 있도록 이종칩의 갯수, 크기, 높이와 일치하는 다수개의 독립된 차폐홀이 형성된 것을 특징으로 한다.In particular, the conductive electromagnetic shielding material coated film is characterized in that a plurality of independent shielding holes corresponding to the number, size, and height of heterogeneous chips are formed so as to separate heterogeneous chips stacked in a horizontal direction.

상기한 과제 해결 수단을 통하여, 본 발명은 다음과 같은 효과를 제공한다.Through the above problem solving means, the present invention provides the following effects.

본 발명에 따르면, 관통 실리콘 비아 및 전도성범프를 통해 수직방향으로 적층된 칩 적층형 패키지에 있어서, 전자파 차폐물질로 코팅된 히트스프레더를 기판과 전기적으로 연결시키는 동시에 칩과 접촉되게 실장시킴으로써, 외부에서 전달되는 전자파를 용이하게 차폐할 수 있을 뿐만아니라, 패키지 내부에서 발생되는 전자파가 밖으로 내보내어지지 않고 반사되는 전자파 노이즈(NOISE)를 접지시켜 제거할 수 있다.According to the present invention, in a chip stacked package stacked vertically through through silicon vias and conductive bumps, a heat spreader coated with an electromagnetic shielding material is electrically connected to a substrate and mounted in contact with a chip, thereby transmitting externally. Not only can the electromagnetic wave be easily shielded, but the electromagnetic wave generated inside the package can be removed by grounding the reflected electromagnetic noise (NOISE) without being sent out.

또한, 각 칩에서 발생되는 열을 히트스프레더를 통해 기판 또는 외부로 용이하게 방출시켜 열방출 효과를 극대화시킬 수 있다.In addition, the heat generated from each chip can be easily released to the substrate or the outside through the heat spreader to maximize the heat dissipation effect.

특히, 각 칩의 측면부에도 전자파 차폐물질을 코팅하여 줌으로써, 칩의 측면부로부터 발산되는 전자파도 차폐할 수 있다.In particular, by coating the electromagnetic shielding material on the side of each chip, it is also possible to shield the electromagnetic wave emitted from the side of the chip.

이하, 본 발명의 바람직한 실시예를 첨부도면을 참조로 상세하게 설명하기로 한다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings.

첨부한 도 1은 본 발명에 따른 전자파 차폐 및 열방출 수단을 갖는 반도체 패키지의 제1실시예를 나타내는 단면도이다.1 is a cross-sectional view showing a first embodiment of a semiconductor package having electromagnetic shielding and heat radiating means according to the present invention.

먼저, 인쇄회로기판 또는 회로필름 등과 같은 기판(10)상에 로직(logic) 칩(12)이 플립칩(40) 등과 같은 전기적 매개수단을 통하여 부착된다.First, a logic chip 12 is attached on a substrate 10 such as a printed circuit board or a circuit film through an electrical media means such as a flip chip 40 or the like.

또한, 상기 로직 칩(12)상에는 이종 칩인 다수개의 메모리 칩(16)이 전기적으로 연결되며 적층된다.In addition, a plurality of memory chips 16 that are heterogeneous chips are electrically connected and stacked on the logic chip 12.

즉, 다수의 관통 실리콘 비아(14) 및 전도성범프(38)를 통해 전기적으로 연결되며 로직 칩(12)상에 보다 작은 크기를 갖는 다수개의 메모리 칩(16)이 적층된다.That is, a plurality of memory chips 16 having a smaller size are stacked on the logic chip 12 and electrically connected through the plurality of through silicon vias 14 and the conductive bumps 38.

보다 상세하게는, 상기 로직 칩(12)에 형성된 관통 실리콘 비아(14)의 상면과 메모리 칩(16)중 가장 아래쪽 칩의 관통 실리콘 비아(14) 하면이 전도성범프(38)로 연결되고, 계속해서 가장 아래쪽 칩의 관통 실리콘 비아(14) 상면과 그 위쪽에 적층되는 칩의 관통 실리콘 비아(14)의 하면이 전도성범프(38)로 연결되는 등의 방식을 순차 진행하여, 원하는 갯수의 메모리 칩(16)이 적층될 수 있다.More specifically, the upper surface of the through silicon via 14 formed in the logic chip 12 and the lower surface of the through silicon via 14 of the bottommost chip of the memory chip 16 are connected to the conductive bumps 38, and then continue. Thus, the top surface of the through silicon via 14 of the lowest chip and the bottom surface of the through silicon via 14 of the chip stacked thereon are connected to the conductive bumps 38, and the desired number of memory chips are sequentially formed. 16 may be stacked.

이렇게 기판(10)상에 적층된 로직 칩(12) 및 메모리 칩(16)들은 전체면이 몰딩수지(18)에 의하여 감싸여지며 몰딩되는 바, 바람직하게는 가장 위쪽에 적층된 메모리 칩(16n)의 상면을 열방출을 위해 노출시킬 수 있다.The logic chip 12 and the memory chip 16 stacked on the substrate 10 may be wrapped and molded by the molding resin 18, and the memory chip 16n may be stacked on the uppermost surface. The top of) can be exposed for heat dissipation.

또한, 기판(10)상에 적층된 로직 칩(12) 및 메모리 칩(16)들은 몰딩하기 전 에 적층된 상태의 로직 칩(12) 및 메모리 칩(16)의 사방 측면 및 상면(가장 위쪽의 메모리 칩 상면)에 걸쳐 전자파 차폐물질(24)로 코팅하게 된다. In addition, the logic chips 12 and the memory chips 16 stacked on the substrate 10 may be disposed on all four sides and top surfaces of the logic chips 12 and the memory chips 16 in the stacked state before molding. The upper surface of the memory chip) is coated with the electromagnetic shielding material 24.

이때, 상기 몰딩수지(18)의 상면에서 로직 칩(12)의 테두리 상면 부위까지 레이저 드릴링과 같은 가공 공정에 의하여 몰딩수지 관통 비아(20)가 관통 형성된다.At this time, the molding resin through-via 20 penetrates from the upper surface of the molding resin 18 to the upper surface of the edge of the logic chip 12 by a machining process such as laser drilling.

또한, 상기 몰딩수지(18)의 상면, 그리고 몰딩수지 관통 비아(20)의 내벽면에 걸쳐 열전도성이 우수한 알루미늄, 구리와 같은 열전도성 금속물질을 도금한 다음, 상기 몰딩수지 관통 비아(20)내에 금속 페이스트와 같은 전도성물질(22)을 충진하게 된다.Further, the thermally conductive metal material such as aluminum and copper is plated on the upper surface of the molding resin 18 and the inner wall surface of the molding resin through-via 20, and then the molding resin through-via 20 is formed. The conductive material 22, such as a metal paste, is filled therein.

특히, 상기 몰딩수지(18)의 상면에 걸쳐 구리 재질로 만들어져 그 표면이 전자파 차폐물질(24)로 코팅된 전자파 차폐 및 열방출 수단(30)이 적층 부착되는 바, 이 전자파 차폐 및 열방출 수단(30)의 저면 일부가 몰딩수지 관통 비아(20)내에 충진된 전도성물질(22)과 접촉되는 상태가 된다.In particular, the electromagnetic shielding and heat dissipation means 30 made of copper over the upper surface of the molding resin 18 and coated on the surface thereof with the electromagnetic shielding material 24 is laminated. A portion of the bottom surface 30 is in contact with the conductive material 22 filled in the molding resin through via 20.

이때, 상기 전자파 차폐 및 열방출 수단(30)은 구리 재질의 히트스프레더(32)이고, 이 히트 스프레더(32)의 표면에는 전자파 차폐물질(24)로서 금이 도금된 것으로 채택된다.At this time, the electromagnetic shielding and heat dissipation means 30 is a heat spreader 32 made of copper, and the surface of the heat spreader 32 is adopted to be plated with gold as an electromagnetic shielding material 24.

한편, 상기 메모리 칩(16)들중 가장 위쪽 칩(16n)의 상면을 노출시키는 경우에는 상기 전자파 차폐 및 열방출 수단(30)인 히트 스프레더(32)의 저면과 직접 접촉되도록 하여 열방출 효과를 더 크게 얻어낼 수 있다.On the other hand, when exposing the top surface of the uppermost chip 16n among the memory chips 16, it is in direct contact with the bottom surface of the heat spreader 32, which is the electromagnetic shielding and heat dissipation means 30, to effect heat dissipation. You can get bigger.

이렇게 완성된 제1실시예에 따른 패키지에서, 그 열방출 경로를 보면, 로직 칩(12)에서 발생된 열은 로직 칩(12)의 상면 테두리에 접촉하고 있는 몰딩수지 관통 비아(20)내의 전도성물질(22)과, 이 전도성물질(22)과 접촉하고 있는 히트스프레더(32)를 통하여 용이하게 방출될 수 있고, 각 메모리 칩(16)들도 로직 칩(12)과 관통 실리콘 비아(14)를 통하여 연결된 상태이므로 메모리 칩(16)들에서 발생된 열도 로직 칩(12)의 열방출 경로를 따라 방출될 수 있다.In the package according to the first embodiment thus completed, the heat dissipation path shows that the heat generated from the logic chip 12 is conductive in the molding resin through-via 20 which is in contact with the upper edge of the logic chip 12. Material 22 and heat spreader 32 in contact with the conductive material 22 can be readily released, and each memory chip 16 also has a logic chip 12 and a through silicon via 14. Since it is connected through, heat generated in the memory chips 16 may also be discharged along the heat dissipation path of the logic chip 12.

또한, 상기한 제1실시예에 따른 패키지에서, 그 전자파 차폐 동작을 보면, 일단 외부로부터 전달되어 온 전자파를 전자파 차폐 및 열방출 수단(30) 즉, 전자파 차폐물질(24)이 코팅된 히트 스프레더(32)에서 차폐하게 되고, 내부에 존재하는 로직 칩(12)과 각 메모리 칩(16)은 그 표면이 전자파 차폐물질(24)로 코팅된 상태이므로 외부로 방사되는 전자파를 차폐할 수 있다.In addition, in the package according to the first embodiment, the electromagnetic shielding operation, the heat spreader coated with the electromagnetic shielding and heat-emitting means 30, that is, the electromagnetic shielding material 24, once the electromagnetic wave transmitted from the outside At 32, the logic chip 12 and each memory chip 16 existing therein may shield electromagnetic waves emitted to the outside because their surfaces are coated with an electromagnetic shielding material 24.

여기서, 본 발명의 제2실시예에 따른 전자파 차폐 및 열방출 수단을 갖는 반도체 패키지를 살펴보면 다음과 같다.Here, a semiconductor package having electromagnetic shielding and heat dissipation means according to a second embodiment of the present invention will be described.

첨부한 도 2는 본 발명에 따른 전자파 차폐 및 열방출 수단을 갖는 반도체 패키지의 제2실시예를 나타내는 단면도이다.2 is a cross-sectional view showing a second embodiment of a semiconductor package having electromagnetic shielding and heat radiating means according to the present invention.

본 발명의 제2실시예에 따른 패키지는 상기한 제1실시예의 패키지와 동일한 구조로 제작되되, 로직 칩을 배제한 채 메모리 칩들만이 적층된 점, 그리고 전자파 접지 구조 등에서 차이가 있다.The package according to the second embodiment of the present invention is manufactured in the same structure as the package of the first embodiment, except that only memory chips are stacked without a logic chip, and an electromagnetic ground structure is different.

먼저, 상기 기판(10)상에 관통 실리콘 비아(20)를 갖는 다수개의 메모리 칩(16)들이 수직방향으로 적층되는 바, 각 메모리 칩(16)은 관통 실리콘 비아(20)간에 연결되는 전도성범프(38)를 통해 전기적으로 연결된다.First, a plurality of memory chips 16 having through silicon vias 20 are stacked on the substrate 10 in a vertical direction. Each of the memory chips 16 may have conductive bumps connected between the through silicon vias 20. Electrically connected via 38.

이때, 상기 기판(10)상에 적층된 메모리 칩(16)들을 몰딩수지(18)에 의하여 봉지되도록 몰딩되는 바, 메모리 칩(16)들중 가장 위쪽의 칩(16n) 상면은 노출되는 상태가 된다.In this case, the memory chips 16 stacked on the substrate 10 are molded to be encapsulated by the molding resin 18, and thus the upper surface of the uppermost chip 16n of the memory chips 16 is exposed. do.

또한, 상기 몰딩수지(18)의 상면에서 기판(10)의 접지용패턴(26)까지 몰딩수지 관통 비아(20)가 형성되고, 몰딩수지(18)의 상면, 그리고 몰딩수지 관통 비아(20)의 내벽면에 걸쳐 열전도성이 우수한 알루미늄, 구리와 같은 열전도성 금속물질을 도금된 후, 상기 몰딩수지 관통 비아(20)내에 금속 페이스트와 같은 전도성물질(22)이 충진된다.In addition, a molding resin through-via 20 is formed from the upper surface of the molding resin 18 to the grounding pattern 26 of the substrate 10, the upper surface of the molding resin 18, and the molding resin through-via 20. After plating a thermally conductive metal material such as aluminum and copper having excellent thermal conductivity over the inner wall surface of the conductive material, the conductive material 22 such as a metal paste is filled in the molding resin through-via 20.

특히, 상기 몰딩수지(18)의 상면에 걸쳐 구리 재질로 만들어져 그 표면이 전자파 차폐물질(24)로 코팅된 전자파 차폐 및 열방출 수단(30)이 적층 부착되는 바, 이 전자파 차폐 및 열방출 수단(30)의 저면 일부가 몰딩수지 관통 비아(20)내에 충진된 전도성물질(22)과 접촉되는 상태가 되고, 동시에 가장 위쪽의 메모리 칩(16n)과도 접촉되는 상태가 된다.In particular, the electromagnetic shielding and heat dissipation means 30 made of copper over the upper surface of the molding resin 18 and coated on the surface thereof with the electromagnetic shielding material 24 is laminated. A portion of the bottom surface of the substrate 30 comes into contact with the conductive material 22 filled in the molding resin through-via 20, and also comes into contact with the uppermost memory chip 16n.

제1실시예와 같이, 상기 전자파 차폐 및 열방출 수단(30)은 구리 재질의 히트스프레더(32)이고, 이 히트 스프레더(32)의 표면에는 전자파 차폐물질(24)로서 금이 도금된 것으로 채택된다.As in the first embodiment, the electromagnetic shielding and heat radiating means 30 is a copper heat spreader 32, and the surface of the heat spreader 32 is made of gold plated as an electromagnetic shielding material 24. do.

이렇게 완성된 제2실시예에 따른 패키지에서, 그 열방출 경로를 보면, 메모리 칩(16)들에서 발생된 열은 가장 위쪽의 메모리 칩(16n) 및 히트스프레더(32)를 통하여 용이하게 방출될 수 있다.In the package according to the second embodiment thus completed, in view of the heat dissipation path, heat generated in the memory chips 16 is easily discharged through the uppermost memory chip 16n and the heat spreader 32. Can be.

또한, 상기한 제2실시예에 따른 패키지에서, 그 전자파 차폐 동작을 보면, 일단 외부로부터 전달되어 온 전자파는 전자파 차폐 및 열방출 수단(30) 즉, 전자파 차폐물질(24)이 코팅된 히트 스프레더(32)에서 차폐하는 동시에 몰딩수지 관통 비아(20)의 전도성물질(22)을 경유하여 기판(10)의 접지용 패턴(26)으로 접지 제거될 수 있다.In addition, in the package according to the second embodiment, when the electromagnetic shielding operation, the electromagnetic wave once transmitted from the outside is a heat spreader coated with the electromagnetic shielding and heat-emitting means 30, that is, the electromagnetic shielding material 24 While shielding at 32, grounding may be removed to the grounding pattern 26 of the substrate 10 via the conductive material 22 of the molding resin through-via 20.

물론, 몰딩수지내에 존재하는 각 메모리 칩(16)들은 그 표면이 전자파 차폐물질(24)로 코팅된 상태이므로 외부로 방사되는 전자파를 차폐할 수 있다.Of course, each of the memory chips 16 present in the molding resin may shield electromagnetic waves radiated to the outside since its surface is coated with the electromagnetic shielding material 24.

여기서, 본 발명의 제3실시예에 따른 반도체 패키지를 살펴보면 다음과 같다.A semiconductor package according to a third embodiment of the present invention will now be described.

첨부한 도 3은 본 발명에 따른 전자파 차폐 및 열방출 수단을 갖는 반도체 패키지의 제3실시예를 나타내는 평면도 및 단면도이다.3 is a plan view and a cross-sectional view showing a third embodiment of a semiconductor package having electromagnetic shielding and heat radiating means according to the present invention.

본 발명의 제3실시예에 따른 패키지는 서로 적층되는 이종 칩을 독립된 공간으로 차폐하여 상호간에 전자파 영향을 주지 않도록 한 점에 특징이 있다.The package according to the third embodiment of the present invention is characterized in that heterogeneous chips stacked on each other are shielded with independent spaces so as not to affect electromagnetic waves.

기판(10)상에 관통 실리콘 비아(20)를 갖는 MPU 칩(42)이 부착된 상태에서, 그 위에 관통 실리콘 비아(20)를 갖는 보다 작은 크기의 이종 칩(16a,16b) 즉, 메모리 칩과 DSP 칩이 각각 수평방향으로 이격되며 적층된다.With the MPU chip 42 having the through silicon vias 20 attached to the substrate 10, the smaller size heterogeneous chips 16a, 16b having the through silicon vias 20 thereon, that is, the memory chips The and DSP chips are stacked horizontally spaced apart.

이때, MPU 칩(42)과 이종 칩(16a), 그리고 MPU 칩(42)과 이종 칩(16b)은 서로 관통 실리콘 비아(20)간에 연결되는 전도성범프(38)를 통해 전기적으로 연결된다.In this case, the MPU chip 42 and the heterogeneous chip 16a, and the MPU chip 42 and the heterogeneous chip 16b are electrically connected to each other through a conductive bump 38 connected between the through silicon vias 20.

특히, 상기 이종 칩(16a,16b)간에 전자파 차폐를 하고, 동시에 열방출을 위해 탑재되는 전자파 차폐 및 열방출 수단(30)가 구비되는 바, 이 전자파 차폐 및 열방출 수단(30)은 전도성의 전자파 차폐물질(24)이 코팅된 필름(34)을 사용한다.In particular, the electromagnetic shielding between the different chips (16a, 16b), and at the same time is provided with the electromagnetic shielding and heat-emitting means 30 which is mounted for heat emission, the electromagnetic shielding and heat-emitting means 30 is a conductive The film 34 coated with the electromagnetic shielding material 24 is used.

상기 전도성의 전자파 차폐물질(24)이 코팅된 필름(34)은 직사각틀 구조로서, 그 안쪽에는 수평방향으로 적층되는 이종칩(16a,16b)을 서로 분리시킬 수 있도록, 이종칩의 갯수, 크기, 높이와 일치하는 다수개의 독립된 차폐홀(36)이 관통 형성된다.The film 34 coated with the conductive shielding material 24 has a rectangular frame structure, and the number and size of heterogeneous chips can be separated from each other so that the heterogeneous chips 16a and 16b stacked in the horizontal direction can be separated from each other. , A plurality of independent shielding holes 36 are formed through the same height.

따라서, 상기 필름(34)을 이종 칩(16a,16b)상에 부착시키되, 독립된 차폐홀(36)내에 각각 이종 칩(16a,16b)이 내재되도록 함으로써, 이종 칩(16a,16b)은 서로 차폐되는 상태가 되어, 상호간에 전자파 영향을 주지 않게 되어 칩 성능을 유지시킬 수 있다.Therefore, the film 34 is attached onto the heterogeneous chips 16a and 16b, but the heterogeneous chips 16a and 16b are embedded in the respective shielding holes 36 so that the heterogeneous chips 16a and 16b are shielded from each other. In this state, it is possible to maintain the chip performance without affecting the electromagnetic waves mutually.

도 1은 본 발명에 따른 전자파 차폐 및 열방출 수단을 갖는 반도체 패키지의 제1실시예를 나타내는 단면도,1 is a cross-sectional view showing a first embodiment of a semiconductor package having electromagnetic shielding and heat radiating means according to the present invention;

도 2는 본 발명에 따른 전자파 차폐 및 열방출 수단을 갖는 반도체 패키지의 제2실시예를 나타내는 단면도,2 is a cross-sectional view showing a second embodiment of a semiconductor package having electromagnetic shielding and heat radiating means according to the present invention;

도 3은 본 발명에 따른 전자파 차폐 및 열방출 수단을 갖는 반도체 패키지의 제3실시예를 나타내는 평면도 및 단면도,3 is a plan view and a cross-sectional view showing a third embodiment of a semiconductor package having electromagnetic shielding and heat dissipation means according to the present invention;

<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>

10 : 기판 12 : 로직 칩10 substrate 12 logic chip

14 : 관통 실리콘 비아 16 : 메모리 칩14 through-via silicon 16 memory chip

18 : 몰딩수지 20 : 몰딩수지 관통 비아18: molding resin 20: molding resin through via

22 : 전도성물질 24 : 전자파 차폐물질22: conductive material 24: electromagnetic shielding material

26 : 접지용패턴 30 : 전자파 차폐 및 열방출 수단26: grounding pattern 30: electromagnetic shielding and heat dissipation means

32 : 히트스프레더 34 : 필름32: heat spreader 34: film

36 : 차폐홀 38 : 전도성범프36: shielding hole 38: conductive bump

40 : 플립칩 42 : MPU 칩40: flip chip 42: MPU chip

Claims (8)

기판(10)과; A substrate 10; 상기 기판(10)상에 전기적으로 접속되며 부착되는 로직 칩(12)과;A logic chip (12) electrically connected and attached to the substrate (10); 다수의 관통 실리콘 비아(14)를 통해 전기적으로 연결되며 로직 칩(12)상에 수직방향으로 적층되되, 로직 칩(12)보다 작은 크기를 갖는 다수개의 메모리 칩(16)과;A plurality of memory chips 16 electrically connected through the plurality of through silicon vias 14 and stacked vertically on the logic chip 12, the memory chips 16 having a smaller size than the logic chip 12; 상기 로직 칩(12) 및 메모리 칩(16)들을 봉지하도록 기판(10)상에 몰딩된 몰딩수지(18)와;A molding resin (18) molded on a substrate (10) to encapsulate the logic chip (12) and memory chips (16); 상기 몰딩수지(18)의 상면에서 로직 칩(12)의 테두리 상면 부위까지 관통 형성된 몰딩수지 관통 비아(20)와;A molding resin through-via 20 penetrating from an upper surface of the molding resin 18 to an upper surface portion of an edge of the logic chip 12; 상기 몰딩수지 관통 비아(20)에 충진되는 전도성물질(22)과;A conductive material 22 filled in the molding resin through-via 20; 전자파 차폐물질(24)로 코팅된 것으로서, 상기 전도성물질(22)과 접촉되면서 몰딩수지(18)의 상면에 부착되는 전자파 차폐 및 열방출 수단(30);An electromagnetic shielding and heat-emitting means 30 coated with an electromagnetic shielding material 24 and attached to an upper surface of the molding resin 18 while being in contact with the conductive material 22; 를 포함하여 구성되며, It is configured to include, 상기 메모리 칩(16)들중 가장 위쪽 칩(16n)의 상면을 노출시켜, 상기 전자파 차폐 및 열방출 수단(30)의 저면과 접촉되도록 한 것을 특징으로 하는 전자파 차폐 및 열방출 수단을 갖는 반도체 패키지.A semiconductor package having electromagnetic shielding and heat dissipation means characterized by exposing an upper surface of the uppermost chip 16n among the memory chips 16 to be in contact with the bottom surface of the electromagnetic shielding and heat dissipation means 30. . 기판(10)과;A substrate 10; 상기 기판(10)상에 전기적으로 접속되며 적층되되, 다수의 관통 실리콘 비아(20)를 통해 전기적으로 연결되며 수직방향으로 적층된 다수개의 메모리 칩(16)과;A plurality of memory chips 16 electrically connected and stacked on the substrate 10 and electrically connected through a plurality of through silicon vias 20 and stacked in a vertical direction; 상기 메모리 칩(16)들을 봉지하도록 기판(10)상에 몰딩된 몰딩수지(18)와;A molding resin (18) molded on a substrate (10) to encapsulate the memory chips (16); 상기 몰딩수지(18)의 상면에서 기판(10)의 접지용패턴(26)까지 관통 형성된 몰딩수지 관통 비아(20)와;A molding resin through-via 20 penetrating from the upper surface of the molding resin 18 to the grounding pattern 26 of the substrate 10; 상기 몰딩수지 관통 비아(20)에 충진되는 전도성물질(22)과;A conductive material 22 filled in the molding resin through-via 20; 전자파 차폐물질(24)로 코팅된 것으로서, 상기 전도성물질(22)과 접촉되면서 몰딩수지(18)의 상면에 부착되는 전자파 차폐 및 열방출 수단(30);An electromagnetic shielding and heat-emitting means 30 coated with an electromagnetic shielding material 24 and attached to an upper surface of the molding resin 18 while being in contact with the conductive material 22; 를 포함하여 구성되며, It is configured to include, 상기 메모리 칩(16)들중 가장 위쪽 칩(16n)의 상면을 노출시켜, 상기 전자파 차폐 및 열방출 수단(30)의 저면과 접촉되도록 한 것을 특징으로 하는 전자파 차폐 및 열방출 수단을 갖는 반도체 패키지.A semiconductor package having electromagnetic shielding and heat dissipation means characterized by exposing an upper surface of the uppermost chip 16n among the memory chips 16 to be in contact with the bottom surface of the electromagnetic shielding and heat dissipation means 30. . 삭제delete 청구항 1 또는 청구항 2에 있어서,The method according to claim 1 or 2, 상기 전자파 차폐 및 열방출 수단(30)은 구리 재질의 히트스프레더(32)이고, 이 히트 스프레더의 표면에는 전자파 차폐물질(24)로서 금이 도금된 것을 특징으로 하는 전자파 차폐 및 열방출 수단을 갖는 반도체 패키지.The electromagnetic shielding and heat dissipation means 30 is a heat spreader 32 made of copper, and the surface of the heat spreader has electromagnetic shielding and heat dissipation means characterized in that gold is plated as an electromagnetic shielding material 24. Semiconductor package. 청구항 1 또는 청구항 2에 있어서,The method according to claim 1 or 2, 상기 몰딩수지(18)로 봉지되며 적층된 상태의 로직 칩(12) 및 메모리 칩(16)의 외측면 및 상면에는 전자파 차폐물질(24)로 코팅된 것을 특징으로 하는 전자파 차폐 및 열방출 수단을 갖는 반도체 패키지.The electromagnetic shielding and heat dissipation means, which is encapsulated with the molding resin 18 and coated with an electromagnetic shielding material 24 on the outer and upper surfaces of the logic chip 12 and the memory chip 16 in a stacked state. Having a semiconductor package. 기판(10)과; A substrate 10; 상기 기판(10)상에 전기적으로 접속되며 적층되되, 다수의 관통 실리콘 비아(20)를 통해 전기적으로 연결되며 수직 및 수평방향으로 적층되는 복수개의 이종 칩(16a,16b)과;A plurality of heterogeneous chips (16a, 16b) electrically connected and stacked on the substrate (10), electrically connected through a plurality of through silicon vias (20), and stacked in vertical and horizontal directions; 상기 이종 칩(16a,16b)간에 전자파 차폐를 하고, 동시에 열방출을 위해 탑재되는 전자파 차폐 및 열방출 수단(30);Electromagnetic shielding and heat-emitting means (30) for shielding electromagnetic waves between the heterogeneous chips (16a, 16b) and mounted at the same time for heat emission; 을 포함하여 구성되며, It is configured to include, 상기 전자파 차폐 및 열방출 수단(30)은 전도성의 전자파 차폐물질(24)이 코팅된 필름(34)인 것을 특징으로 하는 전자파 차폐 및 열방출 수단을 갖는 반도체 패키지.The electromagnetic shielding and heat dissipation means 30 is a semiconductor package having electromagnetic shielding and heat dissipation means, characterized in that the film 34 coated with a conductive electromagnetic shielding material (24). 삭제delete 청구항 6에 있어서, The method according to claim 6, 상기 전도성의 전자파 차폐물질(24)이 코팅된 필름(34)에는 수평방향으로 적층되는 이종칩(16a,16b)을 서로 분리시킬 수 있도록, 이종칩의 갯수, 크기, 높이와 일치하는 다수개의 독립된 차폐홀(36)이 형성된 것을 특징으로 하는 전자파 차폐 및 열방출 수단을 갖는 반도체 패키지.In the film 34 coated with the conductive shielding material 24, a plurality of independent chips corresponding to the number, size, and height of the heterogeneous chips may be separated from each other so that the heterogeneous chips 16a and 16b stacked in the horizontal direction may be separated from each other. A semiconductor package having electromagnetic shielding and heat dissipation means, characterized in that the shielding hole (36) is formed.
KR1020090088352A 2009-09-18 2009-09-18 Semiconductor package having electromagnetic waves shielding and heat emission means KR101099577B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090088352A KR101099577B1 (en) 2009-09-18 2009-09-18 Semiconductor package having electromagnetic waves shielding and heat emission means

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090088352A KR101099577B1 (en) 2009-09-18 2009-09-18 Semiconductor package having electromagnetic waves shielding and heat emission means

Publications (2)

Publication Number Publication Date
KR20110030766A KR20110030766A (en) 2011-03-24
KR101099577B1 true KR101099577B1 (en) 2011-12-28

Family

ID=43936153

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090088352A KR101099577B1 (en) 2009-09-18 2009-09-18 Semiconductor package having electromagnetic waves shielding and heat emission means

Country Status (1)

Country Link
KR (1) KR101099577B1 (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9177942B2 (en) 2013-09-11 2015-11-03 Samsung Electronics Co., Ltd. Semiconductor package and method of fabricating the same
US10699983B2 (en) 2018-03-22 2020-06-30 Samsung Electronics Co., Ltd. Semiconductor package
US10879225B2 (en) 2018-10-24 2020-12-29 Samsung Electronics Co., Ltd. Semiconductor package and method of manufacturing semiconductor package
US10978374B2 (en) 2018-07-20 2021-04-13 Samsung Electronics Co., Ltd. Semiconductor package for discharging heat generated by semiconductor chip

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8928128B2 (en) * 2012-02-27 2015-01-06 Broadcom Corporation Semiconductor package with integrated electromagnetic shielding
JPWO2013183671A1 (en) * 2012-06-08 2016-02-01 日立化成株式会社 Manufacturing method of semiconductor device
JP6260806B2 (en) * 2013-09-27 2018-01-17 インテル・コーポレーション Double-sided die package
KR102574453B1 (en) 2018-09-03 2023-09-04 삼성전자 주식회사 semiconductor package having improved thermal emission and electromagnetic shielding characteristics
KR102634784B1 (en) * 2019-04-26 2024-02-07 주식회사 아모센스 Semiconductor Package Assembly having Thermal Blocking member and Electronic Equipment having the Same
KR102669030B1 (en) * 2019-12-06 2024-05-23 광주대학교산학협력단 A packaging method for semiconductor components

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005158985A (en) 2003-11-26 2005-06-16 Sony Corp Structure and substrate for mounting magnetic memory device
JP2005333027A (en) * 2004-05-20 2005-12-02 Nec Corp Semiconductor device, noise reducing method, and shield cover

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005158985A (en) 2003-11-26 2005-06-16 Sony Corp Structure and substrate for mounting magnetic memory device
JP2005333027A (en) * 2004-05-20 2005-12-02 Nec Corp Semiconductor device, noise reducing method, and shield cover

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9177942B2 (en) 2013-09-11 2015-11-03 Samsung Electronics Co., Ltd. Semiconductor package and method of fabricating the same
US10699983B2 (en) 2018-03-22 2020-06-30 Samsung Electronics Co., Ltd. Semiconductor package
US10978374B2 (en) 2018-07-20 2021-04-13 Samsung Electronics Co., Ltd. Semiconductor package for discharging heat generated by semiconductor chip
US11469156B2 (en) 2018-07-20 2022-10-11 Samsung Electronics Co., Ltd. Semiconductor package for discharging heat generated by semiconductor chip
US10879225B2 (en) 2018-10-24 2020-12-29 Samsung Electronics Co., Ltd. Semiconductor package and method of manufacturing semiconductor package

Also Published As

Publication number Publication date
KR20110030766A (en) 2011-03-24

Similar Documents

Publication Publication Date Title
KR101099577B1 (en) Semiconductor package having electromagnetic waves shielding and heat emission means
TWI515844B (en) System with a high power chip and a low power chip having low interconnect parasitics
US7960827B1 (en) Thermal via heat spreader package and method
US10354984B2 (en) Semiconductor assembly with electromagnetic shielding and thermally enhanced characteristics and method of making the same
US8861221B2 (en) Integrated circuit packaging system with a shield and method of manufacture thereof
US20180342489A1 (en) Semiconductor structure and a method of making thereof
US20140048326A1 (en) Multi-cavity wiring board for semiconductor assembly with internal electromagnetic shielding
US20150287672A1 (en) Scalable semiconductor interposer integration
US20170278830A1 (en) Semiconductor packages having reduced stress
US20140021591A1 (en) Emi shielding semiconductor element and semiconductor stack structure
US20140133105A1 (en) Method of embedding cpu/gpu/logic chip into a substrate of a package-on-package structure
KR101046252B1 (en) Multilayer Chip Package Using TSV
KR20140057982A (en) Semiconductor package and method of manufacturing the semiconductor package
TW201405728A (en) Semiconductor package and method for fabricating base for semiconductor package
US11107769B2 (en) Semiconductor package and a method of fabricating the same
US11037913B2 (en) Semiconductor package
US20200144170A1 (en) Scalable semiconductor interposer integration
KR20110135629A (en) Package on package having a improved thermal characteristics
KR101056750B1 (en) Stack Chip Package using TSV
KR101004684B1 (en) Stacked semiconductor package
KR101088086B1 (en) Semiconductor package having electromagnetic waves shielding and heat emission means
US11367679B2 (en) Semiconductor package including an in interposer and method of fabricating the same
TW202117949A (en) Semiconductor package
KR102672608B1 (en) Semiconductor package
KR20230027367A (en) Semiconductor package

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20141202

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20151208

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20161202

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20171208

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20191223

Year of fee payment: 9