KR101098709B1 - 전자 장치 및 캐리어 기판 - Google Patents

전자 장치 및 캐리어 기판 Download PDF

Info

Publication number
KR101098709B1
KR101098709B1 KR1020067006868A KR20067006868A KR101098709B1 KR 101098709 B1 KR101098709 B1 KR 101098709B1 KR 1020067006868 A KR1020067006868 A KR 1020067006868A KR 20067006868 A KR20067006868 A KR 20067006868A KR 101098709 B1 KR101098709 B1 KR 101098709B1
Authority
KR
South Korea
Prior art keywords
carrier substrate
pad
pads
semiconductor device
layer
Prior art date
Application number
KR1020067006868A
Other languages
English (en)
Other versions
KR20060120031A (ko
Inventor
마르티누스 제이 코에넨
Original Assignee
타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 filed Critical 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드
Publication of KR20060120031A publication Critical patent/KR20060120031A/ko
Application granted granted Critical
Publication of KR101098709B1 publication Critical patent/KR101098709B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

본 발명은 전자 장치에 관한 것으로, 이 장치는 반도체 장치(10), 특히 집적 회로와, 제 1 측 및 제 2 측 상의 도전층 및 체스판 패턴에 따라 상호 배치되는 전압 공급부(62) 및 접지 접속부(61)를 구비하는 캐리어 기판을 포함한다. 이들 접속부(61,62)는 수직 상호 접속부 및 범프(41,42)를 통한 직접 경로로 집적 회로의 접합 패드로 연장되는데, 이 접합 패드는 대응하는 체스 판 패턴으로 배치된다. 그 결과, 직접 경로 어레이가 제공되며, 전압 공급 접속부(62)는 동심 구조체의 동심 중앙 도전체를 최대한으로 형성한다.

Description

전자 장치 및 캐리어 기판{ELECTRONIC DEVICE AND CARRIER SUBSTRATE}
본 발명은 전자 장치에 관한 것으로, 이 장치는
복수의 접합 패드(bond pads)를 구비한 반도체 장치 - 이 접합 패드들 중, 제 1 부분는 접지 접속용으로 정의되고, 제 2 부분은 전압 공급용으로 정의되며, 제 3 부분은 신호 전송용으로 정의됨 - 와,
유전 물질층을 포함하며 제 1 측 및 반대편의 제 2 측을 갖는 캐리어 기판(a carrier substrate) - 제 1 및 제 2 측은 전기 도전층을 구비하고, 제 1 측에는 반도체 장치의 접합 패드에 대응하는 접합 패드가 제공되며, 제 2측에는 외부 결합을 위한 콘택트 패드(contact pads)가 제공되고, 콘택트 패드 및 접합 패드는 원하는 패턴에 따라 전기적으로 상호 접속되며, 콘택트 패드는 반도체 장치의 부분에 대응하는 제 1, 제 2 및 제 3 부분으로 세부 분할되고, 접합 패드의 제 1 및 제 2 부분은 내측 영역에 횡방향으로 제공되며, 제 3 부분은 내측 영역 주위의 외측 영역에 횡방향으로 제공됨 - 을 포함한다.
또한 본 발명은 이러한 캐리어 기판에 관한 것이다.
이러한 전자 장치 및 이러한 캐리어 기판은 US-A 6,448,639로부터 알려져 있다. 주지의 장치는 볼 그리드 어레이 패키지(a ball grid array package)로 알려져 있다. 이 종류의 패키지는 다양한 집적 회로용으로 잘 알려져 있으며, 솔더 볼(solder balls)을 갖는 외부 캐리어 상에 배치하고 쉽고 매우 많은 수의 콘택트 패드를 제공하여 일반적으로 I/O 경로로 알려진 매우 많은 신호 접속을 제공하는 기능을 갖는다는 주요한 장점을 지닌다.
주지의 캐리어 기판에는 2개의 전기 도전층이 제공되는데, 이는 이러한 패키지의 비용을 낮추는 장점을 지닌다. 접지용 콘택트 패드의 제 1 및 제 2 부분과 전압 공급 접속부는 캐리어 기판의 제 1 측 상의 대응 접합 패드의 바로 아래에 배치된다. 이들 접합 패드는 동심 접지 및 전력 링으로서 실시되는데, 이는 반도체 장치의 접합 패드로의 접합 배선과 접속된다. 이 구성으로 인해, 접합 패드와 대응하는 콘택트 패드간의 접속이 단락되는데, 이는 기생 인덕턴스를 감소시키므로 더 우수한 전기 및 열적 성능을 유도한다.
주지의 장치의 결점은 접지 바운스 전압이 여전히 상당히 높다는 점이다. 이 접지 전압은, 전자 장치가 부착되는 외부 캐리어의 접지판과 반도체 장치의 접지 접속 사이의 동적 전압 차이로서 정의된다. 접지 바운스 전압이 높아질수록 반도체 장치의 전압 공급과 접지 전압 사이의 차이는 작아지므로, 동작의 마진이 작아진다. 동작의 마진이 더 작아지면, 외부 간섭에 대한 감도가 증가할 것이며, 반도체 기술이 발달함에 따라 더 심각해질 것이다. 채널 길이가 작아질수록 동작의 마진도 작아진다. 이와 달리, 접지 바운스 전압이 더 높은 전압 공급에 의해 평균화될 수 있으나, 이는 요구되는 열 손실보다 높게 한다. 또한, 접지 바운스에 관련되는 문제점은 예측 가능하지 않기 때문에 이에 의해 해결되지 않는다.
다시 말해, 본 발명의 첫 번째 목적은 접지 바운스 전압이 감소되는 서두에서 언급한 종류의 전자 장치를 제공하는 것이다.
본 발명의 두 번째 목적은 본 발명의 장치에서 사용하기에 적합한 캐리어 기판을 제공하는 것이다.
첫 번째 목적은 반도체 장치를 플립-칩 배향(a flip-chip orientation)으로 캐리어 기판에 접속시킴으로써 달성된다. 전압 공급 및 접지 접속을 위한 접합 패드 및 콘택트 패드는 대응하게 위치되어, 기판의 콘택트 패드로부터 반도체 장치의 대응하는 접합 패드로의 직접 경로를 제공한다. 또한, 제 1 및 제 2 부분의 패드는 전압 공급 접속부에 전용되는 적어도 하나의 직접 경로가 동심 중앙 도전체로서 기능하도록 배치된다.
본 발명의 장치는 전압 공급 접속부가 동심 구조체로서 제공된다는 장점을 지닌다. 그 결과, 이들 전력 경로의 각각에 대한 유효 인덕턴스가 전력 - 또는 전압 공급 - 과 접지 사이의 상호 인덕턴스에 의해 감소된다. 이는 원하는 낮아진 접지 바운스 전압을 유도한다. 동심 구조체의 효과는 실질적이며, 전비 경로의 유효 인덕턴스는 50% 이상 낮아질 수 있다.
본 발명의 구조체의 장점은, 캐리어 기판의 제 1 측 상의 전압 공급 접속부의 접합 패드가 그곳에 존재하는 도전층에서 구성될 수 있다는 점이다. 다시 말해, 추가 재분배층이 필요치 않으며, 반대 측 상의 도전층을 갖는 기판만이 사용될 수 있다. 이는 내부 도전체를 갖는 캐리어 기판과 비교해서 비용을 감소시킨다.
유리한 실시예에서, 제 1 및 제 2 부분의 접합 패드는 조인트 어레이(a joint array)를 형성하고, 에지(a edge) 및 내측 영역을 구비하며, 에지의 제 2 부분의 접합 패드에는 ESD 방지 구조체가 제공되고, 내측 영역의 제 2 부분의 접합 패드는 ESD 방지 구조체로부터 자유롭다. 전력 경로의 도전성이 충분히 우수하므로, 전압 기울기가 ESD 스트레스 동안에 최소화될 것이다. 따라서, ESD 방지 구조체의 수가 제한될 수 있다.
다른 변형에서는, 접지 및 공급 접속을 위한 패드는 체스 판 패턴에 따라 배치된다. 이는 첫 번째로 결과 구조체가 소형화된다는 장점을 지닌다. 따라서, 콘택트 패드는 인쇄 회로 기판으로의 조립을 위해 적합한 크기일 수 있으며, 동시에 반도체 장치의 치수가 증가될 필요가 없다.
이 변형에서는 특히, 반도체 장치의 접합 패드가 전체 표면 영역을 덮는 정규적 패턴으로 분배될 것이다. 따라서, 이들도 능동 영역의 상부에 제공된다. 그러므로, 접합 패드의 기계적 지지가 강해질 것이며, 예를 들어, 접합 패드가 수동화층의 상부에 제공된다. 그러나, 이는 어떠한 경우에노 필요하다고 고려되지 않는다. 어떠한 경우에도, 반도체 장치의 에지에 스태거링 패드가 존재할 필요가 없다. 또한, 신호 전송용 접합 패드(I/O 패드)의 단일 링이 사용될 수 있는데, 이는 복잡성을 단번에 감소시킨다.
체스 판 패턴의 첫 번째 장점은, 반도체 장치, 특히 그 중심(core) 기능부에 충분한 패드가 할당될 수 있다는 점이다. 10×10 패드 어레이는, 0.12㎛의 채널 길이를 갖는 집적 회로에서 4암페어 이상의 DC 전류를 사용하는 데 충분한 전력을 제공한다. 체스판 패턴의 두 번째 장점은, IR 강하가 최소화될 수 있고, 반도체 장치에 의해 결정될 것이라는 점이다. 집적 회로의 상호 접속 구조체의 상위 금속은 캐리어 기판의 그것보다 작은 두께를 갖는다. 따라서, 기판에서의 손실이 낮다. 전압 공급 및 접지 접속이 캐리어 기판의 내측 영역에 대해 동등하게 분배되면 이것이 유효하므로, 2개의 수직 및 횡방향으로 동일한 도전성을 갖는 체스판 패턴이 존재한다는 것이 판명되었다.
특히 IR 강하는 발전된 IC 프로세스에 적합하다. 10%의 IR 강하는 구형 CMOS 프로세스를 위해 허용되며, 이는 0.18㎛ 이하의 채널 길이를 갖는 발전된 IC 프로세스에 대해서는 단지 5%이다. 그러나, 평균 공급 전류는 이들 발전된 IC 프로세스를 감소시킴에 따라 증가한다. 패키지 상호 접속부의 병렬 전환에 의해, 중심에 대해 적어도 IC 상의 IR 강하가 소멸된다.
다른 실시예에서, 유전 물질층은 기판의 제 1 측으로부터 제 2 측으로 연장된다. 다시 말해, 유전 기판을 사용한다. 이는 비용을 절감한다. 기판의 재료는 폴리이미드(polyimide), 폴리머-강화 유리 섬유, FR-4(에폭시 수지), FR-5 및 BT-수지와 같은 적합한 재료일 수 있다. (페로우스카이트(perowskite) 타입 물질과 같은) 상대적으로 높은 유전 상수를 갖는 입자로 채워지는 물질, SiO2, Al-C-O-N을 포함하는 세라믹 물질, 반도체 입자로 매립되는 열 전도 물질의 매트릭스를 소결하여(sintering) 얻어지는 물질 등을 이용할 수도 있다. 특히, 매트릭스 물질과 매립된 입자의 조합이 바람직한데, 이는 유전 상수, 열 팽창 계수, 기계적 강도 및 열 도전성을 포함하는 어떤 범위의 파라미터의 최적화를 허용한다. WO01/15182. EP-A 743929, EP03075079.8(PHNL030040, 미공개)에 예가 주어져 있다. 물질의 선택은 내부 도전체가 필요하지 않으므로 더 넓다.
다른 실시예에서는, 제 2 부분의 접합 패드와 외부 결합을 위한 대응 콘택트 패드는 캐리어 기판의 제 1 측 상의 도전층에서 정의되는 상호 접속부를 통해 상호 접속되고, 제 2 측 상의 도전층 상의 수직 돌출부의 경우에는 신호 전송용 콘택트 패드와 실질적인 오버랩부를 갖는 캐리어 기판을 통한 수직 접속부를 통한다. 이 실시예는 특히 캐리어 기판의 복잡성을 감소시키는 데 적합하다. 또한, 이는 유리한 다른 변형을 가능하게 한다.
제 1 변형예에서는, 반도체 장치의 상이한 부분에 대한 상이한 공급 전압을 사용한다. 특히, 반도체 장치는 중심 기능부 및 주변 기능부로 분할될 수 있다. 기판의 내측 영역은 전압 공급 및 중심부로의 접지 접속을 위해 사용된다. 외측 영역은 신호 전송, 전압 공급 및 주변부로의 접지 접속을 위해 사용된다. 중심 및 주변으로의 반도체 장치, 특히 집적 회로의 분할은 모든 IC에 대해 적합하여 열 소비 및 특히 혼합 신호를 제한한다.
또 다른 변형예에서는, 주변 영역의 콘택트 패드가 세부 그룹에서 정의되고, 각 세부 그룹은 전압 접속을 위한 하나의 콘택트 패드와, 접지 접속을 위한 하나의 콘택트 패드와, 신호 전송을 위한 여러 콘택트 패드를 포함하는데, 신호 전송을 위한 패드 모두는 전압 또는 접지 접속을 위한 콘택트 패드를 인접 패드로서 포함한다. 특히, 전압 또는 접지 접속을 위한 콘택트 패드는 그룹의 중앙 접지 패드일 것이다. 이 세부 그룹으로의 세부 분할은, 한 방향으로의 신호 경로와 역방향으로의 신호 경로 사이의 최소 거리가 존재할 수 있게 한다(접지 또는 전압 공급을 위한 콘택트 패드). 이러한 세부 분할은 특히 캐리어 기판으로부터 외부 캐리어로의 알맞은 전송 경로를 강제하는 데 중요하다. 따라서, 외부 캐리어, 캐리어 기판의 제 2 측 상의 콘택트 패드의 장치의 배치를 위한 솔더 볼의 레벨에서 그 구현이 필요하다.
제 2 변형예에서는, 접지판이 캐리어 기판의 제 2 측 상의 도전층에서 정의되고, 상호 접속부와 캐리어 기판의 유전 두께 사이의 상호 거리가 상호 접속부가 전송 라인 특성(transmission line characteristic)을 갖도록 정의된다. 신호 전송의 어떠한 임피던스 손실도 실질적으로 제한된다.
제 3 변형예에서, 2가지 변형예 모두가 적용되고 추가적으로 주변부에 다른 온-칩 디커플링 캐패시터가 제공된다. 이 방식에서, 중심 기능부와 주변 기능부사이의 통신이 최적화된다.
다른 변형예에서는, 기계적 스티프너 층이 캐리어 기판의 제 1 측 상에 제공된다. 이 해결책은 유전층의 두께를 더 감소시킬 수 있는데, 상호 접속부의 전송 라인 특성을 왜곡하지는 않는다. 상호 접속부의 전송 라인 특성은 캐리어 기판의 두께를 100 또는 50㎛ 또는 잠재적으로 휠씬 작게 감소시켜서 원하는 전송 라인 특성을 얻는다. 그럼에도 불구하고, 장치가 원하는 기계적 안정성을 갖기 위해, 캡슐화가 적용될 수 있다. 그러나, 이는 열적 관리의 이유로 바람직하지 못하다. 제 1 측 상의 접합 패드를 노출시키는 유전 스티프너의 사용은 실질적인 해결책이다. 유전 스티프너를 캐리어 기판의 유전 물질과 동일잔 재료로 구성하는 것이 바람직하지만 필수적이지는 않다. 사용되는 스티프너 재료에 따라서, 추가 스페이서가 전송 라인 특성을 유지하는 데 필요할 수 있다.
다른 실시예에서, 스페이서 층은 캐리어 기판의 제 1 측 상에 제공되는데, 이 스페이서 층은 방열층에 의해 덮이고, 이 방열층은 접합 패드를 포함하는 면에 반대되는 면의 반도체 장치와 열 접촉한다. 이는 본 발명의 장치의 열적 관리를 향상시키는 선택 사항이다. 이는 기계적 스티프너 층에 의해 형성될 수 있다.
그 변형예에서, 방열층은 캐리어 기판의 히트 싱크에 열적으로 접속된다. 방열층의 존재는 열 관리를 향상시키는 데 그 자체로 충분치 않는데, 왜냐면 이러한 방열층과 공기의 접촉면에서의 수동적 냉각은 그다지 높지 않다는 것이 판명되었기 때문이다. 이를 향상시키기 위해, 열 파이프와 같은 능동 냉각이 사용될 수 있으나, 이는 규모가 크다는 단점을 지닌다. 그러므로, 캐리어 기판의 히트 싱크에 열 접속부를 제공하는 것이 바람직하다. 열 접속부는 반도체 장치인 캐리어 기판으로 조립되는 구성 요소를 포함할 수 있다. 이와 달리, 예를 들어, 스루홀(a through hole)이 스페이서에 제공되는 얇고 두꺼운 필름 기술을 사용할 수 있다. 기판의 히트 싱크는 기판의 제 2 측 상의 접지판으로서 실시될 수 있다.
또 다른 실시예에서, 공급 직렬 인덕터가 이 장치에 제공된다. 이러한 직렬 인덕터는 바람직하게는 0.5 내지 1.0μH 범위의 크기를 갖는다. 클록 주기에 대해 동작을 지속하는 것이 바람직한 구현이다. 바람직하게는, 인덕터는 분리된 구성 요소로서 외부 캐리어에 제공되고, 보다 바람직하게는, 중심 영역에 대응하는 영역 내에 제공된다. 이와 달리, 인덕터는 외부 캐리어 또는 캐리어 기판에 집적될 수 있다. 바람직하게는, 유전 물질에는 자기 입자가 적합하게 제공되는데, 예를 들어 이 인덕턴스를 향상시키는 강자성 물질로 구성되는 자기 입자가 제공된다.
본 발명의 전자 장치는 적어도 하나의 반도체 장치를 포함한다. 일반적으로, 이 반도체 장치는 집적 회로이다. 이와 달리, 집적 회로와 다이오드, 증폭기와 송수신기, 필터와 안테나 스위치와 같은 증폭기와 RF 구성 요소, 또는 제 1 및 제 2 집적 회로와 같은 하나 이상의 반도체 장치가 제공될 수 있다. 2개의 집적 회로의 경우에, 중심 기능부가 제 1 집적 회로에 제공될 수 있고, 주변 기능부가 제 2 집적 회로에 제공될 수 있다.
본 발명의 다른 실시예에서, 제 2 전기 장치가 제공되는데, 이 전기 장치에는 자신의 접합 패드로부터 캐리어 기판의 제 2 측으로의 접지 및 전압 공급 접속을 위한 직접 경로가 제공되며, 이 체 2 측에는 접지 및 전압 공급 접속을 위한 콘택트 패드가 제공된다. 반도체 장치로의 전압 공급 및 접지의 직접 제공을 가능하게 하는 구조는 제 2 장치에 대해 반복될 수 있다. 이 장치의 상호 접속부는 캐리어 기판의 제 1 측 상의 상호 접속부에 의해 실현될 수 있다. 존재하는 경우에는, 전송 접속부가 하나의 어레이로 집적될 수 있다. 이들 어레이는 통상적으로 볼 그리드 어레이의 JEDEC-표준에 따라 고리 형상이다. 바람직하게는, 제 2 전기 장치는 반도제 장치이지만, 이와 달리 자기저항 센서와 같은 센서, 벌크 음파 공진기와 같은 공진기, 마이크로-전기기계 시스템(MEMS) 장치 등일 수 있다.
본 발명의 장치와 캐리어 기판의 이들 및 다른 양태를 첨부된 도면을 참조하여 설명할 것이다.
도 1은 본 발명의 장치의 도면을 도시하고 있다.
도 2는 이 장치의 단면도를 개략적으로 도시하고 있다.
도 3은 이 장치의 하부도를 개략적으로 도시하고 있다.
도 4는 이 장치의 상부도를 도시하고 있다.
도면은 실제 규격대로 도시된 것이 아니며, 동일한 참조 번호는 유사하거나 동일한 부분을 지칭한다. 도면은 하나의 바람직한 실시예를 도시하고 있으나, 당업자가 인식할 바와 같이 많은 변형이 가능하다.
도 1은 본 발명의 장치(100)가 도시된 도면이다. 이 장치(100)는 이 경우에는 집적 회로인 반도체 장치(10)를 포함한다. 반도체(10)는 중심(core) 기능부(110)와 주변 기능부(210)를 포함한다. 이 장치(100)는 캐리어 기판(20)을 더 포함하는데, 이는 중심(core) 영역(31)과 주변 영역(32)을 구비한다. 중심 기능부(110)는 능동 장치(112)와 디커플링 캐패시터(111)를 포함하며, 전압 공급 접속부(42)와 접지 접속부(41)가 제공된다. 중심 디커플링을 갖는 공급 디커플링 토폴로지에 의해, 접지 바운스에 대한 기여, 즉, 중심으로부터의 RF 방출이 효율적으로 감소될 수 있다.
주변 기능부(210)는 I/O 수단(212) 및 디커플링 수단(211)을 포함하는데, 이 경우에는 디커플링 캐패시터는 I/O 수단(212)과 직렬로 배치된다. 주변 기능부(210)에는 전압 공급, 접지 및 신호 전송을 위한 접속부(43)가 더 제공된다. 주변 및 중심 기능부(110,210)의 접지 접속(41,43)은 캐리어 기판(20)의 상호 접속부를 통해 상호 접속된다. 여기에는 동작을 안정화시키기 위해 튜닝 수단(211)이 필요한데, 이는 도 2를 참조하여 후술할 것이다. 캐리어 기판(20)은 인쇄 회로 기판으로의 접속을 위해 콘택트 패드(61,62,63,64,65)를 더 포함한다.
도 2는 본 발명의 장치(100)의 일실시예의 단면도를 도시하고 있다. 도 3은 캐리어 기판(20)의 제 2 측으로부터 이 실시예의 장치(100)를 도시하고 있는데, 여기에는 외부 접속을 위한 콘택트 패드(61 내지 65)가 제공된다. 도 4는 캐리어 기판(20)의 제 1 측으로부터 이 장치를 도시하고 있다. 집적 회로(10)의 레이아웃이 마치 투명한 것처럼 도시되어 있으며, 접합 패드(11 내지 13)를 갖는 집적 회로(10)의 바닥측(bottom side)을 도시하고 있다. 도 3 및 도 4에서는 기판의 일부만이 도시되었음을 관찰할 수 있는데, 기판은 통상적으로 횡방향으로 연장되고, 콘택트 패드(63-65)는 일반적으로 집적 회로 주위의 폐쇄 링을 형성한다. 결국, 당업자가 이해할 바와 같이, 이 실시예는 전형적 볼 그리드 어레이 패키지의 일례이다. 이러한 패키지가 바람직하지만 본 발명이 이에 제한되는 것은 아니다. 또한, 도 4와 비교함으로써 명백한 바와 같이, 도 3은 진정한 단면도가 아님을 알 수 있다.
이 실시예의 장치(100)는 중심 영역(31)과 주변 영역(32)으로 세부 분할되는 캐리어 기판(20)을 포함한다. 캐리어 기판(20)은 캐리어 기판(20)의 상면(upper side)인 제 1 측과 캐리어 기판(20)의 하면(bottom side)인 제 2 측을 갖는다. 이는 유전 물질인 바디(20A)와 제 1 및 제 2 측 상의 전기 도전층(20B, 20C)을 각각 포함한다. 이 경우에 유전 물질은 약 80㎛의 두께를 갖는 에폭시 수지(FR-4)이고, 전기 도전 물질은 구리로 구성된다. 상호 접속부와 구리에서 정의되는 기타 트랙의 해상도는 약 50㎛이고, 인접 트랙들간에는 이 실시예에서는 100㎛인 최소 거리가 존재한다.
여기서 캐리어 기판(20)에는 기판의 제 2 측 상에 접지판(51)이 제공되며, 주변 영역(32)에서 연장되고, 전송 라인 특성을 갖는 상호 접속부(53)를 갖는다. 주변 기능부를 위한 접합 패드(43)는 중심 영역(31)의 에지 부근에 제공되어, 전송 라인이 잘 정의되고 그들의 동작이 접합 배선등 에 의해 부정적으로 영향 받지 않는다. 제 1 측 상에, 기계적 스티프닝 층(29)이 존재하는데, 이는 추가 기계적 안정성을 제공한다. 스티프닝 층(29)은 이 경우에 약 300㎛의 두께를 가지며 바디(20A)와 동일한 물질로 구성된다.
집적 회로(10)는 접합 패드(11,12,13)가 제공되는 바닥측을 갖는다(도 3 참조). 접합 패드(11)는 접지 접속을 위한 제 1 부분의 패드이다. 접합 패드(12)는 전압 공급을 위한 제 2 부분의 패드이다. 접합 패드(13)는 신호 전송을 위한 제 3 부분의 패드를 포함한다. 이 실시예에서는, 집적 회로에 중심 기능부(110)와 주변 기능부(210)가 제공되는데, 접합 패드(13)는 주변 기능부(210)의 전압 공급 및 접지 접속을 제공하는 데에도 이용된다. 접합 패드(11,12)는 체스판 패턴에 따라 집적 회로의 이용 가능한 표면 영역 위에 균등하게 분배된다. 캐리어 기판(20) 상의 어셈블리는, 접합 패드(11,12)로부터 대응하는 콘택트 패드로의 직접 경로와, 캐리어 기판(20)의 제 2 측 상의 솔더 볼(solder ball)을 제공한다.
본 발명의 집적 회로에는 중심 기능부 및 주변 기능부가 제공된다. 본 발명에서, 기능부 각각에 대한 캐리어 기판(20)에서 별도 영역이 정의된다. 이 실시예에서는, 주변 영역(32)은 중심 영역(31) 주위에 횡방향으로 위치된다. 이것이 바람직하지만 필수적이지는 않다. 중심 기능부(42) 및 주변 기능부(43)에 대한 캐리어 기판(20)의 제 1 측 상에 특정 접합 패드가 제공된다. 주변 기능부(43)를 위한 접합 패드는 신호 전송 및 전압 공급을 위한 접합 패드를 포함한다. 중심 기능부(42)를 위한 접합 패드는 전압 공급을 위한 접합 패드를 포함한다. 또한, 접지 접속부(41)를 위한 접합 패드가 존재한다.
캐리어 기판(20)의 중심 영역(31) 및 주변 영역(32)은 상이하게 설계된다. 중심 영역(31)에서, 제 1 측 상의 접합 패드(41,42)는 제 2 측에 직접 접속되어 유도성 손실을 최소화한다. 접지 접속용 콘택트 패드(61)는 대응 접합 패드(41) 바로 아래에 위치된다. 최대한 표준화되는 접지를 갖기 위해, 접지용 접합 패드(41)는 캐리어 기판(20)의 제 1 측 상의 접지판(52)을 통해 상호 접속된다. 전압 공급 접속을 위한 콘택트 패드(62)는 캐리어 기판(20)의 제 2 측 상의 상호 접속부(67)를 통해 수직 상호 접속부(66)에 접속된다.
캐리어 기판(20)의 주변 영역(32)에는 기판(20)의 제 2 측 상의 접지판(51)이 제공된다. 제 1 측 상에는 상호 접속부(53)가 정의되어 접합 패드(43)와 대응 콘택트 패드(63,65)를 접속시킨다. 제 2 측 상의 접지판(51)의 존재 및 바람직하게는 바디(20A)의 두께보다 큰 인접 상호 접속부(53)간의 상호 거리로 인해, 상호 접속부(53)는 전송 라인으로서 동작한다. 결과적으로, 그들의 유도성 손실은 최소 90%, 일반적으로는 약 95%만큼 감소된다.
도 4에 도시된 바와 같이, 상호 접속부(53)는 수직 상호 접속부(73,75)에서 끝난다. 상호 접속부(75)는 주변 기능부의 전압 공급 접속부로 지정되는 콘택트 패드(65)에 대응한다. 상호 접속부(73)는 신호 전송을 위해 이용되는 콘택트 패드(63)에 대응한다. 또한, 주변 영역(32)의 접지 접속을 위한 콘택트 패드도 존재한다. 이들 콘택트 패드(64)는 캐리어 기판(20)의 제 2 측 상의 접지판(51)을 통해 그들의 접합 패드(41)에 접속된다. 접지용 콘택트 패드(64)는 콘택트 패드 어레이, 일반적으로 볼 그리드 어레이의 외측 주변에 위치된다. 이는 전자기 간섭으로부터 어느 정도 보호한다.
전압 공급 접속을 위해 예정되는 콘택트 패드(65)의 일부는 접지 접속을 위해 사용될 수 있다. 이는 설계에 관한 사항이며 전압 공급 접속부와 외부 캐리어로의 접지 접속부의 요구되는 수에 의존한다. 그러나, 바람직하게는, 콘택트 패드(63-65)가 세부 그룹(164,165)으로 분할되는 것이 바람직하다. 세부 그룹(164,165)에서, 8개에 이르는 신호 전송용 콘택트 패드(63)가 접지 또는 전압 공급용 패드인 중앙 콘택트 패드(64,65) 주위에 존재한다. 이 방식에서, 신호 경로 및 그 신호 복귀는 인접할 수 있으므로, 이들간의 거리는 최소이다. 이는 외부 캐리어로의 캐리어 기판(20)에 대한 알맞은 전송 경로를 강제한다.
캐리어 기판(20)에 대한 반도체 장치(10)의 플립-칩 배향을 갖는 이 실시예는 실질적인 장점을 지닌다. 첫 번째로, 캐리어 기판(20)의 제 1 측 상의 추가 접합 패드층이 필요치 않다는 것인데, 이는 와이어 본딩을 위해 요구되는 것이다. (예를 들어 상호 접속부(66,67)를 통한) 재분배층 또는 스태거링 패드 어레이층도 필요치 않다. 집적 회로의 접합 패드(11,12,13)와 캐리어 기판(20)의 접합 패드(41,42,43) 사이의 솔더 볼(solder ball)은 전기 도전층(20B) 상에 직접 제공될 수 있다.
두 번째로, 2개의 콘택트 패드(61,62)와, 대응 접합 패드(41,42 및 11,12)가 '체스 판(chessboard)' 패턴으로 배열된다. 이러한 패턴에서, 전압 공급(12,42,62)을 위한 패드의 각 가장 인접한 것이 접지(11,41,61)용 패드이고, 반대의 경우도 그러하다. 결국, 볼 그리드 어레이는 동심 구조를 갖는데, 약 50%의 휴요 인덕턴스를 가지며, 보다 낮은 접지 바운스 전압을 갖는다. 집적 회로(10)의 접합 패드(11,12)는 이 경우에는 내측 영역에 제공된다. 이들 패드(11,12)는 능동 영역과의 오버랩 -집적 회로의 기판 상의 수직 투영에서 보여짐- 을 증명한다. 접합 패드의 이러한 설계는 능동 영역 상의 접합 패드로서 알려져 있다. 충분한 힘을 제공하기 위해, 이들은 수동화층의 상부에 제공될 수 있다.
세 번째로, 캐리어 기판 내의 중심 전압 공급부의 상호접속부의 우수한 도전성(작은 임피던스, 낮은 손실)으로 인해, ESD(Electrostatic Discharge; 정전기 방전) 방지 구조의 수가 감소될 수 있다. 실제로, 이들은 중심 영역(31)의 바깥 에지(outer edge)에만 필요하다. 이는 우수한 도전성의 결과로서, 중심 영역(31)의 전압 기울기(voltage gradient)가 ESD 스트레스(ESD stress) 동안에 최소일 것이라는 고찰에 기초한다. 접지 접속부에 있어서, ESD 방지 구조가 중심 영역(31) 및 주변 영역(32)에 제공된다.
네 번째로, 장치(100)의 열 관리는, 열 확산층(15)이 캐리어 기판의 제 1 측과 집적 회로(10)의 후면, 예를 들어, 접합 패드로부터 멀어지는 방향으로 제공된다는 점으로 향상될 수 있다. 특히, 집적 회로(10)의 반도체 기판이 얇아서, 열 확산층(15)에 대한 열적 저항의 경로를 감소시키는 것이 바람직하다.

Claims (11)

  1. 전자 장치로서,
    복수의 접합 패드(bond pads)를 구비한 반도체 장치 - 상기 접합 패드들 중, 제 1 부분은 접지 접속을 위해 정의되고, 제 2 부분은 전압 공급을 위해 정의되며, 제 3 부분은 신호 전송을 위해 정의됨 - 와,
    유전 물질층을 포함하고 제 1 측 및 반대편의 제 2 측을 갖는 캐리어 기판(a carrier substrate) - 상기 제 1 및 제 2 측은 각각 전기 도전층을 구비하고, 상기 제 1 측에는 상기 반도체 장치의 상기 접합 패드에 대응하는 접합 패드가 제공되며, 상기 제 2 측에는 외부 결합을 위한 콘택트 패드(contact pads)가 제공되고, 상기 콘택트 패드 및 상기 접합 패드는 원하는 패턴에 따라 전기적으로 상호 접속되며, 상기 콘택트 패드는 상기 반도체 장치의 상기 부분들에 대응하는 제 1, 제 2 및 제 3 부분으로 세부 분할되고, 상기 접합 패드의 상기 제 1 및 제 2 부분은 내측 영역에서 횡방향으로 제공되며, 상기 접합 패드의 상기 제 3 부분은 상기 내측 영역 주위의 외측 영역에서 횡방향으로 제공됨 - 을 포함하되,
    상기 반도체 장치는 플립-칩 배향(a flip-chip orientation)으로 상기 캐리어 기판에 결합되고,
    상기 기판의 상기 콘택트 패드로부터 상기 반도체 장치의 대응 접합 패드로의 직접 경로가 제공되도록, 전압 공급 및 접지 접속을 위한 상기 접합 패드 및 상기 콘택트 패드가 대응되게 배치되며,
    상기 제 1 및 제 2 부분의 상기 패드는 전압 공급 접속에 전용되는(dedicated) 적어도 하나의 직접 경로가 동심 중앙 도전체(a coaxial center conductor)로서 기능하도록 배치되는
    전자 장치.
  2. 제 1 항에 있어서,
    상기 제 1 및 제 2 부분의 상기 접합 패드는 에지(edge) 및 내측 영역을 구비하는 조인트 어레이(a joint array)를 형성하고,
    상기 에지의 상기 제 2 부분의 상기 접합 패드에는 ESD(정전기 방전) 방지 구조체(Electrostatic Discharge protection structure)가 제공되고,
    상기 내측 영역의 상기 제 2 부분의 상기 접합 패드에는 상기 ESD 방지 구조체가 제공되지 않는
    전자 장치.
  3. 제 2 항에 있어서,
    상기 접지 및 공급 접속을 위한 패드는 체스 판 패턴에 따라 배치되는
    전자 장치.
  4. 제 1 항에 있어서,
    상기 기판의 상기 제 1 측으로부터 상기 제 2 측으로 유전 물질층이 연장되는
    전자 장치.
  5. 제 1 항에 있어서,
    상기 제 3 부분의 상기 접합 패드 및 외부 결합을 위한 대응 콘택트 패드는,
    상기 캐리어 기판의 상기 제 1 측 상의 상기 도전층에 정의되는 상호 접속부와,
    상기 제 2 측 상의 상기 도전층 상에 수직 투영되는 경우, 신호 전송을 위한 상기 콘택트 패드와 오버랩되는, 상기 캐리어 기판을 관통하는 수직 상호 접속부를 통해 상호 접속되는
    전자 장치.
  6. 제 5 항에 있어서,
    상기 캐리어 기판의 상기 제 2 측 상의 상기 도전층에 접지판이 형성되고,
    상기 상호 접속부가 전송 라인 특성(transmission line characteristic)을 갖도록 상기 캐리어 기판의 상기 상호 접속부와 유전체 두께 사이의 상호 거리가 선택되는
    전자 장치.
  7. 제 1 항 또는 제 6 항에 있어서,
    상기 캐리어 기판의 상기 제 1 측 상에 기계적 스티프너 층(a mechnical stiffner layer)을 더 포함하는
    전자 장치.
  8. 제 1 항에 있어서,
    상기 캐리어 기판의 상기 제 1 측 상에 스페이서 층(a spacer layer)을 더 포함하되,
    상기 스페이서 층은 방열층에 의해 덮여지고,
    상기 방열층은 상기 접합 패드를 포함하는 면에 반대되는 면에서 상기 반도체 장치와 열적으로 접촉되는
    전자 장치.
  9. 제 8 항에 있어서,
    상기 방열층은 상기 캐리어 기판의 히트 싱크(a heat sink)에 열적으로 접속되는
    전자 장치.
  10. 제 1 항에 있어서,
    자신의 접합 패드로부터 상기 캐리어 기판의 상기 제 2 측으로 접지 및 전압 공급 접속을 위한 직접 경로를 구비하는 제 2 반도체 장치를 더 포함하되,
    상기 제 2 측에는 접지 및 전압 공급 접속을 위한 콘택트 패드가 제공되는
    전자 장치.
  11. 캐리어 기판으로서,
    유전 물질층을 포함하며 제 1 측 및 반대편의 제 2 측을 구비하며,
    상기 제 1 및 제 2 측은 각각 전기 도전층을 구비하고,
    상기 제 1 측에는 반도체 장치의 접합 패드에 결합되는 접합 패드가 제공되며,
    상기 제 2 측에는 외부 결합을 위한 콘택트 패드가 제공되고,
    상기 콘택트 패드 및 상기 접합 패드는 원하는 패턴에 따라 전기적으로 상호 접속되며,
    상기 콘택트 패드는 전압 공급 접속을 위한 제 1 부분과, 접지 접속을 위한 제 2 부분과, 신호 전송을 위한 제 3 부분으로 세부 분할되고, 상기 접합 패드의 제 1 및 제 2 부분은 내측 영역에 횡방향으로 제공되며, 상기 접합 패드의 제 3 부분은 상기 내측 영역 주위의 외측 영역에 횡방향으로 제공되되,
    상기 접합 패드의 상기 제 1 및 제 2 부분은 연대하여 어레이를 구성하고, 상기 어레이는 상기 캐리어 기판의 상기 제 2 측 상의 상기 콘택트 패드로 연장되어 직접 경로를 형성하며,
    공급 접속을 위한 상기 패드 각각이 자신의 가장 가까운 인접 패드로서 접지 접속을 위한 패드를 갖도록 접지 접속 및 공급 접속을 위한 상기 패드가 상기 어레이에 배치되는
    캐리어 기판.
KR1020067006868A 2003-10-10 2004-10-01 전자 장치 및 캐리어 기판 KR101098709B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP03103757.5 2003-10-10
EP03103757 2003-10-10
PCT/IB2004/051946 WO2005036644A2 (en) 2003-10-10 2004-10-01 Electronic device and carrier substrate

Publications (2)

Publication Number Publication Date
KR20060120031A KR20060120031A (ko) 2006-11-24
KR101098709B1 true KR101098709B1 (ko) 2011-12-23

Family

ID=34429469

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020067006868A KR101098709B1 (ko) 2003-10-10 2004-10-01 전자 장치 및 캐리어 기판

Country Status (6)

Country Link
US (1) US7429797B2 (ko)
EP (1) EP1673808B1 (ko)
JP (1) JP4975437B2 (ko)
KR (1) KR101098709B1 (ko)
CN (1) CN101142676B (ko)
WO (1) WO2005036644A2 (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7791895B2 (en) * 2005-08-19 2010-09-07 Intel Corporation Surface mount component having magnetic layer thereon and method of forming same
DE102006005746B4 (de) * 2006-02-07 2009-02-26 Elbau Elektronik Bauelemente Gmbh Berlin Elektronische Baugruppe, insbesondere elektronisches Sensorsystem, vorzugsweise für Positions- und Winkelmesssysteme
US8872287B2 (en) 2008-03-27 2014-10-28 United Microelectronics Corp. Integrated structure for MEMS device and semiconductor device and method of fabricating the same
US8525389B2 (en) 2008-09-02 2013-09-03 United Microelectronics Corp. MEMS device with protection rings
US7851975B2 (en) * 2008-09-02 2010-12-14 United Microelectronics Corp. MEMS structure with metal protection rings
TWI472472B (zh) * 2008-09-08 2015-02-11 United Microelectronics Corp 微機電系統結構及其製造方法
US8810025B2 (en) 2011-03-17 2014-08-19 Taiwan Semiconductor Manufacturing Company, Ltd. Reinforcement structure for flip-chip packaging
US8643140B2 (en) 2011-07-11 2014-02-04 United Microelectronics Corp. Suspended beam for use in MEMS device
US8525354B2 (en) 2011-10-13 2013-09-03 United Microelectronics Corporation Bond pad structure and fabricating method thereof
US8981501B2 (en) 2013-04-25 2015-03-17 United Microelectronics Corp. Semiconductor device and method of forming the same
US10734998B1 (en) * 2019-05-31 2020-08-04 The Boeing Company Complementary self-limiting logic

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001044591A (ja) 1999-08-03 2001-02-16 Ngk Spark Plug Co Ltd 配線基板
JP2001110926A (ja) 1999-10-13 2001-04-20 Nec Corp フリップチップパッケージ
JP2001244362A (ja) 2000-02-28 2001-09-07 Nec Corp 半導体装置

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6330164B1 (en) * 1985-10-18 2001-12-11 Formfactor, Inc. Interconnect assemblies and methods including ancillary electronic component connected in immediate proximity of semiconductor device
JP3014503B2 (ja) * 1991-08-05 2000-02-28 日本特殊陶業株式会社 集積回路用パッケージ
MY123146A (en) * 1996-03-28 2006-05-31 Intel Corp Perimeter matrix ball grid array circuit package with a populated center
US5900312A (en) * 1996-11-08 1999-05-04 W. L. Gore & Associates, Inc. Integrated circuit chip package assembly
US6294407B1 (en) * 1998-05-06 2001-09-25 Virtual Integration, Inc. Microelectronic packages including thin film decal and dielectric adhesive layer having conductive vias therein, and methods of fabricating the same
US6175158B1 (en) * 1998-09-08 2001-01-16 Lucent Technologies Inc. Interposer for recessed flip-chip package
US6194669B1 (en) * 1999-02-05 2001-02-27 Trw Inc. Solder ball grid array for connecting multiple millimeter wave assemblies
TW525417B (en) * 2000-08-11 2003-03-21 Ind Tech Res Inst Composite through hole structure
US6775150B1 (en) * 2000-08-30 2004-08-10 Intel Corporation Electronic assembly comprising ceramic/organic hybrid substrate with embedded capacitors and methods of manufacture
US6448639B1 (en) * 2000-09-18 2002-09-10 Advanced Semiconductor Engineering, Inc. Substrate having specific pad distribution
US6388207B1 (en) * 2000-12-29 2002-05-14 Intel Corporation Electronic assembly with trench structures and methods of manufacture
JP4746770B2 (ja) * 2001-06-19 2011-08-10 ルネサスエレクトロニクス株式会社 半導体装置
US6800947B2 (en) * 2001-06-27 2004-10-05 Intel Corporation Flexible tape electronics packaging
SG104279A1 (en) * 2001-11-02 2004-06-21 Inst Of Microelectronics Enhanced chip scale package for flip chips
JP2003229510A (ja) * 2001-11-30 2003-08-15 Ngk Spark Plug Co Ltd 配線基板
US6717066B2 (en) * 2001-11-30 2004-04-06 Intel Corporation Electronic packages having multiple-zone interconnects and methods of manufacture
US7253516B2 (en) * 2003-10-10 2007-08-07 Nxp B.V. Electronic device and carrier substrate for same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001044591A (ja) 1999-08-03 2001-02-16 Ngk Spark Plug Co Ltd 配線基板
JP2001110926A (ja) 1999-10-13 2001-04-20 Nec Corp フリップチップパッケージ
JP2001244362A (ja) 2000-02-28 2001-09-07 Nec Corp 半導体装置

Also Published As

Publication number Publication date
WO2005036644A2 (en) 2005-04-21
CN101142676B (zh) 2010-07-14
EP1673808B1 (en) 2020-01-01
JP2007519224A (ja) 2007-07-12
JP4975437B2 (ja) 2012-07-11
EP1673808A2 (en) 2006-06-28
CN101142676A (zh) 2008-03-12
KR20060120031A (ko) 2006-11-24
WO2005036644A3 (en) 2007-03-01
US7429797B2 (en) 2008-09-30
US20070040270A1 (en) 2007-02-22

Similar Documents

Publication Publication Date Title
US7321166B2 (en) Wiring board having connecting wiring between electrode plane and connecting pad
US9818679B2 (en) Semiconductor device
US6885561B1 (en) Multiple chip module with integrated RF capabilities
KR100891763B1 (ko) 반도체 장치
US7157794B2 (en) Semiconductor device that suppresses variations in high frequency characteristics of circuit elements
US7795709B2 (en) Shielding noisy conductors in integrated passive devices
KR101099925B1 (ko) 전자 장치 및 캐리어 기판
JP2001217355A (ja) 半導体装置
WO2002089207A2 (en) High performance, low cost microelectronic circuit package with interposer
US8198724B1 (en) Integrated circuit device having a multi-layer substrate and a method of enabling signals to be routed in a multi-layer substrate
KR101098709B1 (ko) 전자 장치 및 캐리어 기판
JP2003332377A (ja) フリップチップボンディングのための有機基板
US8120162B2 (en) Package with improved connection of a decoupling capacitor
US20230291369A1 (en) Power amplifier modules, systems, and substrates containing field trapper structures
WO2022236787A1 (zh) 芯片封装结构及封装***
US20240121884A1 (en) Package with self shielding
JP2006059955A (ja) 半導体装置

Legal Events

Date Code Title Description
N231 Notification of change of applicant
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20141205

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20151204

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20161207

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20171208

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20181207

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20191212

Year of fee payment: 9