KR101094765B1 - 파형 생성 회로 - Google Patents

파형 생성 회로 Download PDF

Info

Publication number
KR101094765B1
KR101094765B1 KR1020080127206A KR20080127206A KR101094765B1 KR 101094765 B1 KR101094765 B1 KR 101094765B1 KR 1020080127206 A KR1020080127206 A KR 1020080127206A KR 20080127206 A KR20080127206 A KR 20080127206A KR 101094765 B1 KR101094765 B1 KR 101094765B1
Authority
KR
South Korea
Prior art keywords
transistor
current
voltage
sawtooth wave
circuit
Prior art date
Application number
KR1020080127206A
Other languages
English (en)
Other versions
KR20100068746A (ko
Inventor
이동석
노정진
윤병진
최성훈
김창선
Original Assignee
한양대학교 산학협력단
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한양대학교 산학협력단, 한국전자통신연구원 filed Critical 한양대학교 산학협력단
Priority to KR1020080127206A priority Critical patent/KR101094765B1/ko
Publication of KR20100068746A publication Critical patent/KR20100068746A/ko
Application granted granted Critical
Publication of KR101094765B1 publication Critical patent/KR101094765B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K4/00—Generating pulses having essentially a finite slope or stepped portions
    • H03K4/06—Generating pulses having essentially a finite slope or stepped portions having triangular shape
    • H03K4/08—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape
    • H03K4/48—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape using as active elements semiconductor devices
    • H03K4/50—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape using as active elements semiconductor devices in which a sawtooth voltage is produced across a capacitor
    • H03K4/501—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape using as active elements semiconductor devices in which a sawtooth voltage is produced across a capacitor the starting point of the flyback period being determined by the amplitude of the voltage across the capacitor, e.g. by a comparator
    • H03K4/502—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape using as active elements semiconductor devices in which a sawtooth voltage is produced across a capacitor the starting point of the flyback period being determined by the amplitude of the voltage across the capacitor, e.g. by a comparator the capacitor being charged from a constant-current source
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/125—Discriminating pulses
    • H03K5/1252—Suppression or limitation of noise or interference

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명은 파형 생성 회로에 관한 것으로, 더욱 상세하게는 전압에 따라 기울기가 변하는 톱니파 발생 회로에 관한 것이다.
본 발명에서는 제품의 크기를 감소시킬 수 있고, 회로의 복잡도를 줄일 수 고, 다양한 기울기를 가지며, 제조 원가를 낮출 수 있는 파형 생성 회로를 제공한다.
본 발명의 일 실시 예에 따른 파형 생성 회로는, 톱니파 생성 회로에 있어서, 정전류와 정전압을 제공받아 입력된 정전류를 전류미러링하여 출력하는 제1전류미러부와, 클럭에 의해 스위칭되는 트랜지스터와 병렬로 연결된 캐패시터로 구성되며, 상기 클럭에 의해 상기 캐패시터에 전류를 충전 및 방전하는 충/방전 회로와, 상기 제1전류미러부의 출력 전류와 상기 톱니파의 기울기를 결정하기 위한 전압값을 입력받아 상기 전압값에 비례하는 전류를 생성하여 상기 충/방전 회로로 제공하는 기울기 결정부를 포함한다.
파형, 톱니파, 입력전압, 삼각파, ramp

Description

파형 생성 회로{WAVE FORM GENERATING CIRCUIT}
본 발명은 파형 생성 회로에 관한 것으로, 더욱 상세하게는 톱니파 생성 회로에 관한 것이다.
본 연구는 지식경제부 및 정보통신연구진흥원의 IT 신성장동력핵심기술개발 사업의 일환으로 수행하였음.[IT SoC 핵심설계인력양성 사업]
일반적으로 시간이 지나면서 반복되는 형태를 파형이라고 한다. 이러한 파형에는 정현파, 구형파, 펄스파, 삼각파, 톱니파로 구분할 수 있다. 그러면 여기서 각 파형들의 특성을 살펴보기로 한다. 정현파는 가장 기본적인 형태의 파형이며 삼각함수로부터 도출할 수 있는 특성을 가진다. 또한 정현파는 신호 발생기로 사용되는 오실레이터에서 생성되고 주로 테스트 신호로 사용되며, 대부분의 AC 전원도 정현파에 속한다. 다음으로 구형파는 전압값이 주기적으로 온/오프(on/off) 되는 특징이 있으며, TV, 라디오, 컴퓨터 회로에서 타이밍 신호로 사용된다. 또한 펄스파는 파워 스위치를 on/off 할 때, 볼 수 있는 파형으로 컴퓨터 회로를 통해 한 비트 의 정보를 전달하거나 회로 내에서 글리치로서 나타난다. 마지막으로 삼각파와 톱니파는 전압레벨의 일정한 기울기를 가지면서 변화하는 파형을 말하며, 이러한 변화를 램프(ramp)라고 한다. 이와 같이 기울기를 가지면서 변화하는 파형을 갖는 삼각파 또는 톱니파들은 디스플레이 장치의 래스터 주사와 같이 선형적인 전압의 제어가 필요할 경우 사용된다.
그러면 이하에서 상기한 파형들 중 톱니파를 생성하기 위한 장치에 대하여 살펴보기로 한다.
도 1은 톱니파를 생성하기 위한 일반적인 회로도이다.
도 1에서는 MOS형 트랜지스터 3개(M1, M5, M6)와 커패시터 1개(C1)와 정전압(VDD)와 정전류(
Figure 112008086054241-pat00001
), 클럭 발생부(도면에는 도시하지 않음)로 구성되어 있다. 그러면 이에 대한 구성을 살펴보기로 한다.
제 1 트랜지스터(M6)와 제 2 트랜지스터(M5)는 MOS형 중 P형 트랜지스터로 소스는 공통으로 정전압(VDD)에 연결되어 있다. 정전류(
Figure 112008086054241-pat00002
)은 제 1 트랜지스터(M6)의 드레인에 연결된다. 또한 정전류(
Figure 112008086054241-pat00003
)은 제 1 트랜지스터(M6)의 게이트와 제 2 트랜지스터(M5)의 게이트에 공통으로 연결된다. 제 2 트랜지스터(M5)의 드레인은 커패시터(C1)를 통해 접지된다. 제 3 트랜지스터(M1)는 N형 트랜지스터로 구현하였으며, 제 3 트랜지스터(M1)의 드레인은 제 2 트랜지스터(M5)의 드레인과 연결된다. 그리고 제 3 트랜지스터(M1)의 소스는 접지된다. 제 3 트랜지스터(M1)의 게이트는 클럭 발생부와 연결되어 입력되는 클럭 신호에 의거하여 스위칭 동작을 수행한다. 또한 톱니파를 출력하는 출력단 즉,
Figure 112008086054241-pat00004
는 제 2 트랜지스터(M5)의 드레인과 연결되어 톱니파를 출력한다. 여기서 톱니파는 제 2 트랜지스터(M5)의 드레인과 연결되는 커패시터(C1)의 양단에 충전되는 전하의 충전량 및 방전 과정을 통해 출력되는 신호로서, 커패시터(C1)에 충전되는 충전량이 톱니파의 기울기를 결정한다.
그러면 첨부된 도 2를 참조하여 도 1의 동작에 즉, 톱니파의 생성에 대하여 살펴보기로 한다. 도 2는 상기 도 1의 회로에 인가되는 신호와 출력되는 신호의 타이밍도이다.
도 2에서는 참조부호 201과 참조부호 202로 구분하여 입력 신호와 출력 신호를 구별하였다. 참조부호 201의 신호는 제 3 트랜지스터(M1)의 게이트로 입력되는 입력 신호가 되며, 참조부호 202는 제 2 트랜지스터(M5)의 소스에서 출력되는 출력 신호가 된다. 입력 신호(201)는 소정의 주기(T)를 가지는 클럭 신호로 t0 시점부터 t1 시점까지 하이(high) 신호를 가지고, t1 시점부터 t2 시점까지는 로우(low) 신호를 가지는 구형파가 된다.
클럭이 하이(high) 신호일 때 제 3 트랜지스터(M1)는 턴 온(turn on)되어 스위치가 닫혔을 경우처럼 동작한다. 따라서 정전류(
Figure 112008086054241-pat00005
)으로부터 유입되는 전류는 커패시터(C1)로 흐르지 않고 제 2 트랜지스터(M5)와 제 3 트랜지스터(M1)를 통해 흐른다. 그러므로 클럭이 하이(high) 신호일 때는 커패시터(C1)의 충전이 일어나지 않으며 커패시터(C1)에 충전되어 있는 전하의 잔량이 방전된다. 또한 클럭 이 로우(low) 신호일 때 제 3 트랜지스터(M1)가 턴 오프(turn off)되어 스위치가 열렸을 경우처럼 동작한다. 따라서 정전류(
Figure 112008086054241-pat00006
)으로부터 전류가 흐르지 못하고, 커패시터(C1)에 전하가 충전된다. 따라서 출력단인
Figure 112008086054241-pat00007
에서 시간에 따라 커패시터(C1)가 충전되므로 소정의 기울기를 가지며 전압 상승이 발생한다. 즉, 도 2의 출력단에 도시한 바와 같이 t1 시점부터 t2 시점까지 일정한 기울기를 가지며, 충전된 전하에 의한 파형이 출력된다. 이후 t2 시점부터 t3 시점까지와 같이 클럭의 로우(low) 신호가 종료되고 다음 주기의 클럭 하이(high) 신호로 진입하면 이전 주기의 하이(high)구간과 동일하게 커패시터(C1)의 충전이 일어나지 않으며, 커패시터(C1)의 잔량이 방전된다. 이러한 과정을 통해 출력단
Figure 112008086054241-pat00008
를 통해 톱니파가 출력된다.
그러면 이하에서 커패시터(C1)에서 충전이 발생하는 경우 커패시터(C1)의 용량과 충전되는 전하량에 따른 톱니파의 기울기 등에 대하여 수학적으로 살펴보기로 한다.
정전류(
Figure 112008086054241-pat00009
)으로부터 제공되는 전류를 소정의 t 시간동안 공급하였을 때, 커패시터(C1)에 충전되는 전하량(Q)을 수학식으로 표시하면, 하기 <수학식 1>과 같이 표현할 수 있다.
Figure 112008086054241-pat00010
또한 <수학식 1>에서 알 수 있는 바와 같이 전하량(Q)은 시간과 정전류(
Figure 112008086054241-pat00011
)에 의한 함수이다. 따라서 일정한 정전류가 제공될 경우 시간 동안 커패시터(C1)에 충전하면 커패시터의 양단전압이 변화하게 된다. 이와 같이 커패시터(C1)의 양단 전압의 변화 즉,
Figure 112008086054241-pat00012
를 수학식으로 표현하면, 하기 <수학식 2>와 같이 표현할 수 있다.
Figure 112008086054241-pat00013
상기 <수학식 2>에서도
Figure 112008086054241-pat00014
는 시간의 함수이므로, 시간에 따라 변화하게 된다. 그러므로 톱니파의 기울기 즉, 시간에 대한 커패시터(C1)의 양단에 충전된 전하로 인하여 변화하는 전압의 순간변화량(
Figure 112008086054241-pat00015
)을 수학식으로 표현하면 하기 <수학식 3>과 같이 표현할 수 있다.
Figure 112008086054241-pat00016
상기 <수학식 3>에서 정전류(
Figure 112008086054241-pat00017
), 커패시터(C1)는 고정된 값이다. 따 라서 순간 변화량(
Figure 112008086054241-pat00018
)도 고정된 값임을 알 수 있다. 이상에서 살펴본 바와 같이 일반적인 톱니파의 생성 회로는 일정한 기울기(
Figure 112008086054241-pat00019
)를 갖는 톱니파를 발생시킬 수 있음을 알 수 있다.
따라서 회로를 설계하는 설계자는 도 1과 같은 톱니파 발생 회로를 구현할 경우 원하는 톱니파의 기울기를 위와 같은 방식 즉, 커패시터(C1)와 정전류(
Figure 112008086054241-pat00020
)를 이용하여 결정하고, 이에 근거하여 회로를 구성하게 된다.
한편, 최근 많은 디스플레이 장치들에서는 다양한 기울기를 가지는 회로의 요구가 있다. 또한 디스플레이 장치들 뿐 아니라 톱니파 또는 삼각파에서 기울기의 변화가 요구되는 회로가 존재할 경우 각각의 요구에 따른 회로를 구현하여 요구되는 회로 내에 실장해야 하므로, 제품의 크기가 커지며, 많은 회로를 가지게 되어 가격이 높아지게 된다. 따라서 톱니파 또는 삼각파를 형성하는 회로에서 파형의 기울기를 변화시킬 수 있는 회로가 요구되고 있다.
따라서 본 발명에서는 제품의 크기를 감소시킬 수 있는 파형 생성 회로를 제공한다.
또한 본 발명에서는 회로의 복잡도를 줄일 수 있는 파형 생성 회로를 제공한 다.
또한 본 발명에서는 다양한 기울기를 가지는 파형 생성 회로를 제공한다.
또한 본 발명에서는 제조 원가를 낮출 수 있는 파형 생성 회로를 제공한다.
본 발명에 따른 회로는, 톱니파 생성 회로에 있어서, 정전류와 정전압을 제공받아 입력된 정전류를 전류미러링하여 출력하는 제1전류미러부와, 클럭에 의해 스위칭되는 트랜지스터와 병렬로 연결된 캐패시터로 구성되며, 상기 클럭에 의해 상기 캐패시터에 전류를 충전 및 방전하는 충/방전 회로와, 상기 제1전류미러부의 출력 전류와 상기 톱니파의 기울기를 결정하기 위한 전압값을 입력받아 상기 전압값에 비례하는 전류를 생성하여 상기 충/방전 회로로 제공하는 기울기 결정부를 포함한다.
본 발명의 톱니파 생성 회로는 다양한 기울기의 톱니파를 필요로 하는 회로에서 제품의 크기를 감소시킬 수 있고, 회로의 복잡도를 감소시킬 수 있으며, 제조 원가를 줄일 수 있다.
본 발명을 설명함에 있어서 본 발명과 관련된 공지 기술에 대한 구체적인 설 명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에 그 상세한 설명을 생략하기로 한다. 이하, 첨부된 도면을 참조하여 본 발명에 따른 바람직한 실시 예를 상세히 설명하기로 한다.
도 3은 전압에 따른 톱니파 출력 회로도이다.
도 3을 기준으로 하여 전압에 따라 톱니파의 기울기가 변하는 회로의 구성을 살펴보기로 한다. 도 3에서는 전압에 따라 톱니파의 기울기를 변화시키기 위해 입력전압을 제공하는 전원 생성부(301)와 전원 생성부를 제어하기 위한 제어부(301)와 P형 트랜지스터 5개(M6,M5,M4,M3,M2)와 N형 트랜지스터(M1) 1개로 구성된다.
제 1 트랜지스터(M6)의 소스는 정전압과 연결하고 게이트는 제 2 트랜지스터(M)의 게이트와 연결한다. 그리고 드레인은 정전류에 연결하며, 정전류는 게이트에도 공통으로 연결된다. 제 2 트랜지스터(M5)의 소스는 정전압에 연결되고, 드레인은 제 3 트랜지스터(M)의 소스에 연결된다. 제 3 트랜지스터(M4)의 소스는 제 2 트랜지스터(M5)의 드래인에 연결하고 게이트는 전원생성부와 연결하며, 전원생성부를 제어하기 위하여 제어부가 연결된다. 제 4 트랜지스터(M3)의 소스는 제 3 트랜지스터(M4)의 소스에 연결하고 게이트는 제 5 트랜지스터(M2)의 게이트에 연결한다. 그리고 드레인은 저항에 통해 접지된다. 제 5 트랜지스터(M2)의 소스는 제 4 트랜지스터(M3)와 동일하게 제 3 트랜지스터(M4)의 소스에 연결하고, 게이트는 제 4 트랜지스터(M3)의 게이트에 연결하며 드레인은 커패시터에 의해 접지된다. 제 6 트랜지스터(M2)의 드레인은 제 5 트랜지스터(M2)의 드레인에 연결하고 게이트는 클럭 발생부에 연결하며 소스는 접지한다. 또한 톱니파를 출력하는 출력단 즉,
Figure 112008086054241-pat00021
는 제 5 트랜지스터(M2)의 드레인과 연결되어 전압에 따른 톱니파를 출력한다.
이하에서는 전압에 따라 톱니파의 기울기가 변하는 회로의 동작과정을 수학식을 이용하여 상세하게 설명하기로 한다.
일반적으로 MOS 트랜지스터에 흐르는 전류(
Figure 112008086054241-pat00022
)는 <수학식 5>와 같이 표현할 수 있다.
Figure 112008086054241-pat00023
여기서
Figure 112008086054241-pat00024
는 전하 운반자의 이동도이고,
Figure 112008086054241-pat00025
는 게이트 oxide의 단위면적당 커패시턴스이며, W는 너비, L은 길이, 그리고
Figure 112008086054241-pat00026
는 트랜지스터를 턴 온 시키는 문턱전압이다. <수학식 5>에서 전하 운반자의 이동도(
Figure 112008086054241-pat00027
), 게이트 oxide의 단위면적당 커패시턴스(
Figure 112008086054241-pat00028
), 너비/길이(W/L), 트랜지스터 문턱전압(
Figure 112008086054241-pat00029
)의 값들이 같을 때, 제 1 트랜지스터(M6)와 제 2 트랜지스터(M5)의 소스-게이트 간 전압(
Figure 112008086054241-pat00030
)을 같게 해주면 제 1 트랜지스터(M6)와 제 2 트랜지스터(M5)에 흐르는 전류를 같게 할 수 있으며 이것을 전류거울이라 한다. 이 전류거 울을 이용하여 바이어스 전류(
Figure 112008086054241-pat00031
)를 복사하여 소스 폴로어 즉, 제 3 트랜지스터(M4)에 공급한다.
또한 소스 폴로어의 출력(
Figure 112008086054241-pat00032
)은 입력전압(
Figure 112008086054241-pat00033
)과 제 3 트랜지스터(M4)의 소스-게이트 간 전압(
Figure 112008086054241-pat00034
)의 합이 되며 <수학식 6>과 같이 표현할 수 있다.
Figure 112008086054241-pat00035
제 3 트랜지스터(M4)와 제 4 트랜지스터(M3)에서 전하 운반자의 이동도(
Figure 112008086054241-pat00036
), 게이트 oxide의 단위면적당 커패시턴스(
Figure 112008086054241-pat00037
), 트랜지스터 문턱전압(
Figure 112008086054241-pat00038
)이 동일하다고 가정한다. 또한 제 3 트랜지스터(M4)와 제 4 트랜지스터(M5)와 제 5 트랜지스터(M6)의 소스-게이트 전압(
Figure 112008086054241-pat00039
)을 모두 동일하게 설정하기 위해 제 3 트랜지스터(M4)와 제 4 트랜지스터(M3)와 제 5 트랜지스터(M2)의 너비/길이(W/L)값이 같다고 가정한다. 상기 조건에서 R1을 조절하여 제 4 트랜지스터(M3)에 흐르는 전류를 제 3 트랜지스터(M4)에 흐르는 전류와 같게 하면, 제 3트랜지스터(M4)와 제 4트랜지스터(M5)와 제 5트랜지스터(M6)의 소스-게이트 전압(
Figure 112008086054241-pat00040
)을 모두 동일하게 설정할 수 있으며 <수학식 7>으로 표현할 수 있다.
Figure 112008086054241-pat00041
또한 저항(R1)의 인가되는 전압(
Figure 112008086054241-pat00042
)은 소스 플로워 전압(
Figure 112008086054241-pat00043
)에서 제 4 트랜지스터의 소스-게이트 전압(
Figure 112008086054241-pat00044
)을 뺀 값과 동일하며 <수학식 8>로 표현된다.
Figure 112008086054241-pat00045
<수학식 8>의 소스 플로워 전압(
Figure 112008086054241-pat00046
)을 <수학식 6>으로 대입하면, 저항(R1)의 인가되는 전압(
Figure 112008086054241-pat00047
)은 입력전압(
Figure 112008086054241-pat00048
)과 제 3 트랜지스터(M4)의 소스-게이트 전압(
Figure 112008086054241-pat00049
)의 합한 값에서 제 4 트랜지스터(M3)의 소스-게이트 전압(
Figure 112008086054241-pat00050
)를 뺀 값으로 나타낼 수 있으며, <수학식 9>와 같이 표현할 수 있다.
Figure 112008086054241-pat00051
<수학식 7>에서 알 수 있듯이 제 3 트랜지스터와 제 4 트랜지스터와 제 5 트 랜지스터의 소스-게이트 전압이 모두 동일하므로, 저항(R1)의 인가되는 전압(
Figure 112008086054241-pat00052
)은 <수학식 10>으로 표현된다.
Figure 112008086054241-pat00053
저항(R1)에 인가되는 전압은 제 3 트랜지스터와 제 4 트랜지스터와 제 5 트랜지스터의 소스-게이트 전압을 완벽하게 동일값을 설정할 수 없기 때문에 <수학식 10>과 같이 입력전압과 거의 유사한 근사치로 표현된다.
또한 저항 R1에 흐르는 전류(
Figure 112008086054241-pat00054
)는 옴의 법칙(V=IR)에 의해서 <수학식 11>와 같이 표현 할 수 있다.
Figure 112008086054241-pat00055
<수학식 11>에서 저항 R1에 흐르는 전류(
Figure 112008086054241-pat00056
)는 저항(R1)이 상수값이므로, 입력전압(
Figure 112008086054241-pat00057
)에 변화에 의해 변화가 발생한다.
그리고 일정시간(t)동안 커패시터에 충전되는 전하량 Q는 저항(R1)에 흐르는 전류(
Figure 112008086054241-pat00058
)와 시간의 함수로 표현할 수 있으며, 저항(R1)에 흐르는 전류(
Figure 112008086054241-pat00059
)는 <수학식 11>과 같이 입력전압(
Figure 112008086054241-pat00060
)을 저항(R1)값으로 나눈 값이다. 그러 므로 일정시간 t동안 커패시터(C1)에 충전되는 전하량(Q)은 <수학식 12>과 같이 표현할 수 있다.
Figure 112008086054241-pat00061
충전된 커패시터(C1)에 충전된 전하를 출력하는 출력단(
Figure 112008086054241-pat00062
)에서의 출력 전압은 <수학식 13>과 같이 표현할 수 있다.
Figure 112008086054241-pat00063
<수학식 13>에서 커패시터(C1), 저항(R1)이 고정된 값이므로, 톱니파의 기울기를 출력하는 출력단(
Figure 112008086054241-pat00064
)은 입력전압에 의하여 결정되는 것을 알 수 있다. <수학식 11>으로 부터 톱니파기울기(
Figure 112008086054241-pat00065
)는 출력단의 전압값을 시간으로 미분한 값 즉, 순간변화량이며 <수학식 14>와 같이 표현할 수 있다.
Figure 112008086054241-pat00066
<수학식 14>에서 알 수 있듯이 커패시터(C1)와 저항(R1)이 고정된 값이므로 가변적인 값인 입력전압(
Figure 112008086054241-pat00067
)에 따라 톱니파 기울기(
Figure 112008086054241-pat00068
)를 변화시킬 수 있다.
도 4는 클럭이 입력되었을 경우 상이한 전압에서의 톱니파 기울기의 변화를 나타내는 타이밍도이다.
도 4의 타이밍도를 기준으로 하여 도 3의 동작과정에 대하여 살펴보기로 한다. 도 4에서는 참조부호 401의 입력신호와 참조부호 402와 참조부호 403의 출력신호로 구별하였다. 참조부호 401의 신호는 제 6 트랜지스터(M1)의 게이트로 입력되는 클럭 신호(CLK)가 되며, 참조부호 402와 참조부호 403은 각각 입력 전압을 달리한 경우 제 5 트랜지스터(M2)의 소스에서 출력되는 출력 신호 즉, 기울기가 서로 다른 톱니파의 출력이 된다. 입력 신호(401)는 소정의 주기(T)를 가지는 클럭 신호로 t0 시점부터 t1 시점까지 하이(high) 신호를 가지고, t1 시점부터 t2 시점까지는 로우(low) 신호를 가지는 구형파가 된다. 참조부호 402와 참조부호 403은 도 3의 입력전압(
Figure 112008086054241-pat00069
)만을 가변하며, 그 외에 설정 가능한 값을 모두 고정된 값으로 설정하였을 때, 톱니파의 파형을 도시한 그래프이다.
t0 시점부터 t1의 시점에 해당하는 클럭이 하이(high) 신호일 때, 제 6 트랜지스터(M1)는 턴 온(turn on)되어 스위치가 닫혔을 경우처럼 동작한다. 따라서 저항 R1에 흐르는 전류(
Figure 112008086054241-pat00070
)로부터 유입되는 전류는 커패시터(C1)로 흐르지 않고 제 5 트랜지스터(M2)와 제 6 트랜지스터(M1)를 통해 흐른다. 그러므로 클럭이 하이(high) 신호일 때는 커패시터(C1)의 충전이 일어나지 않으며 커패시터(C1)에 충 전되어 있는 전하의 잔량이 방전된다. 또한 클럭이 로우(low) 신호일 때 제 6 트랜지스터(M1)가 턴 오프(turn off)되어 스위치가 열렸을 경우처럼 동작한다. 따라서 저항(R1)에 흐르는 전류(
Figure 112008086054241-pat00071
)로부터 전류가 흐르지 못하고, 커패시터(C1)에 전하가 충전된다. 따라서 출력단인
Figure 112008086054241-pat00072
에서 시간에 따라 커패시터(C1)가 충전된다.
또한 참조부호 402와 참조부호 403의 출력단에 도시한 바와 같이 t1 시점부터 t2 시점까지 일정한 기울기를 가지며 충전된 전하에 의한 파형이 출력된다. 이후 t2 시점부터 t3 시점까지와 같이 클럭의 로우(low) 신호가 종료되고 다음 주기의 클럭 하이(high) 신호로 진입하면 이전 주기의 하이(high)구간과 동일하게 커패시터(C1)의 충전이 일어나지 않으며, 커패시터(C1)의 잔량이 방전된다. 이러한 과정을 통해 출력단 즉,
Figure 112008086054241-pat00073
를 통해 톱니파가 출력된다.
도 4에서의 참조부호 402와 참조부호 403은 입력전압(
Figure 112008086054241-pat00074
)의 변화에 따른 톱니파 기울기(
Figure 112008086054241-pat00075
)의 변화를 비교한다. 도 3에서 제 2 트랜지스터(M5)에 흐르는 전류(
Figure 112008086054241-pat00076
)은 20
Figure 112008086054241-pat00077
, 저항(R1)은 312
Figure 112008086054241-pat00078
, 커패시터(C1)는 2.1
Figure 112008086054241-pat00079
으로 고정된 값을 가진다.
그러므로 톱니파기울기(
Figure 112008086054241-pat00080
)는 입력전압(
Figure 112008086054241-pat00081
)을 변화에 따라 변화시킬 수 있다. 참조부호 402의 경우 <수학식 14>에 의해 입력전압이 0.25
Figure 112008086054241-pat00082
일 때 톱니파 기울기는 0.50
Figure 112008086054241-pat00083
이다. 또한 참조부호 403의 경우 <수학식 14>에 의해 입력전압이 0.63
Figure 112008086054241-pat00084
일 때 톱니파 기울기는 0.97
Figure 112008086054241-pat00085
이다.
또한 전압에 따른 기울기가 변하는 톱니파 회로의 구성에 있어서 제 3 트랜지스터(M4)와 제 4 트랜지스터(M3)와 제 5 트랜지스터(M2)는 하나의 전류원(
Figure 112008086054241-pat00086
)으로부터 전류를 공급받기 때문에 입력전압(
Figure 112008086054241-pat00087
)이 커질수록 제 4 트랜지스터(M3)와 제 5 트랜지스터(M2)로 흐르는 전류가 증가해서 제 3 트랜지스터(M4)로 흐르는 전류가 감소한다. 제 3 트랜지스터(M4)로 흐르는 전류가 감소하면 제 3트랜지스터의 소스-게이트 전압(
Figure 112008086054241-pat00088
)이 감소해서 <수학식 7>을 만족할 수 없다. 이 오차를 줄이기 위해서 트랜지스터 제 3 트랜지스터(M4), 제 4 트랜지스터(M3), 제 5 트랜지스터(M2)의 병렬 트랜지스터 개수의 비율을 8:1:1로 해서 소스 폴로어 M4에 흐르는 전류를 상대적으로 크게 함으로써 오차 조절이 가능하다.
상기 본 발명의 실시 예에서 살펴 본 것과 같이, 다양한 기울기의 톱니파 발생회로가 요구되는 회로에서, 입력전압의 변화에 따른 기울기의 변화가 가능하다. 그러므로 디스플레이 장치 등의 가변의 기울기 톱니파 발생회로가 요구되는 장치에서 효과적으로 사용 될 수 있다.
도 1은 톱니파를 생성하기 위한 일반적인 회로도,
도 2는 상기 도 1의 회로에 인가되는 신호와 출력되는 신호의 타이밍도,
도 3은 전압에 따른 톱니파 출력 회로도,
도 4는 클럭이 입력되었을 경우 상이한 전압에서의 톱니파 기울기의 변화를 나타내는 타이밍도.

Claims (4)

  1. 톱니파 생성 회로에 있어서,
    정전류와 정전압을 제공받아 입력된 정전류를 전류 미러링하여 출력하는 제1전류 미러부와,
    클럭에 의해 스위칭되는 트랜지스터와 병렬로 연결된 캐패시터로 구성되며, 상기 클럭에 의해 상기 캐패시터에 전류를 충전 및 방전하는 충/방전 회로와,
    소스단에 상기 제1전류 미러부로부터 출력된 전류가 입력되고, 상기 톱니파의 기울기를 결정하기 위한 전압값이 게이트단으로 입력되며, 드레인단이 접지되어 상기 소스단에 인가되는 전압을 결정하는 제1트랜지스터와,
    상기 제1트랜지스터의 소스단에 인가되는 상기 전압을 이용하여 상기 충/방전 회로에 공급되는 전압을 결정하고, 상기 소스단에 인가되는 상기 전류를 분배하여 상기 충/방전 회로로 제공하는 전류 생성부를 포함하는 톱니파 생성 회로.
  2. 삭제
  3. 제 1 항에 있어서, 상기 전류 생성부는,
    소스단이 상기 제1트랜지스터의 소스단과 연결되고, 게이트단과 드레인단이 연결되며, 드레인단은 전류를 조절하기 위한 제 1 저항을 통해 접지되는 제2트랜지스터와,
    소스단이 상기 제1트랜지스터의 소스단과 연결되고, 게이트단은 상기 제2트랜지스터의 게이트단과 연결되며, 드레인단이 상기 조절된 전류를 상기 충/방전 회로에 전달하기 위하여 상기 커패시터에 연결되어 접지되는 제3트랜지스터를 포함하는 톱니파 생성회로.
  4. 제 1 항 또는 제 3 항에 있어서, 상기 제1전류 미러부는,
    트랜지스터들을 이용한 전류미러 구조를 가지는 톱니파 생성회로.
KR1020080127206A 2008-12-15 2008-12-15 파형 생성 회로 KR101094765B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080127206A KR101094765B1 (ko) 2008-12-15 2008-12-15 파형 생성 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080127206A KR101094765B1 (ko) 2008-12-15 2008-12-15 파형 생성 회로

Publications (2)

Publication Number Publication Date
KR20100068746A KR20100068746A (ko) 2010-06-24
KR101094765B1 true KR101094765B1 (ko) 2011-12-16

Family

ID=42366954

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080127206A KR101094765B1 (ko) 2008-12-15 2008-12-15 파형 생성 회로

Country Status (1)

Country Link
KR (1) KR101094765B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102013225243A1 (de) 2013-12-09 2015-06-11 Robert Bosch Gmbh Verfahren zum Übertragen eines minimalen und/oder eines maximalen Wertes eines Batteriesystemparameters und Batteriesystem zur Ausführung eines solchen Verfahrens

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006114419A (ja) * 2004-10-18 2006-04-27 Matsushita Electric Ind Co Ltd 高周波加熱電源装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006114419A (ja) * 2004-10-18 2006-04-27 Matsushita Electric Ind Co Ltd 高周波加熱電源装置

Also Published As

Publication number Publication date
KR20100068746A (ko) 2010-06-24

Similar Documents

Publication Publication Date Title
US7034627B1 (en) Oscillator circuit with variable reference voltage and current
US7839197B2 (en) Level shift circuit
US6956413B2 (en) Ramp generator for image sensor ADC
US9543947B2 (en) Semiconductor device
US7245519B2 (en) Digitally programmable capacitor array
CN113452352A (zh) 可调节电流模式张弛振荡器
JP3338758B2 (ja) 遅延回路
KR20100008503A (ko) Ｒｃ 발진기
CN110163015B (zh) 乘法器电路、对应的设备和方法
EP0735688A2 (en) Adiabatic logic
CN108258897B (zh) 电荷泵装置和操作电荷泵装置的方法
EP2099184B1 (en) Driver arrangement and signal generation method
CN110785931B (zh) 具有比较器延迟消除的振荡器电路
KR101675561B1 (ko) 전원 장치
KR101094765B1 (ko) 파형 생성 회로
EP3832888A1 (en) Relaxation oscillator and method
US20060224337A1 (en) Programmable current load systems and methods
CN109302166A (zh) 一种脉冲宽度调制电路及装置
US7898311B2 (en) Phase shifting circuit which produces phase shift signal regardless of frequency of input signal
KR20090009621A (ko) 신호 발생 장치
US6552622B1 (en) Oscillator having reduced sensitivity to supply voltage changes
US6747489B2 (en) Frequency multiplying circuitry with a duty ratio varying little
EP2779450B1 (en) A method and apparatus for generating an oscillation signal
JPH09107270A (ja) アナログ遅延回路
CN118282325A (zh) Rc振荡器

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee