KR101091971B1 - Double doherty power amplifier - Google Patents

Double doherty power amplifier Download PDF

Info

Publication number
KR101091971B1
KR101091971B1 KR1020100051980A KR20100051980A KR101091971B1 KR 101091971 B1 KR101091971 B1 KR 101091971B1 KR 1020100051980 A KR1020100051980 A KR 1020100051980A KR 20100051980 A KR20100051980 A KR 20100051980A KR 101091971 B1 KR101091971 B1 KR 101091971B1
Authority
KR
South Korea
Prior art keywords
amplifier
transmission line
main
peaking
peaking amplifier
Prior art date
Application number
KR1020100051980A
Other languages
Korean (ko)
Other versions
KR20110132139A (en
Inventor
정윤하
이문우
이용섭
Original Assignee
포항공과대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 포항공과대학교 산학협력단 filed Critical 포항공과대학교 산학협력단
Priority to KR1020100051980A priority Critical patent/KR101091971B1/en
Publication of KR20110132139A publication Critical patent/KR20110132139A/en
Application granted granted Critical
Publication of KR101091971B1 publication Critical patent/KR101091971B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0288—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers using a main and one or several auxiliary peaking amplifiers whereby the load is connected to the main amplifier using an impedance inverter, e.g. Doherty amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/56—Modifications of input or output impedances, not otherwise provided for
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/211—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only using a combination of several amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/60—Amplifiers in which coupling networks have distributed constants, e.g. with waveguide resonators
    • H03F3/602—Combinations of several amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/192—A hybrid coupler being used at the input of an amplifier circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/543—A transmission line being used as coupling element between two amplifying stages

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

PURPOSE: A double Doherty power amplifier is provided to perform a switch role according to the size of an input signal through a drive amplifier using a Doherty power amplifier as a main peaking power amplifier. CONSTITUTION: A double Doherty power amplifier comprises a first hybrid power divider(501), a first λ/2 transmission line(502), and a drive amplifier(503). The double Doherty power amplifier comprises a main carrier amplifier(504), a first transmission line(505), and a main peaking amplifier(506). The double Doherty power amplifier comprises a first λ/4 transmission line(507), a fourth transmission line(508), and a fourth λ/4 transmission line(509). The drive amplifier comprises a drive carrier amplifier(503a) and a drive peaking amplifier(503b). The main peaking amplifier comprises a second hybrid power divider(506a), a peaking amplifier(506b), a second transmission line(506c), a carrier amplifier(506d), a third transmission line(506e), a second λ/4 transmission line(506f), and a third λ/4 transmission line(506g).

Description

이중 도허티 전력증폭기 {Double Doherty Power Amplifier}Double Doherty Power Amplifier {Double Doherty Power Amplifier}

본 발명은 전력증폭기에 관한 것으로서, 더 상세하게는 전력증폭기의 효율을 증가시키기 위해 일반적인 도허티 전력증폭기의 피킹 증폭기에 도허티 전력증폭기를 사용함으로써 넓은 출력범위에서 높은 효율을 얻을 수 있도록 한 이중 도허티 전력증폭기에 관한 것이다. The present invention relates to a power amplifier, and more particularly, to increase the efficiency of the power amplifier by using a Doherty power amplifier in the peaking amplifier of a typical Doherty power amplifier, a dual Doherty power amplifier to obtain a high efficiency in a wide output range It is about.

당업자에게 잘 알려져 있는 바와 같이, 도허티 전력증폭기는 낮은 출력 전력에서도 높은 효율을 발생할 수 있기 때문에 많이 연구되어 왔다. 최근에 이용되고 있는 WCDMA(광대역 코드 분할 다중 액서스) 신호 같은 변조 신호들은 9dB 이상의 높은 PAPR(peak-to-average power ratio)를 가지며, PAPR 만큼의 BOP(back-off power)된 출력 전력에서 전력증폭기를 사용하기 위해 더 낮은 출력 전력에서 높은 효율을 가지는 도허티 전력증폭기가 연구되고 있다. 그러나 일반적인 도허티 전력증폭기에서는 6-dB BOP에서 높은 효율을 발생하기 때문에 더 많은 BOP에서 높은 효율을 얻기 위해서 N-way, 비대칭 도허티 전력증폭기들이 개발되고 있다. 그러나 이러한 도허티 전력증폭기들은 낮은 출력 전력에서 높은 효율을 발생시킨 후 출력 전력이 포화 전력에 이르기까지 출력에서는 효율이 낮아지는 단점이 있다. As is well known to those skilled in the art, Doherty power amplifiers have been studied a lot because they can produce high efficiency even at low output power. Modulated signals, such as the recently used wideband code division multiple access (WCDMA) signals, have a high peak-to-average power ratio (PAPR) of more than 9 dB, and power amplifiers at back-off power (BOP) as much as PAPR. Doherty power amplifiers with high efficiencies at lower output powers have been investigated for use. However, N-way, asymmetrical Doherty power amplifiers are being developed to obtain high efficiency at more BOPs because typical Doherty power amplifiers generate high efficiency at 6-dB BOP. However, these Doherty power amplifiers have a disadvantage in that the efficiency is lowered at the output until the output power reaches the saturation power after generating high efficiency at low output power.

도 1은 종래 기술에 따른 3-way 도허티 전력증폭기를 도시한 회로도이다.1 is a circuit diagram illustrating a 3-way Doherty power amplifier according to the prior art.

도 1을 참조하면, 입력 신호는 3-way 전력 분배기(101)를 통해 캐리어 증폭기(104), 제 1 피킹 증폭기(105), 및 제 2 피킹 증폭기(106)의 입력으로 나뉜다. 입력 정합 회로(103)과 출력 정합 회로(107)는 각 전력증폭기의 이득과 효율을 최적화시키며 λ/4 전송선로(108)에 의해서 캐리어 증폭기(104)의 임피던스가 증가하게 되어 낮은 입력에서도 높은 효율을 낼 수 있다. λ/4 전송선로(108)로 인한 캐리어 증폭기(104)와 제 1 피킹 증폭기(105), 제 2 피킹 증폭기(106) 사이의 위상차를 보상하기 위해서 제 1 피킹 증폭기(105)와 제 2 피킹 증폭기(106)의 입력에 λ/4 전송선로(102)를 삽입한다. 일반적으로 n-way 도허티 전력증폭기는 입력에 n-way 전력 분배기를 이용하기 때문에 캐리어 증폭기(104)의 이득이 낮아지고, 제 1 피킹 증폭기(105)와 제 2 피킹 증폭기(106)이 동시에 작동되어 한 BOP 지점에서 높은 효율을 보이고 포화 출력 전력에 이르기까지 효율이 낮아지는 단점이 있다. Referring to FIG. 1, the input signal is split into inputs of a carrier amplifier 104, a first peaking amplifier 105, and a second peaking amplifier 106 via a 3-way power divider 101. The input matching circuit 103 and the output matching circuit 107 optimize the gain and efficiency of each power amplifier, and the impedance of the carrier amplifier 104 is increased by the λ / 4 transmission line 108 to provide high efficiency even at low inputs. Can make The first peaking amplifier 105 and the second peaking amplifier to compensate for the phase difference between the carrier amplifier 104, the first peaking amplifier 105, and the second peaking amplifier 106 due to the λ / 4 transmission line 108 Insert the lambda / 4 transmission line 102 into the input of (106). In general, the n-way Doherty power amplifier uses an n-way power divider at the input, thereby lowering the gain of the carrier amplifier 104 and simultaneously operating the first and second peaking amplifiers 105 and 106. It has the disadvantage of high efficiency at one BOP point and low efficiency up to saturated output power.

도 2는 종래 기술에 따른 비대칭 도허티 전력증폭기를 도시한 회로도이다. 2 is a circuit diagram illustrating an asymmetric Doherty power amplifier according to the prior art.

도 2를 참조하면, 입력 신호는 전력 분배기(201)를 통해 캐리어 증폭기(203), 피킹 증폭기(204)로 나뉘며, 입력 정합 회로(103)와 출력 정합 회로(107)는 각 전력증폭기의 이득과 효율을 최적화시킨다. λ/4 전송선로(206)에 의해서 캐리어 증폭기의 임피던스가 증가하게 되어 낮은 입력에서도 높은 효율을 낼 수 있으며 λ/4 전송선로(206)로 인한 캐리어 증폭기(203)와 피킹 증폭기(204) 사이의 위상차를 보상하기 위해서 피킹 증폭기(204)의 입력에 λ/4 전송선로(207)를 삽입한다. 이때 캐리어 증폭기(203)와 피킹 증폭기(204) 사이의 출력 비에 따라서 최대 효율이 나타나는 BOP 지점이 결정된다. 비대칭 전력증폭기는 큰 BOP에서 높은 효율을 얻기 위해 캐리어 증폭기(203)와 피킹 증폭기(204) 사이의 소자 크기를 다르게 하기 때문에 입력 매칭 회로(202)와 출력 매칭 회로(205)가 서로 다르고 위상지연도 다르기 때문에 설계하기가 힘들다. 게다가 n-way 도허티 증폭기와 마찬가지로 큰 BOP에서 높은 효율을 나타낸 뒤에 포화 전력에 이르기까지 효율이 감소하는 것을 관찰할 수 있다. Referring to FIG. 2, the input signal is divided into a carrier amplifier 203 and a peaking amplifier 204 through a power divider 201, and the input matching circuit 103 and the output matching circuit 107 correspond to the gain of each power amplifier. Optimize your efficiency. The impedance of the carrier amplifier is increased by the λ / 4 transmission line 206 so that high efficiency can be achieved even at a low input, and between the carrier amplifier 203 and the peaking amplifier 204 due to the λ / 4 transmission line 206. In order to compensate for the phase difference, the λ / 4 transmission line 207 is inserted into the input of the peaking amplifier 204. At this time, the BOP point at which the maximum efficiency appears is determined according to the output ratio between the carrier amplifier 203 and the peaking amplifier 204. Since the asymmetric power amplifiers vary the device size between the carrier amplifier 203 and the peaking amplifier 204 to achieve high efficiency at large BOPs, the input matching circuit 202 and the output matching circuit 205 are different and phase delay It's hard to design because it's different. In addition, as with n-way Doherty amplifiers, high efficiency is observed at large BOPs, followed by a decrease in efficiency down to saturation power.

앞에서 설명한 종래의 3-way 및 비대칭 도허티 전력증폭기는 큰 BOP에서 높은 효율을 발생한다. 그러나 이러한 도허티 전력증폭기들은 낮은 출력에서 높은 효율을 가진 뒤 최대 출력에서 높은 효율을 가질 때까지 높은 효율을 유지하기 힘들며, 비대칭 도허티 전력증폭기의 경우에는 최대 출력 전력이 다른 소자를 사용하기 때문에 주 전력증폭기와 부 전력증폭기 간의 위상 차이를 맞추기 힘들다. The conventional three-way and asymmetric Doherty power amplifiers described above produce high efficiency at large BOPs. However, these Doherty power amplifiers are difficult to maintain high efficiency until they have high efficiency at low output and high efficiency at maximum output, and in the case of asymmetric Doherty power amplifiers, since the maximum output power uses a different device, the main power amplifier It is difficult to match the phase difference between and the negative power amplifier.

본 발명은 상기와 같은 문제점을 해결하기 위하여 발명된 것으로서, 같은 소자를 사용하면서도 넓은 출력범위에서도 일정하게 높은 효율을 발생할 수 있는 이중 도허티 전력증폭기를 제공하는 데 그 목적이 있다. The present invention has been invented to solve the above problems, and an object thereof is to provide a dual Doherty power amplifier that can generate a constant high efficiency even in a wide output range while using the same device.

본 발명의 목적을 달성하기 위하여, 본 발명에 따른 이중 도허티 전력증폭기는 피킹 전력증폭기를 도허티 전력증폭기로 이용하고 입력의 크기에 따라 피킹 전력증폭기의 각 증폭기들이 동작하기 위해서 주 피킹 전력증폭기의 앞단에 클래스 C 급(class-C) 바이어스의 구동 증폭기를 연결한 것으로서, 더 구체적으로는 이중 도허티 전력증폭기에 있어서, 입력 신호의 전 범위에서 동작하는 제 1 경로부; 포화전력에서 6-dB BOP 지점에서부터 동작하는 제 2 경로부; 상기 제 1 경로부 및 상기 제 2 경로부에 상기 입력 신호를 분배하기 위한 제 1 하이브리드 전력 분배기; 및 상기 제 1 경로부에 포함된 주 캐리어 증폭기 및 상기 제 2 경로부에 포함된 주 피킹 증폭기를 제어하기 위한 구동증폭기를 포함하는 것을 특징으로 한다. In order to achieve the object of the present invention, the dual Doherty power amplifier according to the present invention uses the peaking power amplifier as the Doherty power amplifier and the front of the main peaking power amplifier to operate each amplifier of the peaking power amplifier according to the size of the input. A class-C bias drive amplifier is connected, and more specifically, a dual Doherty power amplifier, comprising: a first path part operating in a full range of an input signal; A second path portion operating from a 6-dB BOP point at saturation power; A first hybrid power divider for distributing the input signal to the first path portion and the second path portion; And a driving amplifier for controlling the main carrier amplifier included in the first path part and the main peaking amplifier included in the second path part.

바람직하게는, 상기 구동증폭기는 모든 입력크기에서 상기 주 캐리어 증폭기를 동작시키기 위한 구동 캐리어 증폭기를 구비하고, 및 상기 입력 신호의 크기가 10dBm을 초과하는 입력크기인 경우에 상기 주 피킹 증폭기를 제어하기 위한 구동 피킹 증폭기를 포함한다. Preferably, the drive amplifier includes a drive carrier amplifier for operating the main carrier amplifier at all input sizes, and controls the main peaking amplifier when the magnitude of the input signal is greater than 10 dBm. A driving peaking amplifier for the drive.

바람직하게는, 상기 제 1 경로부와 상기 제 2 경로부 간의 지연을 보상하기 하기 위한 λ/2 전송선로를 포함한다. Preferably, it comprises a lambda / 2 transmission line for compensating for the delay between the first path portion and the second path portion.

바람직하게는, 상기 제 1 경로부는 상기 주 피킹 증폭기의 출력 임피던스를 증가시키는데 사용하기 위한 전송선로 만큼의 위상차를 보상하는 전송선로를 포함한다. Advantageously, said first path portion comprises a transmission line that compensates for a phase difference by a transmission line for use in increasing the output impedance of said main peaking amplifier.

바람직하게는, 상기 제 1 경로부는 낮은 입력 신호 범위, 즉 입력 신호가 10 dBm 이하의 입력 범위에서 상기 주 캐리어 증폭기의 출력 임피던스를 증가시키는 λ/4 전송선로를 포함한다. Advantageously, said first path portion comprises a [lambda] / 4 transmission line that increases the output impedance of said main carrier amplifier in a low input signal range, i.e., an input range of less than 10 dBm.

바람직하게는, 상기 주 피킹 증폭기는 상기 제 1 하이브리드 전력 분배기에서 분배된 입력 신호를 분배하기 위한 제 2 하이브리드 전력 분배기를 포함한다. Advantageously, said main peaking amplifier comprises a second hybrid power divider for distributing an input signal distributed at said first hybrid power divider.

바람직하게는, 상기 주 피킹 증폭기는 Class-C 피킹 증폭기 및 Class-B 캐리어 증폭기를 포함하며, 상기 Class-C 피킹 증폭기가 동작하지 않을 때 상기 Class-B 캐리어 증폭기의 출력 전력이 누설되지 않게 막아주기 위해 상기 Class-C 피킹 증폭기의 출력에 전송선로를 삽입한다. Preferably, the main peaking amplifier includes a Class-C peaking amplifier and a Class-B carrier amplifier, and prevents the output power of the Class-B carrier amplifier from leaking when the Class-C peaking amplifier is not in operation. Insert a transmission line into the output of the Class-C peaking amplifier.

바람직하게는, 상기 주 피킹 증폭기는 상기 Class-C 피킹 증폭기가 동작하지 않을 때 상기 Class-B 캐리어 증폭기의 출력 임피던스를 증가시키기 위한 λ/4 전송선로를 포함한다. Advantageously, said main peaking amplifier comprises a [lambda] / 4 transmission line for increasing the output impedance of said Class-B carrier amplifier when said Class-C peaking amplifier is not operating.

바람직하게는, 상기 주 피킹 증폭기는 상기 Class-C 피킹 증폭기 출력의 상기 전송선로 만큼의 위상차를 보상하기 위해 상기 Class-B 캐리어 증폭기 출력에 전송선로를 연결한다. Advantageously, said main peaking amplifier connects a transmission line to said Class-B carrier amplifier output to compensate for a phase difference by said transmission line of said Class-C peaking amplifier output.

바람직하게는, 상기 주 피킹 증폭기는 상기 주 피킹 증폭기의 부하 임피던스와 상기 이중 도허티 증폭기의 특성 임피던스와의 임피던스 매칭을 위한 λ/4 전송선로를 포함한다. Preferably, the main peaking amplifier comprises a λ / 4 transmission line for impedance matching between the load impedance of the main peaking amplifier and the characteristic impedance of the dual Doherty amplifier.

바람직하게는, 상기 제 2 경로부는 상기 주 피킹 증폭기가 동작하기 않을 때 상기 주 캐리어 증폭기의 출력 전력이 상기 주 피킹 증폭기 방향으로 누설되는 것을 막기 위한 전송선로를 포함한다. Preferably, the second path portion includes a transmission line for preventing the output power of the main carrier amplifier from leaking toward the main peaking amplifier when the main peaking amplifier is not operated.

이상에서 설명한 바와 같이 본 발명에 따른 이중 도허티 전력증폭기는 주 피킹 전력증폭기로써 도허티 전력증폭기를 이용하고, 입력 신호의 크기에 따라 구동 증폭기가 스위치 역할을 하게 함으로써 넓은 출력범위에서 높은 효율을 유지하는 이점을 제공한다. As described above, the dual Doherty power amplifier according to the present invention uses the Doherty power amplifier as the main peaking power amplifier and maintains high efficiency in a wide output range by allowing the driving amplifier to act as a switch according to the size of the input signal. To provide.

도 1은 종래 3-way 도허티 전력증폭기를 설명하기 위한 회로도.
도 2는 종래 비대칭 도허티 전력증폭기를 설명하기 위한 회로도.
도 3는 본 발명에 따른 이중 도허티 전력증폭기의 구조를 나타내기 위한 회로도.
도 4는 일반적인 도허티 증폭기 및 본 발명에 따른 이중 도허티 전력증폭기의 입력 크기에 따른 효율 특성을 도시한 그래프.
도 5은 본 발명에 따른 이중 도허티 전력증폭기를 설명하기 위한 회로도.
도 6은 본 발명에 따른 중심주파수가 2.14GHz인 정현파가 입력신호로 사용되었을 경우에 출력 전력에 따른 각 증폭기의 드레인 전류 특성을 도시한 그래프.
도 7은 본 발명에 따른 중심주파수가 2.14GHz인 정현파가 입력신호로 사용되었을 경우에 출력 전력에 따른 효율 및 이득 특성을 도시한 그래프.
도 8은 본 발명에 따른 중심주파수가 2.14GHz이며, 5MHz 대역폭을 가지는 WCDMA 신호가 입력신호로 사용되었을 경우에 34.5 dBm의 출력전력에서 디지털 선형왜곡기를 이용한 선형화 전후의 출력 스펙트럼.1 is a circuit diagram illustrating a conventional 3-way Doherty power amplifier.
2 is a circuit diagram illustrating a conventional asymmetric Doherty power amplifier.
3 is a circuit diagram showing the structure of a dual Doherty power amplifier according to the present invention.
Figure 4 is a graph showing the efficiency characteristics according to the input size of a typical Doherty amplifier and a dual Doherty power amplifier according to the present invention.
5 is a circuit diagram illustrating a dual Doherty power amplifier according to the present invention.
6 is a graph illustrating drain current characteristics of each amplifier according to output power when a sine wave having a center frequency of 2.14 GHz according to the present invention is used as an input signal.
7 is a graph illustrating efficiency and gain characteristics according to output power when a sine wave having a center frequency of 2.14 GHz according to the present invention is used as an input signal.
8 is an output spectrum before and after linearization using a digital linear distortion analyzer at an output power of 34.5 dBm when a WCDMA signal having a center frequency of 2.14 GHz and a 5 MHz bandwidth is used as an input signal.

이하, 첨부한 도면을 참조하면서 본 발명의 실시예에 따른 이중 도허티 전력증폭기에 대해 상세하게 설명한다. Hereinafter, a dual Doherty power amplifier according to an embodiment of the present invention with reference to the accompanying drawings will be described in detail.

도 3은 본 발명에 따른 이중 도허티 전력증폭기의 구조를 도시한 회로도로서, 제 1 캐리어 증폭기(301), 제 1 λ/4 전송선로(302) 및 피킹 증폭기(303)를 포함한다. 피킹 증폭기(303)는 제 2 캐리어 증폭기(303a), 제 2 λ/4 전송선로(303b), 제 3 λ/4 전송선로(303c) 및 제 1 피킹 증폭기(303d)를 포함하여 이루어진다. 3 is a circuit diagram illustrating a structure of a dual Doherty power amplifier according to the present invention, and includes a first carrier amplifier 301, a first λ / 4 transmission line 302, and a peaking amplifier 303. The peaking amplifier 303 includes a second carrier amplifier 303a, a second λ / 4 transmission line 303b, a third λ / 4 transmission line 303c, and a first peaking amplifier 303d.

낮은 입력 신호 범위, 즉 입력 신호가 10 dBm 이하의 입력 범위에서는 제 1 캐리어 증폭기(301)만 동작하며, 제 1 λ/4 전송선로(302)로 인해서 제 1 캐리어 증폭기(301)의 출력 임피던스가 증가하게 되어 36 dBm의 낮은 출력 전력에서도 높은 효율을 낸다. 이때 피킹 증폭기(303)의 제 2 캐리어 증폭기(303a)와 제 1 피킹 증폭기(303d)는 각각 class-B와 class-C 급 증폭기를 이용하기 때문에 낮은 입력에서는 동작하지 않는다. 입력 크기가 증가함에 따라 제 2 캐리어 증폭기(303a)가 동작하게 되며, 제 1 캐리어 증폭기(301)의 동작과 마찬가지로 제 2 λ/4 전송선로(303b)에 의해서 제 2 캐리어 증폭기(303a)의 출력 임피던스가 증가하게 되어 입력의 크기가 증가하더라도 효율의 감소 없이 39% 이상의 높은 효율을 유지할 수 있다. 입력이 최대가 되면, 제 1 캐리어 증폭기(301), 제 2 캐리어 증폭기(303a) 및 제 1 피킹 증폭기(303d)가 모두 동작하게 되어 높은 효율을 발생한다. 그리고, 제 1 캐리어 증폭기(301), 제 2 캐리어 증폭기(303b) 및 제 1 피킹 증폭기(303d) 사이의 위상지연을 보상하기 위해서 제 3 λ/4 전송선로(303c)를 제 1 피킹 증폭기(303d)의 입력에 연결한다. Only the first carrier amplifier 301 operates in a low input signal range, i.e., an input range of 10 dBm or less, and the output impedance of the first carrier amplifier 301 is reduced due to the first λ / 4 transmission line 302. This increases the efficiency even at low output power of 36 dBm. At this time, the second carrier amplifier 303a and the first peaking amplifier 303d of the peaking amplifier 303 use class-B and class-C class amplifiers, respectively, and thus do not operate at a low input. As the input size increases, the second carrier amplifier 303a operates, and similarly to the operation of the first carrier amplifier 301, the output of the second carrier amplifier 303a by the second λ / 4 transmission line 303b. As the impedance increases, the input's size can be maintained at as high as 39% without sacrificing efficiency. When the input is maximized, the first carrier amplifier 301, the second carrier amplifier 303a and the first peaking amplifier 303d all operate to generate high efficiency. In order to compensate for the phase delay between the first carrier amplifier 301, the second carrier amplifier 303b, and the first peaking amplifier 303d, the third λ / 4 transmission line 303c is connected to the first peaking amplifier 303d. To the input of

도 4는 종래의 도허티 전력증폭기 및 이중 도허티 전력증폭기에서의 입력 크기에 따른 효율 특성을 도시한다. 일반적인 비대칭 도허티와 3-way 도허티 증폭기들과는 달리 이중 도허티 전력증폭기의 경우에는 일반적인 도허티 증폭기에서와 같이 6dB BOP 지점에서도 높은 효율을 가지므로 넓은 출력 범위에서 높은 효율이 유지되는 것을 관찰할 수 있다. 그러나 실제 사용되는 전력증폭기용 소자는 낮은 입력에서도 전류가 흐르게 되어 이상적인 높은 효율을 얻기 힘들기 때문에 제 2 캐리어 증폭기(303a)의 동작을 제어할 수 있는 장치가 필요하다. Figure 4 shows the efficiency characteristics according to the input size in the conventional Doherty power amplifier and dual Doherty power amplifier. Unlike conventional asymmetric Doherty and 3-way Doherty amplifiers, the dual Doherty power amplifier has high efficiency at the 6dB BOP point as in conventional Doherty amplifiers, so it can be observed that high efficiency is maintained over a wide output range. However, the actual power amplifier element is used to control the operation of the second carrier amplifier 303a because the current flows even at a low input it is difficult to obtain the ideal high efficiency.

도 5는 본 발명에 따른 이중 도허티 전력증폭기의 구조를 도시한 상세 회로도로서, 제 1 하이브리드 전력분배기(501), 제 1 λ/2 전송선로(502), 구동 증폭기(503), 주 캐리어 증폭기(504), 제 1 전송선로(505), 주 피킹 증폭기(506), 제 1 λ/4 전송선로(507), 제 4 전송선로(508) 및 제 4 λ/4 전송선로(509)를 포함한다. 구동 증폭기(503)는 구동 캐리어 증폭기(503a)와 구동 피킹 증폭기(203b)를 포함하여 이루어진다. 주 피킹 증폭기(506)는 제 2 하이브리드 전력분배기(506a), 피킹 증폭기(506b), 제 2 전송선로(506c), 캐리어 증폭기(506d), 제 3 전송선로(506e), 제 2 λ/4 전송선로(506f) 및 제 3 λ/4 전송선로(506g)를 포함하여 이루어진다. FIG. 5 is a detailed circuit diagram illustrating a structure of a dual Doherty power amplifier according to the present invention, and includes a first hybrid power divider 501, a first λ / 2 transmission line 502, a drive amplifier 503, and a main carrier amplifier ( 504, a first transmission line 505, a main peaking amplifier 506, a first λ / 4 transmission line 507, a fourth transmission line 508, and a fourth λ / 4 transmission line 509. . The drive amplifier 503 includes a drive carrier amplifier 503a and a drive peaking amplifier 203b. The main peaking amplifier 506 is the second hybrid power divider 506a, the peaking amplifier 506b, the second transmission line 506c, the carrier amplifier 506d, the third transmission line 506e, the second λ / 4 transmission line. A furnace 506f and a third λ / 4 transmission line 506g.

상기와 같이 구성된 본 발명에 따른 이중 도허티 전력증폭기의 구체적인 작용을 도 3 내지 도 8을 참조하여 설명한다. A detailed operation of the dual Doherty power amplifier according to the present invention configured as described above will be described with reference to FIGS.

도 5를 참조하면, 입력 신호는 제 1 하이브리드 전력분배기(501)를 통해서 동일한 크기의 신호가 90°의 위상차를 가지고 각 전송선로를 통해서 나누어진다. 10 dBm의 낮은 입력 신호에서는 구동 증폭기(503)에서 구동 캐리어 증폭기(503a) 및 구동 피킹 증폭기(503b)가 각각 class-AB급 및 class-C급 증폭기이기 때문에 구동 캐리어 증폭기(503a)만 동작하고 구동 피킹 증폭기(503b)는 동작하지 않는다. 구동 캐리어 증폭기(503a)를 지난 입력 신호는 주 캐리어 증폭기(504)에 의해 증폭되고, 제 1 λ/4 전송선로(507)에 의해 출력임피던스가 증가하여 낮은 입력 신호에서도 높은 효율을 발생할 수 있다. 입력 신호의 크기가 증가함에 따라서 10 dBm을 초과하는 입력크기에서부터 구동 피킹 증폭기(503b)가 동작하기 시작하여, 구동 피킹 증폭기(503b)의 출력은 주 피킹 증폭기(506)의 입력으로 사용된다. 따라서, 구동 피킹 증폭기(503b)는 입력 크기에 따라서 동작하기 때문에 주 피킹 증폭기(506)의 동작을 결정하는 스위치 역할을 한다. 구동 피킹 증폭기(503b)의 출력 신호는 제 2 하이브리드 전력분배기(506a)의 입력으로 사용되며, 제 2 하이브리드 전력분배기(506a)는 피킹 증폭기(506b)와 캐리어 증폭기(506d)의 입력신호가 90°의 위상차가 생기도록 만들어준다. 피킹 증폭기(506b)의 경우 class-C급 증폭기이므로 큰 입력 신호가 입력되지 않는 이상 캐리어 증폭기(506d)만 동작하게 된다. 캐리어 증폭기(506d)에 의해서 증폭된 신호는 제 2 λ/4 전송선로(506f)에 의해서 높은 효율을 유지하게 되고, 입력 크기가 증가하면 피킹 증폭기(506b)가 동작하게 되어 포화 출력 전력에 이르기까지 높은 효율을 유지한다. Referring to FIG. 5, an input signal is divided through each transmission line through a first hybrid power splitter 501 with a signal having the same size as a phase difference of 90 °. At the low input signal of 10 dBm, only the drive carrier amplifier 503a operates and drives because the drive carrier amplifier 503a and the drive peaking amplifier 503b in the drive amplifier 503 are class-AB and class-C amplifiers, respectively. The peaking amplifier 503b does not operate. The input signal past the drive carrier amplifier 503a is amplified by the main carrier amplifier 504, and the output impedance is increased by the first λ / 4 transmission line 507 to generate high efficiency even at low input signals. As the magnitude of the input signal increases, the driving peaking amplifier 503b starts to operate from an input size exceeding 10 dBm, so that the output of the driving peaking amplifier 503b is used as the input of the main peaking amplifier 506. Thus, the driving peaking amplifier 503b acts according to the input magnitude and thus serves as a switch for determining the operation of the main peaking amplifier 506. The output signal of the driving peaking amplifier 503b is used as an input of the second hybrid power divider 506a. Make the phase difference of. Since the peaking amplifier 506b is a class-C class amplifier, only the carrier amplifier 506d operates unless a large input signal is input. The signal amplified by the carrier amplifier 506d is maintained at high efficiency by the second λ / 4 transmission line 506f. When the input size is increased, the peaking amplifier 506b is operated to reach the saturated output power. Maintain high efficiency.

즉, 낮은 입력 신호가 인가되면 도허티 증폭기의 특성에 따라서 주 캐리어 증폭기(504)만 동작하게 되며 낮은 입력에서도 높은 효율을 발생한다. 입력 크기가 증가할수록 구동 피킹 증폭기(503b)에 의해서 주 피킹 증폭기(506)가 동작하게 되며, 입력 신호의 크기가 증가함에 따라 주 피킹 증폭기(506)의 캐리어 증폭기(506d)와 피킹 증폭기(506b)가 도허티 증폭기의 동작을 함으로써 높은 효율을 유지하게 된다. That is, when a low input signal is applied, only the main carrier amplifier 504 operates according to the characteristics of the Doherty amplifier, and high efficiency is generated even at a low input. As the input size increases, the main peaking amplifier 506 is operated by the driving peaking amplifier 503b. As the size of the input signal increases, the carrier amplifier 506d and the peaking amplifier 506b of the main peaking amplifier 506 are increased. By operating the Doherty amplifier, high efficiency is maintained.

주 피킹 증폭기(506)에서 캐리어 증폭기(506d)가 동작하는 동안 캐리어 증폭기(506d)의 출력 전력이 피킹 증폭기(506b)로 누설되는 것을 막기 위해 제 3 전송선로(506e)를 삽입하고, 제 3 전송선로(506e)에 의한 위상차이를 보상하기 위해서 제 2 전송선로(506c)를 피킹 증폭기(506b) 출력에 연결한다. 입력 크기에 따라서 주 피킹 증폭기(506)의 부하 임피던스와 전체 이중 도허티 증폭기의 특성 임피던스와의 임피던스 매칭을 위해서 제 3 λ/4 전송선로(506g)를 주 피킹 증폭기(506)의 출력에 연결한다.Insert the third transmission line 506e to prevent the output power of the carrier amplifier 506d from leaking to the peaking amplifier 506b while the carrier amplifier 506d is operating in the main peaking amplifier 506, and the third transmission line The second transmission line 506c is connected to the output of the peaking amplifier 506b to compensate for the phase difference caused by the furnace 506e. Depending on the input size, the third λ / 4 transmission line 506g is connected to the output of the main peaking amplifier 506 for impedance matching between the load impedance of the main peaking amplifier 506 and the characteristic impedance of the entire dual Doherty amplifier.

낮은 입력신호에서 주 캐리어 증폭기(504)만 동작하는 동안 주 피킹 증폭기(506)로 누설되는 전력을 방지하기 위해 제 4 전송선로(508)를 주 피킹 증폭기(506)의 출력에 연결하고, 제 4 전송선로로 인하여 발생한 위상차를 보상하기 위해서 제 1 전송선로(505)를 삽입한다. 주 캐리어 증폭기(504)와 주 피킹 증폭기(506)의 출력 임피던스와 이중 도허티 증폭기의 특성 임피던스 사이의 임피던스를 매칭하기 위해서 제 4 λ/4 전송선로(509)를 출력에 연결한다. The fourth transmission line 508 is connected to the output of the main peaking amplifier 506 to prevent power leakage to the main peaking amplifier 506 while only the main carrier amplifier 504 is operating at a low input signal. The first transmission line 505 is inserted to compensate for the phase difference caused by the transmission line. A fourth λ / 4 transmission line 509 is connected to the output to match the impedance between the output impedance of the main carrier amplifier 504 and the main peaking amplifier 506 and the characteristic impedance of the dual Doherty amplifier.

도 6은 본 발명에 따른, 중심주파수가 2.14 GHz인 정현파가 입력신호로 사용되었을 경우에, 출력 전력에 따른 각 증폭기의 드레인 전류 특성을 도시하고 있다. 구동 피킹 증폭기(503b)가 주 피킹 증폭기(506)를 제어하는 스위치 역할을 하기 때문에 주 피킹 증폭기(506)의 캐리어 증폭기(506d)와 피킹 증폭기(506b)는 각각 9-dB BOP, 6-dB BOP에서 동작하는 것을 보여준다. 6 illustrates drain current characteristics of each amplifier according to output power when a sinusoidal wave having a center frequency of 2.14 GHz is used as an input signal according to the present invention. Since the driving peaking amplifier 503b acts as a switch for controlling the main peaking amplifier 506, the carrier amplifier 506d and the peaking amplifier 506b of the main peaking amplifier 506 are 9-dB BOP and 6-dB BOP, respectively. Shows that it works.

도 7은 본 발명에 따른, 중심주파수가 2.14 GHz인 정현파가 입력신호로 사용되었을 경우에, 출력 전력에 따른 효율 및 이득 특성을 도시하고 있다. 36.1 dBm의 출력 전력에서 35 %의 효율과 26.6 dB의 이득을 나타내었으며, 39.8 dBm과 44.8 dBm의 출력 전력에서 39 % 이상의 높은 효율을 유지하였다. 7 illustrates efficiency and gain characteristics according to output power when a sinusoidal wave having a center frequency of 2.14 GHz is used as an input signal according to the present invention. At 36.1 dBm of output power, we achieved 35% efficiency and 26.6 dB of gain, and maintained high efficiency of more than 39% at 39.8 dBm and 44.8 dBm output power.

도 8는 본 발명에 따른, 중심주파수가 2.14 GHz이며, 5 MHz 대역폭을 가지는 WCDMA 신호가 입력신호로 사용되었을 경우에, 34.5 dBm의 출력전력에서 DPD를 이용한 선형화 전후의 출력 스펙트럼을 도시하고 있다. 선형화 전의 ACLR(adjacent channel leakage ratio)은 ±5-MHz offset에서 -36 dBc 였지만, DPD(digital predistortion)를 이용하여 이중 도허티 전력증폭기의 선형성을 개선시킨 결과 ±5-MHz offset에서의 ACLR은 -50 dBc 보다 낮은 좋은 선형성을 보여준다. FIG. 8 illustrates output spectrums before and after linearization using DPD at an output power of 34.5 dBm when a WCDMA signal having a center frequency of 2.14 GHz and having a 5 MHz bandwidth is used as an input signal according to the present invention. ACLR (adjacent channel leakage ratio) before linearization was -36 dBc at ± 5-MHz offset, but the linearity of dual Doherty power amplifiers using DPD (digital predistortion) improved ACLR at ± 5-MHz offset. It shows good linearity lower than dBc.

이상, 본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. In the above, the present invention has been described with reference to the embodiments shown in the drawings, which are merely exemplary and will be understood by those skilled in the art that various modifications and equivalent other embodiments are possible. .

따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다. Therefore, the true technical protection scope of the present invention will be defined by the technical spirit of the appended claims.

301 : 제 1 캐리어 증폭기
302 : 제 1 λ/4 전송선로
303 : 피킹 증폭기
501 : 제 1 하이브리드 전력분배기
502 : 제 1 λ/2 전송선로
503 : 구동 증폭기
504 : 주 캐리어 증폭기
505 : 제 1 전송선로
506 : 주 피킹 증폭기
507 : 제 1 λ/4 전송선로
508 : 제 4 전송선로
509 : 제 4 λ/4 전송선로301: first carrier amplifier
302: first λ / 4 transmission line
303: Peaking Amplifier
501: first hybrid power splitter
502: first λ / 2 transmission line
503 drive amplifier
504: main carrier amplifier
505: first transmission line
506 main picking amplifier
507: first λ / 4 transmission line
508: fourth transmission line
509: fourth λ / 4 transmission line

Claims (13)

삭제delete 삭제delete 이중 도허티 전력증폭기에 있어서,
입력 신호의 크기가 10 dBm 이하의 범위에서 동작하는 제 1 경로부;
입력 신호의 크기가 10 dBm을 초과하는 범위에서 동작하는 제 2 경로부;
상기 제 1 경로부 및 상기 제 2 경로부에 상기 입력 신호를 분배하기 위한 제 1 하이브리드 전력 분배기; 및
상기 제 1 경로부에 포함된 주 캐리어 증폭기 및 상기 제 2 경로부에 포함된 주 피킹 증폭기를 제어하기 위한 구동증폭기;
를 포함하되, 상기 구동증폭기는 상기 입력 신호의 크기가 10 dBm 이하 경우에 상기 주 캐리어 증폭기를 제어하기 위해 동작하는 구동 캐리어 증폭기, 및 상기 입력 신호의 크기가 10 dBm 이상인 경우에 상기 주 피킹 증폭기를 제어하기 위해 동작하는 구동 피킹 증폭기를 구비하는 것을 특징으로 하는 이중 도허티 전력증폭기. In a dual Doherty power amplifier,
A first path part operating in a range of an input signal having a magnitude of 10 dBm or less;
A second path part operating in a range in which the magnitude of the input signal exceeds 10 dBm;
A first hybrid power divider for distributing the input signal to the first path portion and the second path portion; And
A driving amplifier for controlling a main carrier amplifier included in the first path portion and a main peaking amplifier included in the second path portion;
The driving amplifier may include a driving carrier amplifier operable to control the main carrier amplifier when the magnitude of the input signal is 10 dBm or less, and the main peaking amplifier when the magnitude of the input signal is 10 dBm or more. A dual Doherty power amplifier comprising a drive peaking amplifier operative to control. 삭제delete 제3항에 있어서,
상기 제 1 경로부와 상기 제 2 경로부 간의 지연을 보상하기 하기 위한 λ/2 전송선로를 포함하는 것을 특징으로 하는 이중 도허티 전력증폭기.The method of claim 3,
And a λ / 2 transmission line for compensating for a delay between the first path portion and the second path portion. 제3항에 있어서, 상기 제 1 경로부는,
상기 주 피킹 증폭기의 출력 임피던스를 증가시키는데 사용하기 위한 전송선로 만큼의 위상차를 보상하는 전송선로를 포함하는 것을 특징으로 하는 이중 도허티 전력증폭기.The method of claim 3, wherein the first path portion,
And a transmission line for compensating for the phase difference of the transmission line for use in increasing the output impedance of the main peaking amplifier. 제3항에 있어서, 상기 제 1 경로부는,
낮은 입력 신호 범위, 즉 입력 신호가 10 dBm 이하인 범위에서 상기 주 캐리어 증폭기의 출력 임피던스를 증가시키는 λ/4 전송선로를 포함하는 것을 특징으로 하는 이중 도허티 전력증폭기.The method of claim 3, wherein the first path portion,
And a λ / 4 transmission line for increasing the output impedance of the main carrier amplifier in a low input signal range, i.e., in a range of less than 10 dBm input signal. 제3항에 있어서, 상기 주 피킹 증폭기는,
상기 제 1 하이브리드 전력 분배기에서 분배된 입력 신호를 분배하기 위한 제 2 하이브리드 전력 분배기를 포함하는 것을 하는 이중 도허티 전력증폭기.The method of claim 3, wherein the main peaking amplifier,
And a second hybrid power divider for distributing input signals distributed at the first hybrid power divider. 제8항에 있어서, 상기 주 피킹 증폭기는,
Class-C 피킹 증폭기 및 Class-B 캐리어 증폭기를 포함하며,
상기 Class-C 피킹 증폭기가 동작하지 않을 때 상기 Class-B 캐리어 증폭기의 출력 전력이 누설되지 않게 막아주기 위해 상기 Class-C 피킹 증폭기의 출력에 전송선로를 삽입한 것을 특징으로 하는 이중 도허티 전력증폭기.The method of claim 8, wherein the main peaking amplifier,
Includes a Class-C peaking amplifier and a Class-B carrier amplifier,
And a transmission line inserted into an output of the Class-C peaking amplifier to prevent leakage of the output power of the Class-B carrier amplifier when the Class-C peaking amplifier is not operated. 제9항에 있어서, 상기 주 피킹 증폭기는,
상기 Class-C 피킹 증폭기가 동작하지 않을 때 상기 Class-B 캐리어 증폭기의 출력 임피던스를 증가시키기 위한 λ/4 전송선로를 포함하는 것을 특징으로 하는 이중 도허티 전력증폭기.The method of claim 9, wherein the main peaking amplifier,
And a λ / 4 transmission line for increasing the output impedance of the Class-B carrier amplifier when the Class-C peaking amplifier is not operating. 제9항에 있어서, 상기 주 피킹 증폭기는,
상기 Class-C 피킹 증폭기 출력의 상기 전송선로 만큼의 위상차를 보상하기 위해 상기 Class-B 캐리어 증폭기 출력에 전송선로를 연결한 것을 특징으로 하는 이중 도허티 전력증폭기.The method of claim 9, wherein the main peaking amplifier,
And a transmission line coupled to the Class-B carrier amplifier output to compensate for the phase difference of the Class-C peaking amplifier output by the transmission line. 제9항에 있어서, 상기 주 피킹 증폭기는,
상기 주 피킹 증폭기의 부하 임피던스와 상기 이중 도허티 증폭기의 특성 임피던스와의 임피던스 매칭을 위한 λ/4 전송선로를 포함하는 것을 특징으로 하는 이중 도허티 전력증폭기.The method of claim 9, wherein the main peaking amplifier,
And a [lambda] / 4 transmission line for impedance matching between the load impedance of the main peaking amplifier and the characteristic impedance of the dual doherty amplifier. 제3항에 있어서, 상기 제 2 경로부는,
상기 주 피킹 증폭기가 동작하기 않을 때 상기 주 캐리어 증폭기의 출력 전력이 상기 주 피킹 증폭기 방향으로 누설되는 것을 막기 위한 전송선로를 포함하는 것을 특징으로 하는 이중 도허티 전력증폭기.The method of claim 3, wherein the second path portion,
And a transmission line for preventing the output power of the main carrier amplifier from leaking toward the main peaking amplifier when the main peaking amplifier is not in operation.
KR1020100051980A 2010-06-01 2010-06-01 Double doherty power amplifier KR101091971B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100051980A KR101091971B1 (en) 2010-06-01 2010-06-01 Double doherty power amplifier

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100051980A KR101091971B1 (en) 2010-06-01 2010-06-01 Double doherty power amplifier

Publications (2)

Publication Number Publication Date
KR20110132139A KR20110132139A (en) 2011-12-07
KR101091971B1 true KR101091971B1 (en) 2011-12-09

Family

ID=45505983

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100051980A KR101091971B1 (en) 2010-06-01 2010-06-01 Double doherty power amplifier

Country Status (1)

Country Link
KR (1) KR101091971B1 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160066593A (en) * 2014-12-02 2016-06-13 전자부품연구원 Broadband Doherty Power Amplifier
TWI675547B (en) * 2018-08-20 2019-10-21 日商三菱電機股份有限公司 Doherty amplifier

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101255821B1 (en) * 2011-06-17 2013-04-24 주식회사 피플웍스 Doherty power amplifier being insert type
EP2798735B1 (en) * 2011-12-29 2017-07-05 Alcatel Lucent Bandwidth-extended doherty power amplifier
KR101325158B1 (en) * 2012-03-14 2013-11-06 포항공과대학교 산학협력단 Multy-Mode Dogerty Power Amplifier

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100760519B1 (en) * 2006-07-28 2007-09-20 김종헌 2stage doherty power amplifier
WO2009081341A1 (en) 2007-12-21 2009-07-02 Nxp B.V. 3-way doherty amplifier with minimum output network
JP2009260658A (en) * 2008-04-16 2009-11-05 Mitsubishi Electric Corp Power amplifier
JP2010118824A (en) 2008-11-12 2010-05-27 Hitachi Kokusai Electric Inc Amplifier

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100760519B1 (en) * 2006-07-28 2007-09-20 김종헌 2stage doherty power amplifier
WO2009081341A1 (en) 2007-12-21 2009-07-02 Nxp B.V. 3-way doherty amplifier with minimum output network
JP2009260658A (en) * 2008-04-16 2009-11-05 Mitsubishi Electric Corp Power amplifier
JP2010118824A (en) 2008-11-12 2010-05-27 Hitachi Kokusai Electric Inc Amplifier

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160066593A (en) * 2014-12-02 2016-06-13 전자부품연구원 Broadband Doherty Power Amplifier
KR101654927B1 (en) 2014-12-02 2016-09-08 전자부품연구원 Broadband Doherty Power Amplifier
TWI675547B (en) * 2018-08-20 2019-10-21 日商三菱電機股份有限公司 Doherty amplifier

Also Published As

Publication number Publication date
KR20110132139A (en) 2011-12-07

Similar Documents

Publication Publication Date Title
US10298177B2 (en) N-way doherty distributed power amplifier with power tracking
KR101484796B1 (en) N-way doherty distributed power amplifier
EP2493069B1 (en) Amplifier
US7091772B2 (en) Power amplification by using different fixed power supply signals for the amplifier
CA2468625C (en) N-way rf power amplifier with increased backoff power and power added efficiency
CA2516302C (en) N-way rf power amplifier circuit with increased back-off capability and power added efficiency using unequal input power division
US8604881B2 (en) Efficiency improvement of doherty power amplifier using supply switching and digitally controlled gate bias modulation of peaking amplifier
JP5217182B2 (en) High frequency amplifier circuit
KR101091971B1 (en) Double doherty power amplifier
US9825593B2 (en) Highly linear, highly efficient wideband RF power amplifier having wide video bandwidth capability
Markos et al. A 50 W unsymmetrical GaN Doherty amplifier for LTE applications
Lee et al. A high power asymmetric Doherty amplifier with improved linear dynamic range
Darraji et al. RF/DSP codesign methodology of enhanced Doherty amplifiers
Wolff et al. A novel model for digital predistortion of discrete level supply-modulated RF power amplifiers
Darraji et al. High efficiency Doherty amplifier combining digital adaptive power distribution and dynamic phase alignment
Chen et al. A K-band power amplifier with parasitic diode linearizer in 0.18-μm CMOS process using 1.8-V supply voltage
Colantonio et al. Doherty power amplifier and GaN technology
Dalwadi et al. Efficient Doherty feed-forward linear power amplifier for CDMA 2000 base-station applications
Golestaneh et al. Three-way Doherty power amplifier for efficient amplification of wideband signals with extended PAPR
Watanabe et al. A 3-bit, 2-watt, digital-analog gallium nitride power amplifier for 64-QAM bandwidth efficient modulation with 25% power savings
KR20120048480A (en) 3-way doherty power amplifier using driving amplifier
Pazhouhesh et al. Dynamically load modulated power amplifier using transistor source impedance variation
Sajedin et al. Design of Asymmetrical Doherty GaN HEMT Power Amplifiers for 4G Applications
Chen et al. A high linearity and efficiency Doherty power amplifier for Retrodirective Communication
de Falco et al. Load Modulated RF Amplifiers for Wireless Communications

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140930

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee