KR101088886B1 - A method for forming circuits using a laser, a method for interconnecting circuits using a laser and circuits formed by the method - Google Patents
A method for forming circuits using a laser, a method for interconnecting circuits using a laser and circuits formed by the method Download PDFInfo
- Publication number
- KR101088886B1 KR101088886B1 KR1020090133234A KR20090133234A KR101088886B1 KR 101088886 B1 KR101088886 B1 KR 101088886B1 KR 1020090133234 A KR1020090133234 A KR 1020090133234A KR 20090133234 A KR20090133234 A KR 20090133234A KR 101088886 B1 KR101088886 B1 KR 101088886B1
- Authority
- KR
- South Korea
- Prior art keywords
- circuit
- substrate
- laser
- pattern portion
- circuit pattern
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0017—Etching of the substrate by chemical or physical means
- H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/10—Using electric, magnetic and electromagnetic fields; Using laser light
- H05K2203/107—Using laser light
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Ceramic Engineering (AREA)
- Inorganic Chemistry (AREA)
- Manufacturing Of Printed Wiring (AREA)
Abstract
회로 형성 방법이 제공된다. 금속 산화물 또는 금속 질화물로 구성되는 비전도성 금속 화합물을 포함하는 기판을 제공하는 단계; 레이저를 이용하여 상기 기판을 표면 개질하여 상기 기판 상에 회로 패턴부를 형성하는 단계; 상기 표면 개질된 회로 패턴부를 무전해 도금하는 단계를 포함하는 기판의 회로 형성 방법은, 레이저를 이용하여 금속 산화물 또는 금속 질화물로 구성되는 비전도성 금속 화합물을 포함하는 기판을 가공하여 회로 배선을 형성하고 상기 배선을 도금하는 방식으로 회로를 형성하므로, 간단한 방식으로 기판에 회로를 형성할 수 있다.A circuit forming method is provided. Providing a substrate comprising a non-conductive metal compound composed of a metal oxide or metal nitride; Surface modifying the substrate using a laser to form a circuit pattern portion on the substrate; The circuit forming method of the substrate including the step of electroless plating the surface-modified circuit pattern portion, by using a laser to process a substrate containing a non-conductive metal compound composed of a metal oxide or metal nitride to form a circuit wiring Since the circuit is formed by plating the wirings, the circuit can be formed on the substrate in a simple manner.
금속 유기 복합물, 회로, 기판, 레이저 Metal-organic complexes, circuits, substrates, lasers
Description
본 발명은 레이저를 이용한 회로 형성 방법, 회로 연결 방법, 및 그에 의하여 형성된 회로에 관한 것이다. The present invention relates to a circuit forming method using a laser, a circuit connecting method, and a circuit formed thereby.
정보 통신 기술과 반도체 기술의 눈부신 발전에 따라 PCB 기판의 수요는 꾸준히 증가하고 있다. 최종 제품의 특성에 따라 PCB 기판의 제조 기술 또한 특화되어 가고 있는 실정이다. 또한, 최근에는 전자 기기의 고성능화 및 소형화 요구에 부응하여 전자 제품이 고밀도화 및 고성능화되고 있다. Due to the remarkable development of information communication technology and semiconductor technology, the demand of PCB board is steadily increasing. Depending on the characteristics of the final product, the manufacturing technology of the PCB substrate is also becoming more specialized. In addition, in recent years, in order to meet the demand for high performance and miniaturization of electronic devices, electronic products have become high density and high performance.
이에 따라, 전자 제품의 고밀도 실장이 가능한 소형 인쇄 기판의 수요가 점점 증가하고 있으며, 서로 다른 층에 형성되는 배선간 또는 전자 부품과 배선을 전기적으로 연결한 다층 회로 기판의 개발이 진행되고 있다. Accordingly, the demand for compact printed circuit boards capable of high-density mounting of electronic products is increasing, and the development of multilayer circuit boards electrically connected between wires formed on different layers or electronic components and wires is in progress.
이러한 다층 회로 기판은 전자 부품을 서로 연결하는 배선을 단축할 수 있을 뿐 아니라 고밀도 배선화를 실현할 수 있는 장점이 있다. 또한, 전자 부품의 실장으로 인해 회로기판의 표면적을 넓힐 뿐 아니라 전기적 특성이 우수한 장점을 갖는다. Such a multilayer circuit board not only shortens the wiring connecting the electronic components to each other, but also has the advantage of realizing high density wiring. In addition, due to the mounting of electronic components, the surface area of the circuit board is not only widened, but also has excellent electrical characteristics.
이와 같은 종래의 PCB 제조 공정에 있어서 식각 방식(Subtractive Process)의 인쇄회로기판의 회로 형성 공정은 PR(Photo Resist) 적층, 노광, 현상, 에칭 및 PR 제거의 5 공정으로 이루어져 있었다. 이와 같은 5공정은 복잡한 과정을 거쳐 수행되었다. In the conventional PCB fabrication process, a circuit forming process of an etching process (Subtractive Process) printed circuit board consists of five processes of photoresist (PR) lamination, exposure, development, etching, and PR removal. This five process was carried out through a complex process.
또한 식각 방식(Subtractive Process)의 인쇄회로기판의 회로 형성 공정에 있어서, 회로를 제조하기 위하여 사용되는 노광을 위한 고정밀 마스크의 경우 고가이며 장시간 사용시 휨 현상이 발생하는 등의 문제점이 있는 바, 고정밀 소형화되어가는 회로를 제작하기 위하여 종래의 방법에 따라 회로를 형성하는 것은 회로의 제조 공정이 복잡할 뿐 아니라 제조 비용을 증가시키는 문제점이 있다. In addition, in the circuit forming process of a subtractive process printed circuit board, a high-precision mask for exposure used to manufacture a circuit is expensive, and there is a problem that warpage occurs when used for a long time. Forming a circuit according to a conventional method to manufacture a circuit to be made has a problem that the manufacturing process of the circuit is complicated and increases the manufacturing cost.
따라서, 기판에 회로를 형성함에 있어 회로의 제조 공정을 단순화하면서도, 제조 비용을 낮추고자 하는 노력이 지속적으로 이루어지고 있다.Therefore, in forming a circuit on a substrate, efforts have been made to simplify the manufacturing process of the circuit and to lower the manufacturing cost.
본 발명은 상기와 같은 문제점을 해결하기 위하여 안출된 것으로, 본 발명의 목적은 간단한 방식으로 기판에 회로를 제작할 수 있는 회로 형성 방법을 제공하는 것이다. SUMMARY OF THE INVENTION The present invention has been made to solve the above problems, and an object of the present invention is to provide a circuit forming method capable of manufacturing a circuit on a substrate in a simple manner.
본 발명의 다른 목적은 다층으로 이루어진 기판에서 회로를 연결할 수 있는 회로간 연결 방법을 제공하는 것이다. Another object of the present invention is to provide a circuit-to-circuit connection method capable of connecting circuits in a multilayer substrate.
본 발명의 또 다른 목적은 본 발명의 일 실시예에 따른 회로 형성 방법을 이용하여 제조될 수 있는 회로를 제공하는 것이다. It is still another object of the present invention to provide a circuit which can be manufactured using the circuit forming method according to an embodiment of the present invention.
본 발명의 일 측면에 따르면, 금속 산화물 또는 금속 질화물로 구성되는 비전도성 금속 화합물을 포함하는 기판을 제공하는 단계; 레이저를 이용하여 상기 기판을 표면 개질하여 상기 기판 상에 회로 패턴부를 형성하는 단계; 및 상기 표면 개질된 회로 패턴부를 무전해 도금하는 단계를 포함하는 기판의 회로 형성 방법이 제공된다. According to an aspect of the invention, providing a substrate comprising a non-conductive metal compound composed of a metal oxide or metal nitride; Surface modifying the substrate using a laser to form a circuit pattern portion on the substrate; And electroless plating the surface-modified circuit pattern portion.
이 때, 상기 회로 패턴부는 홈 형태로 이루어질 수 있다. In this case, the circuit pattern portion may be formed in a groove shape.
이 때, 상기 방법은 상기 무전해 도금된 회로 패턴부를 전해 도금하는 단계를 더 포함할 수 있다. In this case, the method may further include electroplating the electroless plated circuit pattern portion.
이 때, 상기 금속 화합물은 (CuFe)(CrFe)2O4, CuCr2O4, (NiMn)(CrFe)2O4, NiCr2O4, CuCo3, Al2O3 또는 AlN 일 수 있다. 이 때, 상기 금속 화합물은 탄소를 포함하는 미세 입자를 더 포함할 수 있으며, 상기 미세 입자는 비전도성 카본 블랙(Carbon black)일 수 있다. In this case, the metal compound may be (CuFe) (CrFe) 2 O 4 , CuCr 2 O 4 , (NiMn) (CrFe) 2 O 4 , NiCr 2 O 4 , CuCo 3, Al 2 O 3, or AlN. In this case, the metal compound may further include fine particles including carbon, and the fine particles may be non-conductive carbon black.
이 때, 상기 레이저는 상기 기판의 모재는 투과되며, 상기 금속 화합물에는 흡수가 되는 레이저일 수 있다. In this case, the laser may be a laser that is transmitted through the base material of the substrate, the absorption to the metal compound.
본 발명의 다른 측면에 따르면, 금속 산화물 또는 금속 질화물로 구성되는 비전도성 금속 화합물로 이루어진 기판에 형성된 회로로서, 레이저에 의하여 표면 개질된 상기 기판의 표면상에 형성된 도금층으로 이루어지는 것을 특징으로 하는 회로가 제공된다. According to another aspect of the present invention, a circuit formed on a substrate made of a non-conductive metal compound composed of metal oxides or metal nitrides, the circuit comprising a plating layer formed on the surface of the substrate surface-modified by a laser Is provided.
이 때, 상기 도금층은 무전해 도금층일 수 있다. In this case, the plating layer may be an electroless plating layer.
상기 도금층은 전해 도금층을 더 포함할 수 있다. The plating layer may further include an electrolytic plating layer.
본 발명의 또 다른 측면에 따르면, 제 1 회로가 형성된 기판의 제 1층을 제공하는 단계; 상기 기판의 제 1층에 금속 산화물 또는 금속 질화물로 구성되는 비전도성 금속 화합물을 포함하는 기판의 제 2층을 제공하는 단계; 레이저를 이용하여 상기 기판의 제 2층에 회로 패턴부를 형성하는 단계; 상기 회로 패턴부 내부를 무전해 도금하여 상기 제 1 층의 상기 제 1 회로와 상기 제 2 층의 회로 패턴부를 전기적으로 연결하는 단계; 상기 회로 패턴부 상부를 표면 개질하는 단계 및 상기 표면 개질된 회로 패턴부 상부를 무전해 도금하여 제 2 층에 상기 제 1회로와 연결된 제 2 회로를 형성하는 단계를 포함하는, 기판의 층간 회로 연결 방법이 제공된다. According to another aspect of the invention, there is provided a method, comprising: providing a first layer of a substrate on which a first circuit is formed; Providing a second layer of a substrate comprising a non-conductive metal compound composed of a metal oxide or a metal nitride on the first layer of the substrate; Forming a circuit pattern portion on a second layer of the substrate using a laser; Electroplating the inside of the circuit pattern portion to electrically connect the first circuit of the first layer and the circuit pattern portion of the second layer; Surface modifying the upper portion of the circuit pattern portion and electroless plating the upper portion of the surface modified circuit pattern portion to form a second circuit connected to the first circuit in a second layer. A method is provided.
이 때, 상기 레이저를 이용하여 상기 기판의 제 2층에 회로 패턴부를 형성하는 단계는, 상기 레이저가 상기 기판을 통과하는 동안 상기 레이저가 상기 기판 내 재료들과 접촉할 때 발생하는 상기 재료들의 검출 신호를 분석하여 상기 기판의 가공 깊이를 선택할 수 있다. At this time, the step of forming a circuit pattern portion in the second layer of the substrate using the laser, the detection of the materials that occur when the laser contacts the materials in the substrate while the laser passes through the substrate The signal can be analyzed to select the processing depth of the substrate.
이 때, 상기 검출 신호는 상기 레이저가 통과하는 재료가 레이저와 반응할 때 발생하는 플라즈마를 분광하여 측정될 수 있다. In this case, the detection signal may be measured by spectroscopy the plasma generated when the material passing through the laser reacts with the laser.
이 때, 상기 기판의 가공 깊이를 선택하는 것은 상기 분석된 재료의 검출 신호가 제 1 신호로부터 제 2 신호로 달라지게 되는 깊이를 상기 기판의 가공 깊이로 선택할 수 있다. In this case, selecting the processing depth of the substrate may select the depth at which the detection signal of the analyzed material is changed from the first signal to the second signal as the processing depth of the substrate.
이 때, 상기 제 1 신호는 상기 레이저가 상기 기판 재료와 반응할 때 발생하는 플라즈마 스펙트럼에 의한 신호이며, 상기 제 2 신호는 상기 레이저가 상기 회로 재료와 반응할 때 발생하는 플라즈마 스팩트럼에 의한 신호일 수 있다. In this case, the first signal may be a signal due to a plasma spectrum generated when the laser reacts with the substrate material, and the second signal may be a signal due to plasma spectrum generated when the laser reacts with the circuit material. have.
이 때, 상기 회로 패턴부의 적어도 일부는 상기 제 1 층의 상기 제 1 회로 상에 형성되는 패턴홀을 포함한다. In this case, at least a part of the circuit pattern part includes a pattern hole formed on the first circuit of the first layer.
본 발명의 또 다른 측면에 따르면, 금속 산화물 또는 금속 질화물로 구성되는 비전도성 금속 화합물을 포함하는 기판에 위치되며 전기적으로 절연된 제 1 회로 및 제 2 회로를 연결하는 방법으로서, 레이저를 이용하여, 상기 제 1 회로의 적어도 일부 및 상기 제 2 회로의 적어도 일부를 포함하는 회로 패턴부를 형성하는 단계, 상기 회로 패턴부 내부를 무전해 도금하여 상기 제 1 회로와 상기 제 2 회로를 전기적으로 연결하는 전기적 연결부를 형성하는 단계를 포함하는, 기판의 회로 연결 방법이 제공된다.According to another aspect of the present invention, a method for connecting an electrically insulated first circuit and a second circuit located on a substrate comprising a non-conductive metal compound composed of a metal oxide or metal nitride, using a laser, Forming a circuit pattern portion including at least a portion of the first circuit and at least a portion of the second circuit, an electroless plating of the inside of the circuit pattern portion to electrically connect the first circuit and the second circuit; There is provided a circuit connection method of a substrate, including forming a connection.
본 발명의 일 실시예에 따르면, 레이저를 이용하여 금속 산화물 또는 금속 질화물로 구성되는 비전도성 금속 화합물을 포함하는 기판을 가공하여 회로 배선을 형성하고 상기 배선을 도금하는 방식으로 회로를 형성하므로, 간단한 방식으로 기판에 회로를 형성할 수 있다. According to one embodiment of the present invention, a circuit is formed by processing a substrate including a non-conductive metal compound composed of a metal oxide or metal nitride using a laser to form circuit wiring and plating the wiring. The circuit can be formed on the substrate in a manner.
또한, 본 발명의 일 실시예에 따르면, 회로가 기판에 형성되는 오목한 홈에 접하여 형성되므로, 회로가 평탄한 기판에 접착되는 경우보다 기판에 대한 회로의 접착성이 뛰어나다.Further, according to one embodiment of the present invention, since the circuit is formed in contact with the concave groove formed in the substrate, the adhesion of the circuit to the substrate is superior to that when the circuit is bonded to the flat substrate.
본 발명의 일 실시예에 따르면, 레이저를 이용하여 다층으로 이루어진 회로 기판의 층간 회로를 연결하기 위한 배선을 형성한 후 상기 배선을 도금하는 방식으로 회로들을 전기적으로 연결하므로, 간단한 방식으로 다층에 형성된 회로를 상호 연결할 수 있다. According to an embodiment of the present invention, since the circuits are electrically connected by forming a wiring for connecting the interlayer circuits of the multilayered circuit board using a laser and then plating the wirings, the circuits are formed on the multilayer in a simple manner. The circuits can be interconnected.
본 발명의 일 실시예에 따른 레이저를 이용한 회로 형성 방법은 종래의 식각 방식의 회로 형성 방법과 달리 회로를 형성할 때 노광 및 에칭 공정이 필요 없기 때문에 회로를 제작하는 시간이 단축되며, 회로 형성을 위한 비용이 절감된다. The circuit forming method using a laser according to an embodiment of the present invention shortens the time for fabricating a circuit because the exposure and etching processes are not required when forming a circuit, unlike a conventional etching method. The cost for this is reduced.
또한, 본 발명의 일 실시예에 따른 레이저를 이용한 회로 형성 방법 및 회로간 연결 방법은 레이저를 이용하여 기판 표면을 가공하므로 표면에 미세 패턴이 형성될 수 있어 재료의 밀착력이 뛰어난 장점이 있다. In addition, the circuit formation method and the circuit-to-circuit connection method using a laser according to an embodiment of the present invention has a merit that a fine pattern may be formed on the surface because the substrate surface is processed using a laser, and thus the adhesion of materials is excellent.
또한, 본 발명의 일 실시예에 따른 회로 형성 방법은 레이저를 이용하여 기판의 표면에 회로 패턴을 형성하므로 기판이 3차원으로 형성된 경우에도 용이하게 기판에 패터닝이 가능하다.In addition, the circuit forming method according to an embodiment of the present invention forms a circuit pattern on the surface of the substrate using a laser, so that even when the substrate is formed in three dimensions, it is easy to pattern the substrate.
이하, 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 동일 또는 유사한 구성요소에 대해서는 동일한 참조부호를 붙였다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art may easily implement the present invention. As those skilled in the art would realize, the described embodiments may be modified in various different ways, all without departing from the spirit or scope of the present invention. In order to clearly illustrate the present invention, parts not related to the description are omitted, and the same or similar components are denoted by the same reference numerals throughout the specification.
도 1은 본 발명의 일 실시예에 따른 회로 형성 방법에 의하여 형성된 회로의 평면도이다. 도 2는 본 발명의 일 실시예에 따른 회로 형성 방법의 순서도이다. 도 3a 내지 도 3c는 본 발명의 일 실시예에 따른 회로 형성 방법에 의하여 회로를 형성하는 단계를 도시한 도면이다. 1 is a plan view of a circuit formed by a circuit forming method according to an embodiment of the present invention. 2 is a flowchart of a circuit forming method according to an embodiment of the present invention. 3A to 3C illustrate a step of forming a circuit by a circuit forming method according to an embodiment of the present invention.
도 1을 참조하면, 본 발명의 일 실시예에 따른 회로 형성 방법에 의하여 형성된 회로(10)는 회로 기판(1) 상의 4지점(A, B, C, D지점)을 전기적으로 연결하도록 형성된다. Referring to FIG. 1, a
이 때, 본 실시예에 따른 회로 형성 방법에서는 회로(10)의 임의의 지점을 연결하도록 구성하였는 바, 본 실시예에 따른 회로 형성 방법에 의하여 형성된 회로(10)는 회로 기판상에 실장되는 복수의 구성요소를 연결하기 위한 전기적 회로 패턴으로 형성될 수 있다.At this time, the circuit formation method according to the present embodiment is configured to connect any point of the
도 2를 참조하면, 본 발명의 일 실시예에 따른 회로 형성 방법은, 금속 산화물 또는 금속 질화물로 구성되는 비전도성 금속 화합물을 포함하는 기판을 제공하는 단계(S201), 레이저를 이용하여 상기 기판을 표면 개질하여 회로 패턴부를 형성하는 단계(S203), 및 상기 표면 개질된 회로 패턴부를 무전해 도금하는 단계(S204)를 포함한다. 이 때, 상기 회로 패턴부를 전해 도금하는 단계(S205)를 더 포함할 수 있다. 2, in a circuit forming method according to an embodiment of the present invention, providing a substrate including a non-conductive metal compound composed of a metal oxide or a metal nitride (S201), using the laser to form the substrate. Surface modification to form a circuit pattern portion (S203), and electroless plating the surface modified circuit pattern portion (S204). In this case, the method may further include electroplating the circuit pattern part (S205).
보다 상세히, 본 발명의 일 실시예에 따른 회로를 형성하기 위하여 우선 기판이 제공된다. (S201) 도 3a에는 본 발명의 일 실시예에 따라 회로를 형성하기 위한 플레이트 형상의 기판(1)이 도시되어 있다.In more detail, a substrate is first provided to form a circuit according to an embodiment of the present invention. 3A shows a plate-shaped substrate 1 for forming a circuit according to an embodiment of the present invention.
이 때, 본 실시예에 따른 회로를 형성하기 위한 기판(1)은 금속 산화물 또는 금속 질화물로 구성되는 비전도성 금속 화합물을 포함하는 플라스틱 혹은 세라믹으로 이루어지는 플레이트 형상의 기판으로 제공된다. At this time, the substrate 1 for forming the circuit according to the present embodiment is provided as a plate-shaped substrate made of plastic or ceramic containing a non-conductive metal compound composed of metal oxide or metal nitride.
이 때, 기판(1)을 형성하는 금속 화합물은 유기물과 금속이 결합된 형태의 금속산화물 또는 질화물로서, 레이저가 표면에 조사된 경우 금속 시드를 발생시킨다. 이와 같은 금속 화합물은 금속유기 복합물(Metallorganic complex)로서 지칭될 수 있으며, (CuFe)(CrFe)2O4, CuCr2O4, (NiMn)(CrFe)2O4, NiCr2O4, CuCo3 Al2O3 또는 AlN과 같은 금속 산화물 또는 금속 질화물이 대표적이나 이에 한정되는 것은 아니다. In this case, the metal compound forming the substrate 1 is a metal oxide or nitride in a form in which an organic material and a metal are combined, and generates a metal seed when the laser is irradiated to the surface. Such metal compounds may be referred to as metalorganic complexes (CuFe) (CrFe) 2 O 4 , CuCr 2 O 4 , (NiMn) (CrFe) 2 O 4 , NiCr 2 O 4 , CuCo 3 Metal oxides or metal nitrides such as Al 2 O 3 or AlN are representative but not limited thereto.
보다 상세히, 금속유기 복합물(Metallorganic complex)을 형성하는 금속유기 파우더(metallorganic powder)는, 레이저 조사시 금속 물질이 석출되어 전도성이 생기므로, 열전도성이 없어야 하며, 화학적/열적으로 안정되며, 폴리머와 결합될 경우 화학적으로 혼합이 잘되어야 한다. In more detail, the metalorganic powder forming the metalorganic complex should be non-thermally conductive, chemically and thermally stable, because the metal material precipitates and becomes conductive during laser irradiation. When combined, they must be well mixed chemically.
또한 상기 파우더를 포함하는 모재는 열적 안정성이 뛰어나며, 또한 융점이 250도 이상 되어야 한다. 모재의 융점이 250도보다 높아야 하는 것은 모재에, 예를 들어, 칩과 같은 소자들이 납접될 수 있도록 하기 위함이다. In addition, the base material including the powder is excellent in thermal stability, the melting point should be more than 250 degrees. The melting point of the base material should be higher than 250 degrees in order to allow elements such as chips to be soldered to the base material.
한편, 금속 유기 복합물은, 탄소를 다량 함유하고 있는 비전도성 카본 블랙(carbon black) 등과 같은 미세입자를 포함하는 것이 바람직하다.On the other hand, the metal organic composite preferably contains fine particles such as non-conductive carbon black containing a large amount of carbon.
금속유기 복합물은 레이저에 의해 분해되었을 경우 산소가 탈리된다. 이 때, 경우에 따라서는 분해된 산소가 금속과 재결합할 수 있는데, 이를 방지하기 위해서 레이저 가공시 금속유기복합물과 동시에 탄소 입자를 분해시키면 금속유기산화물에서 분리된 산소는 금속과 재결합을 하지 않고 탄소와 결합하여 이산화탄소로 변하게 되어 도금 시드의 형성에 방해가 되지 않게 된다. Metal-organic complexes desorb oxygen when decomposed by laser. In this case, in some cases, the decomposed oxygen may recombine with the metal, and in order to prevent the decomposition, the carbon particles decompose simultaneously with the metal organic compound during laser processing, and the oxygen separated from the metal organic oxide does not recombine with the metal. It is combined with the carbon dioxide so as not to interfere with the formation of the plating seed.
따라서, 금속 유기 복합물에 탄소를 다량 함유하는 미세입자를 포함시킴으로써 레이저 가공시 도금 시드가 보다 잘 형성될 수 있다. 이 때, 탄소입자는 유기물과 결합된 형태의 비전도성 물질인 것이 바람직하다. Therefore, by including the fine particles containing a large amount of carbon in the metal organic composite, the plating seed can be formed better during laser processing. At this time, the carbon particles are preferably in the form of a non-conductive material combined with an organic material.
이와 같은 금속 산화물 또는 금속 질화물로 구성되는 비전도성 금속 화합물로 형성되는 기판을 구성하기 위한 재료로서, GLASS EPOXY(GE), Flame Retardant composition 4(FR-4) BisaleimideTriazine(BT), Teflon, Polyester-imide, Polyimide(PI), Polyamide (PA), Polyethylene terephthalate(PET), Polybutylene terephthalate(PBT), Polycarbonate (PC) 등이 있으며 이의 조합도 가능하다. As a material for forming a substrate formed of a non-conductive metal compound composed of such a metal oxide or metal nitride, GLASS EPOXY (GE), Flame Retardant composition 4 (FR-4) BisaleimideTriazine (BT), Teflon, Polyester-imide , Polyimide (PI), polyamide (PA), polyethylene terephthalate (PET), polybutylene terephthalate (PBT), and polycarbonate (PC).
이 때, 또한 융점을 높이기 위해 타르크와 같은 광물 또는 유리섬유를 추가하는 것도 가능하다. At this time, it is also possible to add minerals such as tarks or glass fibers to increase the melting point.
한편, 기판에 형성할 회로 패턴은 레이저에 의하여 기판을 가공하기 전 미리 설계한다. (S202) 이와 같이 설계된 회로 패턴은 레이저 발생 장치를 제어하기 위 한 제어부에 그에 대한 정보가 입력되도록 하는 것이 바람직하다. 이와 같이 함으로써 레이저 가공시 설계된 패턴대로 회로 패턴을 형성하도록 할 수 있다. 본 실시예에서는 도 3a에 도시된 바와 같이 회로 기판(1) 상의 4 지점(A, B, C, D지점)을 전기적으로 연결하기 위하여 대략 H 형상의 회로 패턴(20)을 형성하도록 하였다. 이 때, 4지점을 전기적으로 연결하는 회로 패턴은 기판 상부에서 볼 경우, 상기 4지점을 연결하는 소정의 라인 형태로 이루어질 수 있다. On the other hand, the circuit pattern to be formed on the substrate is designed in advance before the substrate is processed by the laser. (S202) It is preferable that the circuit pattern designed as described above allows information about the same to be input to a control unit for controlling the laser generator. By doing in this way, a circuit pattern can be formed as the pattern designed at the time of laser processing. In the present embodiment, as shown in FIG. 3A, in order to electrically connect four points A, B, C, and D on the circuit board 1, a
그 후, 도 3b를 참조하면, 설계된 회로 패턴(20)을 따라 레이저를 이용하여 기판을 표면 개질하여 회로 패턴부(30)를 형성한다. (S203) 이와 같이 표면 개질된 기판의 회로 패턴부는 후술하는 바와 같이 도금층(40)이 형성되도록 무전해 도금 또는, 무전해 도금 및 전해도금이 가능한 상태가 된다. Thereafter, referring to FIG. 3B, the
이 때, 회로 패턴부(30)는 소정의 깊이를 갖는 패턴홈 형태로 형성된다. 도 3b에는 회로 패턴부가 패턴홈(31) 형태로 이루어진 상태가 도시되어 있다. At this time, the
이 때, 레이저를 이용하여 형성되는 패턴홈(31)의 지름은 5㎛~1㎜정도 일 수 있다. At this time, the diameter of the
이 때, 레이저를 이용하여 패턴홈을 형성할 때, 레이저의 강도를 조절하여 홈의 깊이가 조절될 수 있다. At this time, when the pattern groove is formed using the laser, the depth of the groove may be adjusted by adjusting the intensity of the laser.
이와 같이 회로 패턴부(30)를 형성한 후, 패턴홈으로 형성되는 회로 패턴부(30)를 무전해 도금한다.(S204) 무전해 도금의 재료는 Cu, Ni, Au, Ag등일 수 있다. After the
도 3c를 참조하면, 회로 패턴부(30)를 무전해 도금함에 따라, 기판의 회로 패턴부(30)에는 도금층(40)으로 이루어지는 회로가 형성된다. Referring to FIG. 3C, as the
무전해 도금을 수행한 후 필요에 따라 회로 패턴부(30) 상에 전해 도금층을 형성할 수 있다.(S205) 무전해 도금 후 회로 패턴부(30) 상부를 전해 도금하는 것은, 도금층을 보다 두껍게 형성하기 위함이다. After performing electroless plating, an electrolytic plating layer may be formed on the
이와 같은 전해 도금은 필요한 도금층의 두께에 따라 선택적으로 수행될 수 있다. Such electroplating may be selectively performed according to the thickness of the required plating layer.
본 발명의 일 실시예에 따르면, 회로 패턴부(30)에 도금층(40)을 형성하기 위한 표면 개질은 레이저를 조사하여 이루어지기 때문에, 기판이 2차원의 평면인 경우뿐 아니라, 예를 들어, 기판 상에 돌출부 혹은 홈이 형성된 표면과 같은 3차원적인 구조로 이루어진 경우에도 용이하게 이루어질 수 있다. According to one embodiment of the present invention, since the surface modification for forming the
이 때, 기판(1)이 세라믹으로 이루어진 경우, 표면이 3차원 형태로 이루어진 표면은 용사코팅 후 레이저로 표면을 개질할 수 있으며, 2차원의 표면을 평판 가공 후 레이저로 개질하는 것도 가능하다. At this time, when the substrate 1 is made of ceramic, the surface of the surface having a three-dimensional shape can be modified by a laser after the thermal spray coating, it is also possible to modify the surface of the two-dimensional surface by a laser after plate processing.
레이저를 이용하여 패턴홈을 형성하고, 표면을 개질하는 경우 레이저의 가공 조건은, 기판이 폴리머인 경우 다양한 종류의 레이저(UV, Visble, IR)가 적용가능하나 바람직하게는 모재는 투과가 되며 본 특허에서 제시한 금속유기복합재료에는 흡수가 될 수 있는 근적외선 영역 레이저(예: 1.064um)가 적합하다. When the pattern groove is formed by using a laser and the surface is modified, the processing conditions of the laser are applicable to various kinds of lasers (UV, Visble, IR) when the substrate is a polymer, but preferably the base material is transparent. A near-infrared laser (eg 1.064um) that can be absorbed is suitable for the metal-organic composite material proposed in the patent.
또한, 기판이 세라믹의 경우 또한 다양한 종류의 레이저(UV, Visble, IR)가 적용가능하나 산업적으로 적용이 용이한 근적외선 영역 레이저(1.064um)가 적합하다. In addition, in the case of a ceramic substrate, various kinds of lasers (UV, Visble, IR) can be applied, but the near-infrared region laser (1.064um), which is easy to apply industrially, is suitable.
이 때 사용가능한 레이저의 출력은 가공속도에 따라 다양한 출력이 적용이 될 수 있으나, 바람직한 적용예는 50W이하의 펄스 레이저로서 펄스폭은 500ns이하가 적합하다. At this time, the output of the available laser can be applied to a variety of output depending on the processing speed, but the preferred application is a pulse laser of 50W or less, the pulse width is less than 500ns.
이상과 같은 과정을 통하여 기판에 형성된 회로는 기판의 표면에 형성된 도금층이 상호 이격된 두 지점을 전기적 연결할 수 있는 회로 패턴을 형성한다. The circuit formed on the substrate through the above process forms a circuit pattern capable of electrically connecting two points at which the plating layers formed on the surface of the substrate are spaced apart from each other.
따라서, 본 실시예에 따를 회로 형성 방법은, 기판에 레이저를 조사하여 패턴홈을 형성한 후 도금층을 형성하여 회로를 제작함으로써, 회로가 기판에 형성되는 오목한 홈에 접하여 형성되므로 회로가 평탄한 기판에 접착되는 경우보다 기판에 대한 회로의 접착성이 뛰어나다. Therefore, in the circuit forming method according to the present embodiment, a circuit is formed on a flat substrate because the circuit is formed in contact with a concave groove formed on the substrate by forming a pattern groove by irradiating a laser to the substrate and then forming a plating layer. The adhesion of the circuit to the substrate is better than when bonded.
또한, 본 실시예에 따른 회로 형성 방법은 금속 산화물 또는 금속 질화물로 구성되는 비전도성 금속 화합물을 포함하는 기판에 레이저룰 조사하여 회로 패턴부를 형성하고 회로 패턴부를 도금함으로써 간단한 방식으로 회로를 형성할 수 있다. In addition, the circuit forming method according to the present embodiment can form a circuit pattern portion by irradiating a laser rule on a substrate containing a non-conductive metal compound composed of metal oxide or metal nitride and plating the circuit pattern portion in a simple manner. have.
또한 레이저를 이용하여 미세 패턴부를 형성하는 것이 가능하므로, 복잡한 회로 패턴이라도 용이하게 형성할 수 있다. In addition, since the fine pattern portion can be formed using a laser, even a complicated circuit pattern can be easily formed.
또한, 본 실시예에 따른 회로 형성 방법은 PR을 이용하는 회로 형성 공정과는 달리 노광 및 에칭 공정 등이 필요 없어 간단한 방식으로 회로를 형성하는 것이 가능하다. In addition, unlike the circuit formation process using PR, the circuit formation method according to the present embodiment does not require an exposure and etching process, and thus it is possible to form a circuit in a simple manner.
본 발명의 제 2 실시예에 따르면, 복수의 층으로 이루어진 회로 기판에서 기판에 형성된 복수의 회로를 서로 연결하는 방법이 제공된다. According to a second embodiment of the present invention, a method of connecting a plurality of circuits formed on a substrate to each other in a circuit board composed of a plurality of layers is provided.
도 4는 본 발명의 제 2 실시예에 따른 회로 연결 방법의 순서도이다. 도 5는 본 발명의 제 2 실시예에 따른 회로 연결 방법을 수행하기 위하여 기판의 제 1 층에 형성된 회로의 사시도이다. 도 6은 본 발명의 제 2 실시예에 따른 회로 연결 방법에 의하여 도 4의 기판 제 1 층에 형성된 회로에 기판의 제 2 층에 형성된 제 2 회로가 연결된 상태를 도시한 사시도이다. 도 7 a 내지 도 7g는 본 발명의 제 2 실시예에 따른 회로 연결 방법에 의하여 회로가 연결되는 단계를 도시한 도면이다. 4 is a flowchart of a circuit connection method according to a second embodiment of the present invention. 5 is a perspective view of a circuit formed on a first layer of a substrate in order to perform a circuit connection method according to a second embodiment of the present invention. 6 is a perspective view illustrating a state in which a second circuit formed on a second layer of the substrate is connected to a circuit formed on the first layer of the substrate of FIG. 4 by a circuit connecting method according to a second exemplary embodiment of the present invention. 7A to 7G are diagrams illustrating a step in which circuits are connected by a circuit connection method according to a second embodiment of the present invention.
도 4 내지 도 7g를 참조하여, 본 발명의 제 2 실시예에 따른 회로 연결 방법에 대하여 설명한다. 이 때, 본 발명의 제 2 실시예에 따른 회로 연결 방법을 설명함에 있어 전술한 회로 형성 방법과 동일한 과정 및 구성에 대하여는 자세한 설명을 생략하기로 한다. 4 to 7G, a circuit connection method according to a second exemplary embodiment of the present invention will be described. At this time, in the description of the circuit connection method according to the second embodiment of the present invention, detailed description of the same process and configuration as the above-described circuit forming method will be omitted.
본 발명의 제 2 실시예에 따른 회로 연결 방법은 도 5에 도시된 바와 같이, 기판의 제 1층(100)에 형성된 제 1 회로(110)를 도 6에 도시된 바와 같이 제 1층(100)의 상부에 적층된 제 2층(200)에 형성되는 제 2 회로(210)에 연결하는 방법이다. In the circuit connection method according to the second embodiment of the present invention, as shown in FIG. 5, the
도 4 및 도 7a를 참조하면, 먼저 제 1 회로(110)가 형성된 기판의 제 1층(100)을 제공한다. (S401) 이 때, 제 1 회로(110)는 기판의 제 1층(100)의 상부면에 형성되거나, 또는 회로 중 일부가 기판 제 1 층의 내부에 형성되되 일부는 기판 제 1층(100)의 상부면에 노출된 회로인 것이 바람직하다. 4 and 7A, first, a
이와 같은 경우에는 제 1층(100)이 금속 산화물 또는 금속 질화물로 구성되는 비전도성 금속 화합물을 포함하지 않더라도, 본 발명의 제 2 실시예에 따른 방법에 의하여, 제 1층(100)에 적층되는 제 2층(200)의 제 2 회로(210)를 제 1층(100)의 제 1 회로(110)에 전기적으로 연결하는 것이 가능하다. 이 때, 제 1 층이 금속 산화물 또는 금속 질화물로 구성되는 비전도성 금속 화합물로 형성되는 것도 물론 가능할 것이다. In this case, even if the
도 4 및 도 7b를 참조하면, 이와 같이 제공된 기판의 제 1층(100)에 금속 산화물 또는 금속 질화물로 구성되는 비전도성 금속 화합물을 포함하는 기판의 제 2층(200)을 제공한다. (S402)4 and 7B, a
제 1층(100)의 기판에 제 2층(200)의 기판을 적층하는 것은 예를 들어, 글라스 에폭시 기판(GLASS EPOXY(GE), Flame Retardant composition 4(FR-4))과 같은 수지계 기판을 접착 물질을 이용하여 제 1층 기판 상에 적층하는 방법과 같은 공지의 적층 방법으로 달성될 수 있다. Laminating the substrate of the
그리고, 제 2층에 회로 패턴부(230)를 형성하기 전에 제 2 층 기판 상에 형성할 회로 패턴을 설계한다.(S403)Then, before forming the
그 후, 도 4 및 도 7c를 참조하면, 레이저를 이용하여 상기 기판의 제 2 층(200)에 회로 패턴부(230)를 형성한다. (S404)4 and 7C, the
이 때, 기판의 제 2 층(200)에 형성되는 회로 패턴부(230)는 앞서 기술한 제 1 실시예에서와 달리, 도 7c에서 알 수 있는 바와 같이, 기판의 표면에 형성되는 패턴홈(231) 및 기판의 내부를 관통하는 패턴홀(232)을 포함한다. 이 때, 기판의 표면에 형성되는 패턴홈(231)은 기판의 표면에 회로를 형성하기 위한 용도로 사용될 수 있으며, 기판의 내부를 관통하는 패턴홀(232)은 제 2층에 형성되는 회로와 제 1 층에 형성된 회로를 연결하기 위한 용도로 사용될 수 있다. In this case, unlike the first embodiment described above, the
다만, 본 발명의 제 2 실시예에 따른 회로 연결 방법에서 제 2층(200)에 형 성되는 제 2 회로(210)를 제 1층(100)의 제 1 회로(110)에 전기적으로 연결하기 위하여는 제 2 회로(210)를 형성하기 위하여 기판의 제 2층(200)에 형성되는 회로 패턴부(230)의 적어도 일부가 제 1층(100)의 표면 상에 위치되어야 한다. However, in the circuit connection method according to the second embodiment of the present invention, electrically connecting the
따라서, 본 실시예에 따르면, 제 2층(200)의 회로 패턴부(230)의 적어도 일부는 패턴홀(232)로 형성되어 제 2 층을 관통하도록 형성하는 것이 바람직하다. Therefore, according to the present exemplary embodiment, at least a part of the
이와 같이 관통된 패턴홀(232)의 하부측에는 제 1층(100)의 제 1 회로(110)의 일부가 위치된다. 이와 같이 형성된 상태에서 패턴홀(232) 내부가 도금되면, 제 2층(200)에 형성되는 제 2 회로(210)가 제 1층(100)의 제 1 회로(110)와 전기적으로 연결될 수 있다. A portion of the
이 때, 제 1층(100)의 제 1 회로(110)와 직접 연결되지 않는 제 2층(200)의 다른 위치의 회로 패턴부(230)는 패턴홈(231) 형태로 이루어질 수 있다. In this case, the
한편, 제 2 층을 관통하여 패턴홀(232)을 형성할 경우, 레이저의 강도를 조절하여 레이저가 제 1 기판을 손상시키지 않도록 하는 것이 바람직하다. On the other hand, when the
이 때, 레이저가 제 2층(200)을 모두 관통한 후 제 2층(200)과 제 1층(100) 사이에 도달하면, 레이저가 제 2층(200)을 통과하는 동안 반응하던 제 2층(200)의 재료, 예를 들어 폴리머 층과 상이한 재료, 예를 들어 제 1 층의 상부면에 위치되는 회로의 재료인 금속층과 반응하게 된다. In this case, when the laser passes through the
이와 같이 레이저가 제 1 층의 상부면에 도달하면 제 2층(200)을 통과하는 동안 발생하던 신호와 다른 검출 신호가 발생한다. 이 때, 상기 검출 신호는 재료의 반응시 발생하는 플라즈마를 분광하여 측정할 수 있다. As such, when the laser reaches the upper surface of the first layer, a detection signal different from that generated while passing through the
즉, 기판의 재료인 폴리머층과 회로의 재료인 금속층의 플라즈마 스팩트럼의 차이로서, 레이저가 회로가 위치되는 제 1층의 상부면까지 도달하였음을 확인할 수 있다. 이는 기판 내에 회로가 함입되어 있는 경우 회로가 위치하는 깊이까지 레이저로 기판을 가공하는 경우에도 적용될 수 있다. That is, as a difference between the plasma spectrum of the polymer layer, which is the material of the substrate, and the metal layer, which is the material of the circuit, it can be confirmed that the laser has reached the upper surface of the first layer where the circuit is located. This may also apply to the case where the substrate is processed with a laser to the depth where the circuit is located when the circuit is embedded in the substrate.
따라서, 이와 같이 제 2층(200)과 다른 레이저의 검출 신호가 발생되는 상태까지로 레이저의 강도를 조절하면, 제 2 층을 관통하나 제 1층을 손상시키지 않는 레이저의 강도로 레이저를 조사할 수 있다. Therefore, when the intensity of the laser is adjusted to the state in which the detection signal of the laser different from the
다시, 도 4 및 도 7d를 참조하면, 본 발명의 제 2 실시예에 따른 회로 연결 방법에 있어서, 제 2층(200)에 형성된 회로 패턴부(230) 내부를 무전해 도금하여 무전해 도금부(240)를 형성하면(S405) 제 1층(100)의 제 1 회로(110)와 제 2층(200)의 회로 패턴부(230)가 전기적으로 연결된다. 4 and 7D, in the circuit connection method according to the second embodiment of the present invention, an electroless plating part is formed by electroless plating the inside of the
이 때, 제 2 회로(210)를 형성하는 회로 패턴부의 내부를 추가적으로 전해 도금하여 전해 도금부(242)를 형성하는 단계(S406)를 수행할 수 있다. At this time, the step of forming an
이 때, 무전해 도금부의 내부에 전해 도금부를 형성하는 것은 패턴홀이 넓을 경우 무전해 도금에 의하여 패턴홀이 채워지지 않을 경우 전해 도금을 통하여 패턴홀 내부를 도전성 물질로 채우기 위함이다. In this case, the electroplating part is formed in the electroless plating part to fill the inside of the pattern hole with a conductive material through electroplating when the pattern hole is not filled by the electroless plating when the pattern hole is wide.
이와 같이 무전해 도금부 표면에 전해 도금부를 형성하는 공정은 패턴홀의 크기 등에 따라 선택적으로 이루어질 수 있다.As such, the process of forming the electrolytic plating part on the surface of the electroless plating part may be selectively performed according to the size of the pattern hole.
그 후, 도 4 및 도 7f를 참조하면, 상기 회로 패턴부(230)를 표면 개질하고,(S407) 상기 표면 개질된 회로 패턴부를 무전해 도금하거나, 무전해도금 및 전 해도금하여 도금층(260)을 형성함으로써(S408) 도 7g에 도시된 바와 같이, 제 2 회로(210) 형성을 마무리한다. 이와 같이 형성된 제 2 회로는 도 6에 도시된 바와 같이 제 1 회로와 전기적으로 연결된다. 4 and 7F, the
한편, 본 실시예에서는 제 1층 상에 제 2층을 형성하고 제 2 층에 제 2 회로를 형성함과 동시에 제 1 회로에 제 2 회로를 연결하였으나, 본 실시예에 따른 회로 연결 방법은 동일한 층에 형성된 복수의 회로를 연결하는 방법 혹은 복수의 서로 다른 층에 서로 이격되도록 형성된 복수의 회로를 상호 연결하는 방법에도 또한 유사하게 적용될 수 있을 것이다. Meanwhile, in the present embodiment, the second layer is formed on the first layer and the second circuit is connected to the first circuit while the second circuit is formed on the second layer. However, the circuit connection method according to the present embodiment is the same. The same may also be applied to a method of connecting a plurality of circuits formed in a layer or a method of interconnecting a plurality of circuits formed to be spaced apart from each other in a plurality of different layers.
도 8a 내지 도 8e를 참조하여 본 발명의 제 3 실시예에 따른 회로 연결 방법을 설명한다. 8A to 8E, a circuit connection method according to a third embodiment of the present invention will be described.
본 발명의 제 3 실시예에 따른 회로 연결 방법은 동일한 기판 내에 위치된 서로 전기적으로 절연된 두 회로를 연결하는 방법이다. 본 발명의 제 3 실시예에 따른 회로 연결 방법을 설명함에 있어, 앞선 회로 형성 방법 및 회로 연결 방법과 동일한 방법 및 구성에 대하여는 자세한 설명을 생략하도록 하고, 구성 및 방법에서 차이가 있는 구성을 중심으로 설명한다. The circuit connection method according to the third embodiment of the present invention is a method of connecting two circuits electrically insulated from each other located in the same substrate. In describing the circuit connection method according to the third embodiment of the present invention, the detailed description of the same method and configuration as the foregoing circuit forming method and circuit connection method will be omitted, and the configuration will be mainly focused on the configuration that differs from the configuration and method. Explain.
도 8a를 참조하면, 본 발명의 제 3 실시예에 따른 회로 연결 방법에 따라, 금속 산화물 또는 금속 질화물로 구성되는 비전도성 금속 화합물을 포함하는 기판(300)에 전기적으로 단락된 두 회로(310, 320)가 제공된다. Referring to FIG. 8A, two
상기 두 회로(310, 320)를 전기적으로 연결하기 위하여, 본 실시예에 따르면, 레이저를 이용하여 제 1 회로(310)와 제 2 회로(320)를 전기적으로 연결하는 전기적 연결부(도 8e의 370)를 형성한다. In order to electrically connect the two
이를 위하여 도 8b에서 알 수 있는 바와 같이, 레이저를 이용하여 회로 패턴부(330)를 형성한다. 본 실시예에서의 회로 패턴부는 제 2 실시예에서와 같이, 패턴홈 및 패턴홀의 형태로 이루어질 수 있다. For this purpose, as can be seen in Figure 8b, using the laser to form a
이 때, 회로 패턴부(330)는 제 1 회로(310)의 적어도 일부 및 제 2 회로(320)의 적어도 일부를 포함하도록 형성된다. 이 때, 회로 패턴부(330)가 제 1 회로(310)의 적어도 일부를 포함한다는 것은 레이저를 이용하여 회로 패턴부(330)를 형성할 때 형성되는 패턴홈 또는 패턴홀이 제 1 회로와 접하도록 형성하는 것을 의미한다. In this case, the
그 후, 도 8c를 참조하면, 이와 같이 레이저를 이용하여 형성된 회로 패턴부(330) 내부를 무전해 도금하여 회로 패턴부에 도금부(340)를 형성한다.Thereafter, referring to FIG. 8C, the
이 때 회로 패턴부(330)의 두께 및 깊이에 따라 회로 패턴부(330)에는 전해 도금이 추가로 이루어질 수 있다. In this case, the electroplating may be further performed on the
이와 같은 공정에 의하여 회로 패턴부(330) 내부가 도금부로 채워짐에 따라 제 1회로(310) 및 제 2 회로(320)가 전기적으로 연결된다. As the inside of the
이 때, 제 1 회로와 제 2 회로의 전기적 연결을 보다 향상시키기 위하여 도 8d에 도시된 바와 같이 회로 패턴부(330)의 상부면을 레이저를 이용하여 표면 개질한다. 그 후 도 8e에 도시된 바와 같이 표면 개질된 회로 패턴부의 상부면(350)을 무전해 도금 및 전해 도금하여 도금층(360)을 형성한다. At this time, in order to further improve the electrical connection between the first circuit and the second circuit, as shown in FIG. 8D, the upper surface of the
이와 같이 형성된 전기적 연결부(370)는 회로 기판 내에 형성된 두 개의 회 로(310, 320)를 간단한 방식으로 전기적으로 연결하는 것이 가능하다. The
또한 이와 같은 전기적 연결부(370)는 기판 상부면에 도금층이 형성될 뿐 아니라 기판 내부에 도금부가 형성되어 있기 때문에 보다 확실하게 제 1 회로(310) 및 제 2 회로(320)를 전기적으로 연결할 수 있다. In addition, since the plating layer is formed on the upper surface of the substrate and the plating portion is formed inside the substrate, the
이상에서 본 발명의 일 실시예에 대하여 설명하였으나, 본 발명의 사상은 본 명세서에 제시되는 실시 예에 제한되지 아니하며, 본 발명의 사상을 이해하는 당업자는 동일한 사상의 범위 내에서, 구성요소의 부가, 변경, 삭제, 추가 등에 의해서 다른 실시 예를 용이하게 제안할 수 있을 것이나, 이 또한 본 발명의 사상범위 내에 든다고 할 것이다.Although one embodiment of the present invention has been described above, the spirit of the present invention is not limited to the embodiments set forth herein, and those skilled in the art who understand the spirit of the present invention, within the scope of the same idea, the addition of components Other embodiments may be easily proposed by changing, deleting, adding, and the like, but this will also fall within the spirit of the present invention.
도 1은 본 발명의 일 실시예에 따른 회로 형성 방법에 의하여 형성된 회로의 평면도이다. 1 is a plan view of a circuit formed by a circuit forming method according to an embodiment of the present invention.
도 2는 본 발명의 일 실시예에 따른 회로 형성 방법의 순서도이다. 2 is a flowchart of a circuit forming method according to an embodiment of the present invention.
도 3a 내지 도 3c는 본 발명의 일 실시예에 따른 회로 형성 방법에 의하여 회로를 형성하는 단계를 도시한 도면이다. 3A to 3C illustrate a step of forming a circuit by a circuit forming method according to an embodiment of the present invention.
도 4는 본 발명의 일 실시예에 따른 회로 연결 방법을 수행하기 위하여 기판의 제 1 층에 형성된 회로의 사시도이다. 4 is a perspective view of a circuit formed on a first layer of a substrate to perform a circuit connection method according to an embodiment of the present invention.
도 5는 본 발명의 일 실시예에 따른 회로 연결 방법에 의하여 도 4의 기판 제 1 층에 형성된 회로에 기판의 제 2 층에 형성된 제 2 회로가 연결된 상태를 도시한 사시도이다.5 is a perspective view illustrating a state in which a second circuit formed on a second layer of the substrate is connected to a circuit formed on the first layer of the substrate of FIG. 4 by a circuit connecting method according to an exemplary embodiment of the present invention.
도 6은 본 발명의 일 실시예에 따른 회로 연결 방법의 순서도이다. 6 is a flowchart illustrating a circuit connection method according to an embodiment of the present invention.
도 7 a 내지 도 7g는 본 발명의 일 실시예에 따른 회로 연결 방법에 의하여 회로가 연결되는 단계를 도시한 도면이다. 7A to 7G illustrate a step of connecting circuits by a circuit connection method according to an embodiment of the present invention.
도 8a 내지 도 8e는 본 발명의 다른 실시예에 따른 회로 연결 방법에 의하여 회로가 연결되는 단계를 도시한 도면이다. 8A to 8E are diagrams illustrating a step in which circuits are connected by a circuit connection method according to another embodiment of the present invention.
-도면의 주요 부분에 대한 부호의 설명-Explanation of symbols on main parts of drawing
1 기판 10 회로 1
30 230 330 회로 패턴부 40 도금부 30 230 330
50 250 3350 표면 개질부 60 260 360 도금층50 250 3350 Surface modification 60 260 360 Plating layer
Claims (34)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020090133234A KR101088886B1 (en) | 2009-12-29 | 2009-12-29 | A method for forming circuits using a laser, a method for interconnecting circuits using a laser and circuits formed by the method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020090133234A KR101088886B1 (en) | 2009-12-29 | 2009-12-29 | A method for forming circuits using a laser, a method for interconnecting circuits using a laser and circuits formed by the method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20110076496A KR20110076496A (en) | 2011-07-06 |
| KR101088886B1 true KR101088886B1 (en) | 2011-12-07 |
Family
ID=44916389
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020090133234A KR101088886B1 (en) | 2009-12-29 | 2009-12-29 | A method for forming circuits using a laser, a method for interconnecting circuits using a laser and circuits formed by the method |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101088886B1 (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2015147561A1 (en) * | 2014-03-26 | 2015-10-01 | 전자부품연구원 | Composite material with which conductor pattern can easily be formed, method for manufacturing the composite material, copper nitride seed material of the composite material and method for synthesising the copper nitride |
| KR20150111766A (en) * | 2014-03-26 | 2015-10-06 | 전자부품연구원 | Composite material forming a conductor pattern easily, and method for manufacturing the composite material |
| KR101742613B1 (en) * | 2015-07-07 | 2017-06-01 | 전자부품연구원 | Composite for conductive pattern and method of conductive pattern using the same |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101243029B1 (en) * | 2011-10-19 | 2013-03-25 | 칭도우 롱보우 테크놀로지 컴퍼니 리미티드 | The manufacturing method of case with circuit by using spray coating and laser sculpturing |
| KR101377273B1 (en) * | 2011-11-17 | 2014-03-26 | 한국기계연구원 | Manufacturing system of flexible printed circuit board using laser and manufacturing method thereof |
| US9992864B2 (en) | 2014-04-16 | 2018-06-05 | Lg Chem, Ltd. | Composition for forming conductive pattern, method for forming conductive pattern using the same, and resin components having conductive pattern thereon |
| KR101698160B1 (en) | 2014-09-17 | 2017-01-19 | 주식회사 엘지화학 | Composition for forming conductive pattern and resin structure having conductive pattern thereon |
| KR101895510B1 (en) * | 2015-01-26 | 2018-09-05 | 주식회사 엘지화학 | Composition and method for forming conductive pattern, and resin structure having conductive pattern thereon |
| KR102150643B1 (en) * | 2018-09-13 | 2020-09-02 | 한국기계연구원 | Method of fabricating a flexible substrate with metal line and a flexible substrate manufactured thereby |
-
2009
- 2009-12-29 KR KR1020090133234A patent/KR101088886B1/en active IP Right Grant
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2015147561A1 (en) * | 2014-03-26 | 2015-10-01 | 전자부품연구원 | Composite material with which conductor pattern can easily be formed, method for manufacturing the composite material, copper nitride seed material of the composite material and method for synthesising the copper nitride |
| KR20150111766A (en) * | 2014-03-26 | 2015-10-06 | 전자부품연구원 | Composite material forming a conductor pattern easily, and method for manufacturing the composite material |
| KR101595295B1 (en) * | 2014-03-26 | 2016-02-18 | 전자부품연구원 | Composite material forming a conductor pattern easily, and method for manufacturing the composite material |
| KR101742613B1 (en) * | 2015-07-07 | 2017-06-01 | 전자부품연구원 | Composite for conductive pattern and method of conductive pattern using the same |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20110076496A (en) | 2011-07-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101088886B1 (en) | A method for forming circuits using a laser, a method for interconnecting circuits using a laser and circuits formed by the method | |
| US6930256B1 (en) | Integrated circuit substrate having laser-embedded conductive patterns and method therefor | |
| US9847236B2 (en) | Electrical interconnect structure for an embedded electronics package | |
| TWI392425B (en) | Embedded wiring board and method for fabricating the same | |
| KR102155740B1 (en) | Printed circuit board and manufacturing method of the same | |
| US8206530B2 (en) | Manufacturing method of printed circuit board having electro component | |
| US20030173676A1 (en) | Multi-layered semiconductor device and method of manufacturing same | |
| JPH09266268A (en) | Semiconductor device manufacturing method and package of semiconductor device | |
| KR20090130727A (en) | Printed circuit board with electronic components embedded therein and method for fabricating the same | |
| US9839132B2 (en) | Component-embedded substrate | |
| US10134666B2 (en) | Package substrate, method for fabricating the same, and package device including the package substrate | |
| US20150156883A1 (en) | Printed circuit board and manufacturing method thereof | |
| KR20150102504A (en) | Embedded board and method of manufacturing the same | |
| JP2014063932A (en) | Wiring board and manufacturing method of the same | |
| CN101271848A (en) | Method for manufacturing multi-layer wire substrate | |
| CN102118919A (en) | Electronic device and method of manufacturing the same | |
| US20160353572A1 (en) | Printed circuit board, semiconductor package and method of manufacturing the same | |
| US20050085067A1 (en) | Robust interlocking via | |
| US20120012378A1 (en) | Printed circuit board and method of manufacturing the same | |
| JP2003188509A (en) | Printed circuit board | |
| KR102531762B1 (en) | The printed circuit board and the method for manufacturing the same | |
| US7807034B2 (en) | Manufacturing method of non-etched circuit board | |
| JP2003229662A (en) | Method of manufacturing wiring board | |
| KR101397303B1 (en) | Printed circuit board and method for manufacturing the same | |
| KR102152875B1 (en) | Printed circuit board and method for fabricating the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20140917 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20150909 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20160907 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20170907 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20190909 Year of fee payment: 9 |