KR101084583B1

KR101084583B1 - Apparatus and method for saving power of mac hardware

Info

Publication number: KR101084583B1
Application number: KR1020090134274A
Authority: KR
Inventors: 김용호; 김대환
Original assignee: 전자부품연구원
Priority date: 2009-12-30
Filing date: 2009-12-30
Publication date: 2011-11-17
Also published as: KR20110077640A

Abstract

MAC 하드웨어 전력절감 장치가 개시된다. 본 발명에 따른 MAC 하드웨어 전력절감 장치는 MAC 모듈을 초기화하기 위한 리셋신호를 생성하는 리셋신호 생성부와, MAC 모듈을 동작시키기 위한 동작클럭을 생성하여 MAC모듈로 전달하는 클럭게이트; 및 MAC 모듈이 초기화될 동안 입력패킷을 저장하는 쉬프트레지스터를 포함하되, 리셋신호 생성부는 입력패킷의 전송이 완료되면 클럭게이트를 제어하여 MAC 모듈로 제공되는 동작클럭을 차단시키는 것을 특징으로 한다. 본 발명에 따르면 송수신데이터가 존재할 경우에만 송신클럭 또는 수신클럭을 MAC 모듈로 제공함으로써, MAC 하드웨어의 불필요한 전력소비로 인한 자원낭비를 제거할 수 있다.A MAC hardware power saving apparatus is disclosed. MAC hardware power saving apparatus according to the present invention includes a reset signal generation unit for generating a reset signal for initializing the MAC module, and a clock gate for generating an operation clock for operating the MAC module to pass to the MAC module; And a shift register for storing an input packet while the MAC module is initialized, wherein the reset signal generation unit blocks the operation clock provided to the MAC module by controlling a clock gate when transmission of the input packet is completed. According to the present invention, by providing a transmission clock or a reception clock to the MAC module only when transmission / reception data exists, resource waste due to unnecessary power consumption of the MAC hardware can be eliminated.

MAC(Media Access Control), 전력절감, 임베디드 시스템 Media Access Control (MAC), Power-Saving, Embedded Systems

Description

ＭＡＣ 하드웨어 전력절감 장치 및 방법{APPARATUS AND METHOD FOR SAVING POWER OF MAC HARDWARE} MAC hardware power saving device and method {APPARATUS AND METHOD FOR SAVING POWER OF MAC HARDWARE}

본 발명은 MAC 하드웨어 전력절감 장치에 관한 것으로서, 더욱 상세하게는 임베디드 네트워크 시스템의 전력관리 칩셋의 MAC 하드웨어에서 네트워크 트래픽의 발생에 관계없이 불필요하게 소모되는 전력을 제거할 수 있는 MAC 하드웨어 전력절감 장치에 관한 것이다.The present invention relates to a MAC hardware power saving device, and more particularly, to a MAC hardware power saving device capable of removing unnecessary power consumption regardless of the generation of network traffic in the MAC hardware of the power management chipset of the embedded network system. It is about.

MAC(Media Access Control)에서 디지털 데이터를 처리하데 소비되는 전력은 일반적으로 개별 기능블록단위로 제어되지 않고 동작모드(10,100,1000 등의 전송속도)에 따라 공급되는 클럭에 의해 소비전력이 제어된다. 개별 기능블록 단위의 MAC 등은 각기 연결된 PHY의 수신 Packet의 Data Valid 신호에 따라 수신된 데이터의 Serial to Parallel 작업을 진행하여 내부 디지털 로직으로 전달한다. 반대로 내부 디지털 로직에서 전달된 데이터의 Start Of Packet(이하 'SOP' 신호라 함), End Of Packet(이하'EOP'라 함) 신호에 의해 전송신호를 PHY 계층으로 전달한다.The power consumed to process digital data in the media access control (MAC) is generally not controlled in units of individual functional blocks, but is controlled by a clock supplied according to an operation mode (transmission rates such as 10, 100, and 1000). MAC of individual functional block unit performs serial to parallel operation of received data according to Data Valid signal of received packet of each connected PHY and delivers it to internal digital logic. On the contrary, the transmission signal is transmitted to the PHY layer by Start Of Packet (hereinafter referred to as 'SOP' signal) and End Of Packet (hereinafter referred to as 'EOP') signals of the data transmitted from the internal digital logic.

도 1a는 일반적인 MAC 코어의 인터페이스를 도시한 것으로서, 데이터수신에 필요한 Rx_CLK, Rxd(7:0), Rx_DV, Rx_ER 신호에 의해 PHY 계층으로부터 수신된 데 이터를 상위의 디지털 로직으로 전달한다. 또한, Tx_mac_data(31:0), Tx_mac_sop. Tx_mac_eop 신호들에 의해 송신데이터를 변환하여 PHY 계층으로 전송한다.FIG. 1A illustrates an interface of a general MAC core, and transmits data received from the PHY layer by the Rx_CLK, Rxd (7: 0), Rx_DV, and Rx_ER signals necessary for data reception to upper digital logic. In addition, Tx_mac_data (31: 0), Tx_mac_sop. Transmission data is converted by Tx_mac_eop signals and transmitted to the PHY layer.

이와 같은 과정에서 MAC 내부의 송신 클록(10Mbps:2.5MHz, 100Mbps:25MHz, 1000Mbps:125Mbps)은 도 1b에서 보는 바와 같이 실제로 MAC 블록이 데이터를 전송하거나 수신과정 이외에도 지속적으로 공급된다. 도 1b는 MAC 블록을 통한 패킷데이터가 입력 또는 출력될 때, 시간에 따른 MAC의 소비전력 증감그래프를 도시한 것이다. In this process, the transmission clocks (10 Mbps: 2.5 MHz, 100 Mbps: 25 MHz, 1000 Mbps: 125 Mbps) inside the MAC are actually supplied continuously in addition to the process of transmitting or receiving data as shown in FIG. FIG. 1B is a graph illustrating power consumption increase / decrease graph of MAC over time when packet data through a MAC block is input or output.

SOP 신호(12)가 입력되기 전부터 송신클록 또는 수신클록이 지속적으로 공급된다. SOP 신호(12)가 입력되어 전송패킷을 저장한다. EOP 신호(13)가 입력되면 전송패킷 저장을 완료하고 전송패킷을 전송한다. 도 1b를 참조하면 전송패킷을 저장하기 전과 전송패킷을 전송한 후에도 지속적으로 공급되는 클록(송신클록 또는 수신클록)으로 인하여 MAC 내부회로가 지속적으로 동작하여 불필요한 소비전력을 낭비하는 문제점이 있었다.The transmission clock or reception clock is continuously supplied before the SOP signal 12 is input. The SOP signal 12 is input to store the transmission packet. When the EOP signal 13 is input, the transmission packet storage is completed and the transmission packet is transmitted. Referring to FIG. 1B, the MAC internal circuitry continuously operates due to a clock (transmission clock or reception clock) continuously supplied before and after the transmission packet is stored, thereby wasting unnecessary power consumption.

도 1에와 같이 동작하는 시스템 구조에서는 소프트웨어에서 MAC으로 송신데이터 입력 클록을 차단하거나 외부의 PHY에서 입력되는 수신데이터 클록을 차단하지 않으면 MAC은 일정이상의 전력을 소비하는 상태를 유지하여 불필요한 소비전력을 낭비하게 된다. 또한, 소프트웨어적인 방식으로 Packet 송신클록을 제어하는 경우 Packet 전송과정마다 프로세서의 자원이 낭비되는 문제가 있었다.In the system structure operating as shown in FIG. 1, if the software does not block the transmission data input clock from the MAC or the reception data clock input from the external PHY, the MAC maintains a state in which a certain amount of power is consumed, thereby reducing unnecessary power consumption. Wasted In addition, in the case of controlling the packet transmission clock in a software manner, there is a problem in that resources of the processor are wasted in every packet transmission process.

본 발명의 목적은 임베디드 네트워크 시스템의 전력관리 칩셋의 MAC 하드웨어에서 네트워크 트래픽의 발생에 따라 MAC 하드웨어가 소비하는 전력을 효율적으로 제어할 수 있는 MAC 하드웨어 전력절감 장치를 제공하는 것이다.An object of the present invention is to provide a MAC hardware power saving device that can efficiently control the power consumed by the MAC hardware in accordance with the generation of network traffic in the MAC hardware of the power management chipset of the embedded network system.

본 발명의 다른 목적은 임베디드 네트워크 시스템의 전력관리 칩셋의 MAC 하드웨어에서 네트워크 트래픽의 발생에 따라 MAC 하드웨어가 소비하는 전력을 효율적으로 제어할 수 있는 MAC 하드웨어 전력절감 방법을 제공하는 것이다.Another object of the present invention is to provide a MAC hardware power saving method that can efficiently control the power consumed by the MAC hardware in accordance with the generation of network traffic in the MAC hardware of the power management chipset of the embedded network system.

본 발명의 목적은 이상에서 언급한 목적으로 제한되지 않으며, 언급되지 않은 또 다른 목적들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.The object of the present invention is not limited to the above-mentioned object, and other objects that are not mentioned will be clearly understood by those skilled in the art from the following description.

전술한 목적을 달성하기 위한 본 발명의 일면에 따른 MAC 하드웨어 전력절감 장치는 SOP(Start Of Packet) 신호를 수신하여 MAC 모듈을 초기화하기 위한 리셋신호를 생성하는 리셋신호 생성부와, MAC 모듈을 동작시키기 위한 동작클럭을 생성하여 MAC모듈로 전달하는 클럭게이트 및 MAC 모듈이 초기화될 동안 입력패킷을 저장하는 쉬프트레지스터를 포함한다.MAC hardware power saving apparatus according to an aspect of the present invention for achieving the above object is a reset signal generator for generating a reset signal for initializing the MAC module by receiving a Start Of Packet (SOP) signal, and operates the MAC module It includes a clock gate for generating an operation clock for transmitting to the MAC module and a shift register for storing the input packet while the MAC module is initialized.

리셋신호 생성부는 입력패킷의 전송이 완료되면 클럭게이트를 제어하여 MAC 모듈로 제공되는 동작클럭을 차단시킨다. The reset signal generator blocks the operation clock provided to the MAC module by controlling the clock gate when the input packet is transmitted.

MAC 모듈은 PHY 계층에서 수신하는 입력패킷을 상위의 디지털 로직으로 전달 하는 RX MAC 모듈을 포함할 수 있다.The MAC module may include an RX MAC module that delivers an input packet received at the PHY layer to upper digital logic.

MAC 모듈은 상위의 디지털 로직으로부터 입력패킷을 전달받아 PHY 계층으로 전달하는 TX MAC모듈을 포함할 수 있다.The MAC module may include a TX MAC module that receives an input packet from the upper digital logic and delivers the input packet to the PHY layer.

리셋신호 생성부는 생성된 리셋신호를 MAC 모듈에 제공하여 MAC 모듈을 초기화시키고, MAC 모듈의 패킷 송신 또는 수신이 완료되면 동작클럭 제어신호를 클럭게이트에 전달하여 동작클럭을 차단시킨다.The reset signal generation unit initializes the MAC module by providing the generated reset signal to the MAC module, and blocks the operation clock by transmitting an operation clock control signal to the clock gate when packet transmission or reception of the MAC module is completed.

쉬프트레지스터는 SOP 신호를 입력받은 후, EOP(End Of Packet) 신호가 입력될 때 까지 입력패킷을 저장한다.After receiving the SOP signal, the shift register stores the input packet until the end of packet (EOP) signal is input.

상기 SOP 신호는 TX SOP 신호 및 RX SOP 신호를 포함할 수 있다.The SOP signal may include a TX SOP signal and an RX SOP signal.

상기 EOP 신호는 RX EOP 신호 및 RX SOP 신호를 포함할 수 있다.The EOP signal may include an RX EOP signal and an RX SOP signal.

본 발명의 다른 면에 따른 MAC 하드웨어 전력절감 방법은 SOP 신호를 수신하여 MAC 모듈을 초기화하기 위한 리셋신호를 MAC 모듈에 제공하여 MAC 모듈을 초기화시키는 단계와, 리셋신호 생성부로부터 동작클럭 제어신호를 수신하여 MAC 모듈을 동작시키기 위한 동작클럭을 MAC모듈로 전달하는 단계와, MAC 모듈이 초기화될 동안 입력패킷을 쉬프트레지스터에 저장하는 단계와, MAC 모듈의 초기화가 완료되면, 입력패킷을 MAC 모듈로 전달하는 단계 및 MAC 모듈에 입력된 입력패킷의 전송과정이 완료되면 클럭게이트를 제어하여 MAC모듈로 제공되는 동작클럭을 차단시키는 단계를 포함한다.According to another aspect of the present invention, there is provided a MAC hardware power saving method comprising: initializing a MAC module by receiving a SOP signal and providing a reset signal for initializing the MAC module; Receiving and transmitting an operation clock for operating the MAC module to the MAC module, storing the input packet in the shift register while the MAC module is initialized, and when the initialization of the MAC module is completed, the input packet is transferred to the MAC module. And a step of controlling a clock gate to block an operation clock provided to the MAC module when the transmitting process and the transmission process of the input packet input to the MAC module are completed.

MAC 모듈을 초기화시키는 단계는 생성된 리셋신호를 MAC 모듈에 제공하여 상기 MAC 모듈을 초기화시키고, 상기 MAC 모듈의 패킷 송신 또는 수신이 완료되면 상 기 동작클럭 제어신호를 클럭게이트에 전달하여 동작클럭을 차단시킬 수 있다.In the initializing of the MAC module, the generated reset signal is provided to the MAC module to initialize the MAC module. When the packet transmission or reception of the MAC module is completed, the operation clock control signal is transmitted to the clock gate to provide an operation clock. Can be blocked.

쉬프트레지스터에 저장하는 단계는 지연 SOP 신호에 대응하여 입력패킷의 저장을 시작하고, 지연 EOP신호에 대응하여 입력패킷의 저장을 완료할 수 있다.In the storing of the shift register, the input packet may be started in response to the delayed SOP signal, and the storage of the input packet may be completed in response to the delayed EOP signal.

기타 실시예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.Specific details of other embodiments are included in the detailed description and the drawings.

본 발명에 따르면 송수신데이터가 존재할 경우에만 송신클럭 또는 수신클럭을 MAC 모듈로 제공함으로써 MAC 하드웨어의 불필요한 전력소비로 인한 자원낭비를 제거할 수 있다.According to the present invention, it is possible to eliminate resource waste due to unnecessary power consumption of MAC hardware by providing a transmission clock or a reception clock to the MAC module only when transmission / reception data exists.

본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.Advantages and features of the present invention and methods for achieving them will be apparent with reference to the embodiments described below in detail with the accompanying drawings. However, the present invention is not limited to the embodiments disclosed below, but will be implemented in various forms, and only the present embodiments are intended to complete the disclosure of the present invention, and the general knowledge in the art to which the present invention pertains. It is provided to fully convey the scope of the invention to those skilled in the art, and the present invention is defined only by the scope of the claims.

도 2는 본 발명의 일 실시예에 따른 MAC 하드웨어 전력절감 장치의 블럭구성도이다.2 is a block diagram of a MAC hardware power saving apparatus according to an embodiment of the present invention.

도 2를 참조하면, 일 실시예에 따른 MAC 하드웨어 전력절감 장치(100)는 MAC 모듈의 소비전력을 절감시키는 것으로서, 리셋신호 생성부(110), 클럭게이트(120) 및 쉬프트레지스터(130)를 포함할 수 있다.Referring to FIG. 2, the MAC hardware power saving apparatus 100 according to an embodiment may reduce power consumption of a MAC module, and may include a reset signal generator 110, a clock gate 120, and a shift register 130. It may include.

리셋신호 생성부(110)는 SOP 신호를 입력받는다. 리셋신호 생성부(110)가 SOP 신호(50)를 입력받으면, MAC 모듈(200)을 초기화시키기 위한 리셋신호를 MAC 모듈(200)에 제공한다. 동시에 클럭게이트에 클럭 제어신호를 보내어 클럭을 MAC 모듈(200)로 제공하도록 한다. 한편, EOP 신호(60)를 입력받은 후, MAC 모듈(200)이 송신패킷 또는 수신패킷을 모두 송신 또는 수신하면, 송수신패킷 전송완료 신호를 입력받고, 클럭게이트(120)를 제어하여 MAC 모듈(200)로 제공되는 클럭을 차단시킨다.The reset signal generator 110 receives an SOP signal. When the reset signal generator 110 receives the SOP signal 50, the reset signal generator 110 provides the MAC module 200 with a reset signal for initializing the MAC module 200. At the same time, a clock control signal is sent to the clock gate to provide the clock to the MAC module 200. On the other hand, after receiving the EOP signal 60, when the MAC module 200 transmits or receives both the transmission packet or the reception packet, receives the transmission and reception packet transmission completion signal, and controls the clock gate 120 to control the MAC module ( Block the clock provided to

클럭게이트(120)는 외부의 클럭생성기로부터 클럭을 지속적으로 공급받아서 MAC 모듈(200)로 전송한다. 이 과정에서 리셋신호 생성부(110)에 SOP 신호가 입력되면, 리셋신호 생성부(110)로부터 클럭 제어신호를 입력받아 MAC 모듈(200)로 클럭을 제공한다. 또한, MAC 모듈(200)을 통해 패킷 송신 또는 수신과정이 완료되면 리셋신호 생성부(110)로부터 클럭 제어신호를 입력받아 MAC 모듈(200)로의 클럭 공급을 차단시킨다.The clock gate 120 continuously receives a clock from an external clock generator and transmits the clock to the MAC module 200. In this process, when the SOP signal is input to the reset signal generator 110, the clock control signal is received from the reset signal generator 110 to provide a clock to the MAC module 200. In addition, when a packet transmission or reception process is completed through the MAC module 200, the clock signal is received from the reset signal generator 110 to block the clock supply to the MAC module 200.

쉬프트레지스터(130)는 MAC 모듈(200)의 내부 초기화작업이 완료될 때까지 MAC 모듈(200)을 통해 송수신하고자 하는 패킷을 일시적으로 저장한다. MAC 모듈(200)의 내부 초기화작업이 완료되면 MAC 모듈(200)로 상기 송수신 패킷을 전달한다.The shift register 130 temporarily stores a packet to be transmitted and received through the MAC module 200 until the internal initialization of the MAC module 200 is completed. When the internal initialization of the MAC module 200 is completed, the MAC module 200 transmits the transmission / reception packet.

MAC 모듈(200)은 PHY 계층에서 수신하는 데이터를 상위의 디지털 로직으로 전달하는 RX MAC 모듈일 수 있다. 또한, 상기 상위의 디지털 로직으로부터 패킷을 전달받아 상기 PHY 계층으로 전달하는 TX MAC 모듈일 수 있다.The MAC module 200 may be an RX MAC module that delivers data received at the PHY layer to upper digital logic. Also, it may be a TX MAC module that receives a packet from the upper digital logic and delivers the packet to the PHY layer.

따라서, MAC 모듈은 송신패킷 또는 수신패킷이 존재하는 경우에만 송신클럭 또는 수신클럭을 제공받고 패킷의 송수신이 완료되면 외부로부터 공급되는 클럭(송신클럭 또는 수신클럭)이 차단되어 MAC 하드웨어의 전력을 절감시킬 수 있게 된다.Therefore, the MAC module receives the transmission clock or the reception clock only when there is a transmission packet or the reception packet, and when the transmission and reception of the packet is completed, the clock (transmission clock or reception clock) supplied from the outside is cut off to reduce the power of the MAC hardware. You can do it.

도 3a는 본 발명의 일 실시예에 따른 MAC 하드웨어 전력절감 장치의 예를 도시한 블럭구성도이다.3A is a block diagram illustrating an example of a MAC hardware power saving apparatus according to an embodiment of the present invention.

도 3a를 참조하면, 일 실시예에 따른 MAC 하드웨어 전력절감 장치(300)는 리셋신호 생성부(310), 클럭게이트(320) 및 쉬프트레지스터(330)를 이용하여 TX MAC 모듈(400)의 소비전력을 절감시킨다.Referring to FIG. 3A, the MAC hardware power saving apparatus 300 according to an embodiment consumes the TX MAC module 400 using the reset signal generator 310, the clock gate 320, and the shift register 330. Save power.

리셋신호 생성부(310)는 TX_SOP 신호(50)를 입력받는다. 리셋신호 생성부(310)가 TX_SOP 신호(50)를 입력받으면, TX MAC 모듈(400)을 초기화시키기 위한 리셋신호를 TX MAC 모듈(400)에 제공한다. 동시에 클럭게이트 송신클럭 제어신호(70)를 보내어 송신클럭(71)을 TX MAC 모듈(400)로 제공하도록 한다. The reset signal generator 310 receives the TX_SOP signal 50. When the reset signal generator 310 receives the TX_SOP signal 50, the reset signal generator 310 provides the TX MAC module 400 with a reset signal for initializing the TX MAC module 400. At the same time, the clock gate transmission clock control signal 70 is transmitted to provide the transmission clock 71 to the TX MAC module 400.

한편, TX_EOP 신호(60)를 입력받은 후, TX MAC 모듈(400)이 전송패킷을 모두 전송하면, 전송패킷 전송완료 신호(90)를 입력받고, 클럭게이트(320)를 제어하여 TX MAC 모듈(400)로 제공되는 송신클럭을 차단시킨다.Meanwhile, when the TX MAC module 400 transmits all the transmission packets after receiving the TX_EOP signal 60, the transmission packet transmission completion signal 90 is received, and the clock gate 320 is controlled to control the TX MAC module ( Block the transmission clock provided to 400).

클럭게이트(320)는 외부의 클럭생성기로부터 클럭을 지속적으로 공급받아서 TX MAC 모듈(400)로 전송한다. 이 과정에서 리셋신호 생성부(310)에 TX_SOP 신호(50)가 입력되면, 리셋신호 생성부(310)로부터 송신클럭 제어신호를 입력받아 TX MAC 모듈(400)로 송신클럭(71)을 제공한다. 또한, 쉬프트레지스터(330)에 쉬프트 클럭(72)을 제공하여 쉬프트레지스터(330)에 입력된 TX_SOP 신호(50) 및 TX_EOP 신호(60)를 지연시킨다. 또한, TX MAC 모듈(400)이 전송패킷을 모두 전송하면 리셋신호 생성부(310)로부터 송신클럭 제어신호(70)를 입력받아 송신클럭의 공급을 차단시킨다.The clock gate 320 continuously receives a clock from an external clock generator and transmits the clock to the TX MAC module 400. In this process, when the TX_SOP signal 50 is input to the reset signal generator 310, the TX signal is received from the reset signal generator 310 and the TX clock module 71 is provided to the TX MAC module 400. . In addition, a shift clock 72 is provided to the shift register 330 to delay the TX_SOP signal 50 and the TX_EOP signal 60 input to the shift register 330. In addition, when the TX MAC module 400 transmits all the transmission packets, it receives the transmission clock control signal 70 from the reset signal generator 310 to block the supply of the transmission clock.

쉬프트레지스터(330)는 TX_SOP 신호(50)와 TX_EOP 신호(60)를 입력받고, 클럭게이트(320)로부터 쉬프트 클럭(72)을 공급받는다. TX MAC 모듈(400)의 내부 초기화작업이 완료될 때까지 TX MAC 모듈(400)을 통해 전송하고자 하는 전송패킷을 일시적으로 저장하며, TX MAC 모듈(400)의 내부 초기화작업이 완료되면 TX MAC 모듈(400)로 상기 전송패킷을 전달한다. 쉬프트레지스터(330)는 지연 TX_SOP 신호에 대응하여 전송패킷을 저장하고, 지연 TX_EOP 신호에 의해 쉬프트레지스터(330)에 저장된 데이터를 TX MAC 모듈(400)에 전달한다.The shift register 330 receives the TX_SOP signal 50 and the TX_EOP signal 60, and receives the shift clock 72 from the clock gate 320. Temporarily stores the transmission packet to be transmitted through the TX MAC module 400 until the internal initialization of the TX MAC module 400 is completed, and when the internal initialization of the TX MAC module 400 is completed, the TX MAC module Deliver the transmission packet to 400. The shift register 330 stores the transmission packet in response to the delay TX_SOP signal, and transfers the data stored in the shift register 330 to the TX MAC module 400 by the delay TX_EOP signal.

TX MAC 모듈(400)의 CLK125M은 클럭게이트(320)로 부터 송신클럭을 공급받는다. TX_DATA는 쉬프트레지스터(330)로부터 전송패킷을 입력받는다. TX_CLK 신호는 쉬프트레지스터(330)로부터 송신 기준클럭을 제공받는다. TX_SOP와 TX_EOP는 쉬프트레지스터(330)로 부터 지연 TX SOP 신호 및 지연 TX_EOP 신호를 입력받는다. TX_WR는 TX_DATA 단자를 통해 입력받은 전송패킷을 TX MAC 모듈(400)에 기록하라는 신호를 입력받는다. Reset는 리셋신호 생성부(310)로부터 초기화를 위한 리셋신호를 입력받는다. The CLK125M of the TX MAC module 400 receives a transmission clock from the clock gate 320. TX_DATA receives the transmission packet from the shift register 330. The TX_CLK signal is provided with a transmission reference clock from the shift register 330. TX_SOP and TX_EOP receive a delay TX SOP signal and a delay TX_EOP signal from the shift register 330. TX_WR receives a signal for recording the transmission packet received through the TX_DATA terminal to the TX MAC module 400. Reset receives a reset signal for initialization from the reset signal generator 310.

도 3b는 본 발명의 일 실시예에 따른 MAC 하드웨어 전력절감 장치의 다른 예를 도시한 블럭구성도이다. 3B is a block diagram illustrating another example of a MAC hardware power saving apparatus according to an embodiment of the present invention.

도 3b를 참조하면, 본 발명의 다른 실시예에 따른 MAC 하드웨어 전력절감 장치는 RX MAC 모듈(600)의 소비전력을 절감시키기 위하여 리셋신호 생성부(510), 클럭게이트(520) 및 쉬프트레지스터(530)를 포함한다. 리셋신호 생성부(510), 클럭게이트(520) 및 쉬프트레지스터(530)는 도 3a에 도시된 리셋신호 생성부(310), 클럭게이트(320) 및 쉬프트레지스터(330)의 기능과 동일하다.Referring to FIG. 3B, the MAC hardware power saving apparatus according to another embodiment of the present invention includes a reset signal generator 510, a clock gate 520, and a shift register to reduce power consumption of the RX MAC module 600. 530). The reset signal generator 510, the clock gate 520, and the shift register 530 have the same functions as the reset signal generator 310, the clock gate 320, and the shift register 330 illustrated in FIG. 3A.

다만, 리셋신호 생성부(510)가 클럭게이트(520)를 제어하는 신호가 다르다. RX_DV 신호와 RX_EOP 신호의 입력에 따라서 수신클럭의 생성을 제어한다. 도 3b를 참조하면 RX_CLK는 수신 기준 클럭이고, RX_DV는 데이터 유효신호이며, RXD는 비트 단위의 패킷 데이트 니블이다. RX_DV 신호가 하이레벨인 동안에 RXD 신호를 통해 전송되는 패킷 데이터는 유효한 것으로 인식된다. 당해 기술분야의 지식인들은 이 신호들의 의미를 잘 이해하고 있을 것이므로, 이 이상의 설명은 생략한다.However, the signal from which the reset signal generator 510 controls the clock gate 520 is different. The generation of the reception clock is controlled according to the input of the RX_DV signal and the RX_EOP signal. Referring to FIG. 3B, RX_CLK is a reception reference clock, RX_DV is a data valid signal, and RXD is a packet data nibble in bits. While the RX_DV signal is high level, the packet data transmitted through the RXD signal is recognized as valid. Those skilled in the art will understand the meaning of these signals well, and thus, further descriptions thereof will be omitted.

MAC 장치가 PHY 계층으로부터 패킷을 수신하면, 리셋신호 생성부(510)는 RX MAC 모듈(600)을 초기화시키고, 상기 수신하는 패킷을 쉬프트레지스터(530)에 저장한다. 이때 상기 패킷을 수신하기 전에는 클럭게이트(520)를 통해 RX MAC 모듈(600)로 공급되는 수신클럭은 차단된 상태이다. RX MAC 모듈(600)의 초기화가 완료되면 쉬프트레지스터(530)에 저장된 수신패킷을 RX MAC 모듈(600)로 전달한다.When the MAC device receives a packet from the PHY layer, the reset signal generator 510 initializes the RX MAC module 600 and stores the received packet in the shift register 530. At this time, the reception clock supplied to the RX MAC module 600 through the clock gate 520 is blocked before receiving the packet. When the initialization of the RX MAC module 600 is completed, the reception packet stored in the shift register 530 is transferred to the RX MAC module 600.

도 4는 본 발명의 다른 실시예에 따른 MAC 하드웨어 전력절감 방법을 도시한 순서도이다. 구체적으로는 Tx MAC 하드웨어 전력절감 방법을 도시한 것이다. 도 3을 참조하면, 쉬프트 레지스터에 데이터가 저장되기 전에는 클럭게이트가 송신클록이 TX MAC으로 입력되는 것을 차단하여 송신클록이 입력되지 않는다.4 is a flowchart illustrating a MAC hardware power saving method according to another embodiment of the present invention. Specifically, a Tx MAC hardware power saving method is illustrated. Referring to FIG. 3, the clock gate blocks the transmission clock from being input to the TX MAC before the data is stored in the shift register so that the transmission clock is not input.

리셋신호 생성부가 TX_SOP 신호를 수신하면(S110), 리셋신호 생성부에서는 TX MAC 모듈을 초기화하기 위하여 리셋신호를 생성한다. 리셋신호 생성부는 생성된 리셋신호를 TX MAC으로 제공하고(S120), 클럭게이트로 하여금 송신클럭을 TX MAC모듈로 제공하도록(S130) 제어한다. 송신클럭과 함께 TX MAC 모듈로 입력되는 리셋신호는 TX MAC 모듈을 초기화시킨다(S130).When the reset signal generator receives the TX_SOP signal (S110), the reset signal generator generates a reset signal to initialize the TX MAC module. The reset signal generator provides the generated reset signal to the TX MAC (S120), and controls the clock gate to provide the transmission clock to the TX MAC module (S130). The reset signal input to the TX MAC module together with the transmission clock initializes the TX MAC module (S130).

TX MAC 모듈에서 초기화가 완료되면(S150) PHY 계층으로 전송하고자 하는 전송패킷을 쉬프트레지스터에 저장한다(S160). 쉬프트레지스터는 초기에 입력된 TX SOP 신호를 클록지연을 통해 지연시키고, 지연된 SOP 신호에 대응하여 전송패킷을 저장하고, 지연된 EOP 신호에 대응하여 전송패킷을 TX MAC으로 전달한다. TX MAC에서는 전송할 패킷의 프레임을 처리하여 전송패킷을 전송한다(S170). 전송이 완료되면(S180) 클럭게이트에서 공급되는 송신클럭을 차단하여(S190) 전력을 절감한다.When the initialization is completed in the TX MAC module (S150), the transmission packet to be transmitted to the PHY layer is stored in the shift register (S160). The shift register delays the initially input TX SOP signal through a clock delay, stores the transmission packet in response to the delayed SOP signal, and transmits the transmission packet to the TX MAC in response to the delayed EOP signal. TX MAC transmits the transmission packet by processing the frame of the packet to be transmitted (S170). When the transmission is completed (S180) to cut the transmission clock supplied from the clock gate (S190) to save power.

도 5는 본 발명의 일 실시예에 따른 MAC 하드웨어 전력절감 방법을 이용한 경우, MAC 구동신호의 타이밍 다이어그램 및 소비전력를 도시한 그래프이다.FIG. 5 is a graph illustrating a timing diagram and power consumption of a MAC driving signal when using a MAC hardware power saving method according to an embodiment of the present invention.

도 5를 참조하면, (a)는 본 발명에 따른 MAC 하드웨어 전력절감 장치를 사용 하기 전의 소스신호를 나타낸다. 이에 따르면, 데이터의 전송여부에 관계없이 송신클럭(또는 수신클럭)이 지속적으로 제공됨을 알 수 있다.Referring to FIG. 5, (a) shows a source signal before using the MAC hardware power saving apparatus according to the present invention. According to this, it can be seen that a transmission clock (or a reception clock) is continuously provided regardless of whether data is transmitted.

(b)는 본 발명에 따른 MAC 하드웨어 전력절감 장치를 사용한 경우, 먼저 데이터를 저장하고 전송하기 전에 TX MAC을 리셋신호를 통해 초기화시키는 과정을 거친다. 즉, 소스신호에서 지속적으로 제공되는 클럭은 클럭게이트에서 차단된다. 이 상태에서의 MAC 하드웨어가 소비하는 전력은 410으로서, 종래의 소비전력(도 1b 참조)에 비해 낮음을 알 수 있다. TX SOP 신호의 입력에 따라 리셋신호와 함께 차단된 클럭신호가 해제되어 TX MAC 모듈로 제공되면 MAC 하드웨어의 소비전력은 420이다. 쉬프트레지스터의 지연 SOP신호에 대응하여 쉬프트레지스터에서 전송패킷을 저장하고, 지연 EOP 신호에 대응하여 TX MAC 모듈에서 전송패킷이 전송되는 동안의 MAC 하드웨어의 소비전력은 430이다. 전송패킷의 전송이 완료되면 리셋신호 생성부는 클럭게이트를 제어하여 TX MAC 모듈로 제공되는 송신클럭을 차단시킨다. 이에 따라 MAC 하드웨어의 소비전력은 다시 410 으로 낮아진다.In the case of using the MAC hardware power saving apparatus according to the present invention, first, the TX MAC is initialized through a reset signal before storing and transmitting data. That is, the clock provided continuously from the source signal is cut off at the clock gate. The power consumed by the MAC hardware in this state is 410, which is lower than that of the conventional power consumption (see FIG. 1B). When the clock signal blocked with the reset signal is released and provided to the TX MAC module according to the TX SOP signal input, power consumption of the MAC hardware is 420. The power consumption of the MAC hardware is 430 when the transmission packet is stored in the shift register in response to the delayed SOP signal of the shift register, and the transmission packet is transmitted in the TX MAC module in response to the delayed EOP signal. When transmission of the transmission packet is completed, the reset signal generation unit controls the clock gate to block the transmission clock provided to the TX MAC module. As a result, the power consumption of the MAC hardware is lowered back to 410.

따라서 쉬프트레지스터는 TX MAC 모듈이 초기화될 동안 전송패킷을 저장하고, TX MAC 모듈의 초기화가 완료되면 전송패킷을 전송하는데 이와같은 전송패킷의 저장 및 전송과정에서 클럭게이트에서의 클럭공급을 제어함으로써 MAC 하드웨어에서의 불필요한 소비전력을 절감시킬 수 있게 된다.Therefore, the shift register stores the transmission packet while the TX MAC module is initialized and transmits the transmission packet when the TX MAC module is initialized. The MAC is controlled by controlling the clock supply at the clock gate during the storage and transmission of the transmission packet. Unnecessary power consumption in hardware can be reduced.

본 발명이 속하는 기술분야의 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다 는 것을 이해할 수 있을 것이다. 예를 들어 본 발명의 MAC 하드웨어 전력절감 방법을 실현하기 위한 프로그램이 기록된 기록매체의 형태 등 다양한 형태로 구현될 수 있다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구의 범위에 의하여 나타내어지며, 특허청구의 범위의 의미 및 범위 그리고 그 균등개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.Those skilled in the art will appreciate that the present invention can be embodied in other specific forms without changing the technical spirit or essential features of the present invention. For example, a program for realizing the MAC hardware power saving method of the present invention can be implemented in various forms such as a recording medium in which a program is recorded. It is therefore to be understood that the above-described embodiments are illustrative in all aspects and not restrictive. The scope of the present invention is indicated by the scope of the following claims rather than the above description, and all changes or modifications derived from the meaning and scope of the claims and their equivalents are included in the scope of the present invention. Should be interpreted.

도 1a는 종래의 MAC 인터페이스 구성을 도시한 것이다.Figure 1a shows a conventional MAC interface configuration.

도 1b는 종래의 MAC 인터페이스를 이용한 경우, 패킷 입력에 따른 소비전력의 증감 그래프를 도시한 것이다.FIG. 1B illustrates a graph of increasing and decreasing power consumption according to packet input when a conventional MAC interface is used.

도 3b는 본 발명의 일 실시예에 따른 MAC 하드웨어 전력절감 장치의 다른 예를 도시한 블럭구성도이다.3B is a block diagram illustrating another example of a MAC hardware power saving apparatus according to an embodiment of the present invention.

도 4는 본 발명의 다른 실시예에 따른 MAC 하드웨어 전력절감 방법을 도시한 순서도이다.4 is a flowchart illustrating a MAC hardware power saving method according to another embodiment of the present invention.

《도면의 주요부분에 대한 부호의 설명》`` Explanation of symbols for main parts of drawings ''

100: MAC 하드웨어 전력절감 장치 110,310,510: 리셋신호 생성부100: MAC hardware power saving device 110, 310, 510: reset signal generation unit

120,320,520: 클럭게이트 130,330,530: 쉬프트레지스터120,320,520: Clock gates 130,330,530: Shift register

200: MAC 모듈 400: TX MAC 모듈200: MAC module 400: TX MAC module

600: RX MAC 모듈 600: RX MAC Module

Claims

SOP(Start Of Packet) 신호를 수신하여 MAC 모듈을 초기화하기 위한 리셋신호를 생성하는 리셋신호 생성부;A reset signal generator configured to receive a start of packet (SOP) signal and generate a reset signal for initializing the MAC module;

상기 MAC 모듈을 동작시키기 위한 동작클럭을 생성하여 상기 MAC모듈로 전달하는 클럭게이트; 및A clock gate generating an operation clock for operating the MAC module and transferring the generated operation clock to the MAC module; And

상기 MAC 모듈이 초기화될 동안 입력패킷을 저장하는 쉬프트레지스터Shift register to store an input packet while the MAC module is initialized

를 포함하되,Including,

상기 리셋신호 생성부는 상기 입력패킷의 전송이 완료되면 상기 클럭게이트를 제어하여 상기 MAC 모듈로 제공되는 상기 동작클럭을 차단시키는 것을 특징으로 하는 MAC 하드웨어 전력절감 장치.And the reset signal generator blocks the operation clock provided to the MAC module by controlling the clock gate when transmission of the input packet is completed.

제1항에 있어서, 상기 MAC 모듈은The method of claim 1, wherein the MAC module

PHY 계층에서 수신하는 상기 입력패킷을 상위의 디지털 로직으로 전달하는 RX MAC 모듈인 것을 특징으로 MAC 하드웨어 전력절감 장치.MAC hardware power saving device, characterized in that the RX MAC module for transmitting the input packet received in the PHY layer to the upper digital logic.

상위의 디지털 로직으로부터 상기 입력패킷을 전달받아 PHY 계층으로 전달하 는 TX MAC모듈인 것을 특징으로 하는 MAC 하드웨어 전력절감 장치.The MAC hardware power saving device, characterized in that the TX MAC module for receiving the input packet from the upper digital logic to deliver to the PHY layer.

제1항에 있어서, 상기 리셋신호 생성부는The method of claim 1, wherein the reset signal generating unit

상기 생성된 리셋신호를 상기 MAC 모듈에 제공하여 상기 MAC 모듈을 초기화시키고, 상기 MAC 모듈의 패킷 송신 또는 수신이 완료되면 상기 동작클럭 제어신호를 상기 클럭게이트에 전달하여 상기 동작클럭을 차단시키는 것인 MAC 하드웨어 전력절감 장치.Providing the generated reset signal to the MAC module to initialize the MAC module, and when the packet transmission or reception of the MAC module is completed, transfer the operation clock control signal to the clock gate to block the operation clock; MAC hardware power saver.

제1항에 있어서, 상기 쉬프트레지스터는The method of claim 1, wherein the shift register

상기 SOP 신호를 입력받은 후, EOP(End Of Packet) 신호가 입력될 때 까지 상기 패킷을 저장하는 것인 MAC 하드웨어 전력절감 장치.And receiving the SOP signal, and storing the packet until an end of packet (EOP) signal is input.

제5항에 있어서, 상기 SOP 신호는The method of claim 5, wherein the SOP signal is

TX SOP 신호 및 RX SOP 신호를 포함하는 것인 MAC 하드웨어 전력절감 장치.MAC hardware power saving apparatus comprising a TX SOP signal and an RX SOP signal.

제5항에 있어서, 상기 EOP 신호는The method of claim 5, wherein the EOP signal is

TX EOP 신호 및 RX EOP 신호를 포함하는 것인 MAC 하드웨어 전력절감 장치.MAC hardware power saving device comprising a TX EOP signal and an RX EOP signal.

SOP(Start Of Packet) 신호를 수신하여 MAC 모듈을 초기화하기 위한 리셋신호를 상기 MAC 모듈에 제공하여 상기 MAC 모듈을 초기화시키는 단계;Receiving a start of packet (SOP) signal and providing a reset signal for initializing the MAC module to initialize the MAC module;

리셋신호 생성부로부터 동작클럭 제어신호를 입력받아 상기 MAC 모듈을 동작시키기 위한 동작클럭을 상기 MAC모듈로 전달하는 단계;Receiving an operation clock control signal from a reset signal generator and transferring an operation clock for operating the MAC module to the MAC module;

상기 MAC 모듈이 초기화될 동안 입력패킷을 쉬프트레지스터에 저장하는 단계;Storing an input packet in a shift register while the MAC module is initialized;

상기 MAC 모듈의 초기화가 완료되면, 상기 입력패킷을 상기 MAC 모듈로 전달하는 단계; 및When the initialization of the MAC module is completed, transferring the input packet to the MAC module; And

상기 MAC 모듈에 입력된 상기 입력패킷의 전송과정이 완료되면 클럭게이트를 제어하여 상기 MAC모듈로 제공되는 동작클럭을 차단시키는 단계Blocking the operation clock provided to the MAC module by controlling a clock gate when the transmission process of the input packet input to the MAC module is completed

를 포함하는 MAC 하드웨어 전력절감 방법.MAC hardware power saving method comprising a.

제8항에 있어서, 상기 MAC 모듈을 초기화시키는 단계는The method of claim 8, wherein initializing the MAC module

상기 생성된 리셋신호를 상기 MAC 모듈에 제공하여 상기 MAC 모듈을 초기화시키고, 상기 MAC 모듈의 패킷 송신 또는 수신이 완료되면 상기 동작클럭 제어신호를 상기 클럭게이트에 전달하여 상기 동작클럭을 차단시키는 것인 MAC 하드웨어 전 력절감 장치.Providing the generated reset signal to the MAC module to initialize the MAC module, and when the packet transmission or reception of the MAC module is completed, transfer the operation clock control signal to the clock gate to block the operation clock; MAC hardware power saver.

제8항에 있어서, 상기 MAC 모듈은The method of claim 8, wherein the MAC module

PHY 계층에서 수신하는 상기 입력패킷을 상위의 디지털 로직으로 전달하는 RX MAC 모듈인 것을 특징으로 MAC 하드웨어 전력절감 방법.MAC hardware power saving method characterized in that the RX MAC module for transmitting the input packet received in the PHY layer to the upper digital logic.

상위의 디지털 로직으로부터 패킷을 전달받아 PHY 계층으로 전달하는 TX MAC모듈인 것을 특징으로 하는 MAC 하드웨어 전력절감 방법.MAC hardware power saving method, characterized in that the TX MAC module for receiving a packet from the upper digital logic to deliver to the PHY layer.

제8항에 있어서, 상기 쉬프트레지스터에 저장하는 단계는The method of claim 8, wherein the storing in the shift register

지연 SOP 신호에 대응하여 상기 입력패킷의 저장을 시작하고, 지연 EOP신호에 대응하여 상기 입력패킷의 저장을 완료하는 것인 MAC 하드웨어 전력절감 방법.And saving the input packet in response to a delayed SOP signal, and completing the storage of the input packet in response to a delayed EOP signal.