KR101083445B1 - 임베디드 패키지 보안 템퍼 메쉬 - Google Patents

임베디드 패키지 보안 템퍼 메쉬 Download PDF

Info

Publication number
KR101083445B1
KR101083445B1 KR1020107014947A KR20107014947A KR101083445B1 KR 101083445 B1 KR101083445 B1 KR 101083445B1 KR 1020107014947 A KR1020107014947 A KR 1020107014947A KR 20107014947 A KR20107014947 A KR 20107014947A KR 101083445 B1 KR101083445 B1 KR 101083445B1
Authority
KR
South Korea
Prior art keywords
die
delete delete
bond wire
mesh
integrated circuit
Prior art date
Application number
KR1020107014947A
Other languages
English (en)
Other versions
KR20100086083A (ko
Inventor
마크 뷰어
매튜 카우프만
Original Assignee
브로드콤 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 브로드콤 코포레이션 filed Critical 브로드콤 코포레이션
Publication of KR20100086083A publication Critical patent/KR20100086083A/ko
Application granted granted Critical
Publication of KR101083445B1 publication Critical patent/KR101083445B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/57—Protection from inspection, reverse engineering or tampering
    • H01L23/573—Protection from inspection, reverse engineering or tampering using passive means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/86—Secure or tamper-resistant housings
    • G06F21/87—Secure or tamper-resistant housings by means of encapsulation, e.g. for integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/57—Protection from inspection, reverse engineering or tampering
    • H01L23/576—Protection from inspection, reverse engineering or tampering using active circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2221/00—Indexing scheme relating to security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F2221/21—Indexing scheme relating to G06F21/00 and subgroups addressing additional information or applications relating to security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F2221/2143—Clearing memory, e.g. to prevent the data from being stolen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4943—Connecting portions the connecting portions being staggered
    • H01L2224/49431—Connecting portions the connecting portions being staggered on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
    • Y10S257/922—Active solid-state devices, e.g. transistors, solid-state diodes with means to prevent inspection of or tampering with an integrated circuit, e.g. "smart card", anti-tamper

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Software Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)

Abstract

임베디드 템퍼 메쉬 보호를 위한 시스템들과 방법들이 제공된다. 임베디드 템퍼 메쉬는 민감한 신호들을 전달하는 본드 와이어를 둘러싸는 일련의 보호 본드 와이어들을 포함한다. 보호 본드 와이어들은 신호 본드 와이어들보다 수직적으로 더 높다. 보호 와이어들은 기판 위에서 외부 컨택트에 연결될 수 있고, 신호 본드 와이어는 내부 컨택트에 연결되어, 신호 와이어 주위에 본드 와이어 케이지를 만든다. 패키지 수준 보호를 제공하는 방법들과 시스템들 또한 제공된다. 예시적인 보안 패키지는 기판의 상부 표면에 배치된 다이를 둘러싸는 다중 컨택트들을 가지는 기판을 포함한다. 일렬의 메쉬 다이 패드들을 포함하는 메쉬 다이는 다이의 상부 표면에 연결된다. 본드 와이어들은 메쉬 다이 패드들로부터 기판 위에 컨택트에 연결되어, 다이를 둘러싸는 본드 와이어 케이지(cage)를 만든다.

Description

임베디드 패키지 보안 템퍼 메쉬 {Embedded Package Security Tamper Mesh}
본 발명은 일반적으로 집적회로 장치들의 보안에 관련되고, 보다 상세하게, 집적회로장치들의 물리적 보안에 관련된다.
특정 유형의 장치들은 복잡한 공격들에 대한 목표이다. 예를들어, 암호키 또는 다른 보안 데이터를 저장하는 칩들 또는 보안 거래(예를들어 신용카드 거래)를 수행하는 칩들은 특히 공격자들의 주의를 끈다. 인클로져(enclosure) 공격으로 언급되는 물리 공격들의 한 유형은 장치에 물리적으로 접근하기 위해 장치의 인클로져를 관통하는 것과 관련된다. 이러한 물리적인 공격에서, 패키지는 열리고, 봉지 재료(encapsulating material)는 제거되거나 식각(etch)되어 날아간다. 공격자들은 그 후 프루브(probe)를 이용하여 칩이나 장치의 내부에 접근한다. 공격자들은 내부 칩 신호를 관찰하거나, 조작할 수 있고, 관찰하면서 조작할 수 있다.
따라서, 논리적(logical) 보호(protection), 임베디드 물리 보안 측정과 결정적인 데이터와 신호들에 대한 활동적 템퍼 탐지를 결합하는 패키지 수준 보안이 필요하다.
첨부된 도면들은 본 발명의 깊은 이해를 제공하기 위하여 포함되고, 본 명세서에 병합되고, 상세한 설명의 일부를 구성하는데, 본 발명의 원리를 설명하기 위해 제공되는 설명과 함께 본 발명의 실시예를 도시한다.
도 1은 패키지 보호를 위한 예시적인 종래의 기술을 도시한다.
도 2는 본 발명의 실시예에 따른, 본드 와이어 패키지 보안을 가지는 예시적인 패키지의 단면을 도시한다.
도 3은 본 발명의 실시예에 따른, 예시적인 패키지의 일부의 평면도를 도시한다.
도 4는 본 발명의 실시예에 따른, 인접한 스태거-패드의 평면도를 도시한다.
도 5는 본 발명의 실시예에 따른, 다중 템퍼 탐지 회로를 갖는 예시적인 패키지의 일부의 평면도를 도시한다.
도 6은 본 발명의 실시예에 따른, 다이의 일부 위에 탐지 메쉬 그리드를 갖는 예시적인 다이를 도시한다.
도 7은 본 발명의 실시예에 따른, 다이의 보안 영역의 단면도를 도시한다.
도 8은 본 발명의 실시예에 따른, 예시적인 보호 메쉬 패턴을 도시한다.
도 9는 본 발명의 실시예에 따른, 다른 예시적인 보호 메쉬 패턴을 도시한다.
도 10은 본 발명의 실시예에 따른, 단일 레이어 보호 메쉬를 도시한다.
도 11 과 도 12는 단지 기계적인 보안 보호를 가지는 적층된 다이 실시예를 도시한다.
도 13 과 도 14는 본 발명의 실시예에 따른, 적층된 다이 보호 실시예를 도시한다.
도 15와 도 16은 본 발명의 실시예에 따른, 예시적인 패키지-온-패키지 접근을 도시한다.
본 발명은 지금부터 첨부된 도면과 관련하여 설명될 것이다. 도면에서 같은 참조 번호들은 동일하거나 기능적으로 유사한 구성요소들을 지시할 것이다.
1.0 개관(Overview)
칩이나 장치의 결정적인 구성요소들은 패키지의 위, 아래, 측면으로부터 공격을 받을 수 있다. 이러한 물리적 공격에 대해 보호하는 종래의 기술들, 특히 결정적인 신호들의 논리적(logical) 보호를 제공하지 않는 것들은 하나 또는 그 이상의 칩들 주위로 박스를 만든다. 도 1은 패키지 보호에 대한 예시적인 종래 기술을 도시한다. 도 1에서 도시된 바와 같이, 패키지(100)는 상부 회로보드(102), 회로 보드(102)에 90도로 마운팅된 제1 측면 회로 보드(104), 회로보드(102)에 90도로 마운팅된 제2 측면 회로 보드(106), 하부 회로보드(108)를 갖는다. 그리드 메쉬는 회로 보드 인클로져(enclosure)를 관통한다. (칩들의 자루(bag)로 언급되는)인클로져는 모든 보호된 구성요소들을 둘러싸기 위한 작용을 한다. 이러한 기술은 제조하려면 어렵고 고가이다.
여기서 설명되는 본 발명의 실시예들은 패키지의 상부, 하부 및/또는 측면으로부터 공격에 대한 보호를 제공한다. 섹션 2에서 설명되는 본드 와이어 보호 실시예는 패키지의 측면으로부터 공격의 탐지와 그에 대한 보호를 제공한다. 섹션 4 아래에 설명된 상부 보호 실시예들은(예를들어 적층된 다이와 패키지-온-패키지) 패키지의 상부에 대한 보호와 패키지 상부에 대한 공격의 탐지를 제공한다. 섹션 4에서 설명되는 패키지-온-패키지 실시예는 측면 공격에 대한 물리적 보호를 또한 제공한다. 하부 공격으로부터 보호는 다이가 부착되는 기판에 위치하는 보드 수준 메쉬를 통하여 제공된다. 보드 수준 메쉬는 일반적인 제조 기술을 사용하여 제공될 수 있다.
2.0 본드 와이어 보호(Bond Wire Protection)
도 2는 본 발명의 실시예에 따른, 본드 와이어 패키지 보안을 갖는 예시적인 패키지(200)의 단면도를 도시한다. 본드 와이어 패키지 보안은 민감한(sensitive) 칩 신호들을 전달하는 본드 와이어를 둘러싸는 보호 본드 와이어의 그리드 또는 와이어 케이지(cage)를 효율적으로 만든다. 보호 본드 와이어의 이러한 케이지(cage)는 탐지되지 않고 보호된 신호에 프루브(probe)를 부착하는 것을 어렵게 한다.
패키지(200)는 기판(204)에 마운팅된(mount) 하나 또는 그 이상의 집적회로 다이들(202)을 포함한다. 일 실시예에서, 다이(202)는 다수의 주변 장치들과 칩 프로세서 위에 임베디드 시스템을 가지는 집적 보안 프로세서이다. 예를들어, 상기 다이는 자성 스트립 판독기, 스마트카드 입/출력, 신용 카드 판독기, 보안 키패드, 및/또는 터치 스크린 같은 민감한(sensitive) 입/출력 장치를 포함할 수 있다. 일 실시예에서, 패키지 기판은 다중-레이어 보드(예를들어, 4-레이어)이고, 패키지 볼(ball,206)들에 와이어 본드된 신호의 라우팅 위하여 사용된다.
일 실시예에서, 패키지(200)는 장치의 I/O 패드 링(ring)에서 스태그된 패드들을 사용한다. ("신호 패드들"로 언급되기도 하는) 민감한(sensitive)(또는 보호된,protected) 신호들에 대한 패드들은 스태거-아웃(stagger-out) 패드들에 위치한다(미도시). 스태거-아웃 패드들은 다이의 가장 먼 모서리(edge)에 있다. 방어적인 본드 메쉬는 스태거-아웃 패드들에 인접한 스태거-인(stagger-in) 패드들에 구현된다. 스태거-인 패드들(미도시)은 스태거-아웃 본드 패드들과 스태거-아웃(또는 신호) 본드 와이어들(250)의 뒤에 위치한다. ("보호 본드 와이어들"로 언급되기도 하는) 스태거-인 본드 와이어들(240)은 그들이 수직적으로 스태거-아웃 본드 와이어들보다 높게 되도록 형성된다. 보호 본드 와이어들은 따라서 스태거-아웃(민감한 신호) 패드들과 본드 와이어(250)의 수평과 수직 보호 양자를 제공한다. 이러한 민감한 신호들은 보호 와이어 본드들에 의하여 생성되는 보호 케이지를 떠나기 전에 기판으로 라우팅 된다. 도 2에서 도시된 바와 같이, 설계는 민감한 신호들을 보호하고 둘러싸는 보호 본드 와이어들의 케이지를 생성한다.
스태거-인 보호 패드(미도시)는 와이어 패드를 이용하여 만들어진다. 와이어 패드는 기판 또는 인접한 패드들의 전력 플레인(planes)에 연결되지 않는다. 보호 패드들은 다이 위에 격리된 비아들과 격리된 금속에 연결되기만 한다. 일 실시예에서 보호 본드 와이어들(240)은 연결되어 하나 또는 그 이상의 보호 회로를 형성한다. 템퍼 신호는 각각의 보호 회로를 통하여 탐지 회로로 드라이빙(drive) 된다. 추가적인 보안을 위하여, 보호 회로의 드라이빙(driving) 패드(들)는 다이(202)의 보호된 보안 영역으로부터 드라이빙된다(이하 섹션 3.0에 설명된 것처럼). 탐지 회로는 보호 회로에서 단락되거나 커팅되는 것을 탐지하도록 구성될 수 있다. 탐지 회로는 캐패시턴스 또는 저항의 변화같은 보호 회로의 다른 특성에 변화를 탐지하도록 구성될 수 있을 것이다.
(신호 본드 와이어들(250)을 통하여) 칩을 떠나는 신호들은 암호화(encryption)와 인증(authentication) 기술들을 이용하여 논리적으로 보호될 것이다. 패키지(200)는 또한 주파수 모니터링, 전압 모니터링, 온도 센서들과 임의의 민감한 영역에 있는 칩을 보호하는 센서 메쉬를 포함하는 집적된 물리적 보호를 포함한다.
당업자가 알 수 있듯이, 땜납 볼(ball)(206)은 복수의 열(rows)을 가지는 패턴으로 배열되어 있다. 실시예에서, 보안 민감한 신호들은 볼(ball) 어레이의 외부로부터 적어도 두 개의 열의 깊이에 위치한다. 덜 민감한 신호들은 패키지의 외부로부터 적어도 한 개의 열의 깊이에 이상적으로 위치할 수 있다.
도 3은 본 발명의 실시예에 따른, 예시적인 패키지(300)의 일부의 평면도이다. 패키지(300)는 다이(예를들어, 도 2의 다이(202)) 위에 복수의 패드들(302a-p)을 포함한다. 일 실시예에서, 패드들(302)은 링 모양으로 위치된다(링의 일부만이 도 3에 도시되었다는 것에 주의). 패드(302)는 일반적으로 패드 컨택트(304)를 포함한다. 한 세트의 패드들(302)은 와이어 본드 보호를 위하여 사용된다("보호 패드"로 언급된다). 남아있는 패드들(302)(도 3에서 음영처리된 부분)은 칩 기능을 위하여 사용될 것이다. 예를들어, 패드들(302c,e,g,j,l,및 n)은 칩 기능(스태거-아웃) 패드이고, 남아있는 패드들은 보호(스태거-인) 패드들이다.
비록, 스태거-인 패드들로 도시되었지만, 메쉬 연결 패드들은 선택적으로 스태거-인 또는 스태거-아웃 될 것이다. 패드들의 스태거(stagger) 구성은 핀들의 높은 밀도를 가능하게 하고, 이는 다시 보호 본드 와이어들이 서로 가까이에 위치하는 것을 가능하게하며, 주위의 신호 본드 와이어의 물리적 보호를 증가시킨다. 추가적으로 또는 대안적으로, 메쉬 연결 패드는 인-라인 본드 패드일 수 있다. 추가적으로, 도 3에 도시된 것처럼, 패드들은 선택적으로 오버랩될 수 있다.
도 3은 패키지에 대한 라우팅을 제공하는 패키지 기판의 일부를 도시한다. 어느 실시예에서, 라우팅은 기판 위에 작은 인쇄 회로 보드(printed circuit board, PCB)에 의하여 제공된다. 도 3에서 도시된 바와 같이, 패키지 기판은 한 세트의 외부 컨택트(316a-h)와 한 세트의 내부 컨택트(314a-h)를 포함한다. 다이 위에 패드 랜딩(pad landing)(304)은 와이어 본드를 통하여 기판 컨택트에 연결될 수 있다. 기판 컨택트는 일반적으로 땜납 볼들(206)에 연결되어있다(도 2에 도시).
보호 와이어들(340a-n)은 일반적으로 세트의 외부 컨택트(316)에 연결된다. 신호(380a) 같은 물리적으로 보호된 신호를 전달하는 본드 와이어는 일반적으로 각각의 면에 보호 본드 와이어를 갖는다. 이러한 보호 와이어들을 위한 외부 기판 컨택트들 사이의 유효 수직 메쉬 공간(318)은 보호(스태거-인) 패드들과 신호(스태거-아웃) 패드 사이의 최소한의 공간에 의하여 결정된다. 도 3에서 도시된 예에서, 제1 물리적으로 보호된 신호(380a)는 신호 본드 와이어(350a)를 통하여 패드 컨택트(304c)로부터 기판 내부 컨택트(314a)까지 라우팅한다. 기판 내부 컨택트(314a)에 접근하기 위하여, 공격자는 보호 와이어 본드들(340b와 340c) 사이에 프루브(probe)를 맞춰야 한다. 따라서, 수직 메쉬 공간이 작을수록, 보호 와이어 본드들이 가까워질 수 있고, 신호(380a)에 대한 물리적 보호를 더 크게 한다. 기판 외부 컨택트(316)와 기판 내부 컨택트(314)사이의 수평 공간(319)를 증가시켜서, 수직 메쉬 공간은 감소시킬 수 있다.
도 4는 본 발명의 실시예에 따른 인접한 스태거-패드들의 평면도이다. 스태거-패드(402c)는 민감한 신호(스태거-아웃) 패드이고, 보호된 신호(예를들어 신호 380a)를 수신한다. 스태거-패드들(402b와 402d)은 보호(스태거-인) 패드들이다. 도 4에 도시된 예시적인 실시예에서, 스태거-패드들(402b-d)은 오버랩(overlap)되지 않는다. 보호 본드 와이어(440b와 440c)는 신호 본드 와이어(450a)보다 수직적으로 더 높다. 일 실시예에서, 스태거-패드들(402)은 30㎛ 너비를 가지고, 보호 및 신호 본드 와이어는 0.9 mil의 두께를 가지고, 두 개의 보호 본드 와이어들 사이에 유효 본드 와이어 공간(418)은 37.14㎛을 생성한다. 이러한 실시예에서 수평 공간은 7.14㎛ 이다.
도 3에서 도시된 바와 같이, 보호(스태거-인) 본드 와이어(예를들어, 본드 와이어(340b와 340c))는 신호 본드 와이어(예를들어, 신호 본드 와이어 (350a)), 신호 패드 랜딩(예를들어, 304c), 민감한 신호(스태거-아웃) 패드에 대한 신호 경로를 보호한다. 추가적으로, 다이 위에 보호(스태거-인) 패드 사이의 회로 연결들은 스태거-아웃 패드의 신호 경로를 커버하기 위하여 연결된다. 일 실시예에서, 연결들은 연결(390a)과 같은 패턴(예를들어 지그재그(zig zag))을 가질 수 있다. 패턴 경로의 사용은 다이 위에 민감한 신호 경로의 추가적인 물리적 보호를 가능하게 한다.
예시적인 패키지(300)에서, 한 세트의 신호들(380a-d)은 물리적인 보호를 위하여 지정된다. 다른 세트의 신호들(385)은 추가적인 물리적 보호가 필요하지 않도록 지정된다. 이러한 신호들은 논리적인 보안에 의하여 보호될 수 있거나, 추가적인 물리적 보안을 필요하지않는 것으로 간주 될 수 있고, 혹은 양자 동시에 가능하다. 도 3에 도시된 것과 같이, 보호 회로는 하나 또는 그 이상의 물리적으로 보호된 신호들(380a-d) 주위에 생성된다. 도 3의 보호 회로는 위에서 보면 지그재그 패턴을 형성한다.
도 3에 도시된 보호 회로에서, 드라이버(예를들어, 외부 메쉬 드라이빙 회로)는 드라이빙 패드(302a)에 연결된다. 예시적인 메쉬 드라이빙 회로는 미국특허출원 제 12/210,013호인 "Mesh Grid Protection"에 설명되어있고, 이는 전체가 참조로써 본 명세서에 병합된다. 드라이빙 패드(302a)는 다이 위에 보안 영역에 위치한 외부 메쉬 드라이빙 회로로부터 드라이빙될 수 있다. 드라이빙 패드(302a)는 보호되는 신호의 상태(전원 공급 또는 미공급)에 관계없이, 항상 활성화되어있다.
드라이빙 패드(302a)는 드라이빙 패드(302a)와 탐지 패드(302p) 사이에 단지 와이어 연결에 의하여 라우팅될 수 있다. 와이어는 본드 와이어를 사용하여 드라이빙 패드(302a)를 (패드 랜딩(304a)을 통하여) 기판 컨택트(316a)에 연결하도록 생성된다. 기판 컨택트(316a)는 패키지 기판에 있는 연결을 통하여 기판(316b)에 연결된다. 보호 와이어 본드는 기판 컨택트(316b)를 다이 위의 보호 패드(302b)에 연결된다. 일 실시예에서, 패드(302b)는 기판에 연결되지 않는 아날로그 패드이다. 보호 회로에서 아날로그 패드의 사용은 두 개의 다른 전압 수준이 사용되는 것을 가능하게 한다. 이러한 구성을 사용하여, 보호/템퍼 탐지 회로는 나머지 칩들이 전원이 꺼져도 활성화되어 남아있다.
패드 랜딩(304b)은 다이 위에 금속 연결(예를들어, 연결된 경로)을 사용하여 패드 랜딩(304d)에 연결된다. 위에서 언급한 것처럼, 이러한 금속 연결은 보호된 신호(380a)를 전달하는 신호 경로에 대한 추가적인 물리적 보안을 제공한다. 보호 패드들(302b 와 d) 사이에 신호 패드(302c)는 물리적으로 보호된 신호(380a)를 수신한다. 본드 와이어는 보호 패드(302d)를 기판 컨택트(316c)에 연결하고, 기판 컨택트(316c)는 기판 컨택트(316d)에 연결된다. 따라서, 보호 회로는 효과적으로 미보호 신호(385)를 바이패스(bypass)한다. 와이어 본드는 기판 컨택트(316d)를 보호 패드(302i)에 연결하고, 보호 패드(302i)는 금속 연결을 사용하여 보호 패드(302k)에 연결되고, 보호패드(302k)는 기판 컨택트(316e)에 다이를 벗어나 와이어 본딩(bond)된다. 물리적으로 보호되는 신호(380b)를 전달하는 신호 본드 와이어는 보호 본드 와이어들(340d와 340e)에 의하여 둘러싸여 있다. 이러한 지그재그 패턴은 마지막 기판 외부 컨택트(316h)가 탐지 패드(302p)에 본딩(bond)될 때까지 계속되어, 템퍼 탐지 회로를 생성한다. 탐지 패드(304p)로부터의 신호는 외부 탐지 회로로 라우팅 된다. 예시적인 외부 탐지 회로는 미국 특허 출원 제 12/210,013호에서 설명된다. 일 실시예에서, 지그재그 메쉬 패턴은 전체 다이를 커버하기 위하여 확장된다.
패드 링, 도 3에서 도시된 부분은 하나 또는 그 이상의 갭(gap)을 가질 수 있다. 갭은 패드 또는 패드 세트를 격리하도록 한다. 예를들어, 패드 갭을 넘어 패드(302a)와 패드(302b)사이에는 연결이 제공되지 않는다. 이러한 실시예에서, 패드(302a)는 패드(302b)와는 다른 전력 플레인(plane)위에 있을 것이다. 대안적으로, 패드(302h 와 302i) 사이의 갭에 도시된 것처럼, 연결은 갭을 가로질러 제공될 수 있다.
도 3은 다중 물리적 보호 신호에 대한 단일 보호 회로를 도시한다. 당업자에 의하여 이해되는 것처럼, 다중 보호 회로들은 칩 위에 사용될 수 있다. 예를들어, 사용자는 각각의 민감한 신호 주위의 템퍼 탐지를 원할 수 있다. 이러한 구성은 한 장치/기능(예를들어 자기띠(magnetic stripe) 판독기) 대 다른 장치/기능(예를들어 보안 키 패드)에 접근을 시도하는 공격자의 탐지를 가능하게 할 것이다. 대안적인 실시예에서, 칩은 전체 칩에 대한 단일 보호 회로만를 가질 수 있다는 것을 주의해야 한다.
도 5는 본 발명의 일 실시예에 따른 다중의 템퍼 탐지 회로들을 갖는 예시적인 패키지(500)의 일부의 평면도를 도시한다. 도 5는 두 개의 다른 극성 드라이버(driver)를 사용하는 보호 패드 사이에 연결을 상세하게 도시한다. 제1 극성을 갖는 연결들은 실선으로 도시된다. 제2 극성을 갖는 연결들은 점선으로 도시된다.
패키지(500)는 두 개의 드라이빙 패드들(502a,b)(각각의 극성에 대하여 하나씩)과 두 개의 탐지 패드들(502x,y)(각각의 극성에 대하여 하나씩)을 포함한다. 탐지 회로들은 민감한 신호들(580a-f)에 대한 본드 와이어 보호를 제공하도록 구성된다.
두 개의 분리된 템퍼 탐지 회로들(완성된 와이어들)이 있기 때문에, 도 5에 도시된 것처럼, 보호된 신호 영역 주위에서 짝수의 온/오프 패드들(590)이 필요하다. 일 실시예에서, 신호 영역 주위의 최종 패드들은 하나의 보호된 패드 영역에서 다음으로 긴 신호 경로(trace)를 막기 위해 다이 외부로부터 다시 라우팅(route)될 수 있다.
추가적으로, 두 개의 템퍼 탐지 회로의 패키지 위에서 루트들은 내부에서 외부로 다음 본드 와이어에 연결을 위하여 교번될 수 있다. 이러한 구성은 공격자가 패키지 기판 레이어에서 신호를 단락하는 것을 막을 수 있다. 다이의 금속 연결은 유사하게 교번될 수 있다. 반대의 템퍼 탐지 회로 극성들은 신호의 바이패스를 어렵게 하기 위하여 다이와 패키지의 수평면에 더 정렬될 수 있다.
3.0 다이 메쉬 보호(Die Mesh Protection)
도 2에 도시된 다이(202)와 같은 다이는 다양한 내부 메쉬 보호를 포함할 수 있다. 도 6은 본 발명의 실시예에 따른, 다이의 일부 위에 탐지 메쉬 그리드를 갖는 예시적인 다이(602)를 도시한다. 다이(602)는 장치 로직(670), 선택적인 스크래치 BBRAM(battery backed RAM, 672)과 다이(602)의 코너에 위치한 메쉬 그리드(680)를 포함한다. 메쉬 그리드(680)는 다이의 보안 영역을 커버한다. 메쉬 그리드는 적어도 하나의 이중(dual) 레이어 탐지 그리드를 제공한다. 코너 포지션은 BBRAM에 대한 전원 공급을 위하여, 공격자가 본드 와이어를 파괴하지 않고 패키지 를 에치백(etch back)하는 것을 더 어렵게 하기 위해 준비된다. 추가적으로, 장치의 동적 로직으로부터 떨어져 포지셔닝(positioning)하는 것은, 만약, 온도 모니터가 다이의 보안 영역에 포함된다면, 온도 격리를 제공한다. 당업자에 의하여 알 수 있듯이, 메쉬 그리드(680)(그리고 관련된 보안 영역)는 다이에 어느 곳에도 위치할 수 있다.
다이(602)는 활성 다이 영역 위에 단일 또는 이중 레이어 금속 메쉬를 포함할 수 있다. 추가적인 금속 레이어(들)은 다이의 보안 영역에 위치한 템퍼 로직으로 부터 템퍼 탐지 신호에 의하여 드라이빙될 수 있다.
도 7은 본 발명의 일 실시예에 따른, 다이의 보안 영역(700)의 단면도를 도시한다. 보안 영역(700)은 RDL 레이어(740), M6 레이어(730), M5 레이어(720)과 베이스 레이어(710)을 포함한다. 보안 영역(700)은 금속 레이어 6(M6)(730) 그리드에 의하여 보호되고, 그리드에 연결은 레이어 M5(720)에서 만들어진다. 그리드 연결들은 항상 보호 그리드 아래에 있다. RDL 레이어(740)는 레이어 M6(730)의 활성 그리드 위에 그라운드 플레인을 제공한다. 그라운드 플레인은 물리적인 블라인드(blind)와 그라운드로의 지름길을 제공하여 M6 레이어 그리드로 탐지될 수 있다.
도 8은 본 발명의 실시예에 따른, 예시적인 보호 메쉬 패턴(800)을 도시한다. 보호 메쉬 패턴(800)은 반대 극성 사이에 지그재그를 사용한다. 도 9는 본 발명의 실시예에 따른, 다른 예시적인 보호 메쉬 패턴(900)을 도시한다. 이러한 패턴은 추가적인 극성이 해커(hacker)가 메쉬를 성공적으로 바이패스하는 것을 어렵게 하는 장점이 있다. P2와 P4가 최소한의 공간으로 위치하는 P1 및 P3 신호들과, 반복되나 오프셋되는 패턴 상에 위치하는 도 9에 도시된 메쉬 위에 추가적인 레이어를 더하는 것은, 공격자가 점퍼 프로세서(jumper process)하는 것을 더 복잡하게 한다.
도 10은 본 발명의 실시예에 따른, 단일 레이어 보호 메쉬(1000)를 도시한다. 메쉬(1000)는 더 복잡한 패턴으로 구현되어, 바이패스를 더 어렵게 만든다. 실시예에서, 메쉬(1000)는 RDL에 만들어진다. 이러한 실시예에서, 와이어 패드들은 메쉬 와이어에 의하여 만들어지는 템퍼 회로를 드라이빙하고 탐지하기 위해 레이어(M6)에 연결된다. 대안적으로, 단일 레이어 메쉬(1000)는 M7을 연결 레이어로, RDL을 메쉬로 사용하여, M6 드라이버와 탐지 패드들 사이에 비아(via) 레이어를 추가하여 계획될 수 있다.
추가적으로, 만약 상위 레이어 메쉬가 하위 레이어 메쉬 연결을 보호한다면, 이중 레이어 메쉬는 이용될 수 있다. 이상적으로, 상위 레이어 메쉬 연결은 하위 레이어 메쉬에 의하여 보호된다.
4.0 패키지 레벨 보호
위에서 설명한 본드 와이어 보호는 측면 또는 어느 각도로부터 패키지로의 공격에 대한 보호를 제공한다. 그러나, 공격자는 상부로부터 패키지를 공격할 수 있다(예를들어, 다이 안에 탭을 위치하는 것). 민감한 정보(예를들어, 암호키 물질)를 지우는 것 같은 보호적인 동작을 취하고 상부 공격을 탐지하는 것 뿐만 아니라 이러한 공격을 어렵게 하기 위하여 기술이 요구된다.
도 11-16은 본 발명의 실시예에 따른 패키지 수준 보호의 실시예를 도시한다. 패키지 수준 보호는 위에서 설명한 본드 와이어 보호 및/또는 다이 메쉬 보호와 결합하여 사용될 수 있다. 대안적으로, 패키지 수준 보호만을 사용할 수도 있다. 패키지 수준 보호는 적층된 다이 접근(섹션 4.1에서 설명된) 또는 패키지-온-패키지 접근(섹션 4.2에서 설명된)을 통하여 제공될 수 있다.
일반적으로, 패키지에 대한 상부 공격의 탐지와 그로부터의 보호는 다이에 위치한 메쉬 그리드를 통하여 제공된다. 이러한 내부 다이 메쉬 기술의 제한은, 고객의 요구에 상관없이, 메쉬 그리드 보호는 모든 다이에서 제작될 필요가 있다는 것이다. 도 13 내지 도 16에서 도시된 실시예들은 다이와 분리된 메쉬 그리드 보호를 제공한다. 이러한 실시예에서, 메쉬 그리드 보호는 다이의 외부에서 패키지의 부분으로 제공된다.
4.1 적층된 다이 접근
도 11 과 도 12는 단지 기계적인 보안 보호를 가지는 적층된 다이 실시예를 도시한다. 도 11의 패키지(1100)는 다이(1102)의 면적보다 크거나 같은 면적을 가지는 더미(dummy) 다이(1140)을 포함한다. 더미 다이(1140)는 스페이서(spacer) 다이(1150)에 의하여 다이(1102)에서 분리되어 있다. 따라서, 다이(1102)에 접근하기 위하여, 공격자는 더미 다이(1140)와 스페이서 다이(1150)의 일부 또는 전부를 물리적으로 제거하여야 한다. 도 12의 패키지(1200)는 다이(1202)의 면적보다 크거나 같은 면적을 갖는 더미 다이(1240)를 포함한다. 더미 다이(1240)는 다이(1202) 위에 바로 적층된다. 즉, 패키지(1200)는 스페이서 다이를 포함하지 않는다. 도 11과 도 12의 실시예에서 단지 물리적 보호를 제공한다. 따라서, 이러한 패키지의 보안 특징들은 탐지되지 않고 파괴될 수 있다. 이러한 실시예들은 우선적으로 상부공격을 어렵게 한다.
도 13 과 도 14는, 본 발명의 실시예에 따른, 적층된 다이 보호 실시예를 도시한다. 패키지(1300과 1400)는 다이(1302와 1402)의 면적보다 크거나 같은 면적을 갖는 메쉬 다이(1360,1460)를 포함한다. 따라서, 메쉬 다이(1360,1460)는 전체적인 하부 다이(1302,1402) 위에 다중-레이어 보호 메쉬를 제공한다. 도 13의 실시예에서, 메쉬 다이(1360)는 스페이서 다이(1350)에 의하여 다이(1302)에서 분리되어 있다. 도 14의 실시예에서, 메쉬 다이(1460)는 다이(1402) 위에 직접적으로 적층되어 있다. 일 실시예에서, 메쉬 다이(1360,1460)는 메쉬 그리드를 포함한다. 패키지(1300과 1400)에 있는 본드 와이어들(1320,1420)은 각각 전체 다이를 둘러싸고 기판과 메쉬 다이 사이의 연결을 제공한다. 본드 와이어들(1320,1420)은 (도 15와 도 16의 아래에 도시된 것처럼)땜납 볼로 둘러싸는 것보다 더 큰 보호를 제공하는데, 이는 땜납 볼보다 더 가까운 공간에 함께 있을 수 있기 때문이다.
도 13과 도 14의 적층된 다이 실시예들은 메쉬로서 상부 메쉬 다이(1360,1460)를 사용하여 전체 다이위에 메쉬 보호를 제공한다. 이러한 실시예에서, 메쉬 그리드는 외부 메쉬 드라이빙 회로를 사용하여 보호된 하부 다이(1302,1402)로부터 드라이빙될 수 있다. 실시예들에서, 추가적인 기능(예를들어 메모리)은 상부 메쉬 다이(1360,1460)에 제공될 수 있다.
4.2 패키지 접근에서 패키지
도 15와 도 16은 본 발명의 실시예에 따른, 예시적인 패키지-온-패키지 접근을 도시한다. 이러한 실시예들에서, 메쉬 그리드를 가지는 메쉬 기판은 다이(1502,1602)를 보호하기 위하여 이용된다. 패키지(1500),다이(1502)는 메쉬 기판(1570)에 연결된 볼(ball) 그리드 어레이에 의하여 둘러싸인다. 추가적으로, 다이(1502)는 봉지(encapsulate,1506)에 둘러싸인다(encase). 봉지(1506)는 볼 그리드 어레이에 의하여 또한 둘러싸인다. 당업자가 알 수 있듯이, 커스텀 몰드 캡(custom mold cap)은 봉지를 몰딩하는데 필요하다. 볼 그리드 어레이에서 볼들의 높이는 봉지의 높이보다 더 높아야 한다. 메쉬 기판(1570)은 볼 그리드 어레이 위에 적층된다. 메쉬 기판(1570)은 완전히 다이(1502)를 커버한다.
패키지(1600)에서, 커스텀 몰딩된 봉지는 필요하지 않다. 반면에, 메쉬 기판(1670)의 볼 그리드 어레이는 하부 기판(1604) 위에 봉지 레이어에서 스페이서에 연결된다. 이러한 실시예에서, 볼 그리드 어레이 안에 볼의 높이는 다이 또는 봉지의 높이에 제한되지 않는다.
도 15와 도 16의 패키지-온-패키지의 실시예는 상부 패키지 메쉬 기판을 이용하여 전체 다이 위에 메쉬를 제공한다. 따라서, 이러한 실시예에서, 여분의 다이는 필요하지 않다. 이러한 실시예에서, 다중-레이어 메쉬 그리드는 다이의 보안 영역에 위치한 외부 메쉬 드라이빙 회로를 사용하여 보호된 하부 다이로부터 드라이빙된다. 상부 메쉬 기판에 연결은 패키지 사이에 땜납 볼들을 사용하여 만들어진다. 이러한 실시예에서, 땜납 볼은 교번되는 극성을 가지고 최소한 볼 공간으로 패키지의 모든 네 면에 위치한다. 땜납 볼의 이러한 구성은 측면 공격으로부터 추가적인 보호를 제공한다. 따라서, 도 15와 도 16의 실시예는 위에서 설명한 와이어 본드 보호 실시예와 함께 사용되지 않는다.
5.0 결론
본 발명의 다양한 실시예들은 위에서 설명되었지만, 제한이 아닌 단지 예로서 나타나 있음을 이해하여야 한다. 당업자는 형태에서 다양한 변경과 세부사항은 본 발명의 사상과 범위에서 벗어나지 않고 만들어질 수 있다는 것을 알 수 있다는 것이 명백하다. 따라서, 본 발명의 폭과 범위는 위에서 설명된 예시적인 실시예에 의하여 제한되어서는 안 되고, 다음의 청구항과 그들의 균등물에 따라서 한정되어야 한다.

Claims (35)

  1. 집적회로 패키지에 있어서,
    다이로서,
    상기 다이의 상부 표면에 배치된 제1 세트의 다이 패드(pad)들로서, 상기 제1 세트에 있는 각각의 다이 패드는 다이 신호를 수신하도록 구성된 상기 제1 세트의 다이 패드와
    상기 다이의 상부 표면에 배치된 제2 세트의 다이 패드(pad)들로서, 상기 제2 세트의 다이 패드들은 상기 제1 세트의 다이 패드들과 격리되어 있는 상기 제2 세트의 다이 패드를 포함하는 상기 다이; 및
    기판으로서,
    상기 기판의 상부 면에 배치된 한 세트의 외부 컨택트(contacts)와 상기 기판의 상부 면에 배치된 한 세트의 내부 컨택트(contacts)를 구비한 상기 기판을 포함하며,
    상기 제1 세트의 다이 패드들에서 각각의 다이 패드는 단일 본드 와이어(wire)에 의하여 상기 세트의 내부(inner) 컨택트들 중에서 하나의 내부 컨택트에 연결되고,
    상기 제2 세트의 다이 패드들에서 각각의 다이 패드는 보호 본드 와이어(wire)에 의하여 상기 세트의 외부(outer) 컨택트들 중에서 하나의 외부 컨택트에 연결되어, 신호 본드 와이어 주위에 본드 와이어 케이지(cage)를 생성하는 집적회로 패키지.
  2. 청구항 1에 있어서, 상기 제2 세트의 다이 패드들 중에서 복수의 다이 패드들과 상기 세트의 외부 컨택트들 중에서 복수의 외부 컨택트들이 연결되어, 템퍼 보호 회로를 형성하는 집적회로 패키지.
  3. 청구항 2에 있어서, 상기 복수의 신호 본드 와이어들 중에서 단일 본드 와이어가 보호된 신호를 전달하는 집적회로 패키지.
  4. 청구항 3에 있어서, 제1 보호 본드 와이어가 제1 측면의 보호된 신호 본드 와이어에 인접하고, 제2 보호 본드 와이어가 제2 측면의 보호된 신호 본드 와이어에 인접하는 집적회로 패키지.
  5. 청구항 4에 있어서, 상기 제1의 인접한 보호 본드 와이어에 연결된 외부 컨택트와 상기 제2의 인접한 보호 본드 와이어에 연결된 외부 컨택트가 최소한의 수직 메쉬 공간만큼 분리되어 있는 집적회로 패키지.
  6. 청구항 5에 있어서, 상기 최소한의 수직 메쉬 공간은 상기 보호된 신호 본드 와이어에 연결된 다이 패드, 상기 제1의 인접한 보호 본드 와이어에 연결된 다이 패드, 상기 제2의 인접한 보호 본드 와이어에 연결된 다이 패드 사이의 최소한에 공간에 기초하는 집적회로 패키지.
  7. 청구항 6에 있어서, 상기 최소한의 수직 메쉬 공간은 상기 제1 인접한 본드 와이어에 연결된 외부 컨택트와 상기 보호된 단일 본드 와이어에 연결된 내부 컨택트 사이의 수평 공간에도 기초하는 집적회로 패키지.
  8. 청구항 4에 있어서, 상기 보호된 신호 본드 와이어에 연결된 다이 패드는 보호된 신호 경로를 포함하는 집적회로 패키지.
  9. 청구항 8에 있어서, 상기 제1 인접한 보호 본드 와이어에 연결된 제1 다이 패드와 상기 제2 인접한 보호 본드 와이어에 연결된 제2 다이 패드가 상기 보호된 신호 경로 위에 배치된 와이어 연결을 통하여 연결되는 집적회로 패키지.
  10. 청구항 9에 있어서, 상기 와이어 연결은 상기 신호 경로의 일부를 커버하도록 패터닝 되는 집적회로 패키지.
  11. 청구항 2에 있어서, 상기 제2 세트의 다이 패드들 중에서 상기 복수의 다이 패드들은 드라이빙 패드와 탐지 패드를 포함하는 집적회로 패키지.
  12. 청구항 11에 있어서, 상기 드라이빙 패드는 외부 메쉬 드라이빙 회로에 연결되고, 상기 탐지 패드는 외부 템퍼 탐지 회로에 연결되는 집적회로 패키지.
  13. 청구항 12에 있어서, 상기 다이는 보안 영역을 더 포함하는 집적회로 패키지.
  14. 청구항 13에 있어서, 상기 외부 메쉬 드라이빙 회로와 상기 외부 템퍼 탐지 회로는 상기 다이의 상기 보안 영역에 포함되는 집적회로 패키지.
  15. 청구항 12에 있어서, 상기 외부 메쉬 드라이빙 회로와 상기 외부 템퍼 탐지 회로는 같은 로직(logic) 회로를 포함하는 집적회로 패키지.
  16. 삭제
  17. 삭제
  18. 삭제
  19. 삭제
  20. 삭제
  21. 삭제
  22. 삭제
  23. 삭제
  24. 삭제
  25. 삭제
  26. 삭제
  27. 삭제
  28. 삭제
  29. 삭제
  30. 삭제
  31. 삭제
  32. 삭제
  33. 삭제
  34. 삭제
  35. 삭제
KR1020107014947A 2007-12-06 2008-12-08 임베디드 패키지 보안 템퍼 메쉬 KR101083445B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US1201307P 2007-12-06 2007-12-06
US61/012,013 2007-12-06

Publications (2)

Publication Number Publication Date
KR20100086083A KR20100086083A (ko) 2010-07-29
KR101083445B1 true KR101083445B1 (ko) 2011-11-14

Family

ID=40718072

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020107014947A KR101083445B1 (ko) 2007-12-06 2008-12-08 임베디드 패키지 보안 템퍼 메쉬

Country Status (6)

Country Link
US (3) US8502396B2 (ko)
EP (1) EP2220679A4 (ko)
KR (1) KR101083445B1 (ko)
CN (1) CN101889344B (ko)
HK (1) HK1149365A1 (ko)
WO (1) WO2009073231A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11882645B2 (en) 2021-10-22 2024-01-23 International Business Machines Corporation Multi chip hardware security module

Families Citing this family (63)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009073231A1 (en) 2007-12-06 2009-06-11 Broadcom Corporation Embedded package security tamper mesh
US8214657B2 (en) * 2008-07-29 2012-07-03 International Business Machines Corporation Resistance sensing for defeating microchip exploitation
US8172140B2 (en) * 2008-07-29 2012-05-08 International Business Machines Corporation Doped implant monitoring for microchip tamper detection
US7952478B2 (en) * 2008-07-29 2011-05-31 International Business Machines Corporation Capacitance-based microchip exploitation detection
US9003559B2 (en) * 2008-07-29 2015-04-07 International Business Machines Corporation Continuity check monitoring for microchip exploitation detection
US8332659B2 (en) * 2008-07-29 2012-12-11 International Business Machines Corporation Signal quality monitoring to defeat microchip exploitation
US9436940B2 (en) * 2012-07-09 2016-09-06 Maxim Integrated Products, Inc. Embedded secure element for authentication, storage and transaction within a mobile terminal
US9507968B2 (en) 2013-03-15 2016-11-29 Cirque Corporation Flying sense electrodes for creating a secure cage for integrated circuits and pathways
WO2015089508A1 (en) * 2013-12-13 2015-06-18 Cirque Corporation Secure cage created by re-distribution layer metallization
US9965632B2 (en) 2014-12-22 2018-05-08 Capital One Services, Llc System and methods for secure firmware validation
US9560737B2 (en) 2015-03-04 2017-01-31 International Business Machines Corporation Electronic package with heat transfer element(s)
EP3543892B1 (en) 2015-04-14 2021-05-26 Capital One Services, LLC Systems and methods for secure firmware validation
US10426037B2 (en) 2015-07-15 2019-09-24 International Business Machines Corporation Circuitized structure with 3-dimensional configuration
US9337140B1 (en) 2015-09-01 2016-05-10 Freescale Semiconductor, Inc. Signal bond wire shield
US10172239B2 (en) 2015-09-25 2019-01-01 International Business Machines Corporation Tamper-respondent sensors with formed flexible layer(s)
US9911012B2 (en) 2015-09-25 2018-03-06 International Business Machines Corporation Overlapping, discrete tamper-respondent sensors
US10098235B2 (en) 2015-09-25 2018-10-09 International Business Machines Corporation Tamper-respondent assemblies with region(s) of increased susceptibility to damage
US9894749B2 (en) 2015-09-25 2018-02-13 International Business Machines Corporation Tamper-respondent assemblies with bond protection
US10175064B2 (en) 2015-09-25 2019-01-08 International Business Machines Corporation Circuit boards and electronic packages with embedded tamper-respondent sensor
US9591776B1 (en) 2015-09-25 2017-03-07 International Business Machines Corporation Enclosure with inner tamper-respondent sensor(s)
US9578764B1 (en) 2015-09-25 2017-02-21 International Business Machines Corporation Enclosure with inner tamper-respondent sensor(s) and physical security element(s)
US9924591B2 (en) 2015-09-25 2018-03-20 International Business Machines Corporation Tamper-respondent assemblies
US10143090B2 (en) 2015-10-19 2018-11-27 International Business Machines Corporation Circuit layouts of tamper-respondent sensors
US9978231B2 (en) 2015-10-21 2018-05-22 International Business Machines Corporation Tamper-respondent assembly with protective wrap(s) over tamper-respondent sensor(s)
CN108985106B (zh) * 2015-10-30 2021-07-20 深圳国微技术有限公司 一种用于安全芯片的防篡改屏蔽层
US9913389B2 (en) 2015-12-01 2018-03-06 International Business Corporation Corporation Tamper-respondent assembly with vent structure
US9555606B1 (en) 2015-12-09 2017-01-31 International Business Machines Corporation Applying pressure to adhesive using CTE mismatch between components
US10327343B2 (en) 2015-12-09 2019-06-18 International Business Machines Corporation Applying pressure to adhesive using CTE mismatch between components
US9554477B1 (en) 2015-12-18 2017-01-24 International Business Machines Corporation Tamper-respondent assemblies with enclosure-to-board protection
US9916744B2 (en) 2016-02-25 2018-03-13 International Business Machines Corporation Multi-layer stack with embedded tamper-detect protection
US9904811B2 (en) 2016-04-27 2018-02-27 International Business Machines Corporation Tamper-proof electronic packages with two-phase dielectric fluid
US9881880B2 (en) 2016-05-13 2018-01-30 International Business Machines Corporation Tamper-proof electronic packages with stressed glass component substrate(s)
US9913370B2 (en) 2016-05-13 2018-03-06 International Business Machines Corporation Tamper-proof electronic packages formed with stressed glass
US10651135B2 (en) * 2016-06-28 2020-05-12 Marvell Asia Pte, Ltd. Tamper detection for a chip package
US9858776B1 (en) 2016-06-28 2018-01-02 International Business Machines Corporation Tamper-respondent assembly with nonlinearity monitoring
US10321589B2 (en) 2016-09-19 2019-06-11 International Business Machines Corporation Tamper-respondent assembly with sensor connection adapter
US10299372B2 (en) 2016-09-26 2019-05-21 International Business Machines Corporation Vented tamper-respondent assemblies
US10271424B2 (en) 2016-09-26 2019-04-23 International Business Machines Corporation Tamper-respondent assemblies with in situ vent structure(s)
US10076023B2 (en) 2016-09-30 2018-09-11 Avago Technologies General Ip (Singapore) Pte. Ltd. Systems and methods for providing electromagnetic interference (EMI) compartment shielding for components disposed inside of system electronic packages
US10271421B2 (en) 2016-09-30 2019-04-23 Avago Technologies International Sales Pte. Limited Systems and methods for providing electromagnetic interference (EMI) shielding between inductors of a radio frequency (RF) module
US10595422B2 (en) 2016-10-20 2020-03-17 International Business Machines Corporation Tamper resistant electronic devices
US9858780B1 (en) 2016-10-20 2018-01-02 International Business Machines Corporation Tamper resistant electronic devices
US9999124B2 (en) 2016-11-02 2018-06-12 International Business Machines Corporation Tamper-respondent assemblies with trace regions of increased susceptibility to breaking
CN106683272A (zh) * 2016-11-11 2017-05-17 西安远眺网络科技有限公司 一种集成了多种读卡接口及国密算法的金融产品模块
US9859226B1 (en) 2016-12-13 2018-01-02 International Business Machines Corporation Core-shell particles for anti-tampering applications
US10327329B2 (en) 2017-02-13 2019-06-18 International Business Machines Corporation Tamper-respondent assembly with flexible tamper-detect sensor(s) overlying in-situ-formed tamper-detect sensor
US10558965B2 (en) * 2017-04-25 2020-02-11 Verifone, Inc. Secure touchscreen device
US10622316B2 (en) 2017-05-08 2020-04-14 International Business Machines Corporation Security arrangement for integrated circuits using microcapsules in dielectric layer
US10696899B2 (en) 2017-05-09 2020-06-30 International Business Machines Corporation Light emitting shell in multi-compartment microcapsules
US10900908B2 (en) 2017-05-24 2021-01-26 International Business Machines Corporation Chemiluminescence for tamper event detection
US10357921B2 (en) 2017-05-24 2019-07-23 International Business Machines Corporation Light generating microcapsules for photo-curing
US10392452B2 (en) 2017-06-23 2019-08-27 International Business Machines Corporation Light generating microcapsules for self-healing polymer applications
US11502047B2 (en) 2017-09-15 2022-11-15 Cryptography Research Inc. Packaging techniques for backside mesh connectivity
US10306753B1 (en) 2018-02-22 2019-05-28 International Business Machines Corporation Enclosure-to-board interface with tamper-detect circuit(s)
US11122682B2 (en) 2018-04-04 2021-09-14 International Business Machines Corporation Tamper-respondent sensors with liquid crystal polymer layers
US10496851B1 (en) 2019-03-26 2019-12-03 International Business Machines Corporation Secure signal integrity
US11610846B2 (en) * 2019-04-12 2023-03-21 Adeia Semiconductor Bonding Technologies Inc. Protective elements for bonded structures including an obstructive element
US11373963B2 (en) 2019-04-12 2022-06-28 Invensas Bonding Technologies, Inc. Protective elements for bonded structures
US11205625B2 (en) 2019-04-12 2021-12-21 Invensas Bonding Technologies, Inc. Wafer-level bonding of obstructive elements
US11385278B2 (en) 2019-05-23 2022-07-12 Invensas Bonding Technologies, Inc. Security circuitry for bonded structures
US11437329B2 (en) 2020-10-14 2022-09-06 Globalfoundries U.S. Inc. Anti-tamper x-ray blocking package
CN117859202A (zh) * 2021-07-16 2024-04-09 美商艾德亚半导体接合科技有限公司 用于接合结构的光学阻塞保护元件
US11815717B2 (en) 2021-11-12 2023-11-14 Globalfoundries U.S. Inc. Photonic chip security structure

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10294325A (ja) 1997-02-24 1998-11-04 General Instr Corp 集積回路用いじり回し防止ボンドワイヤ
JP2005129605A (ja) 2003-10-22 2005-05-19 Ricoh Co Ltd 配線基板及びそれを用いた半導体パッケージ

Family Cites Families (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4833618A (en) 1986-02-20 1989-05-23 Net Laboratories, Inc. System for automatically reading utility meters from a remote location
US4860351A (en) 1986-11-05 1989-08-22 Ibm Corporation Tamper-resistant packaging for protection of information stored in electronic circuitry
US5288949A (en) 1992-02-03 1994-02-22 Ncr Corporation Connection system for integrated circuits which reduces cross-talk
JPH0927512A (ja) * 1995-07-10 1997-01-28 Mitsubishi Electric Corp 半導体装置
US5723906A (en) * 1996-06-07 1998-03-03 Hewlett-Packard Company High-density wirebond chip interconnect for multi-chip modules
AUPO797897A0 (en) 1997-07-15 1997-08-07 Silverbrook Research Pty Ltd Media device (ART18)
KR100710936B1 (ko) 1998-11-05 2007-04-24 인피니언 테크놀로지스 아게 집적 회로용 보호 회로
US7158986B1 (en) 1999-07-27 2007-01-02 Mailfrontier, Inc. A Wholly Owned Subsidiary Of Sonicwall, Inc. Method and system providing user with personalized recommendations by electronic-mail based upon the determined interests of the user pertain to the theme and concepts of the categorized document
US7259448B2 (en) * 2001-05-07 2007-08-21 Broadcom Corporation Die-up ball grid array package with a heat spreader and method for making the same
US6930381B1 (en) * 2002-04-12 2005-08-16 Apple Computer, Inc. Wire bonding method and apparatus for integrated circuit
US6858945B2 (en) * 2002-08-21 2005-02-22 Broadcom Corporation Multi-concentric pad arrangements for integrated circuit pads
US7343626B1 (en) 2002-11-12 2008-03-11 Microsoft Corporation Automated detection of cross site scripting vulnerabilities
US6930520B2 (en) 2003-05-13 2005-08-16 Intersil Americas Inc. High bandwidth feed-forward oscillator
JP4748929B2 (ja) 2003-08-28 2011-08-17 パナソニック株式会社 保護回路および半導体装置
US7836051B1 (en) 2003-10-13 2010-11-16 Amazon Technologies, Inc. Predictive analysis of browse activity data of users of a database access system in which items are arranged in a hierarchy
US20050102358A1 (en) 2003-11-10 2005-05-12 Gold Stuart A. Web page monitoring and collaboration system
GB2412189B (en) 2004-03-16 2007-04-04 Netcraft Ltd Security component for use with an internet browser application and method and apparatus associated therewith
JP2005317830A (ja) * 2004-04-30 2005-11-10 Elpida Memory Inc 半導体装置、マルチチップパッケージ、およびワイヤボンディング方法
US7424696B2 (en) 2004-12-03 2008-09-09 Lsi Corporation Power mesh for multiple frequency operation of semiconductor products
WO2006083181A1 (en) 2005-02-03 2006-08-10 Eurekster, Inc. Network promotional system and method
US8566726B2 (en) 2005-05-03 2013-10-22 Mcafee, Inc. Indicating website reputations based on website handling of personal information
US8438499B2 (en) 2005-05-03 2013-05-07 Mcafee, Inc. Indicating website reputations during user interactions
US7765481B2 (en) 2005-05-03 2010-07-27 Mcafee, Inc. Indicating website reputations during an electronic commerce transaction
EP2176767A1 (fr) 2005-06-14 2010-04-21 Patrice Guichard Procede et dispositif de protection de donnees et de systeme informatique
US7574186B2 (en) 2005-12-30 2009-08-11 Microsoft Corporation Self-powered radio integrated circuit with embedded antenna
EP1984871A2 (en) 2006-02-09 2008-10-29 Nxp B.V. Circuit arrangement, data processing device comprising such circuit arrangement as well as method for identifying an attack on such circuit arrangement
US7829986B2 (en) * 2006-04-01 2010-11-09 Stats Chippac Ltd. Integrated circuit package system with net spacer
EP1873657A1 (en) 2006-06-29 2008-01-02 France Télécom User-profile based web page recommendation system and method
US7925691B2 (en) 2006-08-21 2011-04-12 W.W. Grainger, Inc. System and method for facilitating ease of use of a web page user interface
US7868441B2 (en) * 2007-04-13 2011-01-11 Maxim Integrated Products, Inc. Package on-package secure module having BGA mesh cap
US8522051B2 (en) 2007-05-07 2013-08-27 Infineon Technologies Ag Protection for circuit boards
US7723998B2 (en) 2007-06-12 2010-05-25 Itt Manufacturing Enterprises, Inc. Integrated circuit protection and detection grid
US9053195B2 (en) 2007-07-19 2015-06-09 Grant Chieh-Hsiang Yang Method and system for user and reference ranking in a database
CN101796467B (zh) 2007-09-13 2012-06-06 美国博通公司 网格线保护
US7539632B1 (en) 2007-09-26 2009-05-26 Amazon Technologies, Inc. Method, medium, and system for providing activity interest information
US7747680B2 (en) 2007-10-30 2010-06-29 Yahoo! Inc. Community-based web filtering
US20120256305A1 (en) 2007-12-06 2012-10-11 Broadcom Corporation Integrated Circuit Package Security Fence
WO2009073231A1 (en) 2007-12-06 2009-06-11 Broadcom Corporation Embedded package security tamper mesh
US20090216577A1 (en) 2008-02-22 2009-08-27 Killebrew Todd F User-generated Review System

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10294325A (ja) 1997-02-24 1998-11-04 General Instr Corp 集積回路用いじり回し防止ボンドワイヤ
JP2005129605A (ja) 2003-10-22 2005-05-19 Ricoh Co Ltd 配線基板及びそれを用いた半導体パッケージ

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11882645B2 (en) 2021-10-22 2024-01-23 International Business Machines Corporation Multi chip hardware security module

Also Published As

Publication number Publication date
WO2009073231A1 (en) 2009-06-11
KR20100086083A (ko) 2010-07-29
US20140035136A1 (en) 2014-02-06
EP2220679A4 (en) 2014-02-26
US8502396B2 (en) 2013-08-06
EP2220679A1 (en) 2010-08-25
US8890298B2 (en) 2014-11-18
US20150137340A1 (en) 2015-05-21
US20090146270A1 (en) 2009-06-11
CN101889344A (zh) 2010-11-17
HK1149365A1 (en) 2011-12-16
CN101889344B (zh) 2013-04-24

Similar Documents

Publication Publication Date Title
KR101083445B1 (ko) 임베디드 패키지 보안 템퍼 메쉬
US20120256305A1 (en) Integrated Circuit Package Security Fence
US7054162B2 (en) Security module system, apparatus and process
CN101904002B (zh) 具有球栅阵列网罩的层叠封装安全模块
US7791898B2 (en) Security apparatus
US7923830B2 (en) Package-on-package secure module having anti-tamper mesh in the substrate of the upper package
KR100515555B1 (ko) 분석으로부터 보호되는 집적 회로 장치 및 그 회로 장치의제조 방법
JP5933266B2 (ja) 物理的または化学的な侵入に対して電子集積回路ハウジングを保護する装置
US20060180939A1 (en) Tamper-resistant semiconductor device
JPWO2003015169A1 (ja) 半導体装置およびｉｃカード
EP3017473B1 (en) Electronic hardware assembly
US20120199948A1 (en) Semiconductor chip comprising protection means against a physical attack
US7638866B1 (en) Stacked packaging designs offering inherent anti-tamper protection
KR20080033418A (ko) 데이터 보호를 위한 보안 방법
EP3937055A1 (en) Integrated circuit device with protection against malicious attacks
US11894315B2 (en) Electronic system in package comprising protected side faces
JP2000101030A (ja) 表面カバ―を備えた半導体チップ
JPH0358467A (ja) 半導体集積回路
US20150168994A1 (en) Secure cage created by re-distribution layer metallization in fan-out wafer level packaging process

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20141204

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20151106

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20161025

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20171023

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20181024

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20191029

Year of fee payment: 9