KR101080705B1 - 칩 온 글라스 구조 액정표시장치용 어레이 기판 - Google Patents

칩 온 글라스 구조 액정표시장치용 어레이 기판 Download PDF

Info

Publication number
KR101080705B1
KR101080705B1 KR1020040113685A KR20040113685A KR101080705B1 KR 101080705 B1 KR101080705 B1 KR 101080705B1 KR 1020040113685 A KR1020040113685 A KR 1020040113685A KR 20040113685 A KR20040113685 A KR 20040113685A KR 101080705 B1 KR101080705 B1 KR 101080705B1
Authority
KR
South Korea
Prior art keywords
wiring
data
shorting bar
display area
vcom
Prior art date
Application number
KR1020040113685A
Other languages
English (en)
Other versions
KR20060075121A (ko
Inventor
김정기
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020040113685A priority Critical patent/KR101080705B1/ko
Publication of KR20060075121A publication Critical patent/KR20060075121A/ko
Application granted granted Critical
Publication of KR101080705B1 publication Critical patent/KR101080705B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H01L27/1244—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136259—Repairing; Defects
    • G02F1/136263—Line defects

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Nonlinear Science (AREA)
  • Liquid Crystal (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)

Abstract

본 발명은 표시영역과 상기 표시영역 둘러싸며 형성된 비표시영역이 정의된 기판과; 상기 기판 상의 표시영역에 서로 교차하여 화소영역을 정의하는 게이트 배선 및 데이터 배선과; 상기 게이트 및 데이터 배선이 교차지점에 형성된 박막 트랜지스터와; 상기 각 화소영역에 상기 박막 트랜지스터와 연결되며 형성된 화소전극과; 상기 비표시영역에 서로 나란히 형성된 Vcom배선 및 Vcc배선과; 상기 데이터 배선 중 홀수번째 데이터 배선과 연결된 제 1 쇼팅바와; 상기 데이터 배선 중 짝수번째 데이터 배선과 연결된 제 2 쇼팅바와; 상기 제 2 쇼팅바의 일끝단과 상기 Vcom배선을 연결시키며, 상기 Vcom배선과 상기 제 2 쇼팅바와 연결된 구조가 "U"형태를 이룸으로써 상기 "U"자의 밑변이 상기 제 2 쇼팅바 보다 하부에 위치하도록 형성된 제 1 연결배선을 포함하며, 상기 제 1, 2 쇼팅바를 상기 홀수 및 짝수번째 데이터 배선과 분리하기 위한 레이저 트림 시 상기 제 1 연결배선이 절단되는 것을 특징으로 하는 COG구조 액정표시장치용 어레이 기판을 제공한다.
COG, 레이저 트림, 비표시영역, 쇼팅바, 구동IC

Description

칩 온 글라스 구조 액정표시장치용 어레이 기판{Chip on glass structure array substrate for Liquid crystal display device}
도 1은 COG 실장 구조 액정표시장치용 어레이 기판의 개략적인 구조를 도시한 평면도.
도 2는 종래의 COG구조 액정표시장치용 어레이 기판의 비표시 영역 중 데이트 패드가 형성된 데이트 패드부를 도시한 평면도.
도 3 은 본 발명에 따른 COG구조 액정표시장치용 어레이 기판의 비표시 영역 일부를 도시한 평면도로서, 데이터 패드가 형성된 데이터 패드부 일부를 확대 도시한 도면.
도 4는 본 발명에 따른 COG구조 액정표시장치용 어레이 기판의 표시영역을 포함하는 비표시 영역 일부를 도시한 평면도.
도 5와 도 6은 도 3을 각각 Ⅴ-Ⅴ, Ⅵ-Ⅵ를 따라 절단한 단면도.
도 7은 도 4를 Ⅶ-Ⅶ를 따라 절단한 단면도.
<도면의 주요부분에 대한 간단한 설명>
100 : 어레이 기판 101 : 기판
110 : Vcom 배선 113 : Vcc 배선
116 : 제 1 연결배선 119 : 제 2 쇼팅바
123 : 쇼팅바 콘택홀 124 : Vcom 콘택홀
137a : 홀수번째 데이터 링크배선 137b : 짝수번째 데이터 링크배선
140a : 홀수번째 데이터 패드전극 140b : 짝수번째 데이터 패드전극
143a : 홀수번째 데이터 연결배선 143b : 짝수번째 데이터 연결배선
146 : 제 1 쇼팅바
본 발명은 액정표시장치에 관한 것으로, 특히 레이저 트림시 쇼트에 의한 구동 불량을 발생하는 것을 방지하기 위한 액정표시장치용 어레이 기판의 MPS 검사 배선의 구조에 관한 것이다.
최근 정보화 사회로 시대가 급발전함에 따라 박형화, 경량화, 저 소비전력화 등의 우수한 특성을 가지는 평판표시장치(flat panel display)의 필요성이 대두되었는데, 이 중 액정표시장치(liquid crystal display)가 해상도, 컬러표시, 화질 등에서 우수하여 노트북이나 데스크탑 모니터에 활발하게 적용되고 있다.
일반적으로 액정표시장치는 전극이 각각 형성되어 있는 두 기판을 두 전극이 형성되어 있는 면이 마주 대하도록 배치하고 두 기판 사이에 액정 물질을 주입한 다음, 두 전극에 전압을 인가하여 생성되는 전기장에 의해 액정 분자를 움직이게 함으로써, 이에 따라 달라지는 빛의 투과율에 의해 화상을 표현하는 장치이다.
이러한 액정표시장치는 두 기판 사이에 액정이 주입되어 있는 액정패널과 액정패널 하부에 배치되고 광원으로 이용되는 백라이트, 그리고 액정패널 외곽에 위치하며 액정패널을 구동시키기 위한 구동부로 이루어진다.
여기서, 구동부는 액정패널의 배선에 신호를 인가하기 위한 구동회로(이하 D-IC(drive integrated circuit)라고 함)를 포함하는데, D-IC를 액정패널에 실장(packaging)시키는 방법에 따라, 칩 온 글라스(COG : chip on glass), 테이프 캐리어 패키지(TCP : tape carrier package), 칩 온 필름(COF : chip on film) 등으로 나누어진다.
이 중 COG방식은 액정표시장치의 어레이 기판에 D-IC를 직접 접착시켜 상기 D-IC의 출력 전극을 상기 어레이 기판 상의 게이트 또는 데이트 패드에 직접 연결하는 방법으로서, 그 구조가 간단하여 공정이 비교적 단순하고, 제조 비용이 적게 드는 장점이 있다.
이러한 COG 방식으로 이루어진 액정표시장치용 어레이 기판 구조를 도 1에 간략하게 도시하였다.
도시한 바와 같이, 액정표시장치의 어레이 기판(1)은 화상이 표시되는 점선 안쪽의 표시영역(AA)과 점선 바깥쪽의 비표시영역(NA)으로 나누어진다.
우선, 표시영역(AA) 내에는 다수의 게이트 배선(4)과 데이터 배선(28)이 형성되어 있는데, 상기 게이트 배선(4)과 데이터 배선(28)은 교차하여 화소영역(P)을 정의한다. 도시하지 않았지만, 상기 게이트 배선(4)과 데이터 배선(28)이 교차하는 지점에는 스위칭 소자인 박막 트랜지스터(미도시)가 형성되어 있으며, 상기 각 화소영역(P)에는 상기 박막 트랜지스터(미도시)와 연결되며 화소전극(미도시)이 형성되어 있다.
다음, 비표시 영역(NA)에는 상기 게이트 배선(3) 및 데이터 배선(28)과 각각 연결되는 게이트 및 데이터 링크배선(5, 37)이 각각 형성되어 있으며, 상기 게이트 및 데이터 링크배선(5, 37)의 일끝단에는 게이트 패드전극(7) 및 데이터 패드전극(40)이 각각 연결되어 있으며, 상기 게이트 패드전극(7) 및 데이터 패드전극(40)은 어레이 기판(1) 상에 실장된 게이트 D-IC(63) 및 데이터 D-IC(60)와 각각 연결되어 있다.
상기 게이트 D-IC(63) 및 데이터 D-IC(60)는 에프피씨(FPC : flexible printed circuit)(70, 72)를 통해 외부의 인쇄회로기판(PCB : printed circuit board)(미도시)과 각각 연결되어 있다.
상기 인쇄회로기판(PCB)은 집적회로와 같은 다수의 소자가 형성되어 있어, 액정표시장치를 구동시키기 위한 여러 가지 제어신호 및 데이터 신호 등을 생성한다. 이때, 상기 인쇄회로기판(PCB)은 게이트부와 데이터부로 각각 형성될 수 있는데, 이들은 FPC(70, 72)에 의해 서로 연결되어 게이트 신호와 데이터 신호가 유기적으로 연결되도록 함으로써 신호를 공급하고 있다.
이러한 COG구조 액정표시장치용 어레이 기판은 그 완성 전에 상기 게이트 또는 데이터 배선 등 라인 디펙트(line defect) 및 포인트 디펙트(point defect) 등 의 불량을 검사하는 MPS(Mass Production System) 검사를 진행하게 된다.
따라서, 이와 같은 MPS 검사를 위해서는 별도의 설계가 행해지는데, 일반적으로 쇼팅바를 상기 어레이 기판에 형성해서 게이트 배선과 데이터 배선을 상기 쇼팅바에 연결시키고, 상기 쇼팅바를 통해 게이트 배선과 데이터 배선에 신호전압을 인가하여 어레이 기판의 불량유부를 검사한다. 이때, 상기 쇼팅바는 상기 MPS 검사 후에는 제거된다.
하지만 전술한 바와같은 D-IC 등이 기판 상에 구비한 COG구조 액정표시장치용 어레이 기판은 상기 게이트 및 데이터 D-IC 등이 기판 상에 더욱 형성되어야 하므로 비표시영역이 일반적인 액정표시장치와 비교하여 좁게 형성됨으로써 상기 MPS검사 등을 위한 쇼팅바를 따로 형성하지 않고, 비표시 영역에 구비되는 Vcom 배선과 Vcc배선을 이용하여 상기 배선의 일끝단에 패드를 형성하여 MPS 검사를 실시하고 있다.
도 2는 종래의 COG구조 액정표시장치용 어레이 기판의 비표시 영역 중 데이트 패드가 형성된 데이트 패드부를 도시한 평면도이다.
도시한 바와 같이, 종래의 COG구조 액정표시장치용 어레이 기판의 비표시영역(AA) 중 데이터 패드부(DPA) 형성된 영역에는 일방향으로 다수의 데이터 배선(미도시)과 연결된 다수의 데이터 링크 배선(37a, 37b) 및 상기 데이터 링크 배선(37a, 37b)과 각각 연결된 데이터 패드전극(40a, 40b)이 형성되어 있으며, 상기 각각의 데이터 패드전극(40a, 40b)에서 연장하여 다수의 데이터 연결배선(43a, 43b)이 형성되어 있다.
또한, 상기 데이트 패드부(DPA)의 최외각 상부에는 상기 데이트 링크배선(37a, 37b) 및 데이터 연결배선(43a, 43b)과 수직한 방향으로 Vcom배선(10)과 Vcc배선(13)이 서로 이격하여 형성되어 있으며, 상기 Vcc배선(13)에서 이격하여 상기 Vcc배선(13)과 나란하게 연장하며, 상기 데이터 연결배선(43a, 43b) 중 홀수번째 데이터 연결배선(43a)의 일끝과 연결된 제 1 쇼팅바(46)가 형성되어 있다.
또한, 상기 Vcc배선(13)은 상기 짝수번째 데이터 연결배선(43b)이 연장된 방향으로 상기 제 1 쇼팅바(46)를 가로지르는 다수의 연장배선(14)을 이루고 있으며, 상기 Vcc배선(13)에서 연장된 다수의 연장배선(14) 각각은 짝수번째 데이터 연결배선(43b)의 일끝단과 콘택홀(23)을 통해 연결되고 있다. 따라서 상기 Vcc배선(13) 자체가 짝수번째 데이터 연결배선(43b) 모두를 전기적으로 연결한 제 2 쇼팅바 역할을 하고 있다.
또한, 상기 Vcom 배선(10) 및 상기 제 1 쇼팅바(46) 중앙에 있어서는 상기 제 1 쇼팅바(46)에서 분기한 Vcom 연결배선(49)에 의해 상기 Vcom 배선(10)과 상기 Vcom배선(10) 상에 형성된 Vcom콘택홀(24)을 통해 연결되어 있다.
따라서, 전술한 구조에 있어서는 MPS 검사가 상기 Vcom 배선 및 Vcc배선 일끝단부에 신호전압을 인가함으로써 진행되게 된다.
상기 짝수번째 및 홀수번째 데이터 연결배선(43a, 43b) 각각이 상기 제 1, 2 쇼팅바(46, 13)에 의해 전기적으로 연결되어 있는 바, 이러한 MPS검사 진행 후에는 상기 제 1, 2 쇼팅바(46, 13)와 상기 각 데이터 연결배선(43a, 43b)과의 전기적 연결 상태를 끊어야 한다.
따라서 레이저빔을 조사하여 즉 레이저 트림(laser trim)을 실시하여 상기 제 1, 2 쇼팅바(46, 13)와 연결된 상기 데이터 연결배선(43a) 또는 연장배선(14) 일끝단을 절단하게 된다.
하지만, 전술한 종래의 COG구조 액정표시장치용 어레이 기판에 있어서는 레이저를 조사하여 상기 제 1, 2 쇼팅바(46, 13)와 연결된 상기 데이터 연결배선(43a) 또는 연장배선(14)을 절단하는데 있어 레이저 공정 자체의 편차가 있기에 제 1 쇼팅바(46)와 중첩되며 Vcc배선(13)에서 분기하여 상기 짝수번째 데이터 연결배선과 연결되는 연장배선(14)에서 쇼트(short)가 발생하는 문제가 있다.
도면에서는 레이저 트림에 의한 절단선이 제 1 쇼팅바(46) 하부에 위치하고 있지만 상기 레이저 트림 진행시 공정 편차에 의해 도시한 바대로 절단이 진행되지 않고, 상기 제 1 쇼팅바(46) 쪽으로 레이저의 조사가 이루어질 경우가 발생하는데 이러한 경우 상기 Vcom 배선(10)에서 연장하여 상기 제 1 쇼팅바(46)와 전기적으로 연결시키는 역할을 하는 Vcom 연결배선(49)과 상기 Vcc배선(13)에서 상기 짝수번째 데이터 연결배선(43b)과 연결하기 위한 연장배선(14)이 형성된 부분에서 쇼트가 발생할 경우도 발생하게 되며, 따라서 이 경우 상기 Vcom배선(10)과 Vcc배선(13)이 전기적으로 연결되어 구동불량이 발생하는 문제가 있다.
본 발명은 MPS 검사 진행을 위해 형성하는 제 1, 2 쇼팅바를 제거하기 위한레이저 트림(laser trim) 진행 시, 상기 제 1, 2 쇼팅바와 각각 연결된 Vcom 배선 과 Vcc배선이 쇼트되어 구동불량이 발생하는 것은 방지할 수 있는 MPS 배선 구조를 갖는 COG 구조 액정표시장치를 제공하는 것을 그 목적으로 한다.
전술한 목적을 달성하기 위한 본 발명의 실시예에 따른 액정표시장치용 어레이 기판은 표시영역과 상기 표시영역 둘러싸며 형성된 비표시영역이 정의된 기판과; 상기 기판 상의 표시영역에 서로 교차하여 화소영역을 정의하는 게이트 배선 및 데이터 배선과; 상기 게이트 및 데이터 배선이 교차지점에 형성된 박막 트랜지스터와; 상기 각 화소영역에 상기 박막 트랜지스터와 연결되며 형성된 화소전극과; 상기 비표시영역에 서로 나란히 형성된 Vcom배선 및 Vcc배선과; 상기 데이터 배선 중 홀수번째 데이터 배선과 연결된 제 1 쇼팅바와; 상기 데이터 배선 중 짝수번째 데이터 배선과 연결된 제 2 쇼팅바와; 상기 제 2 쇼팅바의 일끝단과 상기 Vcc배선을 연결시키며, 상기 Vcc배선과 상기 제 2 쇼팅바와 연결된 구조가 "U"형태를 이룸으로써 상기 "U"자의 밑변이 상기 제 2 쇼팅바 보다 하부에 위치하도록 형성된 제 1 연결배선을 포함하며, 상기 제 1, 2 쇼팅바를 상기 홀수 및 짝수번째 데이터 배선과 분리하기 위한 레이저 트림 시 상기 제 1 연결배선의 “U”형태를 이루는 부분이 절단되는 것을 특징으로 한다.
이때, 상기 제 1 쇼팅바는 그 일측에서 분기하여 상기 Vcom배선과 접촉하는 제 2 연결배선을 더욱 구비한 것이 특징이며, 상기 제 2 연결배선은 상기 Vcom배선 상에 구비된 Vcom 콘택홀을 통해 상기 Vcom배선과 접촉하는 것이 특징이다.
또한, 상기 게이트 배선, Vcom배선, Vcc배선과 제 2 쇼팅바 및 제 1 연결배선은 모두 동일한 층에 동일한 금속물질로써 형성된 것이 특징이다.
또한, 상기 데이터 배선과 제 1 쇼팅바는 모두 동일한 층에 동일한 금속물질로써 형성된 것이 특징이며, 이때, 상기 게이트 배선과 데이터 배선은 게이트 절연막을 사이에 두고 상하부에 형성된 것이 특징이며, 상기 짝수번째 데이터 배선과 상기 제 2 쇼팅바는 상기 게이트 절연막 내에 상기 제 2 쇼팅바를 노출시키며 일정간격 이격하며 구비된 쇼팅바 콘택홀을 통해 접촉하는 것이 특징이다.
또한, 상기 비표시영역에는 D-IC(drive integrated circuit)가 더욱 구비된 것이 특징이다.
또한, 상기 홀수 및 짝수번째 데이터 배선은 그 일끝단에 각각 데이터 링크배선과, 데이터 패드전극과, 데이터 연결배선을 더욱 구비하여 상기 데이터 연결배선이 상기 제 1, 2 쇼팅바 각각에 연결된 것이 특징이다.
이하, 첨부한 도면을 참조하여 본 발명에 따른 바람직한 실시예를 설명한다.
도 3 은 본 발명에 따른 COG구조 액정표시장치용 어레이 기판의 비표시 영역 일부를 도시한 평면도로서, 데이터 패드가 형성된 데이터 패드부 일부를 확대 도시한 것이며, 도 4는 본 발명에 따른 COG구조 액정표시장치용 어레이 기판의 표시영역을 포함하는 비표시영역 일부를 도시한 평면도이다.
도시한 바와 같이, COG구조 액정표시장치의 어레이 기판(100)은 화상이 표시되는 표시영역(AA)과 상기 표시영역(AA)을 둘러싸는 비표시영역(NA)으로 구성되고 있다.
상기 표시영역(AA)에는 서로 교차하는 다수의 게이트 배선(104)과 데이터 배선(128)이 형성되어 있으며, 이때 상기 두 배선(104, 128)이 교차하여 형성되는 교차영역은 화소영역(P)으로 정의하고 있다.
또한, 상기 게이트 배선(104)과 데이터 배선(128)이 교차하는 부분에는 게이트 전극(107)과 게이트 절연막(미도시)과 반도체층(126)과 소스 및 드레인 전극(131, 134)으로 구성된 박막 트랜지스터(Tr)가 형성되어 있으며, 상기 각 화소영역(P)에는 상기 박막 트랜지스터(Tr)의 드레인 전극(134)과 각각 연결된 화소전극(157)이 형성되어 있다.
또한, 상기 비표시 영역(NA)에는 상기 표시영역(AA)에 구성된 게이트 배선(104) 및 데이터 배선(128)과 각각 연결된 게이트 링크 배선(미도시) 및 데이터 링크 배선(137)이 각각 구비되고 있으며, 이들 게이트 및 데이터 링크배선(미도시, 137) 일끝단에는 각각 게이트 패드전극(미도시) 및 데이터 패드전극(140)이 형성되어 있다. 이때 도면에서는 상기 데이터 패드전극(140)이 마치 콘택홀 형태로 도시되어 있지만, 실제적으로는 상기 데이터 패드전극(140)은 데이터 배선(미도시)과 연결된 부분이 되며, 이러한 데이터 패드전극(140) 상부에 형성된 보호층(미도시)에 상기 데이터 패드전극(140)을 노출시키는 패드 콘택홀이 구비되며, 상기 패드 콘택홀을 통해 상기 데이터 패드전극(140)과 접촉하는 보조패드전극(미도시)이 더욱 구비될 수 있다. 따라서 도면에서는 상기 데이터 패드전극(140) 상부에 패드 콘택홀이 형성된 상태를 나타낸 것이다.
또한, 상기 데이터 패드전극(140)가 형성된 데이터 패드부(DPA)에 있어서는 상기 데이터 패드전극(140)과 각각 연결된 데이터 링크배선(137)과 평행한 방향과 교차하는 방향으로 Vcom배선(110)과 Vcc배선(113)이 형성되어 있다.
이때, 상기 Vcom배선(110)은 액정표시장치 내에 공통전압을 인가를 위한 배선이며, 상기 Vcc배선(113)은 디지털 신호 전압 즉, 전원전압을 인가하기 위한 배선으로 화상을 표시하기 위한 표시영역(AA)에는 형성되지 않으나 반드시 액정표시장치에 구성되어야 하는 배선이며, 도시한 바와 같이 표시영역(AA) 외측의 비표시 영역(NA)에 구성되고 있다.
또한, 상기 Vcc배선(113)과 데이터 패드전극(140) 사이의 영역에는 상기 어레이 기판(110) 완성후 MPS검사를 위한 제 1 및 제 2 쇼팅바(146, 119)가 상기 Vcom 배선(110) 및 상기 Vcc배선(113)과 나란하게 형성되어 있다.
이때, 상기 제 1 쇼팅바(146)는 표시영역(AA) 내에 형성된 상기 데이터 배선(128)과 연결된 데이터 링크배선(137) 일끝단에 구비된 홀수번째 데이터 패드전극(140a)에서 각각 연장한 홀수번째 데이터 연결배선(143a)과 연결되어 있으며, 동시에 상기 제 1 쇼팅바(146)의 중앙 어느 한 부분에서 분기한 제 2 연결배선(149)에 의해 상기 제 1 쇼팅바(146)와 소정간격 이격하여 형성된 Vcom 배선(110)과 전기적으로 연결되어 있다. 이때, 상기 Vcom배선(110)과 상기 제 1 쇼팅바(146)는 그 형성층을 달리하므로 상기 Vcom배선(110) 내에 Vcom 콘택홀(124)이 구성되고 상기 Vcom 콘택홀(124)을 통해 상기 제 1 쇼팅바(146)에서 분기한 제 2 연결배선(149)이 상기 Vcom배선(124)과 접촉함으로써 전기적으로 연결된 것이다.
이렇게 상기 Vcom배선(110)과 상기 제 1 쇼팅바(146)를 전기적으로 연결한 것은 COG구조 특성상 기판 상에 D-IC가 구비되고 있는 바 일반적인 액정표시장치의 비표시영역보다 상기 비표시영역의 면적이 상대적으로 작아서 이러한 비표시영역을 효율적으로 이용하고자 제 1, 2 쇼팅바 일끝단에 형성해야할 MPS검사 장치와 연결을 위한 제 1, 2 쇼팅바 패드부를 생략하고 대신 상기 Vcom 배선과 Vcc 배선을 일끝단을 통해 MPS 검사 장치와 연결시키기 위함이다.
다음, 상기 제 1 쇼팅바(146) 하부에는 상기 짝수번째 데이터 연결배선(143b)과 각각 중첩하며 상기 제 1 쇼팅바(146)와 나란하게 제 2 쇼팅바(119)가 구비되어 있다. 이때, 상기 제 2 쇼팅바(119)의 일끝단은 상부의 Vcc배선(113)과 제 1 연결배선(116)에 의해 연결되어 있는 것이 특징이다. 특히 상기 제 2 쇼팅바(119)의 일끝단과 상기 Vcc배선(113)과 연결된 상기 제 1 연결배선(116)은 그 일부가 "U"자 형태로 형성되어 상기 "U"자의 밑면이 상기 제 2 쇼팅바(119)의 보다 하부에 위치하도록 구성된 것이 특징이다. 이는 MPS검사 실시 후, 상기 제 1, 2 쇼팅바(146, 119)와 각 데이터 연결배선(143)의 전기적 연결을 끊기 위한 레이저 트림 시, 조사되는 레이저에 의해 상기 Vcc배선(113)과 제 2 쇼팅바(119)를 연결하는 상기 제 1 연결배선(116)을 절단하여 완벽하게 상기 Vcc배선(113)과 제 2 쇼팅바(119)를 전기적 단절을 시키기 위함이다.
이때, 상기 Vcc배선(113)과 그 일끝단이 제 1 연결배선(116)에 의해 연결된 제 2 쇼팅바(119)는 상기 Vcc배선(113)이 형성된 층에 상기 Vcc배선(113)을 형성한 동일 물질로써 형성되고 있는 바, 상기 데이터 배선(128)이 형성되는 층에 형성되는 상기 데이터 패드전극(140)에서 연장하는 짝수번째 데이터 연결배선(143b)의 상 기 제 2 쇼팅바(119)와 중첩되는 일끝단에는 다수의 쇼팅바 콘택홀(123)이 형성되어 있으며, 상기 각각의 쇼팅바 콘택홀(123)을 통해 상기 짝수번째 데이터 연결배선(143b)이 상기 제 2 쇼팅바(119)와 전기적으로 연결되고 있다.
다음, 전술한 본 발명에 의한 COG구조 액정표시장치의 단면구조에 대해 도면을 참조하여 설명한다.
도 5와 도 6은 도 3을 각각 Ⅴ-Ⅴ, Ⅵ-Ⅵ를 따라 절단한 단면도이며, 도 7은 도 4를 Ⅶ-Ⅶ를 따라 절단한 단면도이다.
도시한 바와 같이, 본 발명에 따른 COG구조 액정표시장치용 어레이 기판(100)은 투명한 기판(101) 상에 표시영역(AA)의 화소영역(P)에는 게이트 배선(미도시)이 형성되어 있으며, 상기 게이트 배선(미도시)에서 각 화소영역(P)별로 각각 분기한 게이트 전극(107)이 형성되어 있다.
또한, 데이터 패드전극이 형성되는 비표시 영역(NA)에 있어서는, 투명한 기판(101) 상에 상기 게이트 배선(미도시) 및 게이트 전극(107)을 형성한 것과 동일한 금속물질로써 서로 소정간격 이격하여 제 2 쇼팅바(119)와 Vcc배선(113)과 Vcom 배선(110)이 형성되어 있다.
다음, 상기 게이트 배선(미도시) 및 게이트 전극(107)과 제 2 쇼팅바(119)와 Vcc배선(113)과 Vcom 배선(110) 위로는 전면에 무기절연물질로 이루어진 게이트 절연막(122)이 구비되어 있으며, 상기 비표시영역(NA)에 있어서, 상기 제 2 쇼팅바(119)에 대응해서는 상기 게이트 절연막(122)이 패터닝되어 일정간격 이격하며 상기 제 2 쇼팅바(119)를 노출시키는 다수의 쇼팅바 콘택홀(123)이 형성되어 있으며, 상기 Vcom배선(110)의 특정부분에 대응해서는 상기 게이트 절연막(122) 일부가 패터닝되어 상기 Vcom 배선(110)을 노출시키며 Vcom 콘택홀(124)이 구비되어 있다.
다음, 상기 게이트 절연막(122) 위로 표시영역(AA)에 있어서는 각 화소영역(P) 별로 액티브층(126a)과 오믹콘택층(126b)으로 구성된 반도체층(126)이 형성되어 있다.
또한 상기 반도체층(126) 외부로 노출된 상기 게이트 절연막(122) 위로는 데이터 배선(미도시)이 상기 게이트 배선(미도시)과 교차하며 형성되어 있으며, 각 화소영역(P)에는 상기 데이터 배선(미도시)에서 분기하며 상기 반도체층(126)과 접촉하는 소스 전극(131)이 형성되어 있으며, 상기 소스 전극(131)에서 하부의 게이트 전극(107)을 사이에 두고 이격하여 상기 반도체층(126)과 접촉하며 드레인 전극(134)이 형성되어 있다.
또한, 비표시 영역(NA)에 있어서는 상기 게이트 절연막(122) 위로 상기 표시영역(AA)에 형성된 상기 데이터 배선(미도시)과 연결되어 데이터 링크배선((미도시)) 및 데이터 패드전극(미도시)이 형성되어 있고, 상기 데이터 패드전극(미도시)에서 연장하여 홀수번째 및 짝수번째 데이터 연결배선(143a, 143b)이 형성되어 있으며, 상기 홀수번째 데이터 연결배선(143a)과 연결되며 제 1 쇼팅바(146)가 형성되어 있다. 이때, 상기 홀수번째 데이터 연결배선(143a)은 상기 제 2 쇼팅바(119)와 상기 게이트 절연막(122)을 사이에 두고 일부 중첩하여 형성되어 있으며, 상기 짝수번째 데이터 연결배선(143b)은 상기 제 2 쇼팅바(119)와 중첩되는 일끝단이 상기 쇼팅바 콘택홀(123)을 통해 상기 제 2 쇼팅바(119)와 접촉하고 있다.
또한, 상기 제 1 쇼팅바(146)에서 분기된 제 2 연결배선(149)는 상기 Vcc배선(113)과 상기 게이트 절연막(122)을 사이에 두고 중첩하고 있으며, 상기 Vcom 배선(110) 상부까지 연장하여 상기 Vcom배선(110)을 노출시키는 Vcom 콘택홀(124)을 통해 상기 Vcom배선(110)과 접촉하고 있다.
다음, 상기 데이터 배선(미도시)과 소스 및 드레인 전극(131, 134)과 제 1 쇼팅바(146)와 홀수 및 짝수번째 데이터 연결배선(143a, 143b) 위로 전면에 무기절연물질 또는 유기절연물질이 전면에 증착 또는 도포되어 보호층(151)이 형성되어 있다.
이때, 각 화소영역(P)에 있어서는 상기 보호층(151) 일부가 패터닝되어 상기 드레인 전극(134)을 노출시키는 드레인 콘택홀(154)이 형성되어 있으며, 데이터 패드부에 있어서도 상기 데이터 패드전극에 대응하여 상기 데이터 패드전극을 노출시키는 데이터 패드 콘택홀이 형성되어 있다.
다음, 상기 보호층(151) 위로 상기 화소영역(P)에는 상기 드레인 콘택홀(154)을 통해 상기 노출된 드레인 전극(134)과 접촉하는 화소전극(157)이 형성되어 있으며, 상기 데이터 패드부에 있어서는 상기 데이터 패드전극과 접촉하며 데이터보조 패드전극이 형성되어 있다.
전술한 구조를 갖는 COG구조 액정표시장치용 어레이 기판은 MPS 검사 후, 상기 제 1, 2 쇼팅바와 상기 데이터 연결배선 더욱 정확히는 데이터 패드에서 연장된 홀수 및 짝수 데이터 배선과 분리를 위해 레이저를 조사하여 레이저 트림을 실시하는데, 이때, 상기 조사하는 레이저의 편차에 의해서 상기 절단선이 어느 정도의 범 위내에서 요동치게 되어 상기 제 1 및 제 2 쇼팅바가 쇼트가 될 가능성이 있다.
본 발명에 따른 COG구조 액정표시장치용 어레이 기판에서는 Vcc배선과 상기 제 2 쇼팅바가 한 부분 더욱 정확히는 상기 제 2 쇼팅바의 일끝단에서만 전기적으로 연결되고 있으며, 이러한 상기 제 2 쇼팅바와 Vcc배선의 연결부분 더욱 정확히는 "U"자형의 연결배선의 밑면이 상기 제 2 쇼팅바보다 하부에 위치하게 됨으로써 레이저 트림 시 절단되어 전기적으로 분리되는 구조가 되고 있는 바, 상기 레이저 트림 공정 진행시 상기 제 1, 2 쇼팅바에 쇼트가 발생하여도 상기 Vcom 배선에는 전혀 영향을 끼치지 않게 되므로 구동불량을 방지할 수 있게 된다.
본 발명에 따른 COG구조 액정표시장치용 어레이 기판은 쇼팅바와 연결된 데이터 배선은 레이저 트림하여 분리할 때, 상기 쇼팅바와 연결된 Vcom배선 및 Vcc배선이 서로 쇼트되어 발생하는 구동불량을 방지하는 효과가 있다.
또한, 상기 Vcc배선에서 직접 각각의 짝수번째 데이터 배선과 연결된 종래 COG구조 액정표시장치용 어레이 기판 대비 레이저 트림 진행시 쇼트 발생 가능성을 저감시키는 효과가 있다.

Claims (9)

  1. 표시영역과 상기 표시영역 둘러싸며 형성된 비표시영역이 정의된 기판과;
    상기 기판 상의 표시영역에 서로 교차하여 화소영역을 정의하는 게이트 배선 및 데이터 배선과;
    상기 게이트 및 데이터 배선이 교차지점에 형성된 박막 트랜지스터와;
    상기 각 화소영역에 상기 박막 트랜지스터와 연결되며 형성된 화소전극과;
    상기 비표시영역에 서로 나란히 형성된 Vcom배선 및 Vcc배선과;
    상기 데이터 배선 중 홀수번째 데이터 배선과 연결된 제 1 쇼팅바와;
    상기 데이터 배선 중 짝수번째 데이터 배선과 연결된 제 2 쇼팅바와;
    상기 제 2 쇼팅바의 일끝단과 상기 Vcc배선을 연결시키며, 상기 Vcc배선과 상기 제 2 쇼팅바와 연결된 구조가 "U"형태를 이룸으로써 상기 "U"자의 밑변이 상기 제 2 쇼팅바 보다 하부에 위치하도록 형성된 제 1 연결배선
    을 포함하며, 상기 제 1, 2 쇼팅바를 상기 홀수 및 짝수번째 데이터 배선과 분리하기 위한 레이저 트림 시 상기 제 1 연결배선의 “U”형태를 이루는 부분이 절단되는 것을 특징으로 하는 COG구조 액정표시장치용 어레이 기판.
  2. 제 1 항에 있어서,
    상기 제 1 쇼팅바는 그 일측에서 분기하여 상기 Vcom배선과 접촉하는 제 2 연결배선을 구비한 COG구조 액정표시장치용 어레이 기판.
  3. 제 1 항에 있어서,
    상기 게이트 배선, Vcom배선, Vcc배선과 제 2 쇼팅바 및 제 1 연결배선은 모두 동일한 층에 동일한 금속물질로써 형성된 COG 구조 액정표시장치용 어레이 기판.
  4. 제 1 항 또는 제 3 항에 있어서,
    상기 데이터 배선과 제 1 쇼팅바는 모두 동일한 층에 동일한 금속물질로써 형성된 COG 구조 액정표시장치용 어레이 기판.
  5. 제 4 항에 있어서,
    상기 게이트 배선과 데이터 배선은 게이트 절연막을 사이에 두고 상하부에 형성된 COG 구조 액정표시장치용 어레이 기판.
  6. 제 5 항에 있어서,
    상기 짝수번째 데이터 배선과 상기 제 2 쇼팅바는 상기 게이트 절연막 내에 상기 제 2 쇼팅바를 노출시키며 일정간격 이격하며 구비된 쇼팅바 콘택홀을 통해 접촉하는 COG 구조 액정표시장치용 어레이 기판.
  7. 제 2 항에 있어서,
    상기 제 2 연결배선은 상기 Vcom배선 상에 구비된 Vcom 콘택홀을 통해 상기 Vcom배선과 접촉하는 COG 구조 액정표시장치용 어레이 기판.
  8. 제 1 항에 있어서,
    상기 비표시영역에는 D-IC(drive integrated circuit)가 구비된 COG 구조 액정표시장치용 어레이 기판.
  9. 제 1 항에 있어서,
    상기 홀수 및 짝수번째 데이터 배선은 그 일끝단에 각각 데이터 링크배선과, 데이터 패드전극과, 데이터 연결배선을 더욱 구비하여 상기 데이터 연결배선이 상기 제 1, 2 쇼팅바 각각에 연결된 것이 특징인 COG 구조 액정표시장치용 어레이 기판.
KR1020040113685A 2004-12-28 2004-12-28 칩 온 글라스 구조 액정표시장치용 어레이 기판 KR101080705B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040113685A KR101080705B1 (ko) 2004-12-28 2004-12-28 칩 온 글라스 구조 액정표시장치용 어레이 기판

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040113685A KR101080705B1 (ko) 2004-12-28 2004-12-28 칩 온 글라스 구조 액정표시장치용 어레이 기판

Publications (2)

Publication Number Publication Date
KR20060075121A KR20060075121A (ko) 2006-07-04
KR101080705B1 true KR101080705B1 (ko) 2011-11-07

Family

ID=37167705

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040113685A KR101080705B1 (ko) 2004-12-28 2004-12-28 칩 온 글라스 구조 액정표시장치용 어레이 기판

Country Status (1)

Country Link
KR (1) KR101080705B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101427135B1 (ko) * 2008-10-14 2014-08-07 엘지디스플레이 주식회사 씨오지 타입 액정표시장치용 어레이 기판
KR102071238B1 (ko) * 2013-08-30 2020-01-30 엘지디스플레이 주식회사 유기전계발광 표시패널의 모기판 및 그의 제조방법
WO2018062035A1 (ja) * 2016-09-29 2018-04-05 シャープ株式会社 アクティブマトリックス基板、表示パネル、およびそれを備えた表示装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100252308B1 (ko) * 1997-01-10 2000-04-15 구본준, 론 위라하디락사 박막트랜지스터 어레이
KR100443539B1 (ko) * 2002-04-16 2004-08-09 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이기판과 그 제조방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100252308B1 (ko) * 1997-01-10 2000-04-15 구본준, 론 위라하디락사 박막트랜지스터 어레이
KR100443539B1 (ko) * 2002-04-16 2004-08-09 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이기판과 그 제조방법

Also Published As

Publication number Publication date
KR20060075121A (ko) 2006-07-04

Similar Documents

Publication Publication Date Title
KR101347846B1 (ko) 박막 트랜지스터 기판, 이를 포함하는 액정표시장치 및이의 리페어 방법
KR101241761B1 (ko) 구동 칩, 이를 구비한 표시 장치 및 리페어 방법
KR100831280B1 (ko) 액정표시장치
KR20100048002A (ko) 액정 표시 장치 및 그 제조 방법
KR19980040086A (ko) 액정표시장치
US8354672B2 (en) Thin film transistor array panel
KR101281980B1 (ko) 오토 프로브 장치 및 이를 이용한 액정패널 검사방법
KR100736575B1 (ko) 디스플레이 소자용 모기판 및 이를 이용한 디스플레이 장치
KR100830912B1 (ko) 보조 배선을 구비하는 액정 디스플레이 디바이스 및 이 디바이스를 모니터링하는 방법
KR100386444B1 (ko) 액정표시장치 및 그 회로단선 보수방법
JP2000056285A (ja) 液晶表示パネルの検査用プローブ、液晶表示パネルの検査装置および検査方法
KR100293982B1 (ko) 액정패널
KR101710575B1 (ko) 액정표시장치용 어레이기판 및 그 제조방법
KR100943284B1 (ko) 칩온글라스 실장 액정표시장치에서의 패드 구조
KR20080022716A (ko) 박막 트랜지스터 기판 및 이를 갖는 액정표시장치
KR101258085B1 (ko) 정전기 방지가 가능한 액정표시장치 및 그 제조방법
KR101080705B1 (ko) 칩 온 글라스 구조 액정표시장치용 어레이 기판
KR20080046891A (ko) 액정표시장치의 제조방법
KR100692691B1 (ko) 액정표시장치
KR100734232B1 (ko) 액정표시장치 제조방법
KR101033119B1 (ko) 라인 온 글래스형 액정표시장치
JP2007086110A (ja) 電気光学装置及び電子機器
JPH09113562A (ja) 液晶マトリックス表示パネルの検査方法
KR20060029102A (ko) 액정표시패널 및 그 제조방법
KR100977220B1 (ko) Ｃｏｇ 방식의 액정패널 검사방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20141021

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20151028

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20161012

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20171016

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20181015

Year of fee payment: 8