KR101073241B1 - Liquid Crystal Display device and the fabrication method - Google Patents
Liquid Crystal Display device and the fabrication method Download PDFInfo
- Publication number
- KR101073241B1 KR101073241B1 KR1020040088675A KR20040088675A KR101073241B1 KR 101073241 B1 KR101073241 B1 KR 101073241B1 KR 1020040088675 A KR1020040088675 A KR 1020040088675A KR 20040088675 A KR20040088675 A KR 20040088675A KR 101073241 B1 KR101073241 B1 KR 101073241B1
- Authority
- KR
- South Korea
- Prior art keywords
- liquid crystal
- forming
- substrate
- source
- gate
- Prior art date
Links
- 239000004973 liquid crystal related substance Substances 0.000 title claims abstract description 66
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 24
- 238000000034 method Methods 0.000 title claims abstract description 24
- 239000000758 substrate Substances 0.000 claims abstract description 55
- 210000002858 crystal cell Anatomy 0.000 claims abstract description 29
- 239000004065 semiconductor Substances 0.000 claims abstract description 28
- 239000010409 thin film Substances 0.000 claims abstract description 20
- 210000004027 cell Anatomy 0.000 claims abstract description 11
- 239000011159 matrix material Substances 0.000 claims abstract description 5
- 229910052751 metal Inorganic materials 0.000 claims abstract description 3
- 239000002184 metal Substances 0.000 claims abstract description 3
- 239000007769 metal material Substances 0.000 claims description 28
- 239000010408 film Substances 0.000 claims description 14
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims description 9
- 239000011733 molybdenum Substances 0.000 claims description 8
- 229910052750 molybdenum Inorganic materials 0.000 claims description 8
- 238000002161 passivation Methods 0.000 claims description 7
- 239000000463 material Substances 0.000 claims description 6
- 230000001681 protective effect Effects 0.000 claims description 5
- 238000000638 solvent extraction Methods 0.000 claims description 2
- 230000007547 defect Effects 0.000 abstract description 12
- 230000000694 effects Effects 0.000 abstract description 11
- 238000005530 etching Methods 0.000 description 6
- 238000001312 dry etching Methods 0.000 description 3
- 239000011810 insulating material Substances 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Nonlinear Science (AREA)
- Manufacturing & Machinery (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Optics & Photonics (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
본 발명은 액정 표시 장치용 어레이 셀 기판에 관한 것으로, 특히 로딩이펙트(loading effect)로 인한 불량을 개선하는 액정 표시 장치 및 그 제조 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an array cell substrate for a liquid crystal display device, and more particularly, to a liquid crystal display device and a method for manufacturing the same, which improve a defect due to a loading effect.
본 발명에 따른 액정 표시 장치는, 기판 상에 다수 개의 액정 셀이 형성되어 있고, 상기 셀의 외곽부에 더미 패턴이 형성되어 있는 액정 표시 장치에서, 상기 액정 셀에는 게이트 배선과 데이터 배선이 매트릭스(matrix)형태로 교차하며, 상기 교차 지점에 게이트 전극과, 상기 게이트 전극 상부에 형성된 반도체층과, 상기 반도체층 상부에서 서로 이격된 소스 및 드레인 전극으로 이루어지는 박막 트랜지스터를 포함하여 어레이(array)가 형성되어 있고, 상기 데이터 배선, 소스 및 드레인 전극, 상기 더미 패턴을 포함하는 금속 패턴의 면적비는, 기판에 대해서 0%< 면적비<10%의 관계식을 만족시키는 것을 특징으로 한다.In the liquid crystal display device according to the present invention, in the liquid crystal display device in which a plurality of liquid crystal cells are formed on a substrate, and a dummy pattern is formed in the outer portion of the cell, the liquid crystal cell has a gate wiring and a data wiring in a matrix ( an array is formed including a thin film transistor including a gate electrode, a semiconductor layer formed on an upper portion of the gate electrode, and a source and drain electrode spaced apart from each other on the semiconductor layer. The area ratio of the metal pattern including the data line, the source and drain electrodes, and the dummy pattern satisfies a relational expression of 0% <area ratio <10% with respect to the substrate.
따라서, 본 발명은 기판 전면에 상기 소스 및 드레인 전극, 데이터 배선, 더미 패턴들의 면적비를 기판 전면에서 균일하게 최적화시킴으로써 박막 트랜지스터의 채널부의 불량을 방지하고 제조 수율을 향상시키는 효과가 있다.Accordingly, the present invention has the effect of uniformly optimizing the area ratios of the source and drain electrodes, the data lines, and the dummy patterns on the front surface of the substrate to prevent defects in the channel portion of the thin film transistor and to improve the manufacturing yield.
더미 패턴, 식각, 채널, 면적비, 로딩 이펙트Dummy pattern, etch, channel, area ratio, loading effect
Description
도 1은 종래 4 마스크 액정 표시 장치용 어레이 기판에 대한 평면도.1 is a plan view of an array substrate for a conventional four mask liquid crystal display device.
도 2는 도 1의 I-I'를 따라 절단하여 도시한 단면도.FIG. 2 is a cross-sectional view taken along the line II ′ of FIG. 1.
도 3은 종래 4 마스크 액정 표시 장치용 어레이 기판의 제조 공정을 보여주는 순서도.3 is a flowchart showing a manufacturing process of an array substrate for a conventional four-mask liquid crystal display.
도 4는 종래 4마스크 공정으로 박막 트랜지스터 형성시에 발생되는 언더 에치 불량을 보여주는 확대도.Figure 4 is an enlarged view showing the under-etch failure generated when forming a thin film transistor in a conventional four mask process.
도 5는 본 발명에 따른 일 실시예로서, 4개의 액정 셀을 가지는 대형 기판을 보여주는 개략적인 평면도.5 is a schematic plan view showing a large substrate having four liquid crystal cells as an embodiment according to the present invention.
도 6은 도 5에서 액정 셀의 박막 트랜지스터를 단면하여 보여주는 도면.6 is a cross-sectional view illustrating a thin film transistor of a liquid crystal cell in FIG. 5.
도 7은 본 발명에 따른 액정 표시 장치의 제조시에 더미 패턴의 면적비를 조절하여 실시한 실험 결과를 보여주는 표.7 is a table showing experimental results performed by adjusting the area ratio of the dummy pattern in the manufacture of the liquid crystal display according to the present invention.
<도면의 주요부분에 대한 부호 설명>Description of the Related Art [0002]
200 : 대형 기판 210 : 더미 패턴200: large substrate 210: dummy pattern
350 : 기판 352 : 게이트 전극350
356 : 게이트 절연막 358 : 반도체층 356: gate insulating film 358: semiconductor layer
358a : 액티브층 358b : 오믹 콘택층358a:
360 : 소스 전극 362 : 드레인 전극360: source electrode 362: drain electrode
364 : 데이터 배선 366 : 드레인 콘택홀364
368 : 보호막 370 : 화소 전극368: protective film 370: pixel electrode
본 발명은 액정 표시 장치용 어레이 셀 기판에 관한 것으로, 특히 로딩이펙트(loading effect)로 인한 불량을 개선하는 액정 표시 장치 및 그 제조 방법에 관한 것이다.BACKGROUND OF THE
액정 표시 장치는 투명 전극이 형성된 두 기판 사이에 액정을 주입하여, 상기 액정의 이방성에 따른 빛의 굴절률 차이를 이용해 영상 효과를 얻는 방식으로 구동한다.The liquid crystal display injects a liquid crystal between two substrates on which a transparent electrode is formed, and drives the liquid crystal display to obtain an image effect by using a difference in refractive index of light due to the anisotropy of the liquid crystal.
현재에는 각 화소를 개폐하는 스위칭 소자인 박막 트랜지스터(Thin Film Transistor ; TFT)가 화소마다 배치되는 능동행렬방식 액정 표시 장치(Active Matrix Liquid Crystal Display)가 해상도 및 동영상 구현능력이 우수하여 가장 주목받고 있다.Currently, an active matrix liquid crystal display, in which thin film transistors (TFTs), which are switching elements that open and close each pixel, is arranged for each pixel, has attracted the most attention due to its excellent resolution and video performance. .
이러한 액정 표시 장치용 어레이 기판에는 게이트 신호가 인가되는 다수 개의 게이트 배선과, 게이트 배선과 교차되어 매트릭스 구조를 이루며, 데이터 신호가 인가되는 다수 개의 데이터 배선과, 상기 게이트 및 데이터 배선이 교차되는 지 점에 위치하는 전술한 박막 트랜지스터와, 상기 박막 트랜지스터와 연결되는 화소 전극을 포함한다.The liquid crystal display array substrate includes a plurality of gate lines to which a gate signal is applied, a matrix structure intersecting with the gate lines, a plurality of data lines to which a data signal is applied, and a point at which the gate and data lines cross. And the pixel electrode connected to the thin film transistor.
상기와 같이 구성되는 액정 표시 장치용 어레이 기판은 일반적으로 다수의 마스크를 이용한 사진 식각 공정으로 제조할 수 있는데, 사진 식각 공정에는 세정과 감광막의 도포, 노광 및 현상, 식각 등 여러 공정을 수반하고 있다. The array substrate for a liquid crystal display device configured as described above can be generally manufactured by a photolithography process using a plurality of masks. The photolithography process involves various processes such as cleaning, coating of photoresist, exposure and development, and etching. .
따라서, 사진 식각 공정을 한번만 단축해도 제조 시간이 상당히 많이 줄어들고, 제조 비용을 감소시킬 수 있으며 불량 발생율이 적어지므로, 마스크 수를 줄여 어레이 기판을 제조하는 연구가 활발해지고 있다.Accordingly, even if the photolithography process is shortened once, the manufacturing time is considerably reduced, the manufacturing cost can be reduced, and the incidence of defects is reduced. Therefore, research for manufacturing an array substrate by reducing the number of masks is being actively conducted.
이에 따라, 회절 노광을 이용하여 액정 표시 장치용 어레이 기판을 제조하여 마스크 수를 저감하는 방법이 있다.Accordingly, there is a method of manufacturing an array substrate for a liquid crystal display device using diffraction exposure to reduce the number of masks.
도 1은 종래 4 마스크 액정 표시 장치용 어레이 기판에 대한 평면도이고, 도 2는 도 1의 I-I'를 따라 절단하여 도시한 단면도이다.1 is a plan view of an array substrate for a conventional four mask liquid crystal display, and FIG. 2 is a cross-sectional view taken along the line II ′ of FIG. 1.
도 1 및 도 2에 도시된 바와 같이, 서로 교차되게 게이트 배선(154) 및 데이터 배선(164)이 형성되어 있고, 상기 게이트 배선(154) 및 데이터 배선(164)이 교차되는 지점에 박막 트랜지스터(T)가 형성되어 있으며, 상기 박막 트랜지스터(T)와 연결되어 화소 전극(170)이 형성되어 있는 구조에서, 상기 박막 트랜지스터(T)는 게이트 배선(154)에서 분기된 게이트 전극(152)과, 상기 데이터 배선(164)에서 분기된 소스 전극(160)과, 상기 소스 전극(160)과 일정 간격 이격되게 위치하는 드레인 전극(162)과, 상기 데이터 배선(164) 그리고, 소스 전극(160) 및 드레인 전극(162)과 중첩되게 위치하는 반도체층(158)으로 이루어진다.
As shown in FIG. 1 and FIG. 2, the
상기 소스 전극(160) 및 드레인 전극(162)간 이격 구간에 위치하는 반도체층(158) 영역은 진성 반도체층으로 이루어져 채널(ch)을 형성한다.A region of the
그리고, 상기 드레인 전극(162)과 연결되는 투명한 도전성 물질로 이루어지는 화소 전극(170)이 형성되어 있다.In addition, a
여기서, 상기 반도체층(158), 소스 및 드레인 전극(160, 162)과 데이터 배선(164)은 하나의 마스크 공정에서 형성된다.Here, the
이하, 종래 액정 표시 장치용 어레이 기판의 제조 공정을 보다 구체적으로 설명한다.Hereinafter, the manufacturing process of the conventional array substrate for liquid crystal display devices is demonstrated more concretely.
도 3은 종래 4 마스크 액정 표시 장치용 어레이 기판의 제조 공정을 보여주는 순서도이다.3 is a flowchart illustrating a manufacturing process of an array substrate for a conventional four mask liquid crystal display.
도 2 및 도 3을 참조하면, 제 1 마스크 공정에 의해 기판(150)상에 게이트 전극(152)을 형성한다(S101).2 and 3, the
이 단계에서는 게이트 전극(152)과 일체형으로 연결되는 게이트 배선을 형성하는 단계를 포함한다.This step includes forming a gate wiring that is integrally connected to the
그리고, 상기 게이트 전극(152)을 덮는 기판 전면에 제 1 절연 물질, 반도체 물질, 금속 물질을 차례대로 증착한다.The first insulating material, the semiconductor material, and the metal material are sequentially deposited on the entire surface of the substrate covering the
상기 제 1 절연 물질은 게이트 절연막(156)을 형성하고, 제 2 마스크 공정에 의해 반도체층(158)과 소스 전극(160) 및 드레인 전극(162), 그리고 데이터 배선(164)을 형성하는 단계이다(S102).The first insulating material is a step of forming a
여기서 상기 반도체층(158)은 비정질 실리콘으로 이루어진 액티브층(158a) 과, 불순물 비정질 실리콘으로 이루어진 오믹 콘택층(158b)으로 이루어지며, 상기 소스 전극(160) 및 드레인 전극(162) 사이 구간에는 액티브층(158a)이 노출되어 채널(ch)을 이룬다.The
이 단계에서는 동일 마스크 공정에서 반도체층(158) 및 데이터 배선(164)을 포함한 소스 전극(160) 및 드레인 전극(162)을 형성하기 위해 마스크 공정에 이용되는 포토 레지스트층의 두께를 선택적으로 조절하기 위해 회절 노광 마스크를 이용하는 것을 특징으로 한다.In this step, selectively adjusting the thickness of the photoresist layer used in the mask process to form the
이어서, 상기 반도체층(158)과, 소스 전극(160) 및 드레인 전극(162) 그리고, 데이터 배선(164)을 덮는 영역에 제 2 절연물질을 증착한 다음, 제 3 마스크 공정에 의해 드레인 전극(162)을 일부 노출시키는 드레인 콘택홀(166)을 가지는 보호막(168)을 형성하는 단계이다(S103).Subsequently, a second insulating material is deposited on a region covering the
상기 보호막(168) 상부를 덮는 영역에 투명 도전성 물질을 증착한 다음, 제 4 마스크 공정에 의해 드레인 콘택홀(166)을 통해 상기 드레인 전극(162)과 연결되는 화소 전극(170)을 형성하는 단계이다(S104).Depositing a transparent conductive material in an area covering the
상기 게이트 전극(152), 반도체층(158), 소스 전극(160), 드레인 전극(162)은 박막 트랜지스터(T)를 이룬다.The
상기와 같이 형성되는 액정 표시 장치용 어레이 기판은 하나의 대형 기판 상에 복수 개가 형성되며, 이를 셀(cell)이라고 한다.A plurality of array substrates for a liquid crystal display device formed as described above are formed on one large substrate, which is called a cell.
이때, 상기 소스 및 드레인 전극(160, 162)과 데이터 배선(164)을 형성하는 금속 물질은 일반적으로 몰리브덴(Mo)을 사용하며, 상기 몰리브덴은 각 셀 사이의 공간에 더미 패턴을 형성하게 된다.In this case, the metal material forming the source and
이와 같이 복수 개의 셀을 4마스크 공정을 적용하여 제작시에 상기 더미 패턴 면적에 의해 회절 노광으로 형성되는 채널(ch)부에 언더 에치(under etch) 또는 오버 에치(over etch)가 발생하여 포인트 디펙트(point defect) 또는 라인 디펙트(line defect)가 발생하게 된다.In this way, a plurality of cells are subjected to a four-mask process so that an under etch or over etch occurs in a channel ch formed by diffraction exposure by the dummy pattern area during fabrication. Point defects or line defects will occur.
도 4는 종래 4마스크 공정으로 박막 트랜지스터 형성시에 발생되는 언더 에치 불량을 보여주는 확대도이다.4 is an enlarged view illustrating underetch defects generated when a thin film transistor is formed by a conventional four mask process.
도시한 바와 같이, 상기 반도체층(158)과 소스 및 드레인 전극(160, 162)은 회절 노광으로 식각하게 된다.As shown, the
이때, 상기 소스 및 드레인 전극(160, 162)을 형성하는 금속 물질(예; 몰리브덴)과 동일한 금속 물질로 셀 외곽에 더미 패턴을 형성하게 된다.In this case, a dummy pattern is formed outside the cell using the same metal material as the metal material (eg, molybdenum) forming the source and
그런데, 상기 더미 패턴을 많이 형성하게 되면 로딩 이펙트(loading effect)가 발생하여 이로 인하여 건식 식각시 상기 박막 트랜지스터의 채널부에 언더 에치가 발생하게 된다.However, when a large number of the dummy patterns are formed, a loading effect occurs, and thus underetch occurs in the channel portion of the thin film transistor during dry etching.
이는 4 마스크 공정시에는 반도체층(158)과 소스 및 드레인 전극(160, 162)을 동시에 형성하게 되는데, 이때 건식 식각(dry etch)에 의해 채널 부의 금속 물질과 오믹 콘택층을 제거하게 되고, 식각되는 금속 물질과 더미 패턴의 비율이 기판 상에서 불균형하게 발생하므로 이에 따른 로딩 이펙트의 차이로 불량이 발생하는 것이다.In the four-mask process, the
본 발명은 대형 기판상에 복수 개의 셀을 형성하여 액정 표시 장치를 제조하는 공정에서 소스 및 드레인 전극, 데이터 배선을 형성하는 금속 물질 패턴과 이를 이용하여 셀 외곽에 형성하는 더미 패턴의 비율을 균일하게 형성하여 로딩 이펙트에 의한 식각 불량을 방지하는 액정 표시 장치 및 그의 제조 방법을 제공하는 데 목적이 있다. According to the present invention, in the process of manufacturing a liquid crystal display by forming a plurality of cells on a large substrate, the ratio of the metal material pattern forming the source and drain electrodes and the data wiring and the dummy pattern formed outside the cell using the same are uniform. An object of the present invention is to provide a liquid crystal display device and a method of manufacturing the same, which are formed to prevent etching defects caused by a loading effect.
상기한 목적을 달성하기 위하여 본 발명에 따른 액정 표시 장치는, 기판 상에 다수 개의 액정 셀이 형성되어 있고, 상기 셀의 외곽부에 더미 패턴이 형성되어 있는 액정 표시 장치에서, 상기 액정 셀에는 게이트 배선과 데이터 배선이 매트릭스(matrix)형태로 교차하며, 상기 교차 지점에 게이트 전극과, 상기 게이트 전극 상부에 형성된 반도체층과, 상기 반도체층 상부에서 서로 이격된 소스 및 드레인 전극으로 이루어지는 박막 트랜지스터를 포함하여 어레이(array)가 형성되어 있고, 상기 데이터 배선, 소스 및 드레인 전극, 상기 더미 패턴을 포함하는 금속 패턴의 면적비는, 기판에 대해서 0%< 면적비<10%의 관계식을 만족시키는 것을 특징으로 한다.In order to achieve the above object, the liquid crystal display device according to the present invention includes a liquid crystal cell in which a plurality of liquid crystal cells are formed on a substrate, and a dummy pattern is formed at an outer portion of the cell. The wiring and the data wiring cross each other in a matrix form, and include a thin film transistor including a gate electrode, a semiconductor layer formed on the gate electrode, and a source and drain electrode spaced apart from each other on the semiconductor layer. An array is formed, and the area ratio of the metal pattern including the data line, the source and drain electrodes, and the dummy pattern satisfies the relational expression of 0% <area ratio <10% with respect to the substrate. .
상기 데이터 배선, 소스 및 드레인 전극, 더미 패턴은 동일한 금속 물질로 이루어지는 것을 특징으로 한다.The data line, the source and drain electrodes, and the dummy pattern may be made of the same metal material.
상기 반도체층과 상기 소스 및 드레인 전극은 일괄 식각되어 형성된 것을 특징으로 한다.The semiconductor layer and the source and drain electrodes may be collectively formed by etching.
또한, 상기한 목적을 달성하기 위하여 본 발명에 따른 액정 표시 장치의 제 조 방법의 일 실시예는, 기판을 준비하는 단계와; 상기 기판 상에 게이트 배선 및 게이트 전극을 형성하는 단계와; 상기 게이트 배선 및 게이트 전극 상에 게이트 절연막을 형성하는 단계와; 상기 게이트 절연막 상에 반도체 물질과 금속 물질을 적층하고 투과부와 반투과부를 가지는 회절 마스크를 이용하여 회절 노광하여 액티브층, 소스 및 드레인 전극과 데이터 배선을 형성하고, 상기 금속 물질의 패턴의 총 면적비가, 기판에 대해서 0%< 면적비<10%를 만족시키도록 상기 액정 셀 외곽에 더미 패턴을 형성하는 단계와; 상기 소스 및 드레인 전극 상에 드레인 콘택홀을 포함하는 보호막을 형성하는 단계와; 상기 보호막 상에 상기 드레인 콘택홀을 통해서 상기 드레인 전극과 접촉하는 화소 전극을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 한다.In addition, an embodiment of the manufacturing method of the liquid crystal display device according to the present invention in order to achieve the above object comprises the steps of preparing a substrate; Forming a gate wiring and a gate electrode on the substrate; Forming a gate insulating film on the gate wiring and the gate electrode; Stacking a semiconductor material and a metal material on the gate insulating film and diffraction exposure using a diffraction mask having a transmissive portion and a semi-transmissive portion to form an active layer, a source and a drain electrode and a data wiring, the total area ratio of the pattern of the metal material is Forming a dummy pattern outside the liquid crystal cell to satisfy 0% <area ratio <10% with respect to the substrate; Forming a protective film including a drain contact hole on the source and drain electrodes; And forming a pixel electrode in contact with the drain electrode through the drain contact hole on the passivation layer.
또한, 상기한 목적을 달성하기 위하여 본 발명에 따른 액정 표시 장치의 제조 방법의 다른 실시예는, 다수 개의 액정 셀을 형성하는 기판을 준비하는 단계와; 상기 기판 상에 게이트 배선 및 게이트 전극을 형성하는 단계와; 상기 게이트 배선 및 게이트 전극 상에 게이트 절연막을 형성하는 단계와; 상기 게이트 절연막 상에 반도체 물질과 금속 물질을 적층하는 단계와; 상기 기판 상에 적어도 하나의 액정 셀을 포함하는 가상의 영역들로 구획하고, 상기 영역 상에서 투과부와 반투과부를 가지는 회절 마스크를 이용하여 회절 노광하여 상기 액정 셀 내에 액티브층, 소스 및 드레인 전극, 데이터 배선을 형성하고, 상기 금속 물질의 패턴의 총 면적비가, 영역에 대해서 0%< 면적비<10%를 만족시키도록 상기 액정 셀 외곽에 더미 패턴을 형성하는 단계와; 상기 소스 및 드레인 전극 상에 드레인 콘택홀을 포함하는 보호 막을 형성하는 단계와; 상기 보호막 상에 상기 드레인 콘택홀을 통해서 상기 드레인 전극과 접촉하는 화소 전극을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 한다.In addition, another embodiment of the manufacturing method of the liquid crystal display device according to the present invention in order to achieve the above object comprises the steps of preparing a substrate for forming a plurality of liquid crystal cells; Forming a gate wiring and a gate electrode on the substrate; Forming a gate insulating film on the gate wiring and the gate electrode; Stacking a semiconductor material and a metal material on the gate insulating film; Partitioning into virtual regions including at least one liquid crystal cell on the substrate and diffractive exposure using a diffraction mask having a transmissive portion and a semi-transmissive portion on the region to cause active layer, source and drain electrodes, data in the liquid crystal cell. Forming a wiring and forming a dummy pattern outside the liquid crystal cell such that the total area ratio of the pattern of the metal material satisfies 0% <area ratio <10% with respect to the area; Forming a protective film including a drain contact hole on the source and drain electrodes; And forming a pixel electrode in contact with the drain electrode through the drain contact hole on the passivation layer.
상기 금속 물질은 몰리브덴(Mo)인 것을 특징으로 한다.The metal material is characterized in that the molybdenum (Mo).
이하, 첨부한 도면을 참조로 하여 본 발명의 구체적인 실시예에 대해서 설명한다.Hereinafter, specific embodiments of the present invention will be described with reference to the accompanying drawings.
도 5는 본 발명에 따른 일 실시예로서, 4개의 액정 셀을 가지는 대형 기판을 보여주는 개략적인 평면도이다.5 is a schematic plan view showing a large substrate having four liquid crystal cells as an embodiment according to the present invention.
도 5에 도시된 바와 같이, 대형 기판(200) 상에 4개의 액정 셀(A, B, C, D)이 형성되어 있다.As shown in FIG. 5, four liquid crystal cells A, B, C, and D are formed on the
그리고, 상기 액정 표시장치에서 액정 셀의 간략한 제조공정과 그 동작을 살펴보면 다음과 같다.In the liquid crystal display, a brief manufacturing process and operation thereof of a liquid crystal cell are as follows.
두 매의 기판 즉, 상판과 하판이 마주보는 각 내측의 한쪽 면에는 공통전극을 형성하고, 다른 한쪽 면에는 박막 트랜지스터를 다수 개 포함하는 어레이를 형성한 후, 각 전극이 서로 대향하도록 배열한 후, 상기 상판과 하판 사이의 간격에 액정을 주입시키고 주입구를 봉합한다. 그리고 상기 상판과 하판의 외측에 각각 편광판을 붙임으로써, 액정 셀은 완성되게 된다.After forming a common electrode on one side of each inner side facing the two substrates, namely, the upper and lower plates, and forming an array including a plurality of thin film transistors on the other side, the electrodes are arranged to face each other. The liquid crystal is injected into the gap between the upper plate and the lower plate, and the injection hole is sealed. The liquid crystal cell is completed by attaching polarizing plates to the outer side of the upper plate and the lower plate, respectively.
그리고, 도시되지는 않았으나, 상기 박막 트랜지스터는 게이트 배선과 데이터 배선이 교차하는 위치에 형성되며 게이트 전극과 반도체층, 소스 및 드레인 전극으로 이루어진다. Although not shown, the thin film transistor is formed at a position where the gate line and the data line cross each other, and the thin film transistor includes a gate electrode, a semiconductor layer, a source, and a drain electrode.
특히, 상기 소스 및 드레인 전극은 금속 물질로 이루어지며, 통상 몰리브덴(Mo)이 사용되나 이에 한정되지는 않는다.In particular, the source and drain electrodes are made of a metal material, and molybdenum (Mo) is generally used, but is not limited thereto.
그리고, 상기 금속 물질은 상기 액정 셀 외곽에서 더미 패턴(210)을 형성하는데, 상기 대형 기판(200) 상에서 식각되는 금속 물질의 식각 비율이 균형을 이루도록 상기 더미 패턴(210)을 이용하여 조절한다.In addition, the metal material forms a
도 6은 도 5에서 액정 셀의 박막 트랜지스터를 단면하여 보여주는 도면이고, 도 7은 본 발명에 따른 액정 표시 장치의 제조시에 더미 패턴의 면적비를 조절하여 실시한 실험 결과를 보여주는 표이다.6 is a cross-sectional view illustrating a thin film transistor of a liquid crystal cell in FIG. 5, and FIG. 7 is a table showing experimental results performed by adjusting an area ratio of a dummy pattern in manufacturing a liquid crystal display according to the present invention.
도 5와 도 6 및 도 7에 도시된 바와 같이, 4매의 액정 셀(A, B, C, D)을 형성하는 대형 기판(200)에서 소스 및 드레인 전극(360, 362) 형성시에 상기 액정 셀(A, B, C, D) 외곽의 기판(350) 상에 동일한 금속 물질로 더미 패턴(210)을 형성하는 데 있어서 상기 더미 패턴(210)의 면적비를 0%, 5.4%, 12%로 하고 건식 식각시에 불량 여부를 측정하였다.As shown in FIGS. 5, 6, and 7, the formation of the source and drain
상기 도시된 표에 나타난 바와 같이, 상기 더미 패턴(210)의 면적 비율은 5.4%일 경우 오버 에치(over etch), 언더 에치(under etch)와 같은 식각 불량이 없었으며, 액정에 인가되는 전압값에 영향을 주는 게이트 배선(도시되지 않음)과 화소 전극(370)이 형성하는 용량 Cgs의 편차가 없이 양호한 특성을 보여주었다.As shown in the table, when the area ratio of the
따라서, 상기 소스 및 드레인 전극(360, 362), 데이터 배선(364), 더미 패턴(210)의 면적비는 기판 면적에 대해서 0%보다 크고 10%보다 작은 범위 안에서 결정되는 것이 바람직하다.
Therefore, the area ratio of the source and drain
또한, 상기 소스 및 드레인 전극(360, 362), 데이터 배선(364), 더미 패턴(210)과 같이 몰리브덴과 같은 금속 물질로 형성하는 패턴들은 대형 기판 상에 균일한 면적비를 유지해야 한다.In addition, patterns formed of a metal material such as molybdenum, such as the source and drain
이를 위하여, 도 5에 도시된 바와 같이, 상기 대형 기판을 소정의 영역들로 나누어 각 영역에 대해서 최적화된 면적비를 가지도록 마스크(A', B', C', D')를 설계한다.To this end, as shown in FIG. 5, the masks A ', B', C ', and D' are designed to have an area ratio optimized for each region by dividing the large substrate into predetermined regions.
보다 구체적으로 설명하면, 상기 대형 기판(200) 상에는 복수 개의 액정 셀(A, B, C, D)이 존재하며, 이를 형성하기 위해서 다음과 같은 공정을 거친다.In more detail, a plurality of liquid crystal cells A, B, C, and D exist on the
기판(350) 상에 게이트 전극(352)을 형성하고, 상기 게이트 전극(352) 상에 게이트 절연막(356)을 형성하며, 상기 게이트 전극(352) 상에 액티브층(358a)과 오믹 콘택층(358b)과 소스 및 드레인(360, 362)을 형성하는 금속 물질을 도포한다.A
그리고, 상기 금속 물질 상에 포토 레지스트를 도포하고 이를 마스크(A', B', C', D')를 이용하여 패터닝한다.Then, a photoresist is applied on the metal material and patterned using the masks A ', B', C ', and D'.
이때, 상기 마스크를 이용하여 상기 액정 셀 외곽에서 소스 및 드레인 전극(360, 362), 데이터 배선(364), 더미 패턴(210)을 형성하는데, 상기 더미 패턴(210)이 최적화된 면적비를 가질 수 있도록 상기 마스크를 설계한다.In this case, the source and drain
이와 같이, 상기 마스크를 이용하여 회절 노광하면 반도체층(358)과, 소스 및 드레인 전극(360, 362)과 데이터 배선(364), 더미 패턴(210)이 동시에 형성된다.As such, when the mask is diffracted using the mask, the
이후, 상기 소스 및 드레인 전극(360, 362) 상에 드레인 콘택홀(366)을 포함 하는 보호막(368)을 형성하고, 상기 드레인 콘택홀(366)을 통해서 상기 드레인 전극(362)과 연결되는 화소 전극(370)을 형성한다.Thereafter, a
상기와 같이 기판(350) 상에 반도체층(358)과, 소스 및 드레인 전극(360, 362)과 데이터 배선(364), 더미 패턴(210)을 최적화된 면적비로 균일하게 형성하면 상기 대형 기판의 위치에 따라 로딩 이펙트(loading effect)의 차이가 발생되지 않으므로 박막 트랜지스터의 채널부에서 식각 불량이 발생하지 않고 양호한 채널 특성을 가지는 효과가 있다.As described above, when the
이상 본 발명을 구체적인 실시예를 통하여 상세히 설명하였으나, 이는 본 발명을 구체적으로 설명하기 위한 것으로, 본 발명에 따른 액정 표시 장치 및 그의 제조 방법은 이에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당 분야의 통상의 지식을 가진 자에 의해 그 변형이나 개량이 가능함이 명백하다.Although the present invention has been described in detail through specific embodiments, this is for explaining the present invention in detail, and the liquid crystal display and the manufacturing method thereof according to the present invention are not limited thereto, and the technical field of the present invention is related to the present invention. It is apparent that modifications and improvements are possible by those skilled in the art.
본 발명은 대형 기판 상에 복수 개의 액정 표시 장치를 제조하는 데 있어서 기판 전면에 소스 및 드레인 전극, 데이터 배선을 식각하여 형성시에 더미 패턴을 이용하여 상기 소스 및 드레인 전극, 데이터 배선, 더미 패턴들의 면적비를 기판 전면에서 균일하게 최적화시킴으로써 박막 트랜지스터의 채널부의 불량을 방지하고 제조 수율을 향상시키는 효과가 있다.
The present invention provides a method of manufacturing a plurality of liquid crystal display devices on a large substrate by using a dummy pattern when etching the source and drain electrodes and data wirings on the entire surface of the substrate. By uniformly optimizing the area ratio on the entire surface of the substrate, there is an effect of preventing defects in the channel portion of the thin film transistor and improving manufacturing yield.
Claims (8)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040088675A KR101073241B1 (en) | 2004-11-03 | 2004-11-03 | Liquid Crystal Display device and the fabrication method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040088675A KR101073241B1 (en) | 2004-11-03 | 2004-11-03 | Liquid Crystal Display device and the fabrication method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20060039557A KR20060039557A (en) | 2006-05-09 |
| KR101073241B1 true KR101073241B1 (en) | 2011-10-12 |
Family
ID=37146787
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020040088675A KR101073241B1 (en) | 2004-11-03 | 2004-11-03 | Liquid Crystal Display device and the fabrication method |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101073241B1 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102451725B1 (en) | 2017-12-20 | 2022-10-07 | 삼성디스플레이 주식회사 | Display apparatus |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002333634A (en) | 2001-05-07 | 2002-11-22 | Matsushita Electric Ind Co Ltd | Liquid crystal display panel and method for manufacturing the same |
-
2004
- 2004-11-03 KR KR1020040088675A patent/KR101073241B1/en active IP Right Grant
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002333634A (en) | 2001-05-07 | 2002-11-22 | Matsushita Electric Ind Co Ltd | Liquid crystal display panel and method for manufacturing the same |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20060039557A (en) | 2006-05-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101264722B1 (en) | Method for manufacturing Liquid Crystal Display Device | |
| US8692258B2 (en) | Array substrate of TFT-LCD including a black matrix and method for manufacturing the same | |
| KR100391157B1 (en) | array panel of liquid crystal display and manufacturing method thereof | |
| USRE41632E1 (en) | Liquid crystal display device and method of manufacturing the same | |
| US7413940B2 (en) | Thin-film transistor and fabrication method thereof | |
| KR101322885B1 (en) | Array substrate and liquid crystal display | |
| KR101530460B1 (en) | Thin film transistor, mask plate for manufacturing thereof, array substrate and display device | |
| US8405788B2 (en) | TFT-LCD array substrate and manufacturing method thereof | |
| US20120182490A1 (en) | Array substrate and method for manufacturing the same | |
| US10424669B2 (en) | Array substrate and manufacturing method thereof, and display device | |
| US20070264736A1 (en) | Array substrates for use in liquid crystal displays and fabrication methods thereof | |
| KR101241129B1 (en) | Array substrate for liquid crystal display device and method of fabricating the same | |
| KR20070066070A (en) | The photo mask and method of fabricating the array substrate for liquid crystal display device using the same | |
| US6876428B2 (en) | Method of manufacturing a liquid crystal display panel using a gray tone mask | |
| KR100325072B1 (en) | Manufacturing method of high opening rate and high transmittance liquid crystal display device | |
| CN100456139C (en) | Method of mfg. lower substrate of LCD device by using three masks | |
| KR20070045751A (en) | Mask for photo lithography | |
| KR101328852B1 (en) | Halftone mask | |
| KR20070076842A (en) | Liquid crystal display panel and manufacturing method thereof | |
| KR101073241B1 (en) | Liquid Crystal Display device and the fabrication method | |
| US8435722B2 (en) | Method for fabricating liquid crystal display device | |
| KR100615438B1 (en) | Method of fabrication the array Panel for Liquid Crystal Display Device | |
| KR20070068594A (en) | Thin film transistor and metho of manufacturing the same and mask for manufacturing thin film transistor | |
| JPH09120081A (en) | Liquid crystal display device and production of liquid crystal display device | |
| JPH11119251A (en) | Production of active matrix substrate |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20140918 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20150930 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20180917 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20190917 Year of fee payment: 9 |