KR101071928B1 - 패키지 온 패키지 제조방법 - Google Patents

패키지 온 패키지 제조방법 Download PDF

Info

Publication number
KR101071928B1
KR101071928B1 KR1020100058550A KR20100058550A KR101071928B1 KR 101071928 B1 KR101071928 B1 KR 101071928B1 KR 1020100058550 A KR1020100058550 A KR 1020100058550A KR 20100058550 A KR20100058550 A KR 20100058550A KR 101071928 B1 KR101071928 B1 KR 101071928B1
Authority
KR
South Korea
Prior art keywords
package
bottom substrate
hole
chip
connection pad
Prior art date
Application number
KR1020100058550A
Other languages
English (en)
Inventor
김태귀
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020100058550A priority Critical patent/KR101071928B1/ko
Application granted granted Critical
Publication of KR101071928B1 publication Critical patent/KR101071928B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

패키지 온 패키지 제조방법이 개시된다. 상기 제조방법은, 연결패드가 형성된 바텀 기판의 상면에 제1 칩을 실장하는 단계; 상기 제1 칩과 상기 연결패드를 모두 커버하도록, 상기 바텀 기판의 상면에 몰딩부를 형성하는 단계; 상기 연결패드의 위치에 대응하여 양각 패턴이 형성된 지그를, 상기 몰딩부가 형성된 바텀 기판의 상면에 압착 후 분리하여 관통홀을 형성하는 단계; 상기 관통홀 내부에 도전성 물질을 충전하는 단계; 및 하면에 탑 볼이 형성되고, 상면에 제2 칩이 실장된 탑 패키지를 상기 바텀 기판의 상측에 부착하는 단계를 포함한다.

Description

패키지 온 패키지 제조방법{Method for manufacturing package-on-package}
본 발명은 패키지 온 패키지 제조방법에 관한 것이다.
전자산업의 발달에 따라 전자 부품의 고기능화, 소형화 요구가 급증하고 있다. 이러한 요구에 대응하고자 기존의 인쇄회로기판 상에 하나의 전자소자가 실장되는 추세에서 하나의 기판 상에 여러 개의 전자소자를 중첩하여 실장하는 스택(Stack) 패키지 기판까지 등장하는 실정이다.
패키지 기판의 설계의 진화 과정에서 고속도화와 고집적화의 요구에 부응하여 SiP(System in Package)가 탄생하였으며, 이러한 SiP는 PiP(Package in Package), PoP(Package on Package) 등 여러 가지 형태로 발전되어 가고 있다.
나아가, 시장에서 요구되는 고성능, 고밀도 패키지 기판을 실현하기 위한 방안에 대한 연구개발과 그에 대한 수요가 증가함에 따라 패키지 기판을 형성하는 여러 가지 방법 중에 패키지 기판 위에 패키지 기판을 적층하는 패키지 온 패키지(Package on Package, 이하, PoP라 한다.)가 대안으로 떠오르게 되었다.
PoP를 구현하는 데에는 패키지의 전체 두께가 관건인데, PoP의 성능을 더욱 높이기 위해 하부에 위치하는 바텀 패키지(bottom package)에 한 개의 IC를 실장하는 상황에서 나아가 2개 이상의 IC를 적층하여 실장하고자 하는 요구가 발생하였으며, 이에 따라 바텀 패키지에 2개 이상의 IC를 실장할 경우 패키지의 전체 두께가 증가하여 PoP의 구현에 있어서 한계에 도달하게 되었다.
즉, 지금까지의 PoP는 상부에 위치하는 탑 패키지(top package) 에 1개 내지 4개의 IC를 적층(stack)하여 패키지를 형성하고, 하부에 위치하는 바텀 패키지에는 1개의 IC를 와이어 본딩에 의해 실장한 후, 바텀 패키지에 탑 패키지를 적층함으로써 하나의 PoP 구조를 이루어 왔다.
그러나, 최근 점점 고밀도화가 진행되면서 탑 패키지는 4개 이상의, 바텀 패키지에는 2개 이상의 IC를 적층하고자 하는 멀티 스택(multi-stack)이 요구되고 있는 실정이다. 이는 PoP의 전체 두께를 증가시키는 결과를 초래하였고, 특히 탑 패키지와 바텀 패키지 간의 간격을 증가시켜야 하는 문제를 야기시키고 있다.
또한, 실장되는 IC의 증가로 인해 I/O 접속단자의 수가 증가되었으며, 이에 따라 미세한 피치 범프(pitch bump)로의 요구도 동시에 증가되고 있다.
탑 패키지와 바텀 패키지 간의 간격을 증가시키기 위해서는 탑 패키지의 하면에 결합되는 솔더볼(Solder Ball)의 크기를 증가시켜야 하나, 이는 전술한 미세 피치에 대한 요구와 상반되는 결과를 초래한다는 문제가 있다.
즉, 종래의 PoP 기술은 바텀 패키지에 2개 이상의 IC를 적층하기 위해 IC 두께에 상당하는 패키지 간의 간격을 확보함과 동시에, 미세 피치를 구현하는 데에는 이르지 못했다는 한계가 있다.
본 발명은 바텀 패키지와 탑 패키지 사이의 공간을 용이하게 확보할 수 있으면서도, 미세한 피치를 구현할 수 있는 패키지 온 패키지 제조방법을 제공하는 것이다.
본 발명의 일 측면에 따르면, 바텀 패키지의 상부에 탑 패키지가 적층되는 패키지-온-패키지를 제조하는 방법으로서, 바텀 기판의 상면에 제1 칩을 실장하는 단계; - 여기서, 상기 바텀 기판의 상면에는 노출된 연결패드가 형성됨 - 상기 제1 칩과 상기 연결패드를 모두 커버하도록, 상기 바텀 기판의 상면에 몰딩부를 형성하는 단계; 상기 연결패드의 위치에 대응하여 양각 패턴이 형성된 지그를, 상기 몰딩부가 형성된 바텀 기판의 상면에 압착 후 분리하는 단계; - 이 때, 상기 몰딩부에는 상기 양각 패턴에 상응하는 관통홀이 형성되며, 상기 연결패드는 상기 관통홀을 통해 노출됨 - 상기 관통홀 내부에 도전성 물질을 충전하는 단계; 및 하면에 탑 볼이 형성되고, 상면에 제2 칩이 실장된 탑 패키지를 상기 바텀 기판의 상측에 부착하는 단계; - 이 때, 상기 탑 볼은 상기 관통홀 내부에 충전된 도전성 물질과 접속됨 - 를 포함하는, 패키지 온 패키지 제조방법이 제공된다.
여기서, 상기 도전성 물질을 충전하는 단계는, 상기 관통홀 내부에 도전성 페이스트를 인쇄함으로써 수행될 수 있다. 이 때, 상기 탑 패키지를 부착하는 단계는 상기 인쇄된 도전성 페이스트가 경화되기 이전에 수행되어, 상기 탑 볼의 적어도 일부는 상기 도전성 페이스트에 매립될 수도 있다.
한편, 상기 탑 패키지를 상기 바텀 기판의 상측에 부착하는 단계 이전에, 상기 바텀 기판의 하면에 바텀 볼을 형성하는 단계를 더 포함할 수도 있다.
본 발명의 바람직한 실시예에 따르면, 바텀 패키지와 탑 패키지 사이의 공간을 용이하게 확보할 수 있어, 바텀 패키지에 실장되는 칩의 두께를 확보할 수 있다.
도 1은 본 발명의 일 실시예에 따른 패키지 온 패키지 제조방법을 나타내는 순서도.
도 2 내지 도 8은 본 발명의 일 실시예에 따른 패키지 온 패키지 제조방법의 각 공정을 나타내는 도면.
본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변환, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 본 발명을 설명함에 있어서 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다.
본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
이하, 본 발명에 따른 패키지 온 패키지 제조방법의 바람직한 실시예를 첨부도면을 참조하여 상세히 설명하기로 하며, 첨부 도면을 참조하여 설명함에 있어, 동일하거나 대응하는 구성 요소는 동일한 도면번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
도 1은 본 발명의 일 실시예에 따른 패키지 온 패키지 제조방법을 나타내는 순서도이고, 도 2 내지 도 8은 본 발명의 일 실시예에 따른 패키지 온 패키지 제조방법의 각 공정을 나타내는 도면이다. 도 2 내지 도 8을 참조하면, 패키지 온 패키지(1000), 바텀 패키지(100), 바텀 기판(110), 연결패드(111), 제1 칩(120), 몰딩부(130), 관통홀(132), 도전성 물질(134), 지그(140), 양각 패턴(142), 바텀 볼(150), 탑 패키지(200), 제2 칩(220), 탑 볼(250) 등이 도시되어 있다.
먼저, 도 2에 도시된 바와 같이, 바텀 기판(110)의 상면에 제1 칩(120)을 실장한다(S10). 여기서 바텀 기판(110)은 바텀 패키지(도 8의 100 참조)를 구성하는 요소로서, 그 상면과 하면에는 연결패드(111), 본딩패드(112), 솔더볼 패드(114), 회로패턴(115) 등이 형성된다. 여기서 본딩패드(112)는 제1 칩(120)과 접속되는 부분이며, 솔더볼 패드(114)에는 바텀 볼(도 8의 150 참조)이 결합된다. 이 때, 외부와의 접속이 필요치 않은 회로패턴(115) 등은 솔더레지스트(113, 116)에 의해 커버되어 보호된다.
제1 칩(120)은 각종 반도체 소자 등과 같은 전자소자이며, 도 2에 도시된 바와 같이, 그 하면에 결합되는 범프(122) 통해 본딩패드(112)에 직접 접속될 수도 있으나, 반드시 이에 한정되는 것은 아니며, 와이어를 통해 접속될 수도 있을 것이다.
다음으로, 도 3에 도시된 바와 같이, 제1 칩(120)과 연결패드(111)를 모두 커버하도록 바텀 기판(110)의 상면에 몰딩부(130)를 형성한다(S20). 몰딩부(130)는 바텀 기판(110) 상에 실장된 제1 칩(120)을 고정함과 아울러 외부로부터 보호하는 기능을 수행할 수 있게 된다. 몰딩부(130)는 바텀 기판(110)의 상측에 에폭시 재질의 몰딩재료를 도포하는 방식 등을 통해 형성될 수 있다. 이와 같이 몰딩부(130)를 형성하게 되면, 바텀 기판(110)의 상면에 위치한 제1 칩(120), 연결패드(111) 등은 모두 몰딩부(130)에 의해 커버된다.
한편, 몰딩부(130)를 형성하기에 앞서, 제1 칩(120)의 하면에 언더필 공정을 별도로 수행할 수도 있을 것이다.
다음으로, 도 4 및 도 5에 도시된 바와 같이, 연결패드(111)의 위치에 대응하여 양각 패턴(142)이 형성된 지그(140)를, 몰딩부(130)가 형성된 바텀 기판(110)의 상면에 압착 후 분리한다(S30). 지그(140)는 바텀 기판(110) 상에 형성된 몰딩부(130)에, 탑 패키지(도 8의 200 참조)와의 연결을 위한 관통홀(132)을 형성하기 위한 부자재로서, 설계자가 형성하고자 하는 관통홀(132)의 형상, 크기, 깊이에 상응하는 양각 패턴(142)을 구비한다.
즉, 몰딩부(130)가 아직 경화되지 않은 상태에서, 몰딩부(130)의 상측에 지그(140)를 정렬한 뒤, 프레스(미도시) 등을 이용하여 지그(140)를 가압하게 되면, 도 4에 도시된 바와 같이, 지그(140)에 형성된 양각 패턴(142)이 몰딩부(130)에 매립된다. 이 후, 지그(140)를 몰딩부(130)로부터 분리하게 되면, 도 5에 도시된 바와 같이, 몰딩부(130)에는 지그(140)의 양각 패턴(142)에 대응되는 음각패턴, 즉 관통홀(132)이 형성된다. 이 때, 바텀 기판(110) 상에 형성된 연결패드(111)는 관통홀(132)을 통해 노출될 수 있게 된다.
한편, 양각 패턴(142)이 형성된 지그(140)의 표면과 몰딩부(130) 사이의 분리가 원활히 이루어져 관통홀(132)의 형상이 설계치와 같이 유지되도록 하기 위해, 양각 패턴(142)이 형성된 지그(140)의 표면에는 이형 코팅층(미도시)이 형성되어 있을 수도 있다. 이형 코팅층(미도시)의 재질로는 테프론 등을 이용할 수 있을 것이다.
다음으로, 도 6에 도시된 바와 같이, 관통홀(132) 내부에 도전성 물질(134)을 충전한다(S40). 관통홀(132) 내부에 충전되는 도전성 물질(134)은 바텀 기판(110), 보다 구체적으로는 바텀 기판(110)에 형성된 연결패드(111)와 탑 패키지(200)를 전기적으로 연결하는 통로로서의 기능을 수행할 수 있게 된다. 관통홀(132) 내부에 도전성 물질(134)을 충전하기 위한 방법으로는, 도금을 진행하는 방법, 관통홀(132) 내에 솔더볼을 넣는 방법, 스크린 인쇄 또는 잉크젯 인쇄 등과 같은 방법을 이용하여 관통홀(132) 내에 도전성 페이스트를 인쇄하는 방법 등을 이용할 수 있을 것이다. 다만, 본 실시예에서는, 도전성 물질(134)과 연결패드(111)와의 결합 및 접속의 신뢰성을 보다 충실히 확보하기 위하여 도전성 페이스트를 인쇄하는 방법을 제시한다.
이상의 과정을 통해 바텀 패키지(100)를 제조함과 별도로, 상면에 제2 칩(220)이 실장된 탑 패키지(200)를 준비한 다음(도 7 참조), 도 8에 도시된 바와 같이, 탑 패키지(200)를 바텀 기판(110)의 상측에 부착한다(S50). 이 때, 탑 패키지(200)의 하면에 형성된 탑 볼(250)은 관통홀(132) 내부에 충전된 도전성 물질(134)과 접속되며, 그 결과 바텀 패키지(100)와 탑 패키지(200)가 서로 전기적으로 연결될 수 있게 된다.
탑 패키지(200) 역시 바텀 패키지(100)의 경우와 유사하게, 탑 기판(210)의 상하면에 회로패턴(211, 215), 본딩패드(212), 솔더볼 패드(214), 솔더레지스트(213, 216) 등이 형성되며, 본딩패드(212) 상에는 제2 칩(220)이 실장되는 구조를 갖는다. 탑 기판(210)의 상면에는 몰딩부(230)가 형성되어 제2 칩(220) 등을 커버하게 된다.
여기서, 전술한 바와 같이 관통홀(132) 내부에 도전성 페이스트를 인쇄하는 경우, 인쇄된 도전성 페이스트(134)가 경화되기 이전에 탑 패키지(200)를 부착할 수도 있다. 이 경우, 탑 패키지(200)의 하면에 형성된 탑 볼의 일부 또는 전부가 도전성 페이스트 즉, 도전성 물질(134)에 매립될 수 있게 되며, 추후 도전성 페이스트(134)가 경화되면, 탑 볼(250)과의 결합이 보다 견고해질 수 있어, 바텀 패키지(100)와 탑 패키지(200) 간 접속의 신뢰도가 높아질 수 있게 된다.
한편, 탑 패키지(200)를 바텀 기판(110)의 상측에 부착하기에 앞서, 바텀 기판(110)의 하면에 바텀 볼(150)을 형성해 놓을 수도 있다. 바텀 기판(110)의 하면에 형성되는 바텀 볼(150)은, 본 실시예에 따라 제조되는 패키지 온 패키지(1000)가 마더보드(미도시) 등에 실장 될 때, 전기적 신호를 주고 받는 통로로서 이용될 수 있다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야에서 통상의 지식을 가진 자라면 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
전술한 실시예 외의 많은 실시예들이 본 발명의 특허청구범위 내에 존재한다.
1000 : 패키지 온 패키지 100 : 바텀 패키지
110 : 바텀 기판 111 : 연결패드
120 : 제1 칩 130 : 몰딩부
132 : 관통홀 134 : 도전성 물질
140 : 지그 142 : 양각 패턴
200 : 탑 패키지 220 : 제2 칩
250 : 탑 볼

Claims (5)

  1. 바텀 패키지의 상부에 탑 패키지가 적층되는 패키지-온-패키지를 제조하는 방법으로서,
    바텀 기판의 상면에 제1 칩을 실장하는 단계; - 여기서, 상기 바텀 기판의 상면에는 노출된 연결패드가 형성됨 -
    상기 제1 칩과 상기 연결패드를 모두 커버하도록, 상기 바텀 기판의 상면에 몰딩부를 형성하는 단계;
    상기 연결패드의 위치에 대응하여 양각 패턴이 형성된 지그를, 상기 몰딩부가 형성된 바텀 기판의 상면에 압착 후 분리하는 단계; - 이 때, 상기 몰딩부에는 상기 양각 패턴에 상응하는 관통홀이 형성되며, 상기 연결패드는 상기 관통홀을 통해 노출됨 -
    상기 관통홀 내부에 도전성 물질을 충전하는 단계; 및
    하면에 탑 볼이 형성되고, 상면에 제2 칩이 실장된 탑 패키지를 상기 바텀 기판의 상측에 부착하는 단계; - 이 때, 상기 탑 볼은 상기 관통홀 내부에 충전된 도전성 물질과 접속됨 -
    를 포함하는, 패키지 온 패키지 제조방법.
  2. 제1항에 있어서,
    상기 도전성 물질을 충전하는 단계는,
    상기 관통홀 내부에 도전성 페이스트를 인쇄함으로써 수행되는 것을 특징으로 하는, 패키지 온 패키지 제조방법.
  3. 제2항에 있어서,
    상기 탑 패키지를 부착하는 단계는 상기 인쇄된 도전성 페이스트가 경화되기 이전에 수행되어, 상기 탑 볼의 적어도 일부는 상기 도전성 페이스트에 매립되는 것을 특징으로 하는, 패키지 온 패키지 제조방법.
  4. 제1항에 있어서,
    상기 탑 패키지를 상기 바텀 기판의 상측에 부착하는 단계 이전에,
    상기 바텀 기판의 하면에 바텀 볼을 형성하는 단계를 더 포함하는 것을 특징으로 하는, 패키지 온 패키지 제조방법.
  5. 제1항에 있어서,
    상기 양각 패턴이 형성된 지그의 표면에는 이형 코팅층이 형성되는 것을 특징으로 하는, 패키지 온 패키지 제조방법.
KR1020100058550A 2010-06-21 2010-06-21 패키지 온 패키지 제조방법 KR101071928B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100058550A KR101071928B1 (ko) 2010-06-21 2010-06-21 패키지 온 패키지 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100058550A KR101071928B1 (ko) 2010-06-21 2010-06-21 패키지 온 패키지 제조방법

Publications (1)

Publication Number Publication Date
KR101071928B1 true KR101071928B1 (ko) 2011-10-11

Family

ID=45032600

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100058550A KR101071928B1 (ko) 2010-06-21 2010-06-21 패키지 온 패키지 제조방법

Country Status (1)

Country Link
KR (1) KR101071928B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130123956A (ko) * 2012-05-04 2013-11-13 삼성전자주식회사 반도체 패키지 및 그 제조방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7737565B2 (en) 2005-11-21 2010-06-15 Stmicroelectronics Stackable semiconductor package and method for its fabrication

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7737565B2 (en) 2005-11-21 2010-06-15 Stmicroelectronics Stackable semiconductor package and method for its fabrication

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130123956A (ko) * 2012-05-04 2013-11-13 삼성전자주식회사 반도체 패키지 및 그 제조방법
KR101939641B1 (ko) * 2012-05-04 2019-01-18 삼성전자주식회사 반도체 패키지 및 그 제조방법

Similar Documents

Publication Publication Date Title
JP5661225B2 (ja) 半導体デバイスのパッケージング方法
US8704350B2 (en) Stacked wafer level package and method of manufacturing the same
US8294253B2 (en) Semiconductor device, electronic device and method of manufacturing semiconductor device, having electronic component, sealing resin and multilayer wiring structure
KR101198411B1 (ko) 패키지 온 패키지 기판
US20080239686A1 (en) Semiconductor device having semiconductor structure bodies on upper and lower surfaces thereof, and method of manufacturing the same
KR20110054348A (ko) 전자소자 내장형 인쇄회로기판 및 그 제조방법
US9209146B2 (en) Electronic device packages having bumps and methods of manufacturing the same
KR20100009941A (ko) 단차를 갖는 몰딩수지에 도전성 비아를 포함하는 반도체패키지, 그 형성방법 및 이를 이용한 적층 반도체 패키지
US9305912B2 (en) Stack package and method for manufacturing the same
US20100237490A1 (en) Package structure and manufacturing method thereof
KR20110105159A (ko) 적층 반도체 패키지 및 그 형성방법
KR20120088365A (ko) 적층형 반도체 패키지 및 이의 제조 방법
US7498666B2 (en) Stacked integrated circuit
JP4556671B2 (ja) 半導体パッケージ及びフレキシブルサーキット基板
KR101141209B1 (ko) 단층 인쇄회로기판 및 그 제조방법
KR101071928B1 (ko) 패키지 온 패키지 제조방법
KR101340348B1 (ko) 마스크 패턴을 이용한 칩 내장형 패키지 기판 및 그 제조방법
US20080224295A1 (en) Package structure and stacked package module using the same
KR101089647B1 (ko) 단층 패키지 기판 및 그 제조방법
KR20130073515A (ko) 반도체 패키지 및 반도체 패키지 제조 방법
KR20110067510A (ko) 패키지 기판 및 그의 제조방법
KR20100051322A (ko) 패키지 온 패키지 기판
JP5934057B2 (ja) プリント回路基板
KR101095179B1 (ko) 인쇄회로기판의 제조방법
KR20110115780A (ko) 인쇄회로기판, 패키지 온 패키지 기판 및 패키지 온 패키지 기판 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20141001

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee