KR101071233B1 - 발광 다이오드 및 그 제조 방법 - Google Patents

발광 다이오드 및 그 제조 방법 Download PDF

Info

Publication number
KR101071233B1
KR101071233B1 KR1020090075306A KR20090075306A KR101071233B1 KR 101071233 B1 KR101071233 B1 KR 101071233B1 KR 1020090075306 A KR1020090075306 A KR 1020090075306A KR 20090075306 A KR20090075306 A KR 20090075306A KR 101071233 B1 KR101071233 B1 KR 101071233B1
Authority
KR
South Korea
Prior art keywords
light emitting
molding part
emitting diode
lower substrate
molding
Prior art date
Application number
KR1020090075306A
Other languages
English (en)
Other versions
KR20110017702A (ko
Inventor
서창식
정천기
김돈수
최용석
김재인
원경일
안지현
남정식
Original Assignee
주식회사 이츠웰
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 이츠웰 filed Critical 주식회사 이츠웰
Priority to KR1020090075306A priority Critical patent/KR101071233B1/ko
Publication of KR20110017702A publication Critical patent/KR20110017702A/ko
Application granted granted Critical
Publication of KR101071233B1 publication Critical patent/KR101071233B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Led Device Packages (AREA)

Abstract

본 발명은 발광 다이오드 및 그 제조 방법에 관한 것으로, 해결하고자 하는 기술적 과제는 형광체가 혼합된 실리콘 재질의 몰딩부의 점성으로 인하여 발광 다이오드가 제조 공정 장치 또는 다른 제품과 들러붙는 것이 예방되고, 발광칩에서 발생되는 광의 색감이 몰딩부의 상부 외곽부근과 중심에서 차이가 나는 것이 방지되는 발광 다이오드 및 그 제조 방법을 제공하는 데 있다.
이를 위해 하부 기판; 상기 하부 기판에 실장되는 발광칩; 상기 하부 기판과 상기 발광칩 사이에 전기적으로 연결되는 본딩 와이어; 상기 발광칩을 감싸도록 상기 하부 기판 상부에 몰딩되는 제 1 몰딩부; 및 상기 제 1 몰딩부의 상부면에 복수 개로 형성되는 도트 형상의 제 2 몰딩부; 으로 이루어지는 발광 다이오드를 개시한다.

Description

발광 다이오드 및 그 제조 방법{LIGHT-EMITTING DIODE AND FABRICATION METHOD THEREFOR}
본 발명은 발광 다이오드 및 그 제조 방법에 관한 것으로, 보다 상세 하게는 전자 제품에 실장되는 발광 다이오드 및 그 제조 방법에 관한 것이다.
최근, 발광 다이오드는 휴대용 노트북과 같은 슬림한 제품에 백 라이트용으로 탑재되기 위하여 더욱 얇아지고 있는 추세에 있다.
따라서, 노트북과 같은 휴대용 전자 제품에 쓰이는 발광 다이오드는 매우 얇은 평판형으로 제작된다.
이러한 평판형 발광 다이오드는 기판에 발광칩을 실장한 후, 광의 색감 차이가 형성되는 것을 방지하고 발광칩을 보호하기 위하여 형광체가 혼합된 실리콘 재질의 몰딩부로 덮혀지게 된다.
그런데, 상기한 실리콘 재질의 몰딩부는 표면에 점성이 강하여 제조 공정중에 공정 장치에 들러 붙거나, 제조 공정이 끝난후에 다른 제품들과 들러 붙는 문제를 발생시키고 있으므로, 발광 다이오드의 이송이 멈추거나 발광 다이오드에 조립 오차가 발생되는 등의 문제를 유발시키고 있다.
한편, 상기한 평판형 발광 다이오드는, 평판형으로 제작되는데 실장된 칩에서 발생된 광의 이동경로가 칩을 기준으로 칩 상부의 몰딩부를 통과하여 발산되는 이동경로보다 몰딩부 외곽부분을 통과하여 발산되는 광의 이동경로가 일반적으로 길다. 따라서 백색 평판형 발광 다이오드일 경우, 상기 몰딩부는 형광체로 혼합되어 구성되는데 이러한 이유로 칩 상부를 통과하여 발산되는 광과 외곽을 통하여 발산되는 광의 색감 차이가 두드러지게 나타나게 된다.
이러한 이유는 발광 다이오드의 발광칩에서 발생되는 광이 발광 다이오드의 중앙 둘레 부근의 외곽쪽으로 갈수록 광의 이동거리가 길어지기 때문이다.
따라서, 백색 발광 다이오드의 경우, 중앙에서 백색의 광이 발생되며 중앙 둘레의 외곽부근에서는 노란색 파장이 발생되어 색감의 차이를 나타내어 균일한 광의 색감을 얻기 어려운 문제가 발생하고 있다.
본 발명의 기술적 과제는 형광체가 혼합된 실리콘 재질의 몰딩부의 점성으로 인하여 발광 다이오드가 제조 공정 장치 또는 다른 제품과 들러붙는 것이 예방되는 발광 다이오드 및 그 제조방법을 제공하는 데 있다.
본 발명의 다른 기술적 과제는 발광칩에서 발생되는 광의 색감 차이가 몰딩부의 상부 외곽부근에서 발생되는 것이 방지되는 발광 다이오드 및 그 제조 방법을 제공하는 데 있다.
상기한 기술적 과제를 달성하기 위한 본 발명의 발광 다이오드는 하부 기판; 상기 하부 기판에 실장되는 발광칩; 상기 하부 기판과 상기 발광칩 사이에 전기적으로 연결되는 본딩 와이어; 상기 발광칩을 감싸도록 상기 하부 기판 상부에 몰딩되는 제 1 몰딩부; 및 상기 제 1 몰딩부의 상부면에 복수 개로 형성되는 도트 형상의 제 2 몰딩부; 를 포함하여 형성되는 것을 특징으로 한다.
또한, 상기 제 1 몰딩부는 실리콘과 형광체의 혼합 재질로 형성되며, 상기 제 2 몰딩부는 상기 제 1 몰딩부의 경도보다 큰 경도를 가지는 실리콘 재질을 포함하는 재질로 형성될 수 있다.
이 경우, 상기 제 1 몰딩부의 경도는 Shore D 경도 단위로 1 내지 45 으로 형성되고, 상기 제 2 몰딩부의 경도는 Shore D 경도 단위로 60 내지 99 으로 형성될 수 있다.
또한, 상기 제 1 몰딩부는 평판형으로 형성되고, 상기 제 2 몰딩부는 복수 개의 도트 형상이 상기 평판형 제 1 몰딩부의 중앙부를 제외한 가장자리를 주로 가공하는 형태로 집적되어 형성될 수 있다.
한편, 상기한 기술적 과제를 달성하기 위한 본 발명의 발광 다이오드 제조 방법은 하부 기판의 상부면에 발광칩을 실장한 후 와이어 본딩하여 발광 다이오드 칩 패키지로 형성하는 칩 패키지 단계; 상기 발광 다이오드 칩 패키지를 제 1 몰딩부의 형상이 가공된 금형틀에 넣은 후, 상기 발광 다이오드 칩 패키지의 상단부를 채우도록 형광체가 혼합된 실리콘 수지를 상기 금형 틀에 주입하여 제 1 몰딩부를 형성하는 트랜스퍼 몰딩 단계; 및 상기 형광체가 혼합된 실리콘 수지가 몰딩되어 형성된 상부면에 실크 스크린 방식, 잉크젯 방식 및, 디스펜서 분사 방식 가운데 어느 하나의 방식으로 복수 개의 도트 형상의 제 2 몰딩부를 형성하는 도트부 형성 단계; 을 포함하여 형성되는 것을 특징으로 한다.
또한, 상기 도트부 형성 단계에서 형성되는 상기 제 2 몰딩부는 실리콘 재질로 형성될 수 있다.
본 발명은 형광체가 혼합된 실리콘 재질의 몰딩부의 점성으로 인하여 발광 다이오드가 제조 공정 장치 또는 다른 제품과 들러붙는 것이 예방되므로, 발광 다이오드의 불량률이 감소하고 생산성이 향상되며 보관성이 개선되는 효과가 있다.
본 발명은 발광칩에서 발생되는 광의 이동경로가 중앙부와는 다르게 외곽으로 갈수록 전반사로 인하여 길어질 수 있는데, 도트를 통하여 광을 몰딩부 바깥으 로 발산할 수 있도록 하여 광의 이동경로를 줄임으로서 전반적인 색감 차이를 줄일 수 있는 효과가 있다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 실시예를 상세히 설명하기로 한다. 이하의 실시예들에서는 동일한 구성요소에 대해 동일한 도면 부호를 사용하기로 하며, 동일 또는 유사한 구성요소의 중복되는 설명은 가능한 하지 않기로 한다.
도 1a은 본 발명의 일 실시예에 따른 발광 다이오드의 평면도이다. 도 1b는 도 1a에 도시된 A-A선을 절개하여 본 단면도이다.
도 1a 및 도 1b에 도시된 바와 같이, 본 발명의 일 실시예에 따른 발광 다이오드는 하부 기판(110), 발광칩(120), 본딩 와이어(130), 제 1 몰딩부(140) 및, 제 2 몰딩부(150)를 포함하여 형성된다.
상기 하부 기판(110)은 금속 재질로 형성될 수 있으며, 발광칩(120)의 애노드부와 캐소드부를 전기적으로 연결되게 하기 위하여 제 1 하부 기판(111)과 제 2 하부 기판(112) 및 제 1 하부 기판(111)과 제 2 하부 기판(112)을 절연된 상태로 접합시키는 에폭시와 같은 절연체(113)를 포함하여 형성될 수 있다. 여기서, 제 1 하부 기판(111)과 제 2 하부 기판(112)은 금속 재질로 형성되어 발광칩(120)에서 발생하는 열을 외부로 방열하게 된다. 본 실시예에서 하부 기판(110)은 넓적한 평판 형태로 예시하였지만, 하부 기판(110)의 형상은 벤딩과 같은 공정에 의해 다양 하게 형성될 수 있다.
상기 발광칩(120)은 하부 기판(110)의 상부에 실장되며, 본딩 와이어(130)에 의해 하부 기판(110)과 전기적으로 연결되어 하부 기판(110)에서 발생되는 전력을 공급받아 발광된다.
상기 본딩 와이어(130)는 발광칩(120)과 하부 기판(110) 사이를 연결시킨다. 여기서, 본딩 와이어(130)는 복수 개로 구성될 수 있으며, 복수 개의 본딩 와이어(130)는 일 측이 발광칩(120)과 와이어 본딩되고, 타 측이 하부 기판(110)과 와이어 본딩된다.
상기 제 1 몰딩부(140)는 발광칩(120)과 본딩 와이어(130)를 덮도록 하부 기판(110)의 상부면에 형성된다. 이러한 제 1 몰딩부(140)는 형광체가 혼합된 실리콘 재질로 형성된다. 경도가 낮은 수지로 형성되는 이유는 제 1 몰딩부(140)가 열적인 스트레스를 완화하기 위하여 경도가 낮은 재질의 실리콘 수지를 사용하여 발광칩(120)과 본딩 와이어(130)가 프레임(110)에서 분리되는 불량 현상을 방지하기 위함이다. 이 경우, 실리콘으로 형성되는 제 1 몰딩부(140)는 표면이 점성을 띄게 되어, 다른 물체와 들러붙게 되는 현상을 유발하게 된다.
본 실시예에서, 제 1 몰딩부(140)는 상부면이 평면형으로 형성된다. 하지만, 본 발명에서 제 1 몰딩부(140)의 형상을 한정하는 것은 아니다.
상기 제 2 몰딩부(150)는 제 1 몰딩부(140)의 상부 표면에 형성된다. 여기서, 제 2 몰딩부(150)는 제 1 몰딩부(140)의 상부면에 복수 개의 도트가 일정거리 이격되어 형성된다.
이 경우, 제 2 몰딩부(150)는 경도가 제 1 몰딩부(140)의 경도보다 높은 경도를 갖는 고분자 수지 재질로 형성되는 것이 바람직하다. 제 2 몰딩부(150)의 경도가 제 1 몰딩부(140)의 경도보다 높은 수지 재질로 형성되는 경우, 제 2 몰딩부(150)는 제 1 몰딩부(140)의 상부에 돌출되어 형성되므로, 다른 물체에 실리콘 재질로 형성되는 제 1 몰딩부(140)가 직접적으로 들러붙지 않게 하여 공정상에 불량이 발생되지 않게 된다.
여기서, 제 1 몰딩부(140)의 경도(140)는 Shore D 경도 단위로 1 내지 45 으로 형성되고, 상기 제 2 몰딩부(150)의 경도는 Shore D 경도 단위로 60 내지 99 으로 형성되는 것이 바람직하다. 즉, 제 1 몰딩부(140)는 본딩 와이어(130)가 프레임(110)에서 분리되는 불량 현상을 방지하기 위하여 소프트한 경도를 가지게 된다. 여기서, 제 1 몰딩부(140)의 경도는 Shore D 경도 하한값인 1까지도 나올 수 있는 매우 소프트한 실리콘 재질로 형성될 수 있으며, 약간의 탄력성을 띄는 경도인 Shore D 경도 45까지도 형성될 수 있다. 반면, 공정상에서 제 1 몰딩부(140)가 들러붙는 현상의 방지를 위해 제 2 몰딩부(150)는 제 1 몰딩부(140)보다 단단한 재질로 형성하는데, 이 경우, 제 2 몰딩부(150)는 경도가 최소 Shore D 60 내지 99가 되도록 형성하여 제 2 몰딩부(150)에 자체적으로 발생할 수 있는 점성을 제거하므로써, 점성이 형성된 제 1 몰딩부(140)가 다른 공정 장치들에 들러붙는 것을 방지하게 된다. 한편, 본 실시예의 경우, 제 1 몰딩부(140)의 경도와 제 2 몰딩부(150)의 경도를 Shore D로 단위로 표현하였으나, 경도 Shore D의 스케일과 경도 Shore A와의 스케일 비교 그래프인 도 1c에서 보는 바와 같이, 제 1 몰딩부(140)의 경도와 제 2 몰딩부(150)의 경도는 Shore A로도 환산될 수 있다.
한편, 본 실시예의 경우, 제 1 몰딩부(140)의 면적은 패키지 소자의 면적에 따르고 높이는 120㎛이상으로 형성하며, 제 2 몰딩부(150)에 해당하는 복수 개의 도트 형상으로 형성되는 도트의 직경은 250~500㎛ 정도로 형성된다. 하지만, 본 발명에서 도트의 직경을 한정하는 것은 아니다.
더불어, 제 2 몰딩부(150)는 수지 재질 가운데 실리콘 재질로 형성되는 것이 바람직하다. 제 2 몰딩부(150)가 실리콘 재질로 형성되는 경우, 실리콘 재질을 함유하는 제 1 몰딩부(140)와의 결합이 용이하게 된다. 만약, 제 2 몰딩부(150)가 PE, PET, EPOXY와 같은 고분자 수지 재질로 형성되는 경우 제 1 몰딩부(140)와의 결합이 약하게 형성되어 불량이 증가하게 된다.
상기한 바와 같이, 본 발명의 일 실시예에 따른 발광 다이오드는 복수 개의 도트 형상으로 형성되는 제 2 몰딩부(150)가 형성되어 제 1 몰딩부(140)가 다른 물체와 직접적으로 접촉하는 것을 방지하므로, 실리콘으로 형성되어 점성이 강한 제 1 몰딩부(140)가 다른 물체와 들러붙게 되는 현상을 방지하게 된다.
여기서, 제 1 몰딩부(140)를 형성한 이후의 공정은 다이싱(Dicing), 테스팅(Testing), 테이핑(Taping)과 같은 자동화 공정이 있으며, 장비로는 쏘잉(Sawing) 장비, 테스트(Test) 장비, 테이핑(Taping) 장비가 있다. 이 경우, 제 2 몰딩부(150)는 발광 다이오드의 제 1 몰딩부(140)가 상기한 자동화 장치들과의 접촉으로 인하여 들러붙는 것을 방지하여 공정이 멈추거나 조립 오차의 발생을 방지 하게 된다.
더불어, 본 발명의 일 실시예에 따른 발광 다이오드는 테스트 공정 이후 캐리어 테이프의 포켓에 한 개씩 넣어 커버 테이프로 포장이 되는데, 이때 소자의 수지면에 점성이 있게 되면 상단 커버 테이프에 달라붙게 되어 자동 에스엠디(SMD) 공정에서 자동 인식 및 장비내 이송 중에 많은 불량을 야기하게 된다. 이를 방지하기 위하여 제 2 몰딩부(150)를 형성하였을 경우 제 1 몰딩부(140)가 소자 간 접촉하여 들러붙는 것을 방지하므로, 발광 다이오드들의 보관성이 향상된다.
도 2는 도 1a 및 도 1b에 도시된 발광 다이오드 제조 방법의 순서도이다.
도 2에 도시된 바와 같이, 본 발명의 또 다른 실시예에 따른 발광 다이오드 제조 방법은 칩 패키지 단계(S10), 트랜스퍼 몰딩 단계(S20) 및, 도트부 형성 단계(S30)를 포함하여 형성된다. 이하의 설명에서는 도 1a 내지 도 1b를 더 참조하여 설명하기로 한다.
상기 칩 패키지 단계(S10)는 제 1 기판(111), 제 2 기판(112) 및, 절연체(113)으로 이루어지는 하부 기판(110)의 상부면에 발광칩(120)을 실장한 후 와이어 본딩하여 발광 다이오드 칩 패키지로 형성하는 단계이다. 여기서, 칩 패키지 단계는 복수 개의 발광 다이오드를 대량으로 양산하기 위하여 수백 개의 하부 기판(110)이 형성되는 기판 틀 각각에 발광 칩을 실장한 후, 와이이 본딩하여 발광 다이오드를 칩 패키징할 수 있다.
상기 트랜스퍼 몰딩 단계(S20)는 발광 다이오드 칩 패키지를 제 1몰딩 부(140)의 형상으로 요홈이 형성된 틀(미도시)에 넣은 후, 상기 발광 다이오드 칩 패키지의 상부를 채우도록 형광체가 혼합된 실리콘 수지를 상기 요홈에 주입하여 제 1 몰딩부(140)를 형성하는 단계이다.
상기 도트부 형성 단계(S30)는 형광체가 혼합된 실리콘 수지가 몰딩되어 형성된 상부면에 실크 스크린 방식으로 복수 개의 도트 형상의 제 2 몰딩부(150)를 형성하는 단계이다. 또한, 도트부 형성 단계(S30)에서는 실크 스크린 방식으로 제 2 몰딩부(150)를 형성하는 방법이외에 잉크젯 방식으로도 제 2 몰딩부(150)를 형성할 수 있으며, 디스펜서 분사 방식으로도 제 2 몰딩부(150)를 형성할 수 도 있다.
또한, 도트부 형성 단계(S30)에서 형성되는 제 2 몰딩부(150)는 실리콘 재질로 형성된다. 이러한 이유는 전술한 바와 같이, 제 1 몰딩부(140)가 실리콘 재질로 형성되기 때문에 제 2 몰딩부(150)와의 접합력을 향상시키기 위함이다.
상기한 제조 방법에 의해 제조된 발광 다이오드는 대량으로 양산될 수 있도록 칩 패키지 단계에서부터 도트부 형성 과정까지 대량 양산 방식에 적합한 공정을 이용하고 있다. 특히, 도트부 형성 단계(S30)에서는 복수 개의 발광 다이오드들에 제 2 몰딩부(150)를 각각 형성하기 위하여 실크 스크린 방식, 잉크젯 방식 및, 디스펜서 분사 방식 가운데 어느 하나를 이용하게 되므로, 도트 형상의 제 2 몰딩부(150)가 형성된 발광 다이오드들을 대량으로 양산할 수 있게 된다.
도 3a은 본 발명의 다른 실시예에 따른 발광 다이오드의 평면도이다. 도 3b는 도 3a에 도시된 B-B선을 절개하여 본 단면도이다.
도 3a 및 도 3b에 도시된 바와 같이, 본 발명의 다른 실시예에 따른 발광 다이오드는 하부 기판(110), 발광칩(120), 본딩 와이어(130), 제 1 몰딩부(140) 및, 제 2 몰딩부(250)를 포함하여 형성된다.
여기서, 하부 기판(110), 발광칩(120), 본딩 와이어(130), 제 1 몰딩부(140)는 전술한 실시예와 동일하므로, 중복해서 설명하지 않기로 하며, 본 실시예에서는 제 2 몰딩부(250)에 대해 설명하기로 한다.
상기 제 2 몰딩부(250)는 복수 개의 도트가 서로 간에 이격되어 형성되는 형상으로 형성된다. 이 경우, 제 1 몰딩부(140)의 상부면에 형성되는 도트 형상은 집적되는 형상이 발광칩(120)의 수직 광조사 경로의 주변에 형성된다.
도 3a를 보면, 복수 개의 도트 형상으로 형성되는 제 2 몰딩부(250)는 발광칩(120)이 수직으로 조사되는 경로인 제 1 몰딩부(140)의 중앙부에는 형성되지 않고, 제 1 몰딩부(140)의 외곽을 두르며 형성되어 있다.
한편, 도 3c에서는 도 3b에 도시된 발광 다이오드가 수직하게 조사되는 경로의 광분포도를 나타내고 있으며, 도 3d는 도 3c의 비교예에 따른 제 2 몰딩부(250)가 형성되지 않은 상태인 발광 다이오드의 광분포도를 나타내고 있다.
여기서, 도 3d를 보면, 제 2 몰딩부(250)가 형성되지 않은 백색 발광 다이오드는 발광칩(120)의 부근인 W 영역에서 발생되는 광이 백색을 띄게 되며, W 영역보다 넓은 Y 영역에서는 노랑색을 띄게 되어 색감차이를 발생하게 된다. 이러한 이유는 발광칩(120)에서 발생되는 청색 파장이 Y영역으로 넘어 갈수록 제 1 몰딩부(140) 상단부분에서의 전반사 및 형광체와의 충돌 빈도수가 높기 때문에 광의 경 로가 길어지게 되므로, 광이 제 1 몰딩부(140)를 통과한 이후 청색에서 노랑색으로 편이된다. 특히, 반구형 발광 다이오드보다 평판형 발광 다이오드가 상기한 파장 변화의 문제를 더욱 유발시키고 있다.
그러나, 도 3c의 본 발명의 다른 실시예에 따른 발광 다이오드와 같이, 제 2 몰딩부(250)를 제 1 몰딩부(140)의 둘레부에 형성하게 되면, 청색 파장인 W영역이 전체의 광분포도를 이루게 된다.
즉, 도 3d에 도시된 Y영역 부근에 제 2 몰딩부(250)가 형성되는 경우 발광칩(120)에서 발생되는 청색 파장인 W영역의 광은 Y영역 부근의 제 1 몰딩부(140) 내부에서 재반사되지 않고 제 2 몰딩부(250)를 통과하게 되므로, 도 3c에 도시된 바와 같이 확대된 상태로 있게 된다.
발광 다이오드의 평면도에 해당하는 실제 사진인 도 3e 및 도 3f를 참조하면, 도 3e는 종래의 발광 다이오드의 발광 시에 관측한 사진이고, 도 3f는 본 발명에 따른 발광 다이오드의 발광 시에 관측한 사진이다.
도 3e에 도시된 좌측 사진에서는 종래와 같이 Y 영역에서 청색이 노랑색으로 편이된 상태를 보여주고 있으며, 도 3f에 도시된 우측 사진에서는 본 발명과 같이 청색 파장인 W영역이 노랑색으로 편이되지 않은 상태로 발광되고 있다.
즉, 본 발명의 다른 실시예에 따른 발광 다이오드는 발광칩(120)에서 발생되는 청색광의 파장 변화가 거의 없게 된다.
상기한 본 실시예에서는 청색광을 발광 시키는 경우에 대하여 예시하였으나, 발광칩(120)에서 발생되는 광의 파장은 다양하게 형성될 수 있다.
도 1a은 본 발명의 일 실시예에 따른 발광 다이오드의 평면도.
도 1b는 도 1a에 도시된 A-A선을 절개하여 본 단면도.
도 1c는 경도 Shore D의 스케일과 경도 Shore C와의 스케일 비교 그래프.
도 2는 도 1a 및 도 1b에 도시된 발광 다이오드 제조 방법의 순서도.
도 3a은 본 발명의 다른 실시예에 따른 발광 다이오드의 평면도.
도 3b는 도 3a에 도시된 B-B선을 절개하여 본 단면도.
도 3c는 도 3b에 도시된 발광 다이오드가 수직하게 조사되는 경로의 광분포도를 나타낸 예시도.
도 3d는 도 3c의 비교예에 따른 제 2 몰딩부가 형성되지 않은 상태인 발광 다이오드의 광분포도를 나타낸 예시도.
도 3e는 종래의 발광 다이오드의 발광 시에 관측한 사진.
도 3f는 본 발명의 다른 실시예에 따른 발광 다이오드의 발광 시에 관측한 사진.
<도면의 주요 부분에 대한 부호의 설명>
110 ; 하부 기판 120 ; 발광칩
130 ; 본딩 와이어 140 ; 제 1 몰딩부
제 2 몰딩부 : 150, 250

Claims (7)

  1. 하부 기판;
    상기 하부 기판에 실장되는 발광칩;
    상기 하부 기판과 상기 발광칩 사이에 전기적으로 연결되는 본딩 와이어;
    상기 발광칩을 감싸도록 상기 하부 기판 상부에 몰딩되는 제 1 몰딩부; 및
    상기 제 1 몰딩부의 상부면에 복수 개로 형성되는 도트 형상의 제 2 몰딩부; 를 포함하며,
    상기 제 2 몰딩부는 상기 제 1 몰딩부의 경도보다 큰 경도를 가지는 실리콘 재질을 포함하는 재질로 형성되는 것을 특징으로 하는 발광 다이오드.
  2. 삭제
  3. 제 1 항에 있어서,
    상기 제 1 몰딩부의 경도는 Shore D 경도 단위로 1 내지 45 으로 형성되고, 상기 제 2 몰딩부의 경도는 Shore D 경도 단위로 60 내지 99 으로 형성되는 것을 특징으로 하는 발광 다이오드.
  4. 삭제
  5. 제 1 항에 있어서,
    상기 제 1 몰딩부는 평판형으로 형성되고,
    상기 제 2 몰딩부는 복수 개의 도트 형상이 상기 평판형 제 1 몰딩부의 중앙을 두르는 형태로 집적되어 형성되는 것을 특징으로 하는 발광 다이오드.
  6. 삭제
  7. 삭제
KR1020090075306A 2009-08-14 2009-08-14 발광 다이오드 및 그 제조 방법 KR101071233B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090075306A KR101071233B1 (ko) 2009-08-14 2009-08-14 발광 다이오드 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090075306A KR101071233B1 (ko) 2009-08-14 2009-08-14 발광 다이오드 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20110017702A KR20110017702A (ko) 2011-02-22
KR101071233B1 true KR101071233B1 (ko) 2011-10-10

Family

ID=43775654

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090075306A KR101071233B1 (ko) 2009-08-14 2009-08-14 발광 다이오드 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR101071233B1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100585916B1 (ko) * 2004-03-30 2006-06-01 서울반도체 주식회사 발광 다이오드

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100585916B1 (ko) * 2004-03-30 2006-06-01 서울반도체 주식회사 발광 다이오드

Also Published As

Publication number Publication date
KR20110017702A (ko) 2011-02-22

Similar Documents

Publication Publication Date Title
US7534663B2 (en) Method for manufacturing a surface mount device
US9450156B2 (en) Package of light emitting diode and method for manufacturing the same
US10243122B2 (en) Method of manufacturing light-emitting device
US8999770B2 (en) Systems and methods providing semiconductor light emitters
TWI657603B (zh) 半導體封裝裝置及其製造方法
US8513680B2 (en) Semiconductor package and method of manufacturing the same
US20160225959A1 (en) LED Packaging Structure And Method For Manufacturing The Same
EP2515356A2 (en) Light emitting device package and method of manufacturing the same
US20160190397A1 (en) Led package structure and the manufacturing method of the same
US8987775B2 (en) Light emitting device package
US20130175554A1 (en) Led package substrate and method of manufacturing led package
JP2013171969A (ja) Ｌｅｄパッケージ
JP2017183620A (ja) リードフレーム、パッケージ及び発光装置、並びにこれらの製造方法
CN101641803B (zh) 发光装置
US8569080B2 (en) Method for packaging light emitting diode
KR101047603B1 (ko) 발광 소자 패키지 및 그 제조방법
US20140117384A1 (en) Method of and device for manufacturing led assembly using liquid molding technologies
KR101071233B1 (ko) 발광 다이오드 및 그 제조 방법
US8535988B2 (en) Large panel leadframe
US10964637B2 (en) Package and light emitting device
US10720556B2 (en) Method for manufacturing light emitting device
CN110635015A (zh) 封装、发光装置以及它们的制造方法
KR20110126096A (ko) 다중 몰딩부재를 갖는 발광 다이오드 패키지
KR101104253B1 (ko) 엘이디 패키지 및 엘이디 리드프레임
JP6531694B2 (ja) 半導体装置の製造方法及び半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180919

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20190930

Year of fee payment: 9