KR101069893B1 - 코어기판 제조방법 및 이를 이용한 인쇄회로기판의 제조방법 - Google Patents

코어기판 제조방법 및 이를 이용한 인쇄회로기판의 제조방법 Download PDF

Info

Publication number
KR101069893B1
KR101069893B1 KR1020090113364A KR20090113364A KR101069893B1 KR 101069893 B1 KR101069893 B1 KR 101069893B1 KR 1020090113364 A KR1020090113364 A KR 1020090113364A KR 20090113364 A KR20090113364 A KR 20090113364A KR 101069893 B1 KR101069893 B1 KR 101069893B1
Authority
KR
South Korea
Prior art keywords
layer
copper layer
copper
manufacturing
printed circuit
Prior art date
Application number
KR1020090113364A
Other languages
English (en)
Other versions
KR20110056870A (ko
Inventor
서인호
류정걸
이상엽
이준성
김동선
최재훈
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020090113364A priority Critical patent/KR101069893B1/ko
Priority to TW099110602A priority patent/TWI401009B/zh
Publication of KR20110056870A publication Critical patent/KR20110056870A/ko
Application granted granted Critical
Publication of KR101069893B1 publication Critical patent/KR101069893B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H05K3/4608—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated comprising an electrically conductive base or core
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Insulated Metal Substrates For Printed Circuits (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

코어기판 제조방법 및 이를 이용한 인쇄회로기판의 제조방법이 개시된다. 제1 구리층의 상면에, 금속층을 도금하는 단계; 상기 금속층의 상면에 제2 구리층을 도금하는 단계; 및 상기 제1 구리층의 하면을 에칭하는 단계를 포함하는 코어기판 제조방법은, 제1 구리층 및 제2 구리층의 두께 차이가 감소하며, 코어기판의 전체적인 두께가 감소될 수 있다.
코어기판, 인쇄회로기판

Description

코어기판 제조방법 및 이를 이용한 인쇄회로기판의 제조방법 {Method of manufacturing core substrate and manufacturing method for printed circuit board thereof using the same}
본 발명은 코어기판 제조방법 및 이를 이용한 인쇄회로기판의 제조방법에 관한 것이다.
전자부품의 소형화, 고밀도화, 박형화에 따라 반도체 패키지 기판 또한 박형화, 고기능화에 대한 연구가 활발히 진행되고 있다. 특히 여러 개의 반도체 칩을 하나의 기판에 스택하여 실장하는 기술(MCP:Multi Chip Package) 혹은 칩이 실장된 여러 개의 기판을 스택하는 기술(PoP:Package on Package)의 구현을 위해서는 칩과 유사한 수준의 열팽창 거동을 가지면서 실장 후 휨의 특성이 우수한 인쇄회로기판의 개발이 필요하다.
또한 최근 칩의 고성능화에 따른 동작속도의 증가로 인하여 발열의 문제가 심각해지고 있어서 이에 대한 대책이 필요하다. 이러한 요구에 대응하기 위한 가장 보편적인 방법은 인쇄회로기판의 코어에 열전도도가 우수한 동판 혹은 알루미늄판 등의 금속판을 삽입하여 코어기판을 제작하는 것이다. 금속판의 경우 열팽창 특성과 열 전도도 특성이 우수하기 때문에 기판의 열팽창 거동을 억제함과 동시에 방열기능의 역할을 수행할 수 있다.
이러한 인쇄회로기판은 층간 접속을 위해 비아를 형성하는데, 코어기판에는 미리 드릴 가공을 하여 홀을 형성시켜서 비아와 연통시킨다. 또한, 코어기판의 홀의 위치와 비아 사이의 이격이 맞지 않으면 쇼트불량이 발생되는 바와 같이, 금속판의 정합 때문에 비아의 사이즈 보다 크게 코어기판에 홀을 형성시켜주어야 한다. 이에 따라, 열을 전달하는 금속판의 면적이 줄어들어 열 전도도가 감소될 우려가 있다. 또한, 일반적인 코어기판에 적용되는 금속판은 코어기판의 두께를 상승시키게 된다.
본 발명은 두께가 감소될 수 있는 코어기판 제조방법 및 이를 이용한 인쇄회로기판의 제조방법을 제공하는 것이다.
또한, 본 발명은 코어홀과 비아 사이의 간격을 줄일 수 있는 코어기판 제조방법 및 이를 이용한 인쇄회로기판의 제조방법을 제공하는 것이다.
본 발명의 일 측면에 따르면, 제1 구리층의 상면에, 금속층을 도금하는 단계; 상기 금속층의 상면에 제2 구리층을 도금하는 단계; 및 상기 제1 구리층의 하면을 에칭하는 단계를 포함하는 코어기판 제조방법이 제공된다.
또한, 본 발명의 다른 측면에 따르면, 제1 구리층의 상면에, 금속층을 도금하는 단계; 상기 금속층의 상면에 제2 구리층을 도금하는 단계; 상기 제1 구리층의 하면을 에칭하는 단계; 상기 제1 구리층 및 상기 제2 구리층에 절연층을 형성하는 단계; 및 상기 절연층에 회로패턴을 형성하는 단계를 포함하는 인쇄회로기판의 제조방법이 제공된다.
여기서, 상기 제2 구리층을 도금하는 단계 이후에, 상기 제1 구리층과, 상기 금속층 및 상기 제2 구리층에 코어홀을 형성하는 단계를 더 포함할 수 있다.
여기서, 상기 제1 구리층의 하면을 에칭하는 단계 이후에, 상기 제1 구리층 및 상기 제2 구리층에 절연층을 형성하는 단계를 더 포함할 수 있다.
여기서, 상기 절연층을 형성하는 단계는, 상기 제1 구리층 및 상기 제2 구리층에 수지를 적층하는 단계; 및 상기 수지를 가열된 롤러 사이로 이동시켜 건조하는 단계를 포함할 수 있다.
여기서, 상기 절연층을 형성하는 단계 이후에, 상기 절연층에 시드층을 형성하는 단계를 더 포함할 수 있다.
여기서, 상기 수지는, 액상의 테플론, 액정 고분자 폴리에스테르 또는 폴리이미드를 포함할 수 있다.
여기서, 상기 금속층은, 철니켈의 합금, 구리 또는 알루미늄을 포함할 수 있 다.
본 발명의 실시예에 따르면, 제1 구리층 및 제2 구리층의 두께 차이가 감소하여 인쇄회로기판의 상하 층간의 두께 편차를 줄일 수 있고, 제1 구리층의 두께를 줄일 수 있어 코어기판의 전체적인 두께가 감소될 수 있으므로 인쇄회로기판을 박판으로 형성할 수 있다.
또한, 금속층을 이용하여 열방출을 할 수 있음은 물론, 종래의 메탈정합의 발생을 고려하지 않아도 되므로 비아와 코어홀 간의 간격을 줄일 수 있다. 이에 따라, 코어홀을 형성할 때, 제1 구리층, 금속층 및 제2 구리층의 제거되는 면적이 줄어 들 수 있으므로, 열방출을 위한 코어기판의 면적이 증가하게 됨에 따라, 인쇄회로기판의 열방출 효율을 높일 수 있다.
본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변환, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 본 발명을 설명함에 있어서 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생 략한다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다.
본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
이하, 본 발명에 따른 코어기판 제조방법 및 이를 이용한 인쇄회로기판의 제조방법의 실시예를 첨부도면을 참조하여 상세히 설명하기로 하며, 첨부 도면을 참조하여 설명함에 있어, 동일하거나 대응하는 구성 요소는 동일한 도면번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
도 1은 본 발명의 일 실시예에 따른 코어기판 제조방법을 나타낸 순서도이고, 도 2 내지 도 6은 본 발명의 일 실시예에 따른 코어기판 제조방법을 나타낸 도면이다.
먼저, 제1 구리층(110)의 상면에 금속층(120)을 도금한다(S110). 일 예로, 18 um 내지 25um 두께를 가진 동박롤(Cu Foil Roll)과 같은 제1 구리층(110)의 상면에 열 방출 및 휨 향상을 위한 금속층(120)을 전해방식으로 3 um 내지 30um 두께로 형성한다. 앞서 설명한 제1 구리층(110) 또는 금속층(120) 및 하기에 기술되는 제2 구리층(130)의 두께는 설명의 편의를 위해 예시적으로 기재한 것이며, 이에 한정되지 않음은 물론, 인쇄회로기판의 요구 특성에 따라 변동이 가능하다. 또한, 금속층(120)은 철니켈의 합금, 구리 또는 알루미늄 재질로 형성할 수 있다. 도 2에는 제1 구리층(110)의 상면에 금속층(120)이 도금된 모습이 도시되어 있다.
다음으로, 금속층(120)의 상면에 제2 구리층(130)을 도금한다(S120). 일 예로, 금속층(120)의 상면에 3 um 내지 10um 두께로 제2 구리층(130)을 전해도금 한다. 도 3에는 금속층(120)의 상면에 제2 구리층(130)이 도금된 모습이 도시되어 있다.
다음으로, 제1 구리층(110)과, 금속층(120) 및 제2 구리층(130)에 코어홀(135)을 형성한다(S130). 코어홀(135)을 형성하기 위해서는, 일 예로, 제2 구리층(130)에 감광성필름(140)을 부착, 노광 및 현상을 하고 에칭 공정을 통해 코어홀(135)을 형성할 수 있다.
또한, 제1 구리층(110)의 하면을 에칭한다(S140). 일 예로, 18 um 내지 25um 두께를 가진 제1 구리층(110)을 하프 에칭(Half Etching)하여 제1 구리층(110)과 제2 구리층(130)의 두께를 유사하게 형성하도록 할 수 있다. 도 4에는 제2 구리층(130)의 상면에 감광성필름(140)이 부착되어 코어홀(135)이 형성되고, 제1 구리층(110')이 하프에칭된 모습이 도시되어 있다.
다음으로, 에칭된 제1 구리층(110') 및 제2 구리층(130)에 절연층(151)을 형성한다(S150). 이는, 제1 구리층(110') 및 제2 구리층(130)에 수지(150)를 적층하고(S151), 수지(150)를 가열된 롤러(160) 사이로 이동시켜 건조시킴으로써 할 수 있다(S153).
일 예로, 에칭된 제1 구리층(110') 및 제2 구리층(130)을 액상의 테플론(PTFE), 액정 고분자 폴리에스테르(LCP) 또는 폴리이미드(Pi)와 같은 수지(150)에 함침하거나 실크스크린 등의 방식을 통하여, 제1 구리층(110') 및 제2 구리층(130)의 외측 및 코어홀(135)의 내벽에 5 um 내지 20um 두께로 수지(150)를 도포할 수 있다. 다음으로 수지(150)를 열풍 건조를 이용한 1차 건조를 진행할 수 있다. 다음으로, 가열된 롤러(160) 사이로 수지(150)가 적층된 제1 구리층(110') 및 제2 구리층(130)을 통과시켜 수지(150)를 평탄화함은 물론 2차 건조시킬 수 있다. 도 5에는 수지(150)가 적층된 제1 구리층(110') 및 제2 구리층(130)이 롤러(160) 사이를 통과하고 있는 모습이 도시되어 있다.
건조를 통해 수지(150)가 경화되어 절연층(151)으로 형성되고, 절연층(151)에 시드층(170)을 형성한다(S160). 이러한 시드층(170)은 절연층(151) 표면에 플라즈마 이온 빔 소스(Plasma Ion Beam Source)와 같은 특수 처리(IAR:Ion Assisted Reaction)를 하여, 절연층(151) 표면에 친수성 개질의 시드층(170)을 형성할 수 있음으로써, 추후 형성되는 회로패턴(210)과의 밀착력을 증대시킬 수 있다. 또한 시드층(170)은 무전해 도금을 통해 형성되는 것으로 전기가 통하지 않는 절연층(151)의 표면에 전해도금되는 회로패턴(210)을 형성시킬 수 있도록 전극기능을 하게 된 다.
도 6에는 절연층(151)에 시드층(170)이 형성된 모습이 도시되어 있다.
이와 같이 형성된 코어기판(100)은 제1 구리층(110') 및 제2 구리층(130)의 두께 차이가 감소하고, 제1 구리층(110')이 초기에 준비된 제1 구리층(110) 두께의 절반으로 형성되어 전체적인 두께가 감소될 수 있다.
상기와 같은 실시예에 따라 제조된 코어기판(100)은 일 예로, 제1 구리층(110)을 동박롤로 적용한 경우, 롤 형상의 코어기판(100)으로 형성되어 쉬트(Sheet)의 단위로 절단한 코어기판(100)을 아래에서 서술되는 인쇄회로기판(200)의 제조에 적용할 수 있다.
도 7은 본 발명의 일 실시예에 따른 인쇄회로기판의 제조방법을 나타낸 순서도이고, 도 8 내지 도 10은 본 발명의 일 실시예에 따른 인쇄회로기판의 제조방법을 나타낸 도면이다.
앞서 서술한 바와 같은 실시예로 형성된 코어기판(100)의 절연층(151)에 회로패턴(210)을 형성한다(S210). 회로패턴(210)을 형성하기 위하여, 코어기판(100)의 표면에 동으로 형성되는 박(미도시)을 적층한 다음 이를 에칭하여 패터닝하는 텐팅공법(tenting process), 잉크젯 헤드(미도시)를 이용하여 코어기판(100)의 표면에 도전성 잉크를 직접 인쇄하는 잉크젯 공법(inkjet process) 등 다양한 방법이 이용될 수 있다. 도 8에는 코어기판(100)의 표면에 회로패턴(210)이 형성된 모습이 도시되어 있다. 또한, 절연층(151)의 표면에 형성된 시드층(170)은 회로패턴(210)과의 밀착력을 증대시킬 수 있으며, 회로패턴(210)을 형성시킬 수 있도록 전극기능을 할 수 있음은 앞서 서술한 바와 같다. 또한, 회로패턴(210)이 형성함과 동시에 코어홀(135)을 금속으로 채울 수 있으며, 도 8에 도시된 식별번호 137가 같이 될 수 있다.
다음으로, 코어기판(100)에 절연층부(220)를 적층할 수 있다. 절연층부(220)는 회로패턴(210)이 형성된 코어기판(100)의 표면에 적층되어 회로패턴(210)을 보호하는 기능을 수행할 수 있다.
본 실시예에 따른 코어기판(100)을 적용하게 됨에 따라, 제1 구리층(110') 및 제2 구리층(130)의 두께 차이가 감소하여 인쇄회로기판의 상하 층간의 두께 편차를 줄일 수 있고, 제1 구리층(110')이 초기에 준비된 제1 구리층(110) 두께의 절반으로 형성되어 코어기판(100)의 전체적인 두께가 감소될 수 있어 인쇄회로기판(200)을 박판으로 형성할 수 있다.
또한, 금속층(120)을 이용하여 열방출을 할 수 있음은 물론, 종래의 메탈정합의 발생을 고려하지 않아도 되므로 비아(251)와 코어홀(도 6 참조: 135)간의 간격을 줄일 수 있다. 이에 따라, 코어홀(135)을 형성할 때, 제1 구리층(110), 금속층(120) 및 제2 구리층(130)의 제거되는 면적이 줄어 들 수 있으므로, 면적이 넓을수록 열방출에 효율적인 코어기판의 제거가 감소될 수 있어 인쇄회로기판(200)의 열방출 효율성을 높일 수 있다.
일 예로, 4층 이상의 인쇄회로기판(200)을 제작할 경우에는 동박(240)이 적 층된 외측절연층(230)을 절연층부(220)에 라미네이션하여 적층할 수 있다. 또한, 외측절연층(230)에 레이저를 이용하여 비아홀(250)을 형성할 수 있다. 도 9에는 코어기판(100)에 외측절연층(230)이 적층되며, 비아홀(250)이 형성된 모습이 도시되어 있다. 이러한 비아홀(250)은 필(Fill)도금하여 층간의 전기적 접속을 가능하게 하는 비아(251)로 형성될 수 있다.
동박(240)에 외측회로패턴(260)을 형성할 수 있으며, 외측회로패턴(260)은 앞서 설명한 회로패턴(210)의 형성방법을 적용할 수 있고, 외측회로패턴(260) 형성 후 동박(240)은 식각될 수 있다. 외측회로패턴(260)을 보호하도록, 외측절연층(230)의 외측에 제2 솔더레지스트(270)가 적층될 수 있다.
일 예로, 비아(251)위에 범프(280)를 형성할 수 있다. 범프(280)는 회로패턴(210)과 외측회로패턴(260)이 반도체 칩 또는 마더보드 등과 같은 외부 부품과 접속되는 단자 역할을 한다. 이러한 범프(280)의 형성은 도전성 잉크를 직접 인쇄하는 잉크젯 공법(inkjet process) 등 다양한 방법이 이용될 수 있다. 이와 같은 제조방법에 의해 형성된 인쇄회로기판(200)이 도 10에 도시되어 있다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야에서 통상의 지식을 가진 자라면 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
전술한 실시예 외의 많은 실시예들이 본 발명의 특허청구범위 내에 존재한다.
도 1은 본 발명의 일 실시예에 따른 코어기판 제조방법을 나타낸 순서도.
도 2 내지 도 6은 본 발명의 일 실시예에 따른 코어기판 제조방법을 나타낸 도면.
도 7은 본 발명의 일 실시예에 따른 인쇄회로기판의 제조방법을 나타낸 순서도.
도 8 내지 도 10은 본 발명의 일 실시예에 따른 인쇄회로기판의 제조방법을 나타낸 도면.
<도면의 주요부분에 대한 부호의 설명>
100: 코어기판 110, 110': 제1 구리층
120: 금속층 130: 제2 구리층
135: 코어홀 140: 감광성필름
150: 수지 151: 절연층
170: 시드층 200: 인쇄회로기판
210: 회로패턴 220: 절연층부
230: 외측절연층 240: 동박
250: 비아홀 251: 비아
260: 외측회로패턴 270: 제2 솔더레지스트

Claims (14)

  1. 제1 구리층의 상면에, 금속층을 도금하는 단계;
    상기 금속층의 상면에 제2 구리층을 도금하는 단계;
    상기 제1 구리층, 상기 금속층 및 상기 제2 구리층에 코어홀을 형성하는 단계;
    상기 제1 구리층의 하면을 에칭하는 단계;
    상기 제1 구리층과 상기 제2 구리층의 외측, 및 상기 코어홀의 내벽에 절연층을 형성하는 단계를 포함하는 코어기판 제조방법.
  2. 삭제
  3. 삭제
  4. 제1항에 있어서,
    상기 절연층을 형성하는 단계는,
    상기 제1 구리층 및 상기 제2 구리층에 수지를 적층하는 단계; 및
    상기 수지를 가열된 롤러 사이로 이동시켜 건조하는 단계를 포함하는 것을 특징으로 하는 코어기판 제조방법.
  5. 제4항에 있어서,
    상기 절연층을 형성하는 단계 이후에,
    상기 절연층에 시드층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 코어기판 제조방법.
  6. 제4항에 있어서,
    상기 수지는, 액상의 테플론, 액정 고분자 폴리에스테르 또는 폴리이미드를 포함하는 것을 특징으로 하는 코어기판 제조방법.
  7. 제1항에 있어서,
    상기 금속층은, 철니켈의 합금, 구리 또는 알루미늄을 포함하는 것을 특징으로 하는 코어기판 제조방법.
  8. 제1 구리층의 상면에, 금속층을 도금하는 단계;
    상기 금속층의 상면에 제2 구리층을 도금하는 단계;
    상기 제1 구리층, 상기 금속층 및 상기 제2 구리층에 코어홀을 형성하는 단계;
    상기 제1 구리층의 하면을 에칭하는 단계;
    상기 제1 구리층과 상기 제2 구리층의 외측, 및 상기 코어홀의 내벽에 절연층을 형성하는 단계; 및
    상기 절연층에 회로패턴을 형성하는 단계를 포함하는 인쇄회로기판의 제조방법.
  9. 삭제
  10. 삭제
  11. 제8항에 있어서,
    상기 절연층을 형성하는 단계는,
    상기 제1 구리층 및 상기 제2 구리층에 수지를 적층하는 단계; 및
    상기 수지를 가열된 롤러 사이로 이동시켜 건조하는 단계를 포함하는 것을 특징으로 하는 인쇄회로기판의 제조방법.
  12. 제11항에 있어서,
    상기 절연층을 형성하는 단계 이후에,
    상기 절연층에 시드층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 인쇄회로기판의 제조방법.
  13. 제11항에 있어서,
    상기 수지는, 액상의 테플론, 액정 고분자 폴리에스테르 또는 폴리이미드를 포함하는 것을 특징으로 하는 인쇄회로기판의 제조방법.
  14. 제8항에 있어서,
    상기 금속층은, 철니켈의 합금, 구리 또는 알루미늄을 포함하는 것을 특징으로 하는 인쇄회로기판의 제조방법.
KR1020090113364A 2009-11-23 2009-11-23 코어기판 제조방법 및 이를 이용한 인쇄회로기판의 제조방법 KR101069893B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020090113364A KR101069893B1 (ko) 2009-11-23 2009-11-23 코어기판 제조방법 및 이를 이용한 인쇄회로기판의 제조방법
TW099110602A TWI401009B (zh) 2009-11-23 2010-04-06 核心基材的製造方法及使用核心基材之印刷電路板的製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090113364A KR101069893B1 (ko) 2009-11-23 2009-11-23 코어기판 제조방법 및 이를 이용한 인쇄회로기판의 제조방법

Publications (2)

Publication Number Publication Date
KR20110056870A KR20110056870A (ko) 2011-05-31
KR101069893B1 true KR101069893B1 (ko) 2011-10-05

Family

ID=44365167

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090113364A KR101069893B1 (ko) 2009-11-23 2009-11-23 코어기판 제조방법 및 이를 이용한 인쇄회로기판의 제조방법

Country Status (2)

Country Link
KR (1) KR101069893B1 (ko)
TW (1) TWI401009B (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100229572B1 (ko) 1994-11-21 1999-11-15 포만 제프리 엘 스택가능형 층상회로기판 구조의제조방법
JP2002329962A (ja) * 2001-04-27 2002-11-15 Nippon Avionics Co Ltd Ｃｉｃメタルコアプリント配線板の製造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4955263B2 (ja) * 2004-12-15 2012-06-20 イビデン株式会社 プリント配線板
TWI358981B (en) * 2007-08-08 2012-02-21 Unimicron Technology Corp Method for fabricating circuit board

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100229572B1 (ko) 1994-11-21 1999-11-15 포만 제프리 엘 스택가능형 층상회로기판 구조의제조방법
JP2002329962A (ja) * 2001-04-27 2002-11-15 Nippon Avionics Co Ltd Ｃｉｃメタルコアプリント配線板の製造方法

Also Published As

Publication number Publication date
TWI401009B (zh) 2013-07-01
KR20110056870A (ko) 2011-05-31
TW201119538A (en) 2011-06-01

Similar Documents

Publication Publication Date Title
JP4767269B2 (ja) 印刷回路基板の製造方法
KR100661297B1 (ko) 리지드-플렉시블 패키지 온 패키지용 인쇄회로기판 및 그제조방법
US8926714B2 (en) Heat dissipating substrate and method of manufacturing the same
KR101062326B1 (ko) 인쇄회로기판 및 그 제조방법
US20080315398A1 (en) Packaging substrate with embedded chip and buried heatsink
KR100956688B1 (ko) 인쇄회로기판 및 그 제조방법
WO2010052942A1 (ja) 電子部品内蔵配線板及びその製造方法
KR20140021910A (ko) 코어기판 및 이를 이용한 인쇄회로기판
JP2010130003A (ja) 多層印刷回路基板及びその製造方法
US20140174940A1 (en) Heat-dissipating substrate and fabricating method thereof
US20120222299A1 (en) Method of manufacturing a printed circuit board
JP2008124247A (ja) 部品内蔵基板及びその製造方法
KR101069893B1 (ko) 코어기판 제조방법 및 이를 이용한 인쇄회로기판의 제조방법
KR101092587B1 (ko) 코어기판 및 코어기판 제조방법
KR100803960B1 (ko) 패키지 온 패키지 기판 및 그 제조방법
JP2008016805A (ja) 印刷回路基板及びその製造方法
KR20110058107A (ko) 금속적층판, 그의 제조방법 및 인쇄회로기판 제조방법
KR20100125082A (ko) 메탈코어 인쇄회로기판
KR100796981B1 (ko) 인쇄회로기판 제조방법
KR100917028B1 (ko) 아노다이징을 이용한 금속 기판 및 이의 제조방법
TWI361483B (en) Aluminum oxide-based substrate and method for manufacturing the same
KR100966341B1 (ko) 인쇄회로기판 및 그 제조방법
JP2017118084A (ja) プリント回路基板
JP2007141887A (ja) 半導体装置及びこれを用いたプリント配線板
KR20100055184A (ko) 방열기판 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140701

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150707

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20160701

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20170703

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20180702

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20190701

Year of fee payment: 9