KR101067128B1 - 방열 패키지 기판 및 그 제조방법 - Google Patents

방열 패키지 기판 및 그 제조방법 Download PDF

Info

Publication number
KR101067128B1
KR101067128B1 KR1020090058414A KR20090058414A KR101067128B1 KR 101067128 B1 KR101067128 B1 KR 101067128B1 KR 1020090058414 A KR1020090058414 A KR 1020090058414A KR 20090058414 A KR20090058414 A KR 20090058414A KR 101067128 B1 KR101067128 B1 KR 101067128B1
Authority
KR
South Korea
Prior art keywords
heat dissipation
package substrate
layer
insulating layer
metal core
Prior art date
Application number
KR1020090058414A
Other languages
English (en)
Other versions
KR20110001030A (ko
Inventor
고태호
김병학
유대형
정명근
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020090058414A priority Critical patent/KR101067128B1/ko
Publication of KR20110001030A publication Critical patent/KR20110001030A/ko
Application granted granted Critical
Publication of KR101067128B1 publication Critical patent/KR101067128B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3736—Metallic materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Insulated Metal Substrates For Printed Circuits (AREA)

Abstract

본 발명은 방열 패키지 기판 및 그 제조방법에 관한 것으로서, 본 발명에 따른 방열 패키지 기판은, 절연층을 일부 관통하여 메탈코어에 근접하게 형성된 방열비아를 포함하기 때문에 전자부품에서 발생한 열을 메탈코어층으로 효과적으로 방출할 수 있는 장점이 있다.
방열비아, LED, 메탈코어

Description

방열 패키지 기판 및 그 제조방법{Heat radiating package substrate and fabricating method the same}
본 발명은 방열 패키지 기판 및 그 제조방법에 관한 것이다.
전자부품의 소형화, 고밀도화, 박형화에 따라 패키지기판 또한 박형화, 고기능화에 대한 연구가 활발히 진행되고 있다.
특히, 액정 표시 장치의 수요가 증가하면서, 백라이트 유닛(Back Light Unit)의 광원으로부터 방출되는 열을 방출할 수 있는 방열 패키지 기판에 대한 연구가 주목받고 있다.
백라이트 유닛의 광원으로는 원통형의 발광 램프인 냉음극관 램프(Cold Cathode Fluorescent Lamp; CCFL)가 일반적으로 사용되었으나, 최근에는 휴대폰 등에 이용되는 소형 액정 패널을 중심으로 발광 다이오드(Light Emitting Diode; 이하, LED)가 주로 사용되고 있다.
발광 다이오드는 환경 친화적이면서도 빠른 처리속도 및 에너지 절약 효과가 있는 점에서 차세대 광원으로 주목받고 있으나, 활성층에서 에너지가 빛의 형태 뿐만 아니라 열의 형태로도 방출되어 특히 방열 문제를 해결하기 위한 방안이 문제되 고 있다.
도 1은 종래기술에 따른 방열 패키지 기판의 단면도이다.
도 1에 도시한 바와 같이, 종래기술에 따른 방열 패키지 기판(10)은 메탈코어(12)의 일면에 열전도도가 높은 방열필러(16)가 포함된 방열 절연층(14) 및 회로층(18a)이 형성되고, 이 회로층(18a)에 LED(20)가 실장된 구조를 갖는다.
이러한 종래기술에 따른 방열 패키지 기판(10)은 도 1에서 화살표로 나타낸 것처럼, LED(20)로부터 방출되는 열이 방열 절연층(14)을 통하여 메탈코어(12)로 전달되어 방열이 된다.
그러나, 종래기술에 사용되는 방열 절연층(14)은 고가이기 때문에 이로 인해 패키지 기판의 가격도 동반 상승하는 문제점이 있을 뿐만 아니라, LED(20)로부터 방출되는 열이 메탈코어(12)와 직접 전달되는 것이 아니라 방열 절연층(14)을 통해 간접적으로 전달되기 때문에 방열효율이 떨어지는 문제점이 있었다.
본 발명은 상술한 바와 같은 종래기술의 문제점을 해결하고자 창출된 것으로서, 제안한다.
본 발명에 따른 방열 패키지 기판은, 절연층의 일면에 형성된 메탈 코어; 상기 절연층의 타면에 형성된 회로층; 상기 절연층을 두께방향으로 일부 관통하도록 상기 회로층으로부터 연장 형성된 방열 비아; 및 상기 회로층에 실장된 전자부품을 포함하는 것을 특징으로 한다.
본 발명의 바람직한 한 특징으로서, 상기 메탈코어는 스테인레스 강, 구리(Cu), 알루미늄(Al), 니켈(Ni), 마그네슘(Mg), 아연(Zn), 탄탈륨(Ta), 또는 이들의 합금 중 어느 하나로 구성된 것에 있다.
본 발명의 바람직한 다른 특징으로서, 상기 전자부품은 LED인 것에 있다.
본 발명에 따른 방열 패키지 기판의 제조방법은, (A) 메탈코어의 일면에 절연층 및 금속층을 적층하는 단계; (B) 상기 금속층 및 절연층의 일부를 관통하는 비아홀을 가공하는 단계; (C) 상기 비아홀을 포함하여 상기 금속층 상에 도금공정을 수행하여 방열 비아를 포함하는 회로층을 형성하는 단계; (D) 상기 회로층일 패터닝하는 단계; 및 (E) 상기 회로층에 전자부품을 실장하는 단계를 포함하는 것을 특징으로 한다.
본 발명의 바람직한 한 특징으로서, 상기 메탈코어는 스테인레스 강, 구리(Cu), 알루미늄(Al), 니켈(Ni), 마그네슘(Mg), 아연(Zn), 탄탈륨(Ta), 또는 이들의 합금 중 어느 하나로 구성된 것에 있다.
본 발명의 바람직한 다른 특징으로서, 상기 비아홀은 레이저 가공 또는 기계 드릴링을 통해 형성되는 것에 있다.
본 발명의 바람직한 또 다른 특징으로서, 상기 전자부품은 LED인 것에 있다.
본 발명의 특징 및 이점들은 첨부도면에 의거한 다음의 상세한 설명으로 더욱 명백해질 것이다.
이에 앞서 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이고 사전적인 의미로 해석되어서는 아니되며, 발명자가 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합되는 의미와 개념으로 해석되어야만 한다.
본 발명에 따른 방열 패키지 기판에 의하면, 절연층을 일부 관통하여 메탈코어에 근접하게 형성된 방열비아를 포함하기 때문에 전자부품에서 발생한 열을 메탈코어층으로 효과적으로 방출할 수 있는 장점이 있다.
이하, 본 발명에 따른 방열 패키지 기판 및 그 제조방법의 바람직한 실시예를 첨부된 도면을 참조하여 상세히 설명하면 다음과 같다. 첨부된 도면의 전체에 걸쳐, 동일하거나 대응하는 구성요소는 동일한 도면부호로 지칭되며, 중복되는 설명은 생략한다. 본 명세서에서, 상부, 하부 등의 용어는 하나의 구성요소를 다른 구성요소로부터 구별하기 위해 사용되는 것으로, 구성요소가 상기 용어들에 의해 제한되는 것은 아니다.
도 2는 본 발명의 바람직한 실시예에 따른 방열 패키지 기판의 단면도이다. 이하, 이를 참조하여 본 실시예에 따른 방열 패키지 기판에 대해 설명하면 다음과 같다.
도 2에 도시한 바와 같이, 본 실시예에 따른 방열 패키지 기판은 절연층(130)의 일면에 형성된 메탈코어(110), 절연층(130)의 타면에 형성된 회로층(150), 절연층(130)을 두께방향으로 일부 관통하도록 회로층(150)으로부터 연장 형성된 방열비아(170)를 포함하는 구성이다.
메탈코어(110)는 방열기판의 하부에 형성되어 열을 방출하는 구성이며, 구리(heavy Cu), 스테인레스 강, 알루미늄(Al), 니켈(Ni), 마그네슘(Mg), 아연(Zn), 탄탈륨(Ta), 또는 이들의 합금 중 어느 하나로 구성될 수 있다.
절연층(130)은 메탈코어(110)의 일면에 접착되어 매탈코어와 회로층(150)을 전기적으로 절연하는 기능을 수행하며, 인쇄회로기판에 일반적으로 사용되는 전기 절연성 고분자 물질로 이루어질 수 있다. 절연층(130)은 예를 들면, 에폭시 수지 또는 개질된 에폭시 수지, 비스페놀 A 수지, 에폭시-노볼락 수지, 아라미드 강화되거나 유리 섬유 강화되거나 종이 강화된 에폭시 수지가 될 수 있다. 바람직하게는 절연층(130)은 방열 효과를 향상하는 방열 필러는 포함하는 것이 사용된다.
회로층(150)은 절연층(130)의 일면에 형성되어 전기 신호를 전달하는 배선패턴으로서 방열기판에 실장되는 전자부품(300)에 전원을 인가하고 전기신호를 인출한다. 회로층(150)은 전기전도성 및 열 전도성이 좋은 금, 은, 니켈, 구리 등의 금속으로 이루어진다. 이러한 회로층(150)은 배선패턴 이외에도 방열기판에 실장되는 전자부품(300)이 배치될 패드(150a)의 역할을 수행할 수 있다.
방열비아(170)는 방열기판에 실장된 전자부품(300)에서 발생하는 열을 메탈코어(110)를 통해 효과적으로 배출하기 위한 구성으로서 절연층(130)을 두께방향으로 일부 관통하도록 회로층(150)으로부터 연장 형성된다. 방열비아(170)는 전자부품(300)에서 발생한 열을 직접적으로 방출하도록 회로층(150) 중 전자부품(300)이 실장되는 패드(150a)에 형성된 것이 바람직하다. 이때, 방열비아(170)는 절연층(130)을 완전히 관통하도록 형성되지 않으며, 절연층(130)의 일부만을 관통하여 메탈코어(110)와 회로층(150)이 전기적으로 절연될 수 있도록 형성된다. 즉, 방열비아(170)는 메탈코어(110)와 직접 접촉하지 않지만 방열비아(170)의 단부가 메탈코어(110)에 근접하게 형성되어 열 방출을 효과적으로 돕는다. 방열비아(170)는 열 전도성이 낮은 절연층(130)의 두께 실질적으로 얇게 하는 기능을 한다.
여기서, 전자부품(300)은 예를 들어, 액정 표시 장치에 사용되는 LED가 될 수 있으며, 이외에도 전자회로 또는 논리회로를 포함하는 메모리 칩 또는 로직 칩이 될 수 있다.
상술한 바와 같은 방열 패키지 기판에 의하면, 절연층(130)을 일부 관통하여 메탈코어(110)에 근접하게 형성된 방열비아(170)를 포함하기 때문에 전자부품(300)에서 발생한 열을 메탈코어(110)층으로 효과적으로 방출할 수 있는 장점이 있다.
도 3 내지 도 7은 도 2에 도시된 방열 패키지 기판의 제조방법을 순서대로 도시한 공정단면도이다. 이하, 이를 참조하여 본 실시예에 따른 방열 패키지 기판의 제조방법을 설명하면 다음과 같다.
먼저, 도 3에 도시한 바와 같이, 메탈코어(110)의 일면에 절연층(130) 및 금속층(140)을 적층한다.
이때, 메탈코어(110)는 지지기능 및 방열기능을 수행하기 위한 것으로서, 스테인레스 강, 구리(Cu), 철(Fe), 알루미늄(Al), 니켈(Ni), 마그네슘(Mg), 아연(Zn), 탄탈륨(Ta), 또는 이들의 합금 중 어느 하나로 구성된다. 예를 들어, 합금은 철과 니켈의 합금(Invar)이 사용가능하며, 이는 철의 열팽창계수의 약 1/10 정도의 열팽창계수를 갖기 때문에 패키지 기판의 변형을 최소화시키게 된다.
또한, 절연층(130)은 예를 들어, 반경화상태의 절연수지를 메탈코어(110)의 일면에 일정량 도포하고, 표면이 평평한 스테인레스 판(stainless plate)과 같은 프레스판을 이용하여 진공 상태에서 가압함으로써 적층될 수 있다. 이 프레스 판은 표면이 평평하기 때문에 별도의 평탄화 공정을 수반할 필요 없이 절연층(130) 또한 평평하게 형성된다. 한편 메탈코어(110)와 절연층(130)의 밀착력을 향상시키기 위하여 메탈코어(110)의 표면에 유기티탄처리를 실시할 수 있다. 유기티탄처리의 실시에 의해 일반적인 PCB공정에서 사용하는 절연재료를 사용할 수 있어 재료비를 절 감하는 것이 가능하다.
또한, 금속층(140)은 진공상태에서 절연층(130)을 연화 온도 이상으로 가열하면서 표면이 평평한 스테인레스 판(stainless plate)과 같은 프레스판을 이용하여 가압함으로써 절연층(130) 상에 적층될 수 있다. 여기서, 금속층(140)은 예를 들어 동박층이 사용될 수 있다. 이때, 메탈코어(110)에 절연층(130) 및 금속층(140)을 일괄 적층하는 것도 가능하다.
다음, 도 4에 도시한 바와 같이, 금속층(140) 및 절연층(130)에 비아홀을 가공한다. 비아홀은 절연층(130)을 완전히 관통하지 않도록 가공되며, 이는 기계 드릴 또는 레이저 드릴(CO2 또는 Yag 레이저)을 통해 형성될 수 있다. 이때 메탈코어(110)가 노출되도록 비아홀을 가공하지 않는 이유는 비아홀을 메탈코어(110)까지 가공하면 회로층(150)을 이루는 금속과 메탈코어(110)와의 결합력이 약하여 디라미네이션(Delamination)과 같은 문제를 야기할 수 있기 때문이다. 따라서, 메탈코어(110)를 노출하지 않는 범위에서 가능한 메탈코어(110)에 가깝게 비아홀을 형성하는 것이 좋다.
비아홀 가공 후에는 디버링 또는 디스미어(desmear) 공정을 수행하는 것이 바람직하다.
다음, 도 5에 도시한 바와 같이, 비아홀을 포함하여 금속층(140) 상에 도금공정을 수행하여 방열비아(170)를 포함하는 회로층(150)을 형성한다. 이때, 회로층(150)은 금속층(140), 무전해 도금 공정에 의해 형성된 무전해 도금층, 무전해 도금층 상에 전해 도금공정에 의해 형성된 전해 도금층으로 이루어질 수 있다.
다음, 도 6에 도시한 바와 같이, 회로층(150)을 패터닝한다. 여기서, 회로층(150)은 도금층 상에 드라이 필름(dry film; DF)층을 적층하고, 노광, 현상 및 에칭 공정을 수행함으로써 패터닝될 수 있다. 상술한 바와 같이, 회로층(150)은 전자부품(300)이 실장될 위치에 형성될 패드(150a)를 포함하는 구성일 수 있다.
마지막으로, 회로층(150)에 전자부품(300)을 실장하여 도 2에 도시된 바와 같은 방열 패키지기판을 제조할 수 있다.
이때, 본 실시예에 따른 방열기판에 형성된 방열비아(170)의 수는 제한적이지 않으며, 도 7에 도시된 바와 같이, 방열비아(170)의 수가 많을수록 열방출이 효과적으로 이루어질 수 있다.
한편 본 발명은 기재된 실시예에 한정되는 것이 아니고, 본 발명의 사상 및 범위를 벗어나지 않고 다양하게 수정 및 변형을 할 수 있음은 이 기술 분야에서 통상의 지식을 가진 자에게는 자명하다. 따라서, 그러한 변형예 또는 수정예들은 본 발명의 특허청구범위에 속한다 해야 할 것이다.
도 1은 종래기술에 따른 방열 패키지 기판의 단면도이다.
도 2는 본 발명의 바람직한 실시예에 따른 방열 패키지 기판의 단면도이다.
도 3 내지 도 7은 도 2에 도시된 방열 패키지 기판의 제조방법을 순서대로 도시한 공정단면도이다.
< 도면의 주요 부호에 대한 설명 >
110 메탈코어 130 절연층
140 금속층 150 회로층
150a 패드 170 방열비아
300 전자부품

Claims (7)

  1. 절연층의 일면에 형성된 메탈 코어;
    상기 절연층의 타면에 형성된 회로층;
    상기 절연층을 두께방향으로 일부 관통하도록 상기 회로층으로부터 연장 형성된 방열 비아; 및
    상기 회로층에 실장된 전자부품
    을 포함하는 방열 패키지 기판.
  2. 제1항에 있어서,
    상기 메탈코어는 스테인레스 강, 구리(Cu), 알루미늄(Al), 니켈(Ni), 마그네슘(Mg), 아연(Zn), 탄탈륨(Ta), 또는 이들의 합금 중 어느 하나로 구성된 것을 특징으로 하는 방열 패키지 기판.
  3. 제1항에 있어서,
    상기 전자부품은 LED인 것을 특징으로 하는 방열 패키지 기판.
  4. (A) 메탈코어의 일면에 절연층 및 금속층을 적층하는 단계;
    (B) 상기 금속층 및 절연층의 일부를 관통하는 비아홀을 레이저 가공을 통해 형성하는 단계;
    (C) 상기 비아홀을 포함하여 상기 금속층 상에 도금공정을 수행하여 방열 비아를 포함하는 회로층을 형성하는 단계;
    (D) 상기 회로층에 패터닝하는 단계; 및
    (E) 상기 회로층에 전자부품을 실장하는 단계
    를 포함하는 것을 특징으로 하는 방열 패키지 기판의 제조방법.
  5. 제4항에 있어서,
    상기 메탈코어는 스테인레스 강, 구리(Cu), 알루미늄(Al), 니켈(Ni), 마그네슘(Mg), 아연(Zn), 탄탈륨(Ta), 또는 이들의 합금 중 어느 하나로 구성된 것을 특징으로 하는 방열 패키지 기판의 제조방법.
  6. 삭제
  7. 제4항에 있어서,
    상기 전자부품은 LED인 것을 특징으로 하는 방열 패키지 기판의 제조방법.
KR1020090058414A 2009-06-29 2009-06-29 방열 패키지 기판 및 그 제조방법 KR101067128B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090058414A KR101067128B1 (ko) 2009-06-29 2009-06-29 방열 패키지 기판 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090058414A KR101067128B1 (ko) 2009-06-29 2009-06-29 방열 패키지 기판 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20110001030A KR20110001030A (ko) 2011-01-06
KR101067128B1 true KR101067128B1 (ko) 2011-09-22

Family

ID=43609656

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090058414A KR101067128B1 (ko) 2009-06-29 2009-06-29 방열 패키지 기판 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR101067128B1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008124243A (ja) 2006-11-13 2008-05-29 Matsushita Electric Ind Co Ltd 熱伝導基板とその製造方法及び回路モジュール
KR20090001849A (ko) * 2007-05-28 2009-01-09 한국광기술원 열전달 비아홀을 구비한 발광 다이오드 패키지 및 그의제조방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008124243A (ja) 2006-11-13 2008-05-29 Matsushita Electric Ind Co Ltd 熱伝導基板とその製造方法及び回路モジュール
KR20090001849A (ko) * 2007-05-28 2009-01-09 한국광기술원 열전달 비아홀을 구비한 발광 다이오드 패키지 및 그의제조방법

Also Published As

Publication number Publication date
KR20110001030A (ko) 2011-01-06

Similar Documents

Publication Publication Date Title
US10056322B2 (en) Interposers, semiconductor devices, method for manufacturing interposers, and method for manufacturing semiconductor devices
JP4767269B2 (ja) 印刷回路基板の製造方法
JP6221221B2 (ja) 電子部品内蔵基板及びその製造方法
US20130027896A1 (en) Electronic component embedded printed circuit board and method of manufacturing the same
KR20110020672A (ko) 발광 소자 패키지용 기판 및 이를 포함하는 발광 소자 패키지
US20100149823A1 (en) Lamp unit, circuit board, and method of manufaturing circuit board
KR101181105B1 (ko) 방열회로기판 및 그 제조 방법
JP2006332449A (ja) 多層プリント配線板及びその製造方法
TW201004504A (en) Manufacturing method of printed circuit board having electro component
US9572250B2 (en) Printed circuit board and method for manufacturing the same
JP2008124247A (ja) 部品内蔵基板及びその製造方法
JP2008042154A (ja) パッケージ基板
KR100651474B1 (ko) 칩 내장형 인쇄회로기판의 제조방법
JP4940276B2 (ja) 放熱パッケージ基板及びその製造方法
KR101049228B1 (ko) 방열특성이 향상된 인쇄회로기판 및 그 제조방법
KR101067128B1 (ko) 방열 패키지 기판 및 그 제조방법
US11545412B2 (en) Package structure and manufacturing method thereof
KR20120017530A (ko) 아노다이징을 이용한 회로기판 및 그 제조 방법
KR20120005759A (ko) 방열회로기판 및 그의 제조 방법
KR100917028B1 (ko) 아노다이징을 이용한 금속 기판 및 이의 제조방법
KR20100125082A (ko) 메탈코어 인쇄회로기판
JP2007116071A (ja) 電子部品用パッケージ
KR102494340B1 (ko) 인쇄회로기판
KR100796981B1 (ko) 인쇄회로기판 제조방법
JP2004327482A (ja) 多層配線板、多層基板用基材およびその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140701

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee