KR101066175B1 - 전자장치 및 전자장치를 제조하기 위한 방법 - Google Patents

전자장치 및 전자장치를 제조하기 위한 방법 Download PDF

Info

Publication number
KR101066175B1
KR101066175B1 KR1020080061544A KR20080061544A KR101066175B1 KR 101066175 B1 KR101066175 B1 KR 101066175B1 KR 1020080061544 A KR1020080061544 A KR 1020080061544A KR 20080061544 A KR20080061544 A KR 20080061544A KR 101066175 B1 KR101066175 B1 KR 101066175B1
Authority
KR
South Korea
Prior art keywords
frame member
resin
electronic device
resin layer
sealing
Prior art date
Application number
KR1020080061544A
Other languages
English (en)
Other versions
KR20090012055A (ko
Inventor
겐지 우치다
고키 히라사와
Original Assignee
르네사스 일렉트로닉스 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 르네사스 일렉트로닉스 가부시키가이샤 filed Critical 르네사스 일렉트로닉스 가부시키가이샤
Publication of KR20090012055A publication Critical patent/KR20090012055A/ko
Application granted granted Critical
Publication of KR101066175B1 publication Critical patent/KR101066175B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Light Receiving Elements (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

노출된 소자의 기능적인 유닛에 오염을 감소시키고 신뢰도를 향상시키는 전자장치가 제공되고 이를 제조하기 위한 방법도 제공된다. 전자장치는 수광소자, 수광소자의 포토억셉터를 둘러싸도록 제공된 제1수지로 구성된 프레임부재 및 제2수지로 구성되고 프레임부재의 주변을 채우는 밀봉된 수지층을 포함한다. 수광소자의 포토억셉터유닛은 프레임부재에 의해 둘러싸인 공간에 노출된다. 프레임부재의 상면과 밀봉수지층의 상면은 공통평면을 형성하거나 프레임부재의 상면은 밀봉수지층의 상면보다 높다.
프레임부재, 높이, 탄성율, 두께, 수지, 오염, 공통평면

Description

전자장치 및 전자장치를 제조하기 위한 방법{Electronic device and method for manufacturing electronic device}
본 발명은 전자장치 및 전자장치를 제조하기 위한 방법에 관한 것이다.
본 출원은 일본특허출원 제2007-195683 및 제2007-321587호를 기초로 하고 이의 내용은 참조로 본 출원에 통합된다.
기능소자들에서 노출된 부분을 가진 전자장치는 최근 기술진보의 요구를 충족시키는 실사용을 위해 개발되고 있다. 이러한 유형의 장치의 개발은 광신호의 약화를 감소시키기 위한 요구 및 광신호를 전자신호로 변환하고 전자장치의 외측으로부터 들어온 광신호를 광학장치의 포토어셉턴스(photo acception)로 직접 도입하는 전자장치에서 블랙수지를 사용함으로써 리드를 자유롭게 실장하는 경우 리플로우조건을 충족시키는 전자장치의 개선된 내습성에 근거한다. 특히, 광신호와 같은 청색광을 사용하는 광기록기술에 있어서, 광신호를 전기신호로 변환하기 위한 수광장치에 사용되는 에폭시수지가 불충분한 조건에 있는 청색광에 의해 열화되고 따라서, 에폭시수지가 광경로로부터 제거되는 기능소자들에서 노출된 부분을 가지는 상술한 전자장치가 얻어진다. 또한, 이러한 구조를 가진 전자장치는 마이크로전자기계시스 템(MEMS), 전기음향필터 등과 같은 기능소자에서의 가동소자들을 구비하고 상술한 유형의 전자장치는 수지로 밀봉될 수 없는 가동소자들을 가진 장치 또는 카메라를 위한 고체상태화상감지소자를 위해 채용될 것이 기대된다.
도 12는 일본 미공개 특허 제2001-257334호에 개시된 고체상태화상장치를 나타내는 단면도이다. 도 12에서 보이는 바와 같이, 고체상태화상장치는 고체상태화상감지소자칩(81), 접착제(85)로 고체상태화상감지소자칩(81)에 부착된 포토어셉턴스유닛(미도시)에만 형성된 개구부(83)를 가진 에폭시수지시트(84) 및 접착제(85)로 에폭시수지시트(84)에 부착되어 평탄부로 제공되는 투과부재(86)를 구비한다. 고체상태화상감지소자칩(81)은 패키지 또는 기판(810)에 다이본딩되고 고체상태화상감지소자칩(81)의 패드부(81a)와 패키지 또는 기판(810) 사이에 접속이 실제 사용을 위해 본딩와이어(811)에 의해 이루어진 다음, 밀봉실을 제외한 본딩와이어접속부를 포함한 주변부분이 밀봉수지(812)로 패키지된다. 투과부재(86)는 포토억셉터를 위한 보호막으로 기능한다.
도 13, 14는 일본 미공개특허출원 평07-202152호에 개시된 고체상태화상장치를 나타내는 단면도들이다. 도 13에서 보이는 바와 같이, 고체상태화상장치는 고체상태화상감지소자칩(91)을 포함하고, 마이크로렌즈(93)가 제공된 포토억셉턴스영역(92)만이 투명한 밀봉부재(94)로 주변이 밀봉된다. 고체상태화상감지소자칩(91)은 다이본딩에 의해 기판(921)에 직접 부착되고 고체상태화상감지소자칩(91)의 전극들이 본딩와이어(922)에 의해 기판(921)의 전극들에 접속된 후, 고체상태화상감지소자칩(91)의 포토억셉턴스영역(92) 및 본딩와이어(922)와 접속된 부분에만 제공 된 투명한 밀봉부재(94)를 제외한 칩표면이 밀봉수지(923)로 밀봉된다. 도 14에서 보이는 바와 같이, 투명한 밀봉부재(911)는 평탄부(911a) 및 프레임(911b)을 구비하고 프레임(911b)의 상면에 평탄부(911a)를 형성하도록 구성된다. 투명한 밀봉부재(911)는 포토억셉턴스영역(92)과 보호막으로 기능하는 평탄부(911a)의 보호를 제공한다. 도 14에 보이는 투명한 밀봉부재(911)는 도 13에 보이는 투명한 밀봉부재(94)에 대응한다.
게다가, 도 12를 참조로 설명된 고체상태화상장치에서 밀봉수지(812)의 상면은 에폭시수지시트(84)의 상면 보다 높게 위치된다. 따라서, 에폭시수지시트(84)에 형성된 투명부재(86)의 측면은 밀봉수지(812)로 덮인다. 이것은 투명부재(86)의 측면에 밀봉수지(812)의 부착을 제공하고 따라서, 투명부재(86)가 벗겨지는 것은 어렵다.
도 13 및 14를 참조로 설명된 고체상태화상장치에 있어서, 밀봉수지(923)의 상면은 프레임(911b)의 상면보다 높게 위치된다. 투명밀봉부재(94)의 측면이 도 13에 보이는 바와 같이 밀봉수지(923)로 덮이기 때문에 도 14에 보이는 평탄부(911a)의 측면은 밀봉수지(923)로 덮인다(미도시). 이것은 평탄부(911a)의 측면이 밀봉수지(923)와 부착되게 하고, 평탄부(911a)를 벗겨내기 어렵게 한다. 또한, 평탄부(911a)의 부착을 위한 표면의 크기가 프레임(911b)의 상면의 크기에 의해 제한되기 때문에 강한 부착력을 이루기 위해 부착을 위한 넓은 영역을 제공하는 것은 어렵다.
본 발명의 일면에 따르면, 소자; 소자의 기능유닛을 둘러싸도록 제공된 제1수지로 구성된 프레임부재; 및 제2수지로 구성되고 프레임부재의 주변을 채우기 위한 수지층을 포함하며, 소자의 기능유닛은 프레임부재에 의해 둘러싸인 공간에 노출되고 프레임부재의 상면 및 수지층의 상면은 공통면을 형성하거나 프레임부재의 상면은 수지층의 상면보다 높게 위치되는 전자장치가 제공된다.
이러한 전자장치에 있어서, 프레임부재의 상면 및 수지층의 상면은 동일평면이거나, 프레임부재의 상면은 수지층의 상면보다 높게 위치된다. 보다 상세하게는 프레임부재의 상면 및 수지층의 상면을 덮는 보호막의 부착 및 제거가 용이하게 되어 기능유닛에서 오염이 감소되고 전자장치에 신뢰도를 향상시킨다.
본 발명의 다른 면에 따르면, 소자; 소자의 기능유닛을 둘러싸도록 제공된 제1수지로 구성된 프레임부재; 및 제2수지로 구성되고 프레임부재의 주변을 채우는 수지층을 포함하고, 소자의 기능유닛은 프레임부재에 의해 둘러싸인 공간에 노출되고 프레임부재의 상면은 수지층의 상면보다 높게 위치되는 전자장치가 제공된다.
이러한 전자장치에 있어서, 프레임부재의 상면은 수지층의 상면보다 높게 위치된다. 보다 상세하게는 프레임부재의 상면 및 수지층의 상면을 덮는 보호막의 부착 및 제거가 용이해 질 수 있고 기능유닛에서 오염이 감소될 수 있으며 전자장치에 신뢰도를 향상시킨다.
본 발명의 다른 면에 따르면, 그 안에 형성된 복수의 소자들을 가진 웨이퍼 상에 수지막을 형성하는 단계; 제1수지로 구성되고 소자의 기능유닛을 둘러싸도록 제공되는 프레임부재를 형성하기 위해 수지막을 패터닝하는 단계; 및 밀봉을 제공하는 단계로서, 베이스부재에 소자를 설치하는 단계; 프레임부재의 상면 및 베이스부재의 하면 각각에 대해 금속몰드를 밀봉하는 몰딩표면을 프레싱하는 단계; 프레임부재에 의해 둘러싸인 부분을 제외한 밀봉금속몰드의 몰딩표면에 의해 둘러싸인 공간의 부분에 제2수지를 주입하여 프레임부재의 주변을 채우는 단계;를 포함하는 밀봉을 제공하는 단계를 포함하는 전자장치를 제조하기 위한 방법이 제공된다.
밀봉금속몰드의 몰딩표면이 프레임부재의 상면 및 베이스부재의 하면에 대해 프레스되고 전자장치를 제조하기 위한 방법에서 프레임부재의 주변을 채우기 위해 프레임부재에 의해 둘러싸인 부분을 제외한 밀봉된 금속몰들의 몰딩표면에 의해 둘러싸인 공간의 부분에 제2수지가 주입되기 때문에, 프레임부재의 상면 및 수지층의 상면은 동일한 평면에 있도록 형성된다. 이것은 프레임부재의 상면 및 수지층의 상면에 형성된 평면을 덮는 보호막의 부착 및 제거가 쉽게 될 수 있도록 하여 기능유닛에서 오염이 감소될 수 있게 하고 전자장치에 신뢰도를 향상시킨다. 이것은 간단한 공정에 의해 전자장치에 신뢰도를 개선시킨다.
본 발명에 따르면, 신뢰도를 향상시키고 노출된 소자의 기능유닛에서의 오염을 감소시킨 전자장치가 제공될 수 있고 이를 제조하기 위한 방법도 제공된다.
본 발명의 상술한 그리고 다른 목적, 이점 및 특징들이 첨부도면과 함께 이 하의 바람직한 실시예의 설명으로부터 보다 분명해질 것이다.
본 발명은 실시예를 참조로 이하에서 설명될 것이다. 본 기술분야의 숙련자들은 본 발명의 개시사항을 사용하여 많은 다른 대안적인 실시예들이 이루어질 수 있고 본 발명은 설명의 목적으로 개시된 실시예들에 제한되지 않는다는 것을 인식할 것이다.
본 발명에 따른 전자장치 및 이를 제조하는 방법에 관한 예시적인 실행은 첨부된 도면들을 참조로 이하와 같이 상세하게 설명될 것이다. 모든 도면에 있어서, 동일한 부호가 도면들에 공통적으로 나타난 구성요소에 부가되고 이의 상세한 설명은 반복되지 않을 것이다.
(제1실시예)
도 1a는 본 발명의 제1실시예의 전자장치를 나타내는 사시도이고, 도 1b는 도 1a의 I-I'라인에 따른 단면도이다.
도 1b에 보이는 바와 같이, 전자장치(108)는 수광소자(101), 수광소자(101)의 포토억셉터유닛(기능유닛, 101b)을 둘러싸도록 제공된 제1수지로 구성된 프레임부재(102), 및 제2수지로 구성되고 프레임부재(102)의 주변을 채우는 밀봉수지층(106)을 구비한다. 도 1b에서는 미도시되었지만, 전자장치(108)는 프레임부재(102)의 상면 및 밀봉수지층(106)의 하면에 의해 형성된 면을 덮는 보호막을 더 구비한다. 또한, 수광소자(101)는 금속필라멘트들(105)을 통해 리드프레임들(104)에 전기접속된다.
프레임부재(102)의 상면 및 밀봉수지층(106)의 상면은 공통평면을 형성한다. 보다 상세하게는 프레임부재(102)의 상면 및 밀봉수지층(106)의 상면은 동일한 평면이기 때문에 프레임부재(102)의 상면 및 밀봉수지층(106)의 상면을 덮는 보호막의 부착 및 제거가 쉽게 이루어질 수 있다.
기능유닛으로서 제공된 포토억셉터유닛(101b)은 수광소자(101)의 표면에 형성된다. 보다 바람직하게는 포토억셉터유닛(101b)은 수광소자(101)의 표면에 노출된다.
프레임부재(102)는 수광소자(101) 위에 형성되고 포토억셉터유닛(101b)을 둘러싸도록 제공된다. 수광소자(101)의 포토억셉터유닛(101b)은 프레임부재(102)에 의해 둘러싸인 공간에 노출된다.
프레임부재(102)의 높이는 0.08㎜가 되도록 설계된다. 프레임부재(102)의 바람직한 높이는 0.05㎜ 이상일 수 있고, 보다 바람직하게는 0.1㎜ 이상일 수 있다. 이러한 범위의 높이는 리드프레임(104)과 전자장치(108)를 위한 제조공정에서 사용되는 밀봉금속몰드들(111a, 111b)로 수광소자(101)의 기설정된 위치 사이에 접속된 금속필라멘트(105)가 접촉하는 것을 방지한다. 따라서, 밀봉금속몰드(111a)는 프레임부재(102)의 상면에 강하게 부착될 수 있고 밀봉수지층(106)이 프레임부재(102)의 내부로 침투하는 것을 방지한다. 여기서, 프레임부재(102)의 높이는 수광소자(101)의 상면으로부터 프레임부재(102)의 상면까지 그리고 제1수지로 구성된 수지막의 두께와 동일한 수직길이로 결정될 수 있다.
프레임부재(102)의 바람직한 탄성율은 20℃에서 1GPa로부터 6GPa까지의 범위 내 및 200℃에서 10MPa로부터 3GPa까지의 범위내일 수 있다. 20℃에서 1GPa로부터 6GPa까지의 범위는 전자장치(108)의 포토억셉터유닛(101b)을 보호하는 것으로서 프레임부재(102)의 기능을 제공한다. 200℃에서 10MPa로부터 3GPa까지의 범위는, 프레임부재(102)가 전자장치(108)를 제조하기 위한 공정에서 밀봉금속몰드들(111a, 111b)에 프레스되는 경우 프레임부재(102)가 탄성적으로 조금 변형되어 포토억셉터유닛(101b)이 외부압력으로부터 보호되면서, 쿠션재료로서 프레임부재(102)의 기능을 제공한다. 여기서, 프레임부재(102)의 탄성율은 제1수지가 빛과 열로 완전히 경화되는 조건에서의 탄성율을 의미한다.
프레임부재(102)는 제1수지로 형성된다. 제1수지는 빛과 열에 의해 경화될 수 있는 수지재의 경화된 제품이다. 빛과 열에 의해 경화될 수 있는 수지재는 아크릴수지와 같은 광반응성수지 및 에폭시수지와 같은 열반응성수지를 포함한다.
밀봉수지층(106)은 제2수지로 형성된다. 제2수지는 전자장치(108)를 밀봉하기 위해 사용되는 밀봉수지이다. 프레임부재(102)의 상면 및 밀봉수지층(106)의 상면은 전체적으로 평탄면을 형성한다.
도 2a 내지 6b를 참조로 제1실시예의 전자장치를 제조하기 위한 방법이 설명될 것이다. 도 2a 내지 5c는 제1실시예의 전자장치를 제조하기 위한 공정을 나타내는 단면도이다. 도 6a는 제1실시예의 전자장치를 나타내는 사시도이고 도 6b는 도 6a의 Ⅱ-Ⅱ'에 다른 단면도이다.
우선, 도 2a에 보이는 바와 같이, 웨이퍼(101a)가 마련된다. 이러한 웨이퍼(101a)는 그 안에 형성된 복수의 수광소자들(101)을 구비하고, 포토억셉터유닛들(101b)은 수광소자(101)의 면에 대해 노출된다. 여기서, 웨이퍼(101a)에 배열된 수광소자들(101) 사이에서 단지 2개의 수광소자들(101)이 도 2a에 도시되고 따라서, 단지 2개의 포토억셉터유닛들(101b)이 노출된다.
다음으로, 도 2b에서 보이는 바와 같이, 수지막(102a, 제1수지)이 수광소자(101)(웨이퍼 101a) 상에 형성된다. 여기서, 수지막(102a)은 균일한 두께 분포를 가진 막이다. 이러한 막형태 수지막(102a)을 사용하는 이유는 전체 웨이퍼(101a)에 대해서 0.05㎜ 이상의 균일한 막두께를 가진 수지막을 형성하기 위해서이다. 보다 바람직하게는 액체수지가 수지막(102a)을 위해 사용되는 경우에 있어서 저점도 수지가 전체 웨이퍼(101a)에 대해 막의 균일한 두께를 얻기 위해 사용되어야 하는데 이는 저점도 때문에 0.05㎜의 충분한 막두께를 얻는 것을 어렵게 한다. 반대로, 액체수지로 전체 웨이퍼(101a)에 대해 0.05㎜ 이상의 두께를 가진 막을 형성하는 것은 고점도수지의 사용을 요하고, 이는 고점도 때문에 웨이퍼(101a)에 대해 코팅공정시 점성에 대한 저항을 증가시켜 균일한 막두께를 얻기 어렵도록 코팅된 막의 두께에서 많은 편차를 야기한다. 결과적으로, 막형태 수지막(102a)의 사용은 0.05㎜ 이상의 균일한 막두께를 가진 수지막(102a)을 형성한다. 본 실시예에서, 전체 웨이퍼(101a)는 수지막(102a)으로 덮인다. 수지막(102a)의 두께는 0.08㎜이다. 이러한 구성은 0.08㎜의 높이를 가진 프레임부재(102)를 얻을 수 있게 한다.
다음에, 도 2c에서 보이는 바와 같이, 노광마스크(103)의 상면에 형성된 원통형부분의 내부직경 내에 포토억셉터유닛(101b)이 배치되도록 어라인먼트가 실시되고 이후 프레임부재(102)를 형성하도록 노광이 실시되어 수지막(102a)을 패터닝한다.
또한, 도 2d에서 보이는 바와 같이, 프레임부재들(102)을 제외한 수지막(102a)의 부분을 제거하기 위해 인화과정이 실시되어, 프레임부재들(102)이 포토억셉터유닛들(101b)을 둘러싸도록 형성된다. 상술한 바와 같이, 프레임부재들(102)은 포토리소그래피공정을 사용해 형성될 수 있다. 따라서, 포토억셉터유닛(101b)에 대한 밀봉수지층(106)의 접촉이 완전히 제거되고 이에 의해 밀봉수지층(106)이 프레임부재(102)의 내부에 잔존하는 것을 막는다. 상술한 것에 부가하여, 인화공정이 완료된 후 프레임부재(102)를 구성하는 수지가 완전히 경화되지 않고, 프레임부재(102)와 웨이퍼(101a) 사이, 즉, 프레임부재(102) 및 수광소자들(101) 사이에 약한 부착력으로 견고한 부착이 아닌, 약한 부착을 제공한다.
다음으로, 그 위에 웨이퍼(101a)를 가진 프레임부재(102)가 프레임부재(102)를 완전히 경화하기 위해 열적으로 처리되고 프레임부재(102) 및 웨이퍼(101a) 사이에, 즉, 프레임부재(102)와 수광소자들(101) 사이에 견고한 부착을 제공한다. 이러한 열처리에 의해 프레임부재(102)에서 외형 변화가 일어나지 않기 때문에 프레임부재(102)의 외형은 도 2d에 보이는 프레임부재(102)의 외형과 유사하다.
다음으로, 도 3a에서 보이는 바와 같이, 개개의 수광소자들(101)은 프레임부재들(102)을 가진 수광소자들(101)을 얻기 위해 웨이퍼(101a)로부터 다이싱된다.
도 6a에서 보이는 바와 같이, 프레임부재(102)는 프레임부재의 내부에 공동부를 가진 원통형을 형성하도록 형성된다. 여기서, 프레임부재(102)의 유용한 외형은 원통형의 외형에 제한되지 않고 타원형 기둥 또는 사각형 기둥과 같은 다른 타원형 또는 프리즘형이 포토억셉터유닛(101b) 주위의 프레임을 형성하도록 대안적으 로 사용될 수 있다. 또한, 포토억셉터유닛(101b)의 위쪽에 도 6b에서 보이는 바와 같은 프레임부재(102)의 내부에 공동부가 제공되기 때문에 포토억셉터유닛(101b)은 수광소자(101)의 표면에 노출된다. 여기서, 프레임부재(102)의 탄성율은 주위온도에서 약 2.4GPa, 및 200℃의 온도에서 약 15MPa가 되도록 제어된다. 프레임부재(102)의 탄성율은 빛과 열에 의해 경화되는 수지재의 유형 또는 경화제 등과 같은 첨가제의 함량율, 또는 경화광밀도나 경화온도 등과 같은 처리조건을 적절히 선택하는 것에 의해 적절히 조정될 수 있다.
다음으로, 도 3b에 보이는 바와 같이, 수광소자(101)는 부착제에 의해 리드프레임(104)에 기설정된 위치에 부착될 수 있다. 다음으로 도 3c에 의해 보이는 바와 같이, 수광소자들(101)은 금속필라멘트들(105)에 의해 각각의 기설정된 위치에서 관련 리드프레임들(104)에 전기접속된다.
다음으로, 도 4a에 보이는 바와 같이, 평평한 몰딩면을 가진 밀봉금속몰드들(111a, 111b)이 마련되고 도 4b에 보이는 바와 같이 리드프레임(104)에 수광소자들(101)이 밀봉금속몰드(111a, 111b)의 기설정된 위치에 고정된다. 다음으로, 밀봉금속몰드(111a)의 몰딩표면이 프레임부재(102)의 상면에 압착되게 접촉하고 밀봉금속몰드(111b)의 몰딩표면은 리드프레임(104)의 하면에 압착적으로 접촉한다. 보다 상세하게는 프레임부재(102)의 상면 및 밀봉금속몰드(111a)의 몰딩면 사이의 간극 및 리드프레임(104)의 하면 및 밀봉금속몰드(111b)의 몰딩면 사이의 간극은 최소가 되도록 감소되고 이들 사이에 밀접한 접속이 제공된다.
다음으로 4a에서 보이는 바와 같이, 압착접속의 조건을 유지하면서, 열에 의 해 용융된 밀봉수지(제2수지)가 프레임부재(102)에 의해 둘러싸인 공간을 제외한 밀봉금속몰드들(111a, 111b)의 금속면에 의해 둘러싸인 공간에 주입된다. 이것은 프레임부재(102)의 주변을 채우는 밀봉수지층(106)을 형성한다. 여기서, 프레임부재(102)에 의해 둘러싸인 밀봉수지 및 밀봉금속몰드(111a)는 포토억셉터유닛(101b)의 위쪽에 형성된다. 또한, 밀봉금속몰드(111a)의 몰딩면 및 프레임부재(102)의 상면은 크램핑압력에 의한 외부력으로 밀접하게 접속되고 수광소자(101) 및 프레임부재(102)는 상술한 바와 같이 강하게 부착된다. 이러한 경우에 있어서, 프레임부재(102)가 20℃에서 1GPa 내지 6GPa의 범위내에 탄성율 및 200℃에서 10MPa 내지 3GPa의 범위내의 탄성율을 갖는다면, 프레임부재(102)는 이러한 크램핑압력의 외부력을 흡수하는 밀봉금속몰드의 크램핑압력에 의해 적절하게 탄성적으로 변형될 수 있고 이에 의해 수광소자(101)를 위한 보호를 제공할 수 있다. 또한, 이러한 탄성변형은 밀봉금속몰드(111a)에 대해 프레임부재(102)를 밀접하게 접속하기 위한 대항력을 생성할 수도 있다. 따라서, 프레임부재(102)의 내부로, 즉, 포토억셉터유닛(101b)의 위쪽에 형성된 밀봉영역으로 밀봉수지의 원하지 않는 유입이 방지될 수 있다. 상술한 바와 같이 프레임부재(102)의 탄성변형에 의한 밀봉금속몰드(111a)의 증가된 부착력을 제공하기 위해서, 밀봉수지층(106)의 상면으로부터 프레임부재(102)의 상면의 높이가 0 내지 0.05㎜의 범위 내에 있도록 설계가 이루어질 수 있다. 프레임부재(102)의 상면이 밀봉수지층(106)의 상면보다 0.05㎜ 이상 크게 설계되는 경우, 밀봉금속몰드(111a)의 크램핑압력으로 인한 외부력은 증가되고, 프레임부재(102)의 변형은 플라스틱변형을 이끌어 프레임부재(102)의 파손을 야기한다. 반대로, 프레임부재(102)의 상면이 밀봉수지층(106)의 상면 보다 낮은 경우, 즉, 프레임부재(102)의 상면의 높이가 밀봉수지층(106)의 상면의 높이보다 낮은 경우(0㎜ 레벨 보다 낮음), 프레임부재(102)의 내부에 밀봉수지의 원하지 않는 유입을 야기한다.
다음으로, 밀봉금속몰드들(111a, 111b)은 프레임부재(102)의 상면의 레벨이 도 4b에 보이는 바와 같이 밀봉수지(106)의 상면의 레벨과 동일한 수광소자(101)를 얻기 위해 제거된다. 보다 상세하게는 리드프레임(104) 상의 복수의 수광소자들(101)이 전체적으로 밀봉된다.
다음으로, 도 5a에서 보이는 바와 같이, 보호테이프(107)가 프레임부재(102)의 상면 및 밀봉수지층(106)의 상면을 덮도록 형성된다. 보호테이프(107)가 포토억셉터유닛들(101b)을 보호하기 위해 제공된다. 보호테이프(107)를 위한 재료가 어떤 특정재료에 특히 제한되지 않더라도, 리플로우 온도보다 낮지 않은 온도에서 열저항을 가진 제거할 수 있는 수지가 일반적으로 사용될 수 있다.
다음으로, 도 5b에 보이는 바와 같이, 각각의 수광소자들(101)로 다이싱이 실시되어 소망의 외형을 가진 전자장치(108)를 얻는다.
다음으로, 리플로우공정으로 땜납(110)에 의해 그 안에 형성된 필수 전자회로들을 가진 베이스기판(109)에 전자장치(108)가 연결된다. 다음으로 보호테이프(107)는 도 5c와 같이 장착된 장치를 가진 전자장치(108)를 얻기 위해 제거된다.
여기서, 전자장치(108)는 반도체기판 또는 유리기판의 표면에 형성된 수동소자 및/또는 능동소자를 가진 장치이다.
본 발명의 구성을 사용함으로써 얻을 수 있는 유리한 효과가 설명될 것이다. 모두가 평탄한 면을 형성하는 프레임부재(102)의 상면 및 밀봉수지층(106)의 상면을 가진 전자장치(108)가 구성된다. 이러한 구성을 가진 전자장치(108)에 따르면, 프레임부재(102) 및 밀봉수지층(106)의 상면을 덮는 보호테이프(107)의 부착과 제거가 쉽게 이루어질 수 있다. 따라서, 포토억셉터유닛(101)의 오염이 감소될 수 있다. 노출된 포토억셉터유닛(101b)의 광경로에 배치된 보호테이프(107)가 전자장치(108)의 사용에서 쉽게 제거될 수 있기 때문에 광신호의 약화가 방지될 수 있다. 따라서, 개선된 신뢰도를 가진 전자장치(108)가 이루어질 수 있다.
또한, 보호테이프(107)는 전자장치(108)를 제조하기 위한 공정에서 베이스기판(109)에 전자장치(108)가 연결된 후 제거된다. 따라서, 프레임부재(102)의 내부에 들어간 오염물에 의한 포토억셉터유닛(101)에서의 오염이 베이스기판(109) 상의 전자장치의 실장시 방지될 수 있다.
전자장치(108)의 제조방법에 있어서, 밀봉금속몰드(111a, 111b)의 평평한 몰딩면이 프레임부재(102)의 상면 및 리드프레임(104)의 상면에 대해 프레스되고, 프레임부재(102)에 의해 둘러싸인 공간을 제외한 밀봉금속몰드들(111a, 111b)의 몰딩면에 의해 둘러싸인 공간으로 밀봉수지가 주입되어 프레임부재(102)의 주변을 채우는 밀봉수지층(106)을 형성한다. 따라서, 프레임부재(102)의 상면 및 밀봉수지층(106)의 상면이 공통평면을 형성하는 구조가 단순한 공정에 의해 얻을 수 있다. 따라서, 전자장치(108)의 생산성이 향상될 수 있다.
또한, 균일한 두께 분포를 가진 수지막(102a)의 사용은 웨이퍼(101a)의 전체 표면에 대해 균일한 높이 분포를 가진 프레임부재(102)를 제공할 수 있다. 이것은 수광소자(101) 상에 프레임부재(102)의 높이 편차를 감소시키고 하나의 공정에서의 밀봉을 제공한다. 따라서, 전자장치(108)의 생산성이 향상될 수 있다.
또한, 프레임부재(102)는 전자장치(108)를 제공하기 위한 공정에서 포토억셉터유닛들(101b)을 위한 보호를 제공하고 전자장치(108)의 생산 이후 프레임부재(102)의 제거가 요구되지 않는다. 따라서, 프레임부재(102)를 제거하기 위하 추가적인 작동이 생략될 수 있어, 개선된 신뢰도를 나타내는 전자장치(108)가 추가적인 제조공정을 실시할 필요 없이 얻어질 수 있다.
0.08㎜의 두께를 가진 수지막(102a)의 예시적인 설명이 본 실시예에서 보여졌지만, 수지막(102a)의 두께는 적절히 선택될 수 있고, 프레임부재(102)의 높이가 0.08㎜ 이상이 되도록 선택될 수 있고, 보다 바람직하게는 0.1㎜의 수지막(102a) 보다 두껍게 되도록 선택될 수 있거나 더 두꺼울 수 있다. 또한, 수지막(102a)의 단일층을 사용하는 예시적인 설명이 본 실시예에 설명되었지만 수지막(102)은 어떠한 개수의 층도 포함할 수 있다.
(제2실시예)
도 7a 내지 7c는 제2실시예의 전자장치를 위한 제조공정을 나타내는 단면도이다. 제1실시예는 보호테이프(107)를 채용하도록 구성되고, 본 실시예는 보호유리(207)를 채용하도록 구성된다. 본 실시예의 다른 구성은 제1실시예에 사용된 것과 유사하다.
보호유리(207)는 프레임부재(102)의 상면 및 밀봉수지층(106)의 상면에 의해 공통적으로 형성된 면에 형성된다. 광학적으로 투과유리가 보호유리(207)로 사용될 수 있다.
이러한 구성을 가진 전자장치(208)를 제조하기 위한 공정에 있어서, 이전 실시예에서 전자장치(108)를 제조하기 위한 도 2a 내지 4b에서 보이는 유사한 제조공정이 사용될 수 있다. 여기서 도 2b에 보이는 동작 후의 제조공정이 설명될 것이다.
우선, 도 7a에서 보이는 바와 같이, 보호유리(207)가 프레임부재(102)의 상면 및 밀봉수지층(106)의 상면을 덮도록 부착된다. 여기서, 보호유리(207)의 부착이 리플로우 온도보다 낮지 않은 온도에서 열저항을 가진 부착제로 부착된다. 다음으로, 도 7b에서 보이는 바와 같이, 리드프레임(104) 상에 형성된 복수의 전자장치들(208)의 각각이 다이싱되어 소망의 기하학적 모양을 가진 전자장치들(208)을 얻는다. 다음으로, 도 7c에서 보이는 바와 같이, 전자장치(208)는 리플로우공정으로 땜납(108)에 의해 그 안에 형성된 필수 전자회로들을 가진 베이스기판(109)에 연결된 후 장착된다.
광학적으로 투과유리는 제2실시예에서 전자장치(208)를 위한 보호유리(207)를 위해 사용되기 때문에 리플로우공정이 끝난 후 보호유리(207)를 제거하기 위한 원하지 않는 공정을 제거하는 유리한 효과가 얻어질 수 있다.
본 실시예는 프레임부재(102)의 상면 및 밀봉수지층(106)의 상면이 공통면을 형성하도록 구성되어, 부착된 보호유리(207)가 쉽게 제공되는 전자장치(208)와 이를 제조하기 위한 공정이 얻어질 수 있다. 본 실시예의 다른 유리한 효과들은 상술 한 실시예에서 얻어지는 것과 유사하다.
(제3실시예)
도 8a 내지 8d는 제3실시예에서의 전자장치를 제조하기 위한 공정을 설명하는 단면도이다. 제3실시예의 전자장치의 구성은 제1실시예의 전자장치(108)의 구성과 유사하다.
제3실시예의 전자장치의 프레임부재(302)는 도 8a 내지 8d에서 보이는 바와 같이 제조공정에 의해 형성된다. 본 실시예의 다른 제조공정은 제1실시예의 공정과 유사하다. 도 8a 내지 8d는 도 2a 내지 2d와 각각 대응한다. 다른 제조공정은 제1실시예에서의 동작과 유사하고 따라서, 이의 상세한 설명은 반복하지 않는다.
우선, 도 8a에서 보이는 바와 같이, 그 안에 형성된 복수의 수광소자들을 가진 웨이퍼(101a)가 마련된다. 포토억셉터유닛들(101b)은 웨이퍼(101a)에 배열된 각각의 수광소자들(101)의 면에 노출된다. 여기서, 웨이퍼(101a)에 배열된 복수의 수광소자들(101) 사이에, 단지 2개의 수광소자들(101)이 도 8a에 나타낸다. 또한, 막형태로 형성되고 빛과 열에 의해 경화되는 수지재로 구성되는 수지막(302a)이 마련된다. 프레임부재(302)의 공동부에 대응하는 개구는 수지막(302a)에 미리 뚫어진다. 다음으로, 도 8b에 보이는 바와 같이, 포토억셉터유닛들(101b)을 위한 어라인먼트가 실시되어 수지막(302a)에 제공된 개구 내부에 적절히 위치된 후 전체 수광소자(101)(웨이퍼 101a)가 수지막(302a)으로 덮인다.
다음으로, 도 8c에서 보이는 바와 같이, 노광마스크(103)를 사용하여 노광공정이 실시되고 프레임부재(302)를 형성하도록 수지막(302a)이 패터닝된다.
또한, 도 8d에서 보이는 바와 같이, 프레임부재들(302)을 제외한 수지막(302a)을 제거하도록 인화공정이 실시되어 각각의 포토억셉터유닛들(101b)을 둘러싸도록 제공된 프레임부재들(302)이 형성된다. 상술한 바와 같이, 프레임부재(302)는 포토리소그래피공정을 사용함으로써 형성될 수 있다. 상술한 것에 부가하여, 프레임부재(302)를 구성하는 수지가 인화공정이 완료된 직후 완전히 경화되지 않고 프레임부재(302)와 수광소자들(310) 사이에 약한 부착력으로 약한 부착을 제공하고 견고한 부착을 제공하지 않는다.
프레임부재(302)의 내부공동부가 미리 형성되도록 하여, 프레임부재(302) 내부의 수지막(302a)의 잔여물이 방지될 수 있다. 그렇지 않은 경우 이것은 인화공정으로만 완전히 제거되기 어렵다. 따라서, 포토억셉터유닛(101b)의 오염이 더욱 방지되고 따라서, 더욱 개선된 신뢰도를 나타내는 전자장치(108) 및 이를 제조하기 위한 방법이 이루어질 수 있다. 프레임부재(102)의 내부벽 및 외부벽이 동시에 형성되는 제조공정이 제1실시예에 설명된 바와 같이 수광소자(101)의 표면에 수직인 것으로 프레임부재(102)의 내부벽을 형성하는 것은 어렵지만, 제3실시예에서 설명된 바와 같이 프레임부재(302)의 사용은 수지막(302a)의 개구를 미리 형성함으로써, 수광소자(101)의 면에 수직인 것으로 프레임부재(302)의 내부벽의 형성을 제공할 수 있다. 따라서, 포토억셉터유닛(101b)과 프레임부재(302) 사이의 거리는 제거될 수 있고 이에 의해 포토억셉터유닛(101b)에서의 오염이 더욱 감소될 수 있다. 또한, 전자장치의 크기를 감소시키는 유리한 효과도 얻을 수 있다.
본 실시예에서, 전자장치의 구성은 제1실시예의 구성과 유사하지만, 본 실시 예의 다른 유리한 효과도 상술한 실시예에 의해 얻은 것과 유사하다.
(제4실시예)
도 9a 및 9b는 제4실시예의 전자장치를 제조하기 위한 공정을 설명하는 단면도이다. 제4실시예의 전자장치의 구성은 제1실시예의 전자장치(108)를 위한 구성과 유사하다. 제4실시예의 전자장치는 도 9a 및 9b에 설명된 제조공정에 의해 형성된다. 본 실시예의 다른 제조공정은 제1실시예와 유사하다. 도 9a 및 9b는 각각 도 4a 및 4b와 대응한다. 다른 제조공정은 제1실시예와 유사하고 따라서, 이의 상세한 설명은 반복되지 않는다.
우선, 도 9a에서 보이는 바와 같이, 평평한 몰딩면을 가진 밀봉금속몰드들(111a, 111b)이 마련된 후 수지막(412)이 진공처킹(vacuum chucking)에 의해 밀봉금속몰드(111a)의 몰딩면에 놓인다. 이어서, 리드프레임(104) 상의 수광소자들(101)이 밀봉금속몰드(111a, 111b)의 기설정된 위치에 고정된다. 다음으로 밀봉금속몰드(111a)의 몰딩면이 프레임부재(402)의 상면에 압착적으로 접촉되고, 밀봉금속몰드(111b)의 몰딩면이 리드프레임(104)의 하면에 압착적으로 접촉된다. 보다 바람직하게는 수지막(412)은 프레임부재(402)의 상면 및 밀봉금속몰드(111a)의 몰딩면 사이에 배치되고 프레스된다.
이것은 프레임부재(402)의 상면 및 밀봉금속몰드(111a)의 몰딩면 사이의 간격 및 리드프레임(104)의 하부면 및 밀봉금속몰드(111b)의 몰딩면 사이의 간격을 수지막(412)을 개재함으로써 최소가 되도록 감소시켜 그 사이의 밀접한 접촉을 제공한다.
이어서, 도 9b에 보이는 바와 같이, 압착적인 접촉의 조건에서, 열에 의해 용융된 밀봉수지는 프레임부재(102)에 의해 둘러싸인 공간을 제외한 밀봉금속몰드들(111a, 111b)의 몰딩면에 의해 둘러싸인 공간에 주입되어 프레임부재(402)의 주변을 채우는 밀봉수지층(106)을 형성한다. 여기서, 프레임부재(402) 및 밀봉금속몰드(111a)에 의해 둘러싸인 밀봉된 영역은 포토억셉터유닛(101b)의 위쪽에 형성된다. 또한, 밀봉금속몰드(111a)의 몰딩면 및 프레임부재(402)의 상면은 크램핑압력에 의해 외부력으로 밀접하게 접촉되고 수광소자(101) 및 프레임부재(402)는 상술한 바와 같이 강하게 부착된다. 따라서, 프레임부재(420)의 내부, 즉, 포토억셉터유닛(101b)의 위쪽에 형성된 밀봉영역으로 밀봉수지의 원하지 않는 흐름이 방지될 수 있다.
이어서, 밀봉금속몰드들(111a, 111b)은 도 9b에서 보이는 바와 같이 제거되어 수광소자(101)를 얻는다. 보다 상세하게는 리드프레임(104) 상에 복수의 수광소자들이 전체적으로 밀봉된다. 이러한 경우에 있어서 수지막(412)이 밀봉금속몰드(111a)에 처크되기 때문에, 이 막은 프레임부재(402)의 상면이나 밀봉수지층(106)의 상면에 남지 않는다.
본 실시예에 있어서, 프레임부재(402)의 탄성율은 9GPa이다. 따라서, 프레임부재(402)의 단단함이 개선되어 프레임부재(402)의 공동부로 밀봉수지가 침투되는 것을 보다 강하게 방지할 수 있고 포토억셉터유닛(101b)을 위한 보호가 개선될 수 있다.
6GPa 이상의 프레임부재(402)의 탄성율이 본 실시예의 구성을 사용함 없이 실시되는 경우, 수광소자(101)에 대한 크램핑압력에 의해 생성된 외부력을 가할 수 있도록 상술한 바와 같이 밀봉금속몰드(111a)로 프레임부재(402)의 상면에 대한 직접적인 크랭핑가압에 대해 프레임부재(402)가 충분히 탄성변형 할 수 없다. 이것은 수광소자(101)의 파손, 포토억셉터유닛(101b)의 기능의 손상을 야기하고 나아가 전체 테스트에서 열화를 야기할 수 있다. 반대로, 수지막(412)은 본 실시예에서 프레임부재(402)의 상면 및 밀봉금속몰드(111a)의 몰딩면 사이에 끼워지기 때문에, 수광소자(101)의 파손과 같은 일반적인 불량상태나 포토억셉터유닛(101b)의 기능의 장애가 방지될 수 있도록 쿠션재로서 기능한다.
프레임부재(402)의 탄성율의 유효한 범위는 6GPa 이상이기 때문에, 프레임부재(402)의 재료로서 제1수지용 수지를 선택하는 경우 융통성의 정도가 증가될 수 있다. 또한, 포토억셉터유닛(101b)으로 밀봉수지가 침투하는 것에 대한 더욱 강화된 보호가 밀봉공정시 이루어질 수 있도록 프레임부재(420)가 완전히 경화된 수지인 9GPa의 탄성율을 가진 수지재로 구성되기 때문에 프레임부재(402)의 단단함이 개선될 수 있는 이점이 있다.
여기서, 프레임부재(402)의 탄성율은 빛과 열에 의해 완전히 경화된 상태에서의 제품의 탄성율을 의미한다. 프레임부재(402)는 제1수지로 구성된다. 제1수지는 빛과 열에 의해 경화될 수 있는 수지재의 경화된 제품이다. 빛과 열에 의해 경화될 수 있는 수지재는 아크릴수지와 같은 광반응성수지와 에폭시수지와 같은 열반응성수지를 포함한다.
수지막(412)의 탄성율은 3GPa이다. 따라서, 포토억셉터유닛들(101)이 보호되 도록 프레임부재(402)의 상면이 밀봉금속몰드(111a)에 프레스되는 경우 수지막(412)은 탄성적으로 변형되어, 쿠션재로서 기능한다.
프레임부재(402)의 상면 및 밀봉금속몰드(111a)의 몰딩면 사이에 배치된 수지막(412)을 가진 예시적인 설명이 본 실시예에서 설명되었지만, 리드프레임(104)의 하면 및 밀봉금속몰드(111b)의 몰딩면 사이에 유사한 수지막이 대안적으로 배치될 수 있고 이에 대해 프레스될 수 있다. 이런 대안적인 구성은 리드프레임(104)의 하면과 밀봉금속몰들(111b)의 몰딩면 사이의 간극으로 용융된 밀봉수지가 들어가는 것을 방지한다.
(제5실시예)
도 10a는 제5실시예의 전자장치를 나타내는 사시도이고, 도 10b는 도 10에서의 Ⅲ-Ⅲ'라인에 따른 단면도이다. 제1실시예는 프레임부재의 상면 및 밀봉수지층의 상면이 공통면을 형성하는 구성이지만, 본 실시예는 프레임부재의 상면이 밀봉수지층의 상면보다 높고 위쪽을 향해 돌출된 구성이다. 제5실시예에서 전자장치를 제조하기 위한 공정은 도 2a 내지 도 5c에서 보인 바와 같이 제1실시예의 전자장치를 제조하기 위한 공정과 유사하다.
시험용 제작시 전자장치를 제조하기 위한 공정에서 프레임부재(502)의 높이의 편차는 표준편차에 의해 약 10㎛였다. 여기서, 프레임부재(502)의 높이의 편차는 프레임부재(502)의 높이에서의 편차이고, 이는 노광공정에서의 광밀도의 변화, 또는 인화용액의 유형이나 제1수지로 이루어지고 포토리소그래피공정에 의해 균일한 두께를 가진 막을 형성하기 위한 공정에서 프레임부재(502)를 형성하는 공정 동 안, 인화공정에서의 공정시간의 변화로 인해 야기될 수 있다. 제조공정의 이러한 높이편차를 고려하여, 프레임부재(502)의 최소높이가 밀봉수지층(106)보다 높지 않도록 설계된다면, 제2수지(밀봉수지)가 프레임부재(502)의 내부로 들어갈 수 있고 공동부가 파괴될 수 있다.
반대로, 본 실시예의 전자장치에서, 프레임부재(502)의 상면은 도 10a에서 보이는 바와 같이 10㎛ 내지 60㎛에 의해 밀봉수지층(106)의 상면보다 높다. 상술한 기준을 충족시키는 프레임부재(502)의 높이는 밀봉수지층(106)의 상면보다 프레임부재(502)가 약 30㎛ 높도록 설계됨으로써 얻어질 수 있고, 이는 프레임부재(502)의 높이에서의 편차의 표준편차의 3배이다. 프레임부재(502)의 높이의 이러한 설계는 또한 밀봉공정 등에서 프레임부재(502)에 대해 프레싱을 위한 압력을 적절히 조정함으로써 적절히 이루어질 수 있다.
제5실시예의 전자장치에서 얻은 유리한 이점은 제1실시예에서 얻은 것과 유사하다. 또한, 프레임부재(502)의 상면이 밀봉수지층(106)의 상면보다 프레임부재(502)의 높이편차의 표준편차의 3배로 높더라도, 프레임부재(502)의 공동부로 밀봉수지의 원하지 않는 침투가 방지되고 따라서, 본 실시예의 구성은 개선된 신뢰도를 보이는 전자장치를 제공할 수 있다. 결과적으로, 표준편차에 의해 약 10㎛의 프레임부재(502)의 높이에서의 편차가 전자장치의 제조를 위한 공정에서 야기되더라도, 공동부의 파손과 포토억셉터유닛(101b)의 오염을 발생시키는 프레임부재(502)의 내부에서 밀봉수지의 원하지 않는 침투가 방지될 수 있다.
또한, 도 10b에서 보이는 바와 같이, 밀봉수지층(106)의 상면 보다 높은 프 레임부재(502)의 상면의 구성이, 프레임부재가 밀봉금속몰드들(111a, 111b)의 몰딩면에 대해 프레스되는 경우(도 4a 참조), 프레임부재(502)에 가해지는 큰 압력을 제공할 수 있다. 따라서, 프레임부재(502)에 공동부로 밀봉수지가 침투하는 것에 대한 더욱 강화된 보호가 이루어질 수 있고, 포토억셉터유닛(101b)을 위한 개선된 보호가 더욱 제공될 수 있다.
(제6실시예)
도 11a 내지 11g는 제6실시예의 전자장치의 제조공정을 나타내는 단면도이다.
제1실시예에서의 프레임부재는 제1수지의 단일층으로 형성되지만, 제6실시예에서의 전자장치는 프레임부재가 제1수지로 구성된 적층된 2겹의 막들로 형성되고 따라서 보다 높은 높이를 가진 2층으로 구성된다. 본 실시예의 다른 구성은 제1실시예와 유사하다. 제6실시예의 전자장치의 프레임부재(602)는 도 11a 내지 11g에 설명된 제조공정에 의해 형성된다. 다른 제조공정은 제1실시예의 동작과 유사하고 따라서, 이의 상세한 설명은 반복되지 않는다.
우선, 도 11a에서 보이는 바와 같이, 웨이퍼(101a)가 마련된다.
웨이퍼(101a)에는 그 안에 형성된 복수의 수광소자들(101)이 제공되고 포토억셉터유닛들(101b)은 각각의 수광소자들(101)의 표면에 노출된다. 여기서, 웨이퍼(101a)에 배열된 복수의 수광소자들(101) 사이에서 2개의 수광소자들(101)만이 도 11a에서 도시되고 2개의 포토억셉터유닛들(101b)이 노출된다.
다음으로, 도 11b에서 보이는 바와 같이, 0.06㎜의 두께를 가진 막형태를 가 지도록 형성되고 빛과 열에 의해 경화될 수 있는 수지재로 구성된 수지막들(602a, 602b)이 마련된다. 수지막(602a) 및 수지막(602b)은, 실질적으로 “변형” 또는 “구김”을 가지지 않은 수지막(602c)을 얻기 위하여, 적층된 부재를 얻을 수 있는 롤적층공정에 의해 그 위에 압력이 부가되면서 롤러의 롤(603a) 및 롤(603b)을 통과한다. 균일한 두께를 가진 막이 수지막들(602a, 602b)의 각각을 위해 사용되기 때문에, 수지막(602a) 및 수지막(602b)의 적층된 부재로 구성된 수지막(602c)도 균일한 두께를 가진 막이다(도 11c).
다음으로, 도 11d에서 보이는 바와 같이, 수지막(602c)과 웨이퍼(101a) 사이에서 실질적으로 기포 등이 접촉면에 생성되지 않도록 진공적층공정에 의해 수광소자(101)(웨이퍼 101a) 상에 수지막(602c)이 장착되어, 이에 의해 수지막(602c)으로 전체 웨이퍼(101a)를 덮는다. 수지막(602c)의 두께는 0.12㎜이다.
다음으로, 도 11e에서 보이는 바와 같이, 노광공정이 노광마스크(103)를 사용하여 실시되고 수지막(602c)을 패턴화하며 이에 의해 프레임부재(602)를 형성한다.
또한, 도 11f에서 보이는 바와 같이, 관련 포토억셉터유닛들(101b)을 둘러싸도록 제공된 프레임부재(602)가 형성되도록, 프레임부재(602)의 대응부분을 제외한 수지막(602c)을 부분적으로 제거하도록 인화공정이 실시된다. 실험적인 제작은 수지막(602a) 및 수지막(602b)의 적층부재로 구성된 수지막(602c)의 프레임부재(602)가 포토리소그래피공정을 사용함으로써 형성될 수 있는 것을 보여준다.
제6실시예의 전자장치에서 얻은 유리한 이점은 제1실시예에서 얻은 것과 유 사하다. 본 실시예에서, 수지막(603c)은 제1수지의 2층박막형태로 구성된다. 이것은 0.08㎜ 이상이 되도록 수지막(603c)의 충분한 두께를 보증한다. 제1수지를 처리하는데 사용된 용매는 막의 형태를 제공하기 위해 제거될 필요가 있다. 용매의 제거를 고려하는 경우, 0.08㎜ 보다 큰 두께를 가진 두꺼운 수지막(603c)의 사용은 이들로부터 용매를 제거하는 것을 어렵게 한다. 보다 상세하게는 막과 같은 제품으로부터 용매를 제거하는 것은 어렵다. 결과적으로, 용매의 제거를 쉽게 하는 0.08㎜ 이하의 두께를 가진 2개의 막의 적층된 부재의 사용, 즉, 막형태의 제1수지의 적층된 부재의 사용은 수지막(603c)의 증가된 막두께를 제공한다.
또한, 수지막들(602a, 602b) 사이에서의 점착력 또는 점착성으로 인해 수지막들(602a, 602b)에서의 "변형" 이나 "구김"의 생성이 감소될 수 있도록 수지막들(602a, 602b)의 적층공정이 웨이퍼(101a) 상에 적층된 수지막(602c)을 형성하기 전에 미리 완료된다. 보다 상세하게는, 웨이퍼(101a) 상에 순차적으로 수지막들(602a, 602b)을 형성하는 경우에 있어서, 제1겹의 수지막, 즉, 예컨대, 수지막(602a)이 형성된 후, 제2겹의 수지막, 즉, 예컨대, 수지막(602b)이 형성되는 경우, 수지막들(602a, 602b)의 점착성으로 인한 수지막들(602a, 602b)에서의 "변형" 또는 "구김"의 생성은 감소될 것이다.
또한, 상술한 롤적층공정은 수지막들(602a, 602b)의 적층된 부재를 형성하기 위해 사용될 것이다. 롤적층공정은 수지막들(602a, 602b)에서 가압된 쪽의 제한된 위치를 제공하고, 따라서, 수지막의 점착성이 “변형” 또는 “구김”을 야기하더라도, 이러한 적은 “변형” 또는 “구김”은 수지막들(602a, 602b)에서 크게 가압 되지 않은 쪽으로 상쇄될 수 있어, 실질적으로 “변형” 또는 “구김”을 가지지 않은 수지막의 적층된 부재를 형성할 수 있다.
대안으로, 진공적층공정은 웨이퍼(101a) 상에 수지막(602c)의 적층된 부재를 형성하기 위한 공정에서 사용될 수도 있다. 보다 상세하게는 진공적층공정의 사용은 웨이퍼(101a)와 수지막(602c) 사이의 계면으로부터 쉽게 발포를 막고, 얇은 웨이퍼(101a)가 사용되더라도 전체 웨이퍼(101)에 대해 균일하게 가압되도록 하여 웨이퍼(101a)에 크랙이 생성되지 않도록 한다.
프레임부재(602)를 형성하기 위한 수지막의 적층된 부재의 사용은 금속필라멘트(105)와 원치 않는 접촉이 증가된 거리에 의해 방지될 수 있도록 프레임부재(602)의 높이를 증가시켜서, 금속필라멘트(105)의 정점과 밀봉금속몰드들(111a, 111b) 사이에 거리가 증가된다(도 11g 참조). 또한, 밀봉수지층(106)과 프레임부재(602)의 높이를 위한 설계에서 융통성을 증가시킨다. 제1실시예에서 설명된 바와 같이, 프레임부재(602)의 수직크기(높이) 및 밀봉수지층(106)의 수직크기(두께) 사이의 기설정된 차이는 0.05㎜ 이하이다. 수직크기의 기설정된 이러한 범위를 유지하면서, 프레임부재(602) 그 자체의 수직크기 또는 높이는, 수직크기를 증가시키거나 밀봉수지층(106)의 두께를 증가시킴으로써 증가될 수 있다. 이러한 증가된 프레임부재(602)의 높이는 교대로 프레임부재(602)와 밀봉금속몰드(111a) 사이에서 강한 접촉을 생성하는 강한 반응력의 생성을 이끌면서 프레임부재의 큰 탄성변형을 제공하고 이에 의해 프레임부재(602)의 내부에 밀봉수지층(106)이 들어가는 것을 방지한다. 반대로, 프레임부재(602)의 높이에 있어서 이러한 증가는 수광소자(101) 및 금속필라멘트(105)를 노출시킴 없이 밀봉수지로 충분한 보호를 제공하도록 하고, 밀봉수지층(106)으로부터 프레임부재(602)의 높이가 0.05㎜가 되도록 보증하면서 밀봉수지층(106)의 충분한 두께를 확보한다.
본 발명에 따른 전자장치 및 이를 위한 공정은 상술한 실시예들에 제한되지 않고 다양한 수정들이 유용할 수 있다.
DVD시스템에 유용한 소자들인 수광소자들(101)을 사용하기 위한 예시적인 설명이 예를 들어 상술한 실시예들에 설명되었지만, 디지털비디오카메라 또는 디지털스틸카메라에 사용되는 화상장치, 다양한 유형의 마이크로 전기기계시스템(MEMS), 및 전기진동을 사용하는 전기음향필터등도 사용될 수 있다. 또한, 본 발명의 구성은 낮은 유전상수를 위한 요구로 인해 소자들 주위에 공간을 요구하는 반도체장치를 위해 사용될 수 있다. 또한, 베이스부재는 리드프레임을 설명함으로써 개시되지만, 베이스부재는 리드프레임에 제한되지 않고 예를 들어, 수지기판 또는 막형태 기판이 대안적으로 채택될 수 있다.
본 발명은 상기 실시예에 제한되지 않고 본 발명의 사상 및 범위로부터 벗어남 없이 수정되고 변경될 수 있다는 것은 분명하다.
도 1a는 제1실시예의 전자장치를 나타내는 사시도이고, 도 1b는 도 1a의 I-I'라인에 따른 전자장치의 단면도이다.
도 2a 내지 2d는 제1실시예의 전자장치를 제조하기 위한 공정을 나타내는 단면도이다.
도 3a 내지 3c는 제1실시예의 전자장치를 제조하기 위한 공정을 나타내는 단면도이다.
도 4a 및 4b는 제1실시예의 전자장치를 제조하기 위한 공정을 나타내는 단면도이다.
도 5a 내지 5c는 제1실시예의 전자장치를 제조하기 위한 공정을 나타내는 단면도이다.
도 6a는 제1실시예의 다른 전자장치를 나타내는 사시도이고 도 6b는 도 6a의 Ⅱ-Ⅱ'라인에 따른 전자장치의 단면도이다.
도 7a 내지 7c는 제2실시예의 전자장치를 제조하기 위한 공정을 나타내는 단면도이다.
도 8a 내지 8d는 제3실시예의 전자장치를 제조하기 위한 공정을 나타내는 단면도이다.
도 9a 및 9b는 제4실시예의 전자장치를 제조하기 위한 공정을 나타내는 단면도이다.
도 10a는 제5실시예의 전자장치를 나타내는 사시도이고, 도 10b는 도 10a의 Ⅲ-Ⅲ'라인에 따른 전자장치의 단면도이다.
도 11a 내지 11g는 제6실시예의 전자장치를 제조하기 위한 공정을 나타내는 단면도이다.
도 12는 종래 전자장치를 나타내는 단면도이다.
도 13은 종래 전자장치를 나타내는 단면도이다.
도 14는 종래 전자장치를 나타내는 단면도이다.
*도면의 주요부분에 대한 부호의 설명*
101 : 수광소자 101b : 포토억셉터유닛
102 : 프레임부재 102a : 수지막
104 : 리드프레임 105 : 금속필라멘트
107 : 보호테이프 111a, 111b : 밀봉금속몰드

Claims (18)

  1. 삭제
  2. 전자장치에 있어서,
    소자;
    상기 소자의 기능유닛을 둘러싸기 위해 제공된 제1수지로 구성된 프레임부재; 및
    제2수지로 구성되고 상기 프레임부재의 주변을 채우는 수지층을 포함하고,
    상기 소자의 상기 기능유닛은 상기 프레임부재에 의해 둘러싸인 공간에 노출되고,
    상기 프레임부재의 상면은 상기 수지층의 상면보다 높도록 위치되는 전자장치.
  3. 전자장치에 있어서,
    소자;
    상기 소자의 기능유닛을 둘러싸기 위해 제공된 제1수지로 구성된 프레임부재; 및
    제2수지로 구성되고 상기 프레임부재의 주변을 채우는 제2수지층을 포함하고,
    상기 소자의 상기 기능유닛은 상기 프레임부재에 의해 둘러싸인 공간에 노출되고,
    상기 프레임부재의 상면 및 상기 수지층의 상면은 공통평면을 형성하거나 상기 프레임부재의 상면은 상기 수지층의 상면보다 높게 위치되며,
    상기 제1수지는 빛과 열에 의해 경화될 수 있는 수지의 경화된 제품인 전자장치.
  4. 전자장치에 있어서,
    소자;
    상기 소자의 기능유닛을 둘러싸기 위해 제공된 제1수지로 구성된 프레임부재; 및
    제2수지로 구성되고 상기 프레임부재의 주변을 채우는 제2수지층을 포함하고,
    상기 소자의 상기 기능유닛은 상기 프레임부재에 의해 둘러싸인 공간에 노출되고,
    상기 프레임부재의 상면 및 상기 수지층의 상면은 공통평면을 형성하거나 상기 프레임부재의 상면은 상기 수지층의 상면보다 높게 위치되며,
    상기 제1수지의 경화된 제품의 탄성율은 20℃에서 1GPa 내지 6GPa의 범위내이고 200℃에서 10MPa 내지 3GPa의 범위내인 전자장치.
  5. 전자장치에 있어서,
    소자;
    상기 소자의 기능유닛을 둘러싸기 위해 제공된 제1수지로 구성된 프레임부재; 및
    제2수지로 구성되고 상기 프레임부재의 주변을 채우는 제2수지층을 포함하고,
    상기 소자의 상기 기능유닛은 상기 프레임부재에 의해 둘러싸인 공간에 노출되고,
    상기 프레임부재의 상면 및 상기 수지층의 상면은 공통평면을 형성하거나 상기 프레임부재의 상면은 상기 수지층의 상면보다 높게 위치되며,
    상기 제1수지는 막형태 수지인 전자장치.
  6. 전자장치에 있어서,
    소자;
    상기 소자의 기능유닛을 둘러싸기 위해 제공된 제1수지로 구성된 프레임부재; 및
    제2수지로 구성되고 상기 프레임부재의 주변을 채우는 제2수지층을 포함하고,
    상기 소자의 상기 기능유닛은 상기 프레임부재에 의해 둘러싸인 공간에 노출되고,
    상기 프레임부재의 상면 및 상기 수지층의 상면은 공통평면을 형성하거나 상기 프레임부재의 상면은 상기 수지층의 상면보다 높게 위치되며,
    상기 프레임부재의 상면은 상기 수지층의 상면보다 0㎜ 내지 0.05㎜의 범위내에서 높게 위치된 전자장치.
  7. 전자장치에 있어서,
    소자;
    상기 소자의 기능유닛을 둘러싸기 위해 제공된 제1수지로 구성된 프레임부재; 및
    제2수지로 구성되고 상기 프레임부재의 주변을 채우는 제2수지층을 포함하고,
    상기 소자의 상기 기능유닛은 상기 프레임부재에 의해 둘러싸인 공간에 노출되고,
    상기 프레임부재의 상면 및 상기 수지층의 상면은 공통평면을 형성하거나 상기 프레임부재의 상면은 상기 수지층의 상면보다 높게 위치되며,
    상기 프레임부재의 높이는 0.05㎜ 이상인 전자장치.
  8. 전자장치에 있어서,
    소자;
    상기 소자의 기능유닛을 둘러싸기 위해 제공된 제1수지로 구성된 프레임부재; 및
    제2수지로 구성되고 상기 프레임부재의 주변을 채우는 제2수지층을 포함하고,
    상기 소자의 상기 기능유닛은 상기 프레임부재에 의해 둘러싸인 공간에 노출되고,
    상기 프레임부재의 상면 및 상기 수지층의 상면은 공통평면을 형성하거나 상기 프레임부재의 상면은 상기 수지층의 상면보다 높게 위치되며,
    상기 프레임부재의 상면과 상기 수지층의 상면에 의해 형성된 면은 보호막으로 덮인 전자장치.
  9. 제8항에 있어서, 상기 보호막은 제거될 수 있는 수지로 형성된 전자장치.
  10. 제8항에 있어서, 상기 보호막은 광학적으로 투과재로 구성된 전자장치.
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
  15. 삭제
  16. 삭제
  17. 삭제
  18. 삭제
KR1020080061544A 2007-07-27 2008-06-27 전자장치 및 전자장치를 제조하기 위한 방법 KR101066175B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JPJP-P-2007-00195683 2007-07-27
JP2007195683 2007-07-27
JP2007321587A JP2009054979A (ja) 2007-07-27 2007-12-13 電子装置および電子装置の製造方法
JPJP-P-2007-00321587 2007-12-13

Publications (2)

Publication Number Publication Date
KR20090012055A KR20090012055A (ko) 2009-02-02
KR101066175B1 true KR101066175B1 (ko) 2011-09-20

Family

ID=40307781

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080061544A KR101066175B1 (ko) 2007-07-27 2008-06-27 전자장치 및 전자장치를 제조하기 위한 방법

Country Status (3)

Country Link
JP (2) JP2009054979A (ko)
KR (1) KR101066175B1 (ko)
CN (1) CN101355063B (ko)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010098117A (ja) 2008-10-16 2010-04-30 Nec Electronics Corp 電子装置および電子装置の製造方法
TW201104850A (en) * 2009-07-29 2011-02-01 Kingpak Tech Inc Image sensor package structure with large air cavity
US8963190B2 (en) 2009-08-25 2015-02-24 Toshiba Lighting & Technology Corporation Light-emitting device and lighting apparatus
JP2011205068A (ja) * 2010-03-01 2011-10-13 Sanyo Electric Co Ltd 半導体装置およびその製造方法
JP2013122937A (ja) * 2010-03-26 2013-06-20 Panasonic Corp 光学半導体装置
US8937380B1 (en) * 2013-08-30 2015-01-20 Infineon Technologies Austria Ag Die edge protection for pressure sensor packages
US9302568B2 (en) 2014-06-20 2016-04-05 Grey Matter Fusion, Inc. Sun tracking tint visor
KR102205702B1 (ko) 2014-07-30 2021-01-21 삼성전자주식회사 이미지 센서 및 이미지 센서를 구동하는 방법, 그리고 이를 이용한 영상 촬영 장치
WO2017034483A1 (en) * 2015-08-27 2017-03-02 Heptagon Micro Optics Pte. Ltd. Optical assemblies including a spacer adhering directly to a substrate
KR102406807B1 (ko) * 2018-01-04 2022-06-13 삼성디스플레이 주식회사 윈도우 부재
JP7045894B2 (ja) * 2018-03-26 2022-04-01 三菱電機株式会社 回路基板の製造方法
CN109326529B (zh) * 2018-09-29 2020-04-24 中电智能卡有限责任公司 一种dfn/qfn生产工艺
JP2020129608A (ja) * 2019-02-08 2020-08-27 セイコーエプソン株式会社 電子デバイスの製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0469958A (ja) * 1990-07-10 1992-03-05 Mitsubishi Electric Corp 半導体装置
KR20020083665A (ko) * 2001-04-28 2002-11-04 앰코 테크놀로지 코리아 주식회사 반도체 패키지
JP2006145501A (ja) * 2004-11-24 2006-06-08 Hamamatsu Photonics Kk 赤外線検出装置
KR20060104949A (ko) * 2005-03-29 2006-10-09 샤프 가부시키가이샤 광학 장치 모듈, 및 광학 장치 모듈의 제조 방법

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09232366A (ja) * 1996-02-28 1997-09-05 Oki Electric Ind Co Ltd 半導体チップの実装装置及びその実装方法
JP4846910B2 (ja) * 2001-02-06 2011-12-28 オリンパス株式会社 固体撮像装置
JP2002340849A (ja) * 2001-05-15 2002-11-27 Matsushita Electric Works Ltd 半導体イオンセンサ及びその製造方法
JP2005323186A (ja) * 2004-05-10 2005-11-17 Exquisite Optical Technology Co Ltd 感受ゾーン保護パッケージ構造を持つ映像センサー

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0469958A (ja) * 1990-07-10 1992-03-05 Mitsubishi Electric Corp 半導体装置
KR20020083665A (ko) * 2001-04-28 2002-11-04 앰코 테크놀로지 코리아 주식회사 반도체 패키지
JP2006145501A (ja) * 2004-11-24 2006-06-08 Hamamatsu Photonics Kk 赤外線検出装置
KR20060104949A (ko) * 2005-03-29 2006-10-09 샤프 가부시키가이샤 광학 장치 모듈, 및 광학 장치 모듈의 제조 방법

Also Published As

Publication number Publication date
JP2009054979A (ja) 2009-03-12
KR20090012055A (ko) 2009-02-02
CN101355063B (zh) 2011-01-12
JP2013012745A (ja) 2013-01-17
CN101355063A (zh) 2009-01-28

Similar Documents

Publication Publication Date Title
KR101066175B1 (ko) 전자장치 및 전자장치를 제조하기 위한 방법
US9327457B2 (en) Electronic device and method for manufacturing electronic device
KR102360319B1 (ko) 카메라 모듈, 그 감광성 부품 및 그 제조 방법
EP1139435B1 (en) Chip scale packaging method for optical image sensor integrated circuits
US7719097B2 (en) Semiconductor device having transparent member
CN101667546B (zh) 制造露出元件的功能部的半导体器件的方法
US7547955B2 (en) Semiconductor imaging device and method for manufacturing the same
JP4871983B2 (ja) 撮像素子パッケージの製造方法および構造
JP3630447B2 (ja) 固体撮像素子の製造方法
US20080079105A1 (en) Sensor-type package and fabrication method thereof
JP4618639B2 (ja) 半導体装置の製造方法
JP2009302221A (ja) 電子装置及びその製造方法
JP2007311416A (ja) 固体撮像装置
KR101032061B1 (ko) 전자 장치 및 전자 장치의 제조 방법
CN115134490A (zh) 下沉式摄像模组和下沉式感光组件及其制造方法
US8986588B2 (en) Electronic device and process for manufacturing electronic device
US20120098080A1 (en) Method and package for an electro-optical semiconductor device
JP2007189032A (ja) 中空封止型半導体装置の製造方法
JP2011238667A (ja) 固体撮像装置の製造方法および固体撮像装置
JP4874766B2 (ja) 半導体装置の製造方法
JP2009152481A (ja) 撮像用半導体装置および撮像用半導体装置の製造方法
CN111276450A (zh) 芯片模组及其形成方法
JP5272300B2 (ja) 固体撮像素子の製造方法
CN118073381A (zh) 注塑封装方法、封装结构及摄像头模组
JP2011129713A (ja) 電子装置及びその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140825

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150819

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20160818

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20170822

Year of fee payment: 7