KR101060579B1 - Rfid device and test system of thereof - Google Patents

Rfid device and test system of thereof Download PDF

Info

Publication number
KR101060579B1
KR101060579B1 KR1020100062902A KR20100062902A KR101060579B1 KR 101060579 B1 KR101060579 B1 KR 101060579B1 KR 1020100062902 A KR1020100062902 A KR 1020100062902A KR 20100062902 A KR20100062902 A KR 20100062902A KR 101060579 B1 KR101060579 B1 KR 101060579B1
Authority
KR
South Korea
Prior art keywords
test
chip
signal
abandoned
tag chip
Prior art date
Application number
KR1020100062902A
Other languages
Korean (ko)
Inventor
강희복
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020100062902A priority Critical patent/KR101060579B1/en
Application granted granted Critical
Publication of KR101060579B1 publication Critical patent/KR101060579B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/0722—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips comprising an arrangement for testing the record carrier
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2884—Testing of integrated circuits [IC] using dedicated test connectors, test elements or test circuits on the IC under test

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

PURPOSE: An RFID(Radio Frequency ID) apparatus and test system thereof are provided to test the performance of an RFID tag chip by applying a measuring signal through a test pad. CONSTITUTION: A tag chip performs test according to a test input signal and outputs a test output signal to the outside. A test chip outputs the test input signal to the tag chip in a test mode. The tag chip includes a test rectifier(180). The test rectifier rectifies external power voltage applied from the test chip and generates power supply voltage.

Description

ＲＦＩＤ 장치 및 ＲＦＩＤ 장치의 테스트 시스템{RFID device and test system of thereof}RFID device and test system of RIFID device

본 발명의 실시예는 RFID 장치 및 RFID 장치의 테스트 시스템에 관한 것으로서, 무선 신호를 이용하여 RFID 리더와 통신을 수행하는 RFID 태그 칩(Radio Frequency IDentification Tag Chip)에 관한 기술이다. An embodiment of the present invention relates to an RFID device and a test system of an RFID device, and relates to an RFID tag chip (Radio Frequency IDentification Tag Chip) for communicating with an RFID reader using a radio signal.

RFID(Radio Frequency IDentification Tag Chip)란 무선 신호를 이용하여 사물을 자동으로 식별하기 위해 식별 대상이 되는 사물에는 RFID 태그를 부착하고 무선 신호를 이용한 송수신을 통해 RFID 리더와 통신을 수행하는 비접촉식 자동 식별 방식을 제공하는 기술이다. 이러한 RFID가 사용되면서 종래의 자동 식별 기술인 바코드 및 광학 문자 인식 기술의 단점을 보완할 수 있게 되었다. RFID (Radio Frequency IDentification Tag Chip) is a contactless automatic identification method that communicates with an RFID reader by attaching an RFID tag to an object to be identified and automatically transmitting and receiving it by using a wireless signal. To provide technology. As RFID is used, it is possible to compensate for the disadvantages of the conventional automatic identification technology, barcode and optical character recognition technology.

최근에 들어, RFID 태그는 물류 관리 시스템, 사용자 인증 시스템, 전자 화폐 시스템, 교통 시스템 등의 여러 가지 경우에 이용되고 있다.Recently, RFID tags have been used in various cases, such as logistics management systems, user authentication systems, electronic money systems, transportation systems.

예를 들어, 물류 관리 시스템에서는 배달 전표 또는 태그(Tag) 대신에 데이터가 기록된 IC(Integrated Circuit) 태그를 이용하여 화물의 분류 또는 재고 관리 등이 행해지고 있다. 또한, 사용자 인증 시스템에서는 개인 정보 등을 기록한 IC 카드를 이용하여 입실 관리 등을 행하고 있다.For example, in the logistics management system, cargo classification or inventory management is performed using an integrated circuit (IC) tag in which data is recorded instead of a delivery slip or a tag. In the user authentication system, admission management and the like are performed using an IC card that records personal information and the like.

한편, RFID 태그에 사용되는 메모리로 불휘발성 강유전체 메모리가 사용될 수 있다.Meanwhile, a nonvolatile ferroelectric memory may be used as a memory used for an RFID tag.

일반적으로 불휘발성 강유전체 메모리 즉, FeRAM(Ferroelectric Random Access Memory)은 디램(DRAM;Dynamic Random Access Memory) 정도의 데이터 처리 속도를 갖고, 전원의 오프시에도 데이터가 보존되는 특성 때문에 차세대 기억 소자로 주목받고 있다. In general, nonvolatile ferroelectric memory, or ferroelectric random access memory (FeRAM), has a data processing speed of about dynamic random access memory (DRAM) and is attracting attention as a next-generation memory device because of its characteristic that data is preserved even when the power is turned off. have.

이러한 FeRAM은 디램과 거의 유사한 구조를 갖는 소자로서, 기억 소자로 강유전체 커패시터를 사용한다. 강유전체는 높은 잔류 분극 특성을 가지는데, 그 결과 전계를 제거하더라도 데이터가 지워지지 않는다. The FeRAM is a device having a structure almost similar to that of a DRAM, and uses a ferroelectric capacitor as a memory device. Ferroelectrics have a high residual polarization characteristic, and as a result, the data is not erased even when the electric field is removed.

도 1은 일반적인 RFID 장치의 전체 구성도이다.1 is an overall configuration diagram of a general RFID device.

종래 기술에 따른 RFID 장치는 크게 안테나부(1), 아날로그부(10), 디지털부(20) 및 메모리부(30)를 포함한다.The RFID device according to the related art includes an antenna unit 1, an analog unit 10, a digital unit 20, and a memory unit 30.

여기서, 안테나부(1)는 외부의 RFID 리더로부터 송신된 무선 신호를 수신하는 역할을 한다. 안테나부(1)를 통해 수신된 무선 신호는 안테나 패드(11,12)를 통해 아날로그부(10)로 입력된다. Here, the antenna unit 1 serves to receive a radio signal transmitted from an external RFID reader. The wireless signal received through the antenna unit 1 is input to the analog unit 10 through the antenna pads 11 and 12.

아날로그부(10)는 입력된 무선 신호를 증폭하여, RFID 태그의 구동전압인 전원전압 VDD을 생성한다. 그리고, 입력된 무선 신호에서 동작 명령 신호를 검출하여 명령 신호 CMD를 디지털부(20)에 출력한다. 그 외에, 아날로그부(10)는 출력 전압 VDD을 감지하여 리셋 동작을 제어하기 위한 파워 온 리셋신호 POR와 클록 CLK을 디지털부(20)로 출력한다.The analog unit 10 amplifies the input wireless signal to generate a power supply voltage VDD which is a driving voltage of the RFID tag. The operation command signal is detected from the input wireless signal, and the command signal CMD is output to the digital unit 20. In addition, the analog unit 10 senses the output voltage VDD and outputs a power-on reset signal POR and a clock CLK to the digital unit 20 for controlling the reset operation.

디지털부(20)는 아날로그부(10)로부터 전원전압 VDD, 파워 온 리셋신호 POR, 클록 CLK 및 명령 신호 CMD를 입력받아, 아날로그부(10)에 응답신호 RP를 출력한다. 또한, 디지털부(20)는 어드레스 ADD, 입/출력 데이터 I/O, 제어 신호 CTR 및 클록 CLK을 메모리부(30)에 출력한다.The digital unit 20 receives the power supply voltage VDD, the power-on reset signal POR, the clock CLK, and the command signal CMD from the analog unit 10, and outputs a response signal RP to the analog unit 10. The digital unit 20 also outputs the address ADD, input / output data I / O, control signal CTR, and clock CLK to the memory unit 30.

또한, 메모리부(30)는 메모리 소자를 이용하여 데이터를 리드/라이트하고, 데이터를 저장한다.In addition, the memory unit 30 reads / writes data using a memory element and stores the data.

여기서, RFID 장치는 여러 대역의 주파수를 사용하는데, 주파수 대역에 따라 그 특성이 달라진다. 일반적으로 RFID 장치는 주파수 대역이 낮을수록 인식 속도가 느리고 짧은 거리에서 동작하며, 환경의 영향을 적게 받는다. 반대로, 주파수 대역이 높을수록 인식 속도가 빠르고 긴 거리에서 동작하며, 환경의 영향을 많이 받는다.Here, the RFID device uses a frequency of several bands, the characteristics of which vary depending on the frequency band. In general, the lower the frequency band, the slower the recognition speed, the RFID device operates in a short distance, and is less affected by the environment. On the contrary, the higher the frequency band, the faster the recognition speed and the longer the distance is affected by the environment.

이러한 RFID 태그가 정상적으로 동작하는지 여부를 테스트하는 가장 바람직한 방법은 다음과 같다. 개별적인 RFID 태그의 안테나 패드(11,12)를 통해 무선 신호를 인가하고, RFID 태그 내부의 디지털부(20)에 의해 무선 신호가 처리되어 생성된 응답 신호 RP를 변조하여 RFID 리더로 송신하고, RFID 리더에서 수신된 신호가 원하는 신호인지 여부를 확인하는 것이다. The most preferable method for testing whether the RFID tag is operating normally is as follows. Applying a radio signal through the antenna pad (11, 12) of the individual RFID tag, modulates the response signal RP generated by processing the radio signal by the digital unit 20 inside the RFID tag and transmits to the RFID reader, RFID It is to check whether the signal received from the reader is the desired signal.

하지만, 웨이퍼당 수천 개 이상의 RFID 태그에 개별적으로 무선 신호를 인가하여 테스트하는 것은 비용이 많이 들고, 비효율적이라는 문제점이 있다.However, it is expensive and inefficient to test by individually applying radio signals to thousands or more RFID tags per wafer.

한편, RFID 태그 칩의 테스트를 위해 RFID 태그 칩에 직접 무선신호(RF) 전원을 공급할 경우, 무선신호(RF)의 전원과 외부 전원이 차단되어 있지 않으면 무선신호(RF) 전원에 의한 전원전압(VDD)의 생성이 약하게 공급된다. 이러한 경우 RFID 태그 칩의 테스트를 제대로 수행하기 어렵다. On the other hand, when supplying the radio signal (RF) power directly to the RFID tag chip for the test of the RFID tag chip, if the power of the radio signal (RF) and the external power is not cut off the power supply voltage by the radio signal (RF) power ( Generation of VDD) is weakly supplied. In this case, it is difficult to properly test the RFID tag chip.

본 발명의 실시예는 다음과 같은 특징을 갖는다. Embodiments of the present invention have the following features.

첫째, 웨이퍼 레벨에서 안테나로부터 인가되는 무선 신호를 이용하지 않고 테스트 패드를 통해 측정 신호를 직접 인가하여 RFID 태그 칩의 성능을 테스트할 수 있도록 한다. First, it is possible to test the performance of an RFID tag chip by directly applying a measurement signal through a test pad without using a wireless signal applied from an antenna at the wafer level.

둘째, 공통 테스트 패드를 통해 서로 다른 종류의 태그 선택 어드레스 및 메모리 어드레스를 시간 분할로 입력받아 RFID 태그 칩의 성능을 테스트할 수 있도록 한다. Second, different types of tag selection addresses and memory addresses are inputted in time division through a common test pad, so that the performance of the RFID tag chip can be tested.

셋째, 하나의 테스트 칩을 태그 칩 어레이에 배치하고, 태그 칩 어레이 상의 모든 태그 칩을 하나의 테스트 칩을 통해 테스트할 수 있도록 한다. Third, one test chip is placed in the tag chip array, and all tag chips on the tag chip array can be tested through one test chip.

넷째, 공통 테스트 패드를 이용하여 태그 칩을 선택하기 위한 태그 선택 어드레스, 메모리 어드레스 및 입/출력 데이터를 모두 입력받아 테스트 칩의 패드 수를 줄이고 테스트 칩의 레이아웃 면적을 줄일 수 있도록 한다. Fourth, the tag selection address, memory address, and input / output data for selecting a tag chip are all input using a common test pad, thereby reducing the number of pads of the test chip and reducing the layout area of the test chip.

다섯째, 테스트 정류기를 이용하여 외부의 전원을 공급받거나 무선신호(RF)에 의해 전원을 생성하여 2가지 조건을 동시에 만족하면서 RFID 태그 칩을 테스트할 수 있도록 한다. Fifth, it is possible to test the RFID tag chip while satisfying two conditions simultaneously by receiving power from an external power source using a test rectifier or generating a power by a radio signal (RF).

여섯째, 웨이퍼 레벨에서 무선신호를 이용하여 각각의 태그 칩들을 테스트할 수 있도록 하여 패스 또는 패일 태그 칩의 불량 여부를 판별하도록 하고 테스트 비용 및 패키지 관련 비용을 줄일 수 있도록 한다. Sixth, each tag chip can be tested using a radio signal at the wafer level to determine whether the pass or fail tag chip is defective and to reduce the test cost and the package related cost.

본 발명의 실시예에 따른 RFID 장치는, 외부로부터 인가되는 테스트 입력신호에 따라 테스트가 수행되고, 테스트 결과에 대응하는 테스트 출력신호를 외부로 출력하는 태그 칩; 및 테스트 모드시 테스트 입력신호를 태그 칩에 출력하고, 태그 칩으로부터 인가되는 테스트 출력신호를 외부로 출력하는 테스트 칩을 포함하고, 태그 칩은 테스트 칩으로부터 인가되는 외부 전원전압을 정류하여 테스트 동작을 위한 전원전압을 생성하는 테스트 정류기를 포함하는 것을 특징으로 한다. According to an embodiment of the present invention, an RFID device includes: a tag chip configured to perform a test according to a test input signal applied from the outside and output a test output signal corresponding to a test result to the outside; And a test chip outputting a test input signal to the tag chip in a test mode and outputting a test output signal applied from the tag chip to the outside, wherein the tag chip rectifies an external power supply voltage applied from the test chip to perform a test operation. It characterized in that it comprises a test rectifier for generating a power supply voltage for.

또한, 본 발명의 다른 실시예에 따른 RFID 장치의 테스트 시스템은, 외부로부터 인가되는 테스트 입력신호에 따라 테스트가 수행되고, 테스트 결과에 대응하는 테스트 출력신호를 외부로 출력하는 태그 칩; 테스트 모드시 테스트 입력신호를 태그 칩에 출력하고, 태그 칩으로부터 인가되는 테스트 출력신호를 외부로 출력하는 테스트 칩; 테스트 칩으로부터 인가되는 외부 전원전압을 정류하여 태그 칩의 테스트 동작을 위한 전원전압을 생성하는 테스트 정류기; 및 테스트 모드시 테스트 신호를 테스트 칩에 전송하고, 테스트 칩으로부터 전송된 신호를 판독하여 태그 칩의 테스트 결과를 판단하는 테스터를 포함하는 것을 특징으로 한다. In addition, the test system of the RFID device according to another embodiment of the present invention, the test is performed according to a test input signal applied from the outside, the tag chip for outputting a test output signal corresponding to the test result to the outside; A test chip outputting a test input signal to the tag chip in the test mode and outputting a test output signal applied from the tag chip to the outside; A test rectifier for rectifying an external power supply voltage applied from the test chip to generate a power supply voltage for a test operation of the tag chip; And a tester for transmitting a test signal to the test chip in the test mode, and determining a test result of the tag chip by reading a signal transmitted from the test chip.

본 발명은 다음과 같은 효과를 갖는다. The present invention has the following effects.

첫째, 본 발명은 웨이퍼 레벨에서 테스트 패드를 통해 측정 신호를 직접 인가하여 RFID 태그 칩의 성능을 용이하게 테스트할 수 있도록 한다. First, the present invention enables the test of the performance of an RFID tag chip by directly applying a measurement signal through a test pad at the wafer level.

둘째, 공통 테스트 패드를 통해 서로 다른 종류의 태그 선택 어드레스 및 메모리 어드레스를 시간 분할로 입력받아 RFID 태그 칩의 성능을 용이하게 테스트할 수 있도록 한다. Second, different types of tag selection addresses and memory addresses are inputted in time division through common test pads, so that the performance of the RFID tag chip can be easily tested.

셋째, 하나의 테스트 칩을 태그 칩 어레이에 배치하고, 태그 칩 어레이 상의 모든 태그 칩을 하나의 테스트 칩을 통해 테스트하여 테스트에 소요되는 시간 및 비용을 단축시킬 수 있다. Third, one test chip may be placed on the tag chip array, and all tag chips on the tag chip array may be tested through one test chip, thereby reducing the time and cost required for the test.

넷째, 공통 테스트 패드를 이용하여 태그 칩을 선택하기 위한 태그 선택 어드레스, 메모리 어드레스 및 입/출력 데이터를 모두 입력받아 테스트 칩의 패드 수를 줄이고 테스트 칩의 레이아웃 면적을 줄일 수 있도록 한다. Fourth, the tag selection address, memory address, and input / output data for selecting a tag chip are all input using a common test pad, thereby reducing the number of pads of the test chip and reducing the layout area of the test chip.

다섯째, 테스트 정류기를 이용하여 외부의 전원을 공급받거나 무선신호(RF)에 의해 전원을 생성하여 2가지 조건을 동시에 만족하면서 RFID 태그 칩을 테스트할 수 있도록 한다. Fifth, it is possible to test the RFID tag chip while satisfying two conditions simultaneously by receiving power from an external power source using a test rectifier or generating a power by a radio signal (RF).

여섯째, 웨이퍼 레벨에서 무선신호를 이용하여 각각의 태그 칩들을 테스트할 수 있도록 하여 패스 또는 패일 태그 칩의 불량 여부를 판별하도록 하고 테스트 비용 및 패키지 관련 비용을 줄일 수 있도록 하는 효과를 제공한다. Sixth, it is possible to test each tag chip using a radio signal at the wafer level to determine whether a pass or fail tag chip is defective and to reduce the test cost and the package related cost.

아울러 본 발명의 바람직한 실시예는 예시의 목적을 위한 것으로, 당업자라면 첨부된 특허청구범위의 기술적 사상과 범위를 통해 다양한 수정, 변경, 대체 및 부가가 가능할 것이며, 이러한 구성 변경 등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.In addition, the preferred embodiment of the present invention is for the purpose of illustration, those skilled in the art will be able to various modifications, changes, replacements and additions through the spirit and scope of the appended claims, such configuration changes, etc. It should be seen as belonging to a range.

도 1은 종래의 RFID 장치의 구성도.
도 2는 본 발명의 실시예에 따른 RFID 장치의 구성도.
도 3은 도 2의 RFID 장치에서 웨이퍼 상에서의 테스트 칩 및 태그 칩의 배치 형태를 나타낸 도면.
도 4는 도 3의 테스트 칩에 관한 상세 구성도.
도 5 및 도 6은 본 발명의 실시예에 따른 RFID 장치에서 전원 공급 방법을 설명하기 위한 플로우 챠트.
도 7은 도 2의 테스트 정류기에 관한 상세 회로도.
도 8은 도 2의 테스트 정류기에 관한 다른 실시예.
도 9 내지 도 11은 본 발명의 실시예에 따른 RFID 장치를 포함하는 테스트 시스템의 구성도. 1 is a block diagram of a conventional RFID device.
2 is a block diagram of an RFID device according to an embodiment of the present invention.
FIG. 3 is a view showing a layout of test chips and tag chips on a wafer in the RFID device of FIG. 2. FIG.
4 is a detailed configuration diagram of the test chip of FIG. 3.
5 and 6 are flowcharts illustrating a power supply method in an RFID device according to an embodiment of the present invention.
FIG. 7 is a detailed circuit diagram of the test rectifier of FIG. 2. FIG.
8 is another embodiment of the test rectifier of FIG.
9 to 11 are configuration diagrams of a test system including an RFID device according to an embodiment of the present invention.

이하, 첨부한 도면을 참조하여 본 발명의 실시예에 대해 상세히 설명하고자 한다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 2는 본 발명의 실시예에 따른 RFID 장치에서 RFID 태그 칩의 구성도이다.2 is a block diagram of an RFID tag chip in an RFID device according to an embodiment of the present invention.

본 발명의 실시예는 안테나 ANT로부터 인가되는 무선 신호를 입력받을 수도 있고, 웨이퍼 레벨에서 공통 테스트 패드를 통해 측정 신호를 직접 인가받아 RFID 태그 칩(Radio Frequency Identification Tag Chip)의 성능을 테스트할 수도 있다.An embodiment of the present invention may receive a radio signal applied from an antenna ANT or test the performance of an RFID tag chip by receiving a measurement signal directly through a common test pad at a wafer level. .

본 발명의 실시예에 따른 RFID 장치는 크게 아날로그 처리부(100)와, 디지털 처리부(200)와, 테스트 인터페이스부(300)와, 메모리부(400) 및 테스트 제어부(500)를 포함한다.The RFID device according to the embodiment of the present invention largely includes an analog processing unit 100, a digital processing unit 200, a test interface unit 300, a memory unit 400, and a test control unit 500.

먼저, 아날로그 처리부(100)는 전압 증폭부(110)와, 변조부(120)와, 복조부(130)와, 파워 온 리셋부(140)와, 클록 발생부(150)와, 테스트 입력 버퍼(160)와, 테스트 출력 구동부(170) 및 테스트 정류기(180)를 포함한다.First, the analog processor 100 includes a voltage amplifier 110, a modulator 120, a demodulator 130, a power-on reset unit 140, a clock generator 150, and a test input buffer. And a test output driver 170 and a test rectifier 180.

여기서, 전압 증폭부(110)는 안테나 ANT로부터 인가되는 무선신호(RF)에 의해 RFID의 구동 전압을 생성한다.Here, the voltage amplifier 110 generates a driving voltage of the RFID by the radio signal RF applied from the antenna ANT.

그리고, 변조부(120)는 디지털 처리부(200)로부터 입력되는 응답 신호 RP를 변조한다. 복조부(130)는 테스트 정류기(180) 또는 전압 증폭부(110)의 출력전압에 따라 동작 명령 신호 DEMOD를 생성하고, 생성된 동작 명령 신호 DEMOD를 테스트 입력 버퍼(160)로 출력한다.The modulator 120 modulates the response signal RP input from the digital processor 200. The demodulator 130 generates an operation command signal DEMOD according to the output voltage of the test rectifier 180 or the voltage amplifier 110, and outputs the generated operation command signal DEMOD to the test input buffer 160.

파워 온 리셋부(140)는 테스트 정류기(180) 또는 전압 증폭부(110)의 출력전압을 감지하여 리셋 동작을 제어하기 위한 파워 온 리셋 신호 POR를 디지털 처리부(200)에 출력한다. 클록 발생부(150)는 테스트 정류기(180) 또는 전압 증폭부(110)의 출력 전압에 따라 디지털 처리부(200)의 동작을 제어하기 위한 클록 CLK을 디지털 처리부(200)에 공급한다. The power on reset unit 140 detects the output voltage of the test rectifier 180 or the voltage amplifier 110 and outputs a power on reset signal POR for controlling the reset operation to the digital processing unit 200. The clock generator 150 supplies the clock CLK for controlling the operation of the digital processor 200 according to the output voltage of the test rectifier 180 or the voltage amplifier 110 to the digital processor 200.

여기서, 파워 온 리셋 신호 POR는 전원 전압이 로우 레벨에서 하이 레벨로 천이하는 동안 전원 전압과 같이 상승하다가, 전원이 전원 전압 레벨 VDD로 공급되는 순간 하이 레벨에서 로우 레벨로 천이하여 RFID 태그 내부의 회로를 리셋시키는 신호를 의미한다. Here, the power-on reset signal POR rises together with the power supply voltage while the power supply voltage transitions from the low level to the high level, and then transitions from the high level to the low level at the moment the power supply is supplied to the power supply voltage level VDD, thereby causing a circuit inside the RFID tag. Means a signal to reset.

테스트 입력 버퍼(160)는 테스트 입출력 패드 P1를 통해 입력되는 테스트 입력 신호 RXI와, 복조부(130)로부터 입력되는 동작 명령 신호 DEMOD 및 테스트 제어부(500)로부터 인가되는 테스트 활성화 신호 TSTEN에 따라 명령 신호 CMD를 디지털 처리부(200)에 출력한다. The test input buffer 160 is a command signal according to a test input signal RXI input through the test input / output pad P1, an operation command signal DEMOD input from the demodulator 130, and a test activation signal TSTEN applied from the test control unit 500. The CMD is output to the digital processor 200.

즉, 테스트 입력 버퍼(160)는 노말 동작 모드시 테스트 활성화 신호 TSTEN가 비활성화되면 복조부(130)로부터 인가되는 동작 명령신호 DEMOD에 따라 명령신호 CMD를 디지털 처리부(200)에 공급한다. That is, when the test activation signal TSTEN is deactivated in the normal operation mode, the test input buffer 160 supplies the command signal CMD to the digital processing unit 200 according to the operation command signal DEMOD applied from the demodulator 130.

반면에, 테스트 입력 버퍼(160)는 테스트 동작 모드시 테스트 활성화 신호 TSTEN가 활성화되면 테스트 입출력 패드 P1로부터 인가되는 테스트 입력 신호 RXI에 따라 RFID를 테스트하기 위한 명령신호 CMD를 디지털 처리부(200)에 공급한다. On the other hand, when the test enable signal TSTEN is activated in the test operation mode, the test input buffer 160 supplies the digital processor 200 with a command signal CMD for testing RFID according to the test input signal RXI applied from the test input / output pad P1. do.

또한, 테스트 출력 구동부(170)는 디지털 처리부(200)로부터 입력되는 응답 신호 RP에 따라 테스트 출력 신호 TXO를 구동하여 RFID의 명령 처리 결과를 테스트 입출력 패드 P1를 통해 외부로 출력한다.In addition, the test output driver 170 drives the test output signal TXO according to the response signal RP input from the digital processor 200, and outputs the command processing result of the RFID to the outside through the test input / output pad P1.

또한, 테스트 정류기(180)는 외부의 전원전압 인가 패드 P2로부터 인가되는 외부 전원전압 EXT_VDD을 정류하여 전원전압 VDD을 생성한다. In addition, the test rectifier 180 rectifies the external power supply voltage EXT_VDD applied from the external power supply voltage application pad P2 to generate the power supply voltage VDD.

여기서, 전압 증폭부(110), 변조부(120), 복조부(130), 파워 온 리셋부(140), 클록 발생부(150), 테스트 입력 버퍼(160) 및 테스트 출력 구동부(170)는 RFID의 성능을 테스트하기 위한 테스트 동작 모드시 외부의 전원전압 인가 패드 P2로부터 인가되는 전원전압 VDD 및 외부의 그라운드 전압 인가 패드 P3로부터 인가되는 그라운드 전압 GND에 의해 구동된다. Here, the voltage amplifier 110, the modulator 120, the demodulator 130, the power-on reset unit 140, the clock generator 150, the test input buffer 160 and the test output driver 170 are In the test operation mode for testing the performance of the RFID, it is driven by the power supply voltage VDD applied from the external power supply voltage application pad P2 and the ground voltage GND applied from the external ground voltage application pad P3.

즉, 외부 전원전압 인가 패드 P2는 RFID 태그가 활성화되어 웨이퍼 상에서 복수 개의 RFID 태그를 테스트할 때 외부 전원 전압 EXT_VDD이 인가되는 패드를 나타낸다. 그리고, 그라운드 전압 인가 패드 P3는 웨이퍼 상에서 복수 개의 RFID 태그를 테스트할 때 그라운드 전압 GND이 인가되는 패드를 나타낸다. That is, the external power supply voltage applying pad P2 indicates a pad to which the external power supply voltage EXT_VDD is applied when the RFID tag is activated to test a plurality of RFID tags on the wafer. The ground voltage applying pad P3 represents a pad to which the ground voltage GND is applied when the plurality of RFID tags are tested on the wafer.

RFID 태그가 RFID 리더와 통신을 하여 무선 신호를 수신하는 경우에는 전압 증폭부(110)가 전원 전압 VDD을 공급하고, 웨이퍼 상에서 테스트를 수행하는 경우 별도의 외부 전원전압 인가 패드 P2 및 그라운드 전압 인가 패드 P3를 통해 전원전압 VDD 및 그라운드 전압 GND이 공급된다.When the RFID tag communicates with the RFID reader to receive a wireless signal, the voltage amplifier 110 supplies the power supply voltage VDD, and when performing a test on the wafer, an external power supply pad P2 and a ground voltage application pad are used. Supply voltage VDD and ground voltage GND are supplied through P3.

디지털 처리부(200)는 아날로그 처리부(100)로부터 전원 전압 VDD, 파워 온 리셋 신호 POR, 클록 CLK 및 명령 신호 CMD를 입력받아, 명령 신호 CMD를 해석하고 제어 신호 및 처리신호들을 생성한다. 그리고, 디지털 처리부(200)는 제어 신호 및 처리신호들에 대응하는 응답 신호 RP를 아날로그 처리부(100)로 출력한다.The digital processor 200 receives the power supply voltage VDD, the power-on reset signal POR, the clock CLK, and the command signal CMD from the analog processor 100, and interprets the command signal CMD and generates control signals and processing signals. The digital processor 200 outputs a response signal RP corresponding to the control signal and the processing signals to the analog processor 100.

또한, 디지털 처리부(200)는 어드레스 DADD, 입력 데이터 DI, 칩 인에이블 신호 DCE, 라이트 인에이블 신호 DWE 및 출력 인에이블 신호 DOE를 테스트 인터페이스부(300)에 출력한다. 그리고, 디지털 처리부(200)는 테스트 인터페이스부(300)로부터 출력 데이터 DO가 인가된다. In addition, the digital processor 200 outputs the address DADD, the input data DI, the chip enable signal DCE, the write enable signal DWE, and the output enable signal DOE to the test interface 300. In addition, the digital processing unit 200 is applied with the output data DO from the test interface unit 300.

또한, 테스트 인터페이스부(300)는 테스트 제어부(500)로부터 인가되는 테스트 활성화 신호 TSTEN에 따라 활성화된다. 테스트 인터페이스부(300)가 활성화되면, 외부로부터 입력되는 태그 선택 어드레스 X0~X7, 메모리 어드레스 XA0~XA7, 입력 데이터 XDI0~XDI7, 제어 신호 DIN_LATP,ADD_LATP,XCE,XWE,XOE,TACT에 따라 메모리부(400)를 테스트한다. In addition, the test interface unit 300 is activated according to the test activation signal TSTEN applied from the test control unit 500. When the test interface 300 is activated, the memory unit according to the tag selection addresses X0 to X7, the memory addresses XA0 to XA7, the input data XDI0 to XDI7, the control signals DIN_LATP, ADD_LATP, XCE, XWE, XOE, and TACT input from the outside. Test 400.

상술된 제어신호들 중 DIN_LATP는 데이터 래치 활성화 신호, ADD_LATP는 어드레스 래치 활성화 신호를 나타내고, XCE는 칩 인에이블 신호를 나타낸다. 그리고, 제어신호들 중 XWE는 라이트 인에이블 신호를 나타내고, XOE는 출력 인에이블 신호를 나타내며, TACT는 테스트 동작 신호를 나타낸다. Among the control signals described above, DIN_LATP represents a data latch enable signal, ADD_LATP represents an address latch enable signal, and XCE represents a chip enable signal. Among the control signals, XWE represents a write enable signal, XOE represents an output enable signal, and TACT represents a test operation signal.

여기서, 테스트 인터페이스부(300)는 공통 테스트 패드 P5를 통해 입력된 태그 선택 어드레스 X0~X7, 메모리 어드레스 XA0~XA7, 입력 데이터 XDI0~XDI7와, 제어 신호 입력 패드 P6,P7,P9~P11, 및 테스트 입력 패드 P12를 통해 입력된 제어 신호 DIN_LATP,ADD_LATP,XCE,XWE,XOE,TACT에 따라 어드레스 ADD 및 제어 신호 I,CE,WE,OE를 생성하여 메모리부(400)를 테스트한다.Here, the test interface unit 300 may include tag selection addresses X0 to X7, memory addresses XA0 to XA7, input data XDI0 to XDI7, and control signal input pads P6, P7, P9 to P11 that are input through the common test pad P5. The memory unit 400 is tested by generating the address ADD and the control signals I, CE, WE, and OE according to the control signals DIN_LATP, ADD_LATP, XCE, XWE, XOE, and TACT input through the test input pad P12.

그리고, 테스트 인터페이스부(300)는 제어 결과 신호 O를 입력받아 출력 데이터 XDO를 데이터 출력 패드 P8를 통해 외부로 출력한다. The test interface unit 300 receives the control result signal O and outputs the output data XDO to the outside through the data output pad P8.

한편, 테스트 인터페이스부(300)가 활성화되면, 디지털 처리부(200)로부터 입력되는 어드레스 DADD 및 제어 신호 DI,DCE,DWE,DOE에 따라 RFID 태그에 포함된 내부 회로, 즉 아날로그 처리부(100), 디지털 처리부(200) 및 메모리부(400)를 테스트한다.Meanwhile, when the test interface 300 is activated, the internal circuits included in the RFID tag, that is, the analog processing unit 100 and the digital, according to the address DADD and the control signals DI, DCE, DWE, and DOE input from the digital processing unit 200. The processor 200 and the memory 400 are tested.

RFID 태그의 전체 동작을 테스트하기 위해 디지털 처리부(200)는 테스트 입력 신호 RXI에 따라 생성된 명령 신호 CMD에 의해 어드레스 DADD 및 제어 신호 DI,DCE,DWE,DOE를 생성한다. To test the entire operation of the RFID tag, the digital processor 200 generates the address DADD and the control signals DI, DCE, DWE, and DOE by the command signal CMD generated according to the test input signal RXI.

테스트 인터페이스부(300)는 어드레스 DADD 및 제어 신호 DI,DCE,DWE,DOE에 따라 어드레스 ADD 및 제어 신호 I,CE,WE,OE를 생성하여 RFID 태그의 전체 동작을 테스트한다. 그리고, 테스트 인터페이스부(300)는 메모리부(400)로부터 테스트 결과인 제어 결과 신호 O를 입력받고 제어 결과 신호 DO를 생성한다. The test interface 300 generates the address ADD and the control signals I, CE, WE, and OE according to the address DADD and the control signals DI, DCE, DWE, and DOE to test the entire operation of the RFID tag. The test interface 300 receives a control result signal O, which is a test result, from the memory unit 400 and generates a control result signal DO.

그리고, 디지털 처리부(200)는 제어 결과 신호 DO에 따라 응답 신호 RP를 생성한다. 또한, 테스트 출력 구동부(170)는 응답 신호 RP를 구동하여 테스트 입출력 패드 P1를 통해 출력한다.The digital processor 200 generates a response signal RP according to the control result signal DO. In addition, the test output driver 170 drives the response signal RP and outputs it through the test input / output pad P1.

메모리부(400)는 복수 개의 메모리 셀을 포함하고, 각각의 메모리 셀은 데이터를 저장 소자에 라이트하고, 저장 소자에 저장된 데이터를 리드 하는 역할을 한다.The memory unit 400 includes a plurality of memory cells, each of which serves to write data to the storage device and to read data stored in the storage device.

여기서, 메모리부(400)는 불휘발성 강유전체 메모리(FeRAM)가 사용될 수 있다. FeRAM은 디램 정도의 데이터 처리 속도를 갖는다. 또한, FeRAM은 디램과 거의 유사한 구조를 가지고, 커패시터의 재료로 강유전체를 사용하여 강유전체의 특성인 높은 잔류 분극을 가진다. 이와 같은 잔류 분극 특성으로 인하여 전계를 제거하더라도 데이터가 지워지지 않는다.Here, the memory unit 400 may be a nonvolatile ferroelectric memory (FeRAM). FeRAM has a data processing speed of about DRAM. In addition, FeRAM has a structure almost similar to DRAM, and has a high residual polarization characteristic of the ferroelectric by using a ferroelectric as the material of the capacitor. Due to this residual polarization characteristic, data is not erased even when the electric field is removed.

테스트 제어부(500)는 테스트 모드시 RFID 태그를 활성화시키기 위한 역할을 한다. 테스트 제어부(500)는 테스트 입력 패드 P12로부터 테스트 동작신호 TACT를 입력받고, 테스트 클록 입력 패드 P13로부터 테스트 클록 TCLK을 입력받는다. 그리고, 테스트 제어부(500)는 RFID 태그의 활성화 여부를 제어하는 테스트 활성화 신호 TSTEN를 테스트 입력 버퍼(160)와 테스트 인터페이스부(300)에 출력한다. The test control unit 500 serves to activate the RFID tag in the test mode. The test control unit 500 receives a test operation signal TACT from the test input pad P12 and a test clock TCLK from the test clock input pad P13. The test controller 500 outputs a test activation signal TSTEN for controlling whether the RFID tag is activated to the test input buffer 160 and the test interface unit 300.

이상에서와 같이, 본 발명은 테스트 모드시 테스트 활성화 신호 TSTEN가 활성화되면, RFID 장치의 테스트 결과를 테스트 입출력 패드 P1를 통해 출력하거나, 데이터 출력 패드 P8를 통해 외부로 출력한다. As described above, when the test activation signal TSTEN is activated in the test mode, the present invention outputs a test result of the RFID device through the test input / output pad P1 or externally through the data output pad P8.

즉, RFID 장치의 전체 동작을 테스트할 경우, 테스트 입출력 패드 P1를 통해 입력되는 테스트 입력 신호 RXI가 디지털 처리부(200), 테스트 인터페이스부(300) 및 메모리부(400)에 전달되고, 다시 테스트 인터페이스부(300), 디지털 처리부(200), 테스트 출력 구동부(170)를 거쳐 테스트 입출력 패드 P1를 통해 출력된다. 그러면, 외부 테스트 장비는 테스트 입출력 패드 P1의 출력을 측정하여 RFID 장치의 전체 동작을 테스트하게 된다. That is, when testing the entire operation of the RFID device, the test input signal RXI input through the test input / output pad P1 is transmitted to the digital processing unit 200, the test interface unit 300, and the memory unit 400, and again, the test interface. The controller 300 is output through the test input / output pad P1 via the unit 300, the digital processor 200, and the test output driver 170. Then, the external test equipment measures the output of the test input / output pad P1 to test the entire operation of the RFID device.

반면에, RFID 장치의 메모리부(400) 만 테스트할 경우, 공통 테스트 패드 P5를 통해 입력되는 메모리 어드레스(XA) 및 데이터(XDI)가 테스트 인터페이스부(300)를 거쳐 메모리부(400)에 전달되고, 다시 테스트 인터페이스부(300)를 거쳐 데이터 출력 패드 P8를 통해 출력된다. 그러면, 외부 테스트 장비는 데이터 출력 패드 P8의 출력을 측정하여 메모리부(400)의 동작을 테스트하게 된다. On the other hand, when only testing the memory unit 400 of the RFID device, the memory address XA and data XDI input through the common test pad P5 are transferred to the memory unit 400 via the test interface unit 300. The data is again output through the data output pad P8 via the test interface 300. Then, the external test equipment measures the output of the data output pad P8 to test the operation of the memory unit 400.

도 3은 본 발명의 실시예에 따른 RFID 장치의 웨이퍼 상에서 테스트 칩 및 태그 칩의 배치 형태를 나타낸 도면이다. 3 is a view showing the arrangement of the test chip and the tag chip on the wafer of the RFID device according to an embodiment of the present invention.

본 발명의 실시예는 하나의 웨이퍼 상에 로오(ROW)와 컬럼(Column) 방향으로 복수개의 태그 칩이 형성되어 태그 칩 어레이를 이룬다. 각각의 태그 칩 어레이는 복수 개의 태그 칩을 포함한다. 즉, 태그 칩 어레이는 복수 개의 태그 칩을 스크라이브 라인(Scribe lane)을 이용하여 서로 연결한 RFID 태그 칩들의 집합을 의미한다.In an embodiment of the present invention, a plurality of tag chips are formed in a row and column direction on one wafer to form a tag chip array. Each tag chip array includes a plurality of tag chips. That is, the tag chip array refers to a set of RFID tag chips in which a plurality of tag chips are connected to each other using a scribe line.

그리고, 하나의 태그 칩 어레이는 하나의 테스트 칩과, 복수개의 태그 칩을 포함한다. 여기서, 태그 칩 어레이 상의 중심 위치에 한 개의 테스트 칩을 배치하게 된다. 이러한 한 개의 테스트 칩이, 해당 태그 칩 어레이 상에 배치된 모든 태그 칩들을 테스트하게 된다. One tag chip array includes one test chip and a plurality of tag chips. Here, one test chip is placed at a center position on the tag chip array. One such test chip will test all tag chips placed on the tag chip array.

본 발명의 명칭에서 정의된 "RFID 장치"는 웨이퍼 레벨에서 테스트 칩과 복수개의 태그 칩을 모두 포함하는 개념이다. The "RFID device" defined in the name of the present invention is a concept including both a test chip and a plurality of tag chips at the wafer level.

도 4는 본 발명의 실시예에 따른 RFID 장치에서 테스트 칩의 패드 구성을 나타낸 도면이다. 4 is a diagram illustrating a pad configuration of a test chip in an RFID device according to an embodiment of the present invention.

테스트 칩은 태그 선택 어드레스 X0~X7, 메모리 어드레스 XA0~XA7 및 입력 데이터 XDI0~XDI7가 시분할 적으로 공통 입력되는 공통 테스트 패드 P5를 포함한다. 여기서, 공통 테스트 패드 P5는 태그 선택 어드레스 X0~X7, 메모리 어드레스 XA0~XA7 및 입력 데이터 XDI0~XDI7를 각각 인가하기 위한 복수의 공통 입력 패드를 포함한다. The test chip includes a common test pad P5 to which tag selection addresses X0 to X7, memory addresses XA0 to XA7, and input data XDI0 to XDI7 are commonly inputted in time division. Here, the common test pad P5 includes a plurality of common input pads for applying tag selection addresses X0 to X7, memory addresses XA0 to XA7, and input data XDI0 to XDI7, respectively.

그리고, 테스트 출력 신호 TXO를 외부로 출력하거나 테스트 입력 신호 RXI가 인가되는 테스트 입출력 패드 P1와, 외부 전원전압 EXT_VDD이 인가되는 외부 전원전압 인가패드 P2 및 그라운드 전압 GND이 인가되는 그라운드 전압 인가 패드 P3을 포함한다. The test input / output pad P1 to which the test output signal TXO is externally output or the test input signal RXI is applied, the external power voltage application pad P2 to which the external power supply voltage EXT_VDD is applied, and the ground voltage application pad P3 to which the ground voltage GND is applied are applied. Include.

또한, 데이터 래치 활성화 신호 DIN_LATP가 인가되는 패드 P6, 및 어드레스 래치 활성화 신호 ADD_LATP가 인가되는 패드 P7를 포함한다. In addition, the pad P6 to which the data latch activation signal DIN_LATP is applied and the pad P7 to which the address latch activation signal ADD_LATP is applied are included.

또한, 제어 결과 신호인 출력 데이터 XDO를 출력하는 데이터 출력 패드 P8와, 칩 인에이블 신호 XCE가 인가되는 패드 P9와, 라이트 인에이블 신호 XWE가 인가되는 패드 P10와, 출력 인에이블 신호 XOE가 인가되는 패드 P11를 포함한다. In addition, a data output pad P8 for outputting the output data XDO which is a control result signal, a pad P9 to which the chip enable signal XCE is applied, a pad P10 to which the write enable signal XWE is applied, and an output enable signal XOE are applied. Pad P11.

그리고, 테스트 동작 신호 TACT가 인가되는 테스트 입력 패드 P12와, 테스트 클록 TCLK이 인가되는 테스트 클록 입력 패드 P13을 포함한다. And a test input pad P12 to which a test operation signal TACT is applied and a test clock input pad P13 to which a test clock TCLK is applied.

그리고, 복조 회로부(610)는 외부의 테스트 프로브 패드로부터 인가된 아날로그 신호를 복조하여 디지털 데이터를 포함하는 테스트 입력 신호 RXI를 RFID 태그 칩에 출력한다. 여기서, 외부의 테스트 프로브 패드는 테스트 입출력 패드 P1에 해당한다. The demodulation circuit 610 demodulates an analog signal applied from an external test probe pad and outputs a test input signal RXI including digital data to the RFID tag chip. Here, the external test probe pad corresponds to the test input / output pad P1.

반면에, 변조 회로부(600)는 RFID 태그 칩으로부터 인가되는 테스트 출력 신호 TXO를 변조하여 아날로그 신호를 외부의 테스트 프로브 패드에 출력한다. 여기서, 외부의 테스트 프로브 패드는 테스트 입출력 패드 P1에 해당한다. On the other hand, the modulation circuit unit 600 modulates the test output signal TXO applied from the RFID tag chip and outputs an analog signal to an external test probe pad. Here, the external test probe pad corresponds to the test input / output pad P1.

여기서, RFID 태그 칩이 외부의 RFID 리더와 통신을 하여 무선 신호를 수신하는 경우에는, 복조부(130)가 안테나 ANT로부터 인가되는 신호를 복조하여 동작 명령 신호 DEMOD를 테스트 입력 버퍼(160)에 출력하고, 변조부(120)가 내부의 응답신호 RP를 변조하여 안테나 ANT로 출력하게 된다. Here, when the RFID tag chip communicates with an external RFID reader to receive a radio signal, the demodulator 130 demodulates a signal applied from the antenna ANT and outputs an operation command signal DEMOD to the test input buffer 160. Then, the modulator 120 modulates the internal response signal RP and outputs the antenna ANT.

반면에, 본 발명에서는 웨이퍼 상에서 테스트를 수행할 수도 있다. 이에 따라, 테스트 모드시 RFID 태그 칩에 구비된 복조부(130)와 변조부(120)가 동작하는 것이 아니라, 테스트 칩에 구비된 별도의 공통 변조 회로부(600)와, 공통 복조 회로부(610)를 이용하여 테스트 출력 신호 TXO와, 테스트 입력 신호 RXI를 송수신하게 된다. On the other hand, in the present invention, the test may be performed on the wafer. Accordingly, the demodulator 130 and the modulator 120 provided in the RFID tag chip do not operate in the test mode, but separate common modulation circuit unit 600 and common demodulation circuit unit 610 included in the test chip. The test output signal TXO and the test input signal RXI are transmitted and received using.

이에 따라, 외부의 테스트 장비는 RFID 태그 칩으로부터 인가된 아날로그 신호를 판독하여 RFID 태그 칩의 테스트 결과가 패스(Pass)인지 패일(Fail) 인지의 여부를 판단하게 된다. Accordingly, the external test equipment reads the analog signal applied from the RFID tag chip to determine whether the test result of the RFID tag chip is a pass or a fail.

여기서, RFID 태그 칩의 테스트 출력 구동부(170)로부터 변조 회로부(600)로 인가되는 테스트 출력 신호 TXO와, 복조 회로부(610)로부터 RFID 태그 칩의 테스트 입력 버퍼(160)로 출력되는 테스트 입력 신호 RXI는 웨이퍼 레벨의 스크라이브 라인을 통해 전달된다. Here, the test output signal TXO applied from the test output driver 170 of the RFID tag chip to the modulation circuit unit 600 and the test input signal RXI output from the demodulation circuit unit 610 to the test input buffer 160 of the RFID tag chip. Is delivered through a scribe line at the wafer level.

도 5 및 도 6은 본 발명의 실시예에 따른 RFID 장치에서 전원 공급 방법을 설명하기 위한 플로우 챠트이다. 5 and 6 are flowcharts illustrating a power supply method in an RFID device according to an embodiment of the present invention.

먼저, 도 5에서와 같이 테스트 칩을 통해 전원전압을 공급받는 경우를 설명한다. 테스트 칩의 테스트 입출력 패드 P2를 통해 외부 전원전압 EXT_VDD이 RFID 태그 칩에 공급된다.(단계 S1)First, a case in which a power supply voltage is supplied through a test chip as shown in FIG. 5 will be described. The external power supply voltage EXT_VDD is supplied to the RFID tag chip through the test input / output pad P2 of the test chip (step S1).

그러면, 테스트 정류기(180)를 통해 외부 전원전압 EXT_VDD이 정류되어 전원전압 VDD을 RFID 태그 칩에 공급할 수 있게 된다. Then, the external power supply voltage EXT_VDD is rectified through the test rectifier 180 to supply the power supply voltage VDD to the RFID tag chip.

반면에, 도 6에서와 같이 RFID 태그 칩의 안테나 ANT를 통해 전원전압을 직접 공급받는 경우를 설명한다. RFID 태그 칩의 안테나 ANT 패드를 통해 무선신호(RF)의 전원이 공급된다.(단계 S10)On the contrary, a case in which the power supply voltage is directly supplied through the antenna ANT of the RFID tag chip as shown in FIG. 6 will be described. The power of the radio signal RF is supplied through the antenna ANT pad of the RFID tag chip. (Step S10).

이후에, RFID 태그 칩의 전압 증폭부(110)를 통해 내부 전원전압 VDD을 생성하게 된다.(단계 S11) 이때, 테스트 정류기(180)가 동작을 중지하게 되어 외부 전원전압 EXT_VDD에 의해 공급되는 전원전압 VDD의 경로는 차단된다.(단계 S12)Thereafter, the internal power supply voltage VDD is generated through the voltage amplification unit 110 of the RFID tag chip. (Step S11) At this time, the test rectifier 180 stops the operation, so that the power supplied by the external power supply voltage EXT_VDD. The path of the voltage VDD is cut off (step S12).

도 7은 도 2의 테스트 정류기(180)에 관한 상세 회로도이다. FIG. 7 is a detailed circuit diagram of the test rectifier 180 of FIG. 2.

테스트 정류기(180)는 외부 전원전압 EXT_VDD 인가단과 전원전압 VDD 인가단 사이에 연결된 다이오드 D1를 포함한다. 이러한 테스트 정류기(180)는 외부 전원전압 EXT_VDD을 다이오드 D1를 통해 정류하여 RFID 태그 칩에 전원전압 VDD을 공급한다. The test rectifier 180 includes a diode D1 connected between the external power supply voltage EXT_VDD applied terminal and the power supply voltage VDD applied terminal. The test rectifier 180 rectifies the external power supply voltage EXT_VDD through the diode D1 to supply the power supply voltage VDD to the RFID tag chip.

여기서, 다이오드 D1는 PN 다이오드나 쇼트키(Schottky) 다이오드로 구성될 수 있다. 다이오드 D1의 에노드(Anode)에는 외부 전원전압 EXT_VDD이 인가되고, 캐소드(Cathode)에는 전원전압 VDD 단이 연결된다. Here, the diode D1 may be composed of a PN diode or a Schottky diode. An external power supply voltage EXT_VDD is applied to an anode of the diode D1, and a power supply voltage VDD terminal is connected to a cathode.

도 8은 도 2의 테스트 정류기(180)에 관한 다른 실시예이다. FIG. 8 is another embodiment of the test rectifier 180 of FIG. 2.

테스트 정류기(180)는 외부 전원전압 EXT_VDD 인가단과 전원전압 VDD 인가단 사이에 연결된 NMOS트랜지스터 N1를 포함한다. 여기서, NMOS트랜지스터 N1는 게이트 단자와 드레인 단자가 외부 전원전압 EXT_VDD 인가단과 공통 연결되며, 소스 단자가 전원전압 VDD 단과 연결되어 모드 타입의 다이오드 역할을 수행한다. 이러한 테스트 정류기(180)는 외부 전원전압 EXT_VDD을 NMOS트랜지스터 N1를 통해 정류하여 RFID 태그 칩에 전원전압 VDD을 공급한다. The test rectifier 180 includes an NMOS transistor N1 connected between the external power supply voltage EXT_VDD applied terminal and the power supply voltage VDD applied terminal. Here, in the NMOS transistor N1, the gate terminal and the drain terminal are commonly connected to the external power supply voltage EXT_VDD applying terminal, and the source terminal is connected to the power supply voltage VDD terminal to serve as a mode type diode. The test rectifier 180 rectifies the external power supply voltage EXT_VDD through the NMOS transistor N1 to supply the power supply voltage VDD to the RFID tag chip.

도 9 내지 도 11은 본 발명의 실시예에 따른 RFID 장치를 포함하는 테스트 시스템의 구성도이다. 9 to 11 are configuration diagrams of a test system including an RFID device according to an embodiment of the present invention.

먼저, 도 9는 웨이퍼 레벨에서 RFID 장치의 신뢰성을 테스트하기 위한 시스템의 구성도이다. First, FIG. 9 is a configuration diagram of a system for testing the reliability of an RFID device at the wafer level.

외부의 RFID 테스터(Tester)(760) 또는 RFID 리더(Reader)는 RFID 프로브 카드(740)와 테스트 신호 케이블(Test Signal Cable)(750)을 통해 서로 연결된다. 그리고, RFID 프로브 카드(740)는 웨이퍼 레벨의 RFID 태그 칩(710)과 프로브 핀(Probe Pin)(730)을 통해 서로 연결된다. 여기서, 프로브 핀(730)은 RFID 태그 칩(710) 또는 테스트 칩에 구비된 프로브 패드(720)를 통해 RFID 태그 칩(710)과 연결된다. An external RFID tester 760 or an RFID reader is connected to each other through an RFID probe card 740 and a test signal cable 750. In addition, the RFID probe card 740 is connected to each other through a wafer-level RFID tag chip 710 and a probe pin 730. Here, the probe pin 730 is connected to the RFID tag chip 710 through the RFID tag chip 710 or the probe pad 720 provided in the test chip.

또한, 테스트 칩과 복수개의 RFID 태그 칩(710)들은 내부 테스트 신호 버스를 통해 서로 연결된다. 그리고, RFID 태그 칩(710)은 하부의 온도 제어부(700)에 의해 칩의 온도가 제어된다. 온도 제어부(700)는 RFID 태그 칩(710)의 온도를 조절하여 RFID 태그 칩(710)이 고온, 실온 또는 저온 상태에 있는 경우를 구현함으로써 온도에 따른 테스트 조건을 설정할 수 있도록 한다. In addition, the test chip and the plurality of RFID tag chips 710 are connected to each other through an internal test signal bus. In addition, the temperature of the chip is controlled by the temperature controller 700 of the RFID tag chip 710. The temperature controller 700 adjusts the temperature of the RFID tag chip 710 to implement a case in which the RFID tag chip 710 is in a high temperature, room temperature, or low temperature state so that the test condition according to the temperature can be set.

이러한 구성을 갖는 테스트 시스템은 외부의 RFID 테스터(760)에서 RFID 프로브 카드(740)를 통해 아날로그 신호를 웨이퍼 레벨의 RFID 태그 칩(710)에 전송한다. 그리고, 테스트 칩은 웨이퍼 프로브 카드(740)를 통해 인가된 아날로그 신호를 정류한 후 디지털 신호를 각각의 RFID 태그 칩(710)에 전송한다. The test system having such a configuration transmits an analog signal from the external RFID tester 760 to the RFID tag chip 710 at the wafer level through the RFID probe card 740. The test chip rectifies the analog signal applied through the wafer probe card 740 and transmits the digital signal to each RFID tag chip 710.

한편, 테스트 칩은 프로브 핀(730)을 통해 인가된 아날로그 신호를 디지털 신호로 변환하여 디지털 데이터 심볼(Data symbol)을 내부 테스트 신호 버스로 출력한다. The test chip converts an analog signal applied through the probe pin 730 into a digital signal and outputs a digital data symbol to the internal test signal bus.

즉, RFID 테스터(760)를 통해 무선신호(RF)를 각각의 RFID 태그 칩(710)에 전송하여 테스트를 수행하고자 할 경우, 각각의 RFID 태그 칩(710)이 웨이퍼 레벨인 상태에서는 안테나를 포함하지 않게 된다.That is, when performing a test by transmitting a radio signal (RF) to each RFID tag chip 710 through the RFID tester 760, each RFID tag chip 710 includes an antenna in a state of wafer level. You will not.

이에 따라, 본 발명은 RFID 프로브 카드(740)를 통해 아날로그 신호를 테스트 칩에 전송하고, 테스트 칩에서 아날로그 신호를 정류하여 디지털 신호를 각각의 RFID 태그 칩(710)에 전송하게 된다. 따라서, 본 발명은 웨이퍼 레벨에서 무선 주파수 와이어를 구비하는 안테나를 포함하지 않고도 테스트 칩을 이용하여 무선 신호(RF)를 입력받을 수 있게 된다. Accordingly, the present invention transmits the analog signal to the test chip through the RFID probe card 740, rectifies the analog signal in the test chip and transmits the digital signal to each RFID tag chip 710. Accordingly, the present invention enables the input of a radio signal RF using a test chip without including an antenna having radio frequency wires at the wafer level.

도 10은 패키지 레벨에서 RFID 장치의 신뢰성을 테스트하기 위한 시스템의 구성도이다. 10 is a block diagram of a system for testing the reliability of an RFID device at the package level.

외부의 RFID 테스터(Tester)(840) 또는 RFID 리더(Reader)는 테스트 보드(Test Board:800)와 테스트 신호 케이블(Test Signal Cable)(830)을 통해 서로 연결된다. 그리고, 테스트 보드(800)의 상부에는 신뢰성 테스트를 위해 챔버(Chamber: 820)가 형성된다. An external RFID tester 840 or an RFID reader is connected to each other through a test board 800 and a test signal cable 830. In addition, a chamber 820 is formed on the test board 800 for a reliability test.

챔버(820) 내부에는 RFID 태그 칩(812)을 포함하는 패키지(810)가 형성된다. RFID 태그 칩(812)의 신뢰성을 평가하기 위해 RFID 태그 칩 신뢰성 평가용 패키지(810)를 형성하게 된다. 이러한 패키지(810)를 통해 신뢰성 테스트 조건과 테스트 동작 신호를 직접 RFID 태그 칩(812)에 인가하게 된다. In the chamber 820, a package 810 including an RFID tag chip 812 is formed. In order to evaluate the reliability of the RFID tag chip 812, an RFID tag chip reliability evaluation package 810 is formed. The package 810 applies a reliability test condition and a test operation signal directly to the RFID tag chip 812.

패키지 레벨의 RFID 태그 칩(812)는 프로브 패드(813)와 와이어 본딩(811)을 통해 테스트 보드(800)와 연결된다. 여기서, 프로브 패드(813)는 RFID 태그 칩(812) 또는 테스트 칩에 구비된다. 또한, 테스트 칩과 복수개의 RFID 태그 칩(812)들은 내부 테스트 신호 버스를 통해 서로 연결된다. The package level RFID tag chip 812 is connected to the test board 800 through the probe pad 813 and the wire bonding 811. Here, the probe pad 813 is provided in the RFID tag chip 812 or the test chip. In addition, the test chip and the plurality of RFID tag chips 812 are connected to each other through an internal test signal bus.

도 11은 패키지 레벨에서 RFID 장치의 신뢰성을 테스트하기 위한 시스템의 다른 실시예이다. 11 is another embodiment of a system for testing the reliability of an RFID device at the package level.

외부의 RFID 테스터(Tester)(940) 또는 RFID 리더(Reader)는 테스트 보드(Test Board:900)와 테스트 신호 케이블(Test Signal Cable)(930)을 통해 서로 연결된다. 그리고, 테스트 보드(900)의 상부에는 신뢰성 테스트를 위해 챔버(Chamber: 920)가 형성된다. An external RFID tester 940 or an RFID reader is connected to each other through a test board 900 and a test signal cable 930. In addition, a chamber 920 is formed on the test board 900 for a reliability test.

챔버(920) 내부에는 테스트 칩 및 RFID 태그 칩(912)을 포함하는 패키지(910)가 형성된다. 패키지 레벨의 테스트 칩 및 RFID 태그 칩(912)는 프로브 패드(913)와 와이어 본딩(911)을 통해 테스트 보드(900)와 연결된다. 여기서, 프로브 패드(913)는 테스트 칩 또는 RFID 태그 칩(912)에 구비된다. 또한, 테스트 칩과 복수개의 RFID 태그 칩(912)들은 내부 테스트 신호 버스를 통해 서로 연결된다. The package 910 including the test chip and the RFID tag chip 912 is formed inside the chamber 920. The package level test chip and the RFID tag chip 912 are connected to the test board 900 through the probe pad 913 and the wire bonding 911. Here, the probe pad 913 is provided in the test chip or the RFID tag chip 912. In addition, the test chip and the plurality of RFID tag chips 912 are connected to each other through an internal test signal bus.

Claims (20)

외부로부터 인가되는 테스트 입력신호에 따라 테스트가 수행되고, 테스트 결과에 대응하는 테스트 출력신호를 외부로 출력하는 태그 칩; 및
테스트 모드시 상기 테스트 입력신호를 상기 태그 칩에 출력하고, 상기 태그 칩으로부터 인가되는 상기 테스트 출력신호를 외부로 출력하는 테스트 칩을 포함하고,
상기 태그 칩은 상기 테스트 칩으로부터 인가되는 외부 전원전압을 정류하여 테스트 동작을 위한 전원전압을 생성하는 테스트 정류기를 포함하는 것을 특징으로 하는 RFID 장치. A tag chip configured to perform a test according to a test input signal applied from the outside and output a test output signal corresponding to the test result to the outside; And
A test chip outputting the test input signal to the tag chip in a test mode, and outputting the test output signal applied from the tag chip to the outside;
The tag chip comprises a test rectifier for rectifying the external power supply voltage applied from the test chip to generate a power supply voltage for a test operation. 청구항 2은(는) 설정등록료 납부시 포기되었습니다.Claim 2 has been abandoned due to the setting registration fee. 제 1항에 있어서, 상기 태그 칩은 안테나를 통해 무선신호에 대응한 전원이 인가될 경우 상기 테스트 정류기가 동작하지 않는 것을 특징으로 하는 RFID 장치. The RFID device of claim 1, wherein the tag rectifier does not operate when power corresponding to a radio signal is applied through an antenna. 청구항 3은(는) 설정등록료 납부시 포기되었습니다.Claim 3 was abandoned when the setup registration fee was paid. 제 1항에 있어서, 상기 태그 칩과 상기 테스트 칩은 웨이퍼 레벨 상에서 형성된 것을 특징으로 하는 RFID 장치. The RFID device of claim 1, wherein the tag chip and the test chip are formed at a wafer level. 청구항 4은(는) 설정등록료 납부시 포기되었습니다.Claim 4 was abandoned when the registration fee was paid. 제 1항에 있어서, 상기 테스트 칩은 상기 테스트 입력신호와 상기 테스트 출력신호가 입출력되는 테스트 입출력 패드를 더 포함하는 것을 특징으로 하는 RFID 장치. The RFID device of claim 1, wherein the test chip further comprises a test input / output pad through which the test input signal and the test output signal are input / output. 청구항 5은(는) 설정등록료 납부시 포기되었습니다.Claim 5 was abandoned upon payment of a set-up fee. 제 1항에 있어서, 상기 테스트 칩은 상기 외부 전원전압이 인가되는 외부 전원전압 인가 패드를 더 포함하는 것을 특징으로 하는 RFID 장치. The RFID device of claim 1, wherein the test chip further comprises an external power supply voltage application pad to which the external power supply voltage is applied. 청구항 6은(는) 설정등록료 납부시 포기되었습니다.Claim 6 was abandoned when the registration fee was paid. 제 1항에 있어서, 상기 테스트 칩은
외부의 아날로그 신호를 복조하여 상기 테스트 입력신호를 출력하는 복조 회로부; 및
상기 테스트 출력 신호를 변조하여 아날로그 신호를 외부에 출력하는 변조 회로부를 더 포함하는 것을 특징으로 하는 RFID 장치. The method of claim 1, wherein the test chip
A demodulation circuit for demodulating an external analog signal and outputting the test input signal; And
And a modulation circuit unit for modulating the test output signal and outputting an analog signal to the outside. 청구항 7은(는) 설정등록료 납부시 포기되었습니다.Claim 7 was abandoned upon payment of a set-up fee. 제 1항에 있어서, 상기 태그 칩은
상기 테스트 입력 신호에 따라 명령신호를 출력하고, 응답신호에 대응하는 상기 테스트 출력 신호를 상기 테스트 칩으로 출력하는 아날로그 처리부;
상기 명령신호에 따라 동작 제어신호들을 출력하고, 상기 응답신호를 상기 아날로그 처리부에 출력하는 디지털부;
상기 동작 제어신호들에 따라 셀 어레이에 데이터를 리드/라이트 하는 메모리부;
테스트 활성화 신호의 활성화시 외부로부터 인가된 어드레스 및 데이터에 따라 상기 동작 제어신호들을 생성하여 상기 메모리부의 테스트를 수행하며, 상기 테스트의 수행 결과에 대응하는 상기 응답신호를 외부로 출력하는 테스트 인터페이스부; 및
상기 테스트 칩으로부터 인가되는 테스트 동작 신호와 테스트 클록에 따라 상기 테스트 활성화 신호를 생성하는 테스트 제어부를 더 포함하는 것을 특징으로 하는 RFID 장치. The method of claim 1, wherein the tag chip
An analog processor for outputting a command signal according to the test input signal and outputting the test output signal corresponding to the response signal to the test chip;
A digital unit for outputting operation control signals according to the command signal and outputting the response signal to the analog processing unit;
A memory unit that reads / writes data into a cell array according to the operation control signals;
A test interface unit configured to generate the operation control signals according to an address and data applied from the outside when the test activation signal is activated, perform a test of the memory unit, and output the response signal corresponding to a result of the test to the outside; And
And a test controller configured to generate the test activation signal according to a test operation signal and a test clock applied from the test chip. 청구항 8은(는) 설정등록료 납부시 포기되었습니다.Claim 8 was abandoned when the registration fee was paid. 제 1항에 있어서, 상기 테스트 정류기는 다이오드 소자를 포함하는 것을 특징으로 하는 RFID 장치. The RFID device according to claim 1, wherein the test rectifier comprises a diode element. 청구항 9은(는) 설정등록료 납부시 포기되었습니다.Claim 9 was abandoned upon payment of a set-up fee. 제 1항에 있어서, 상기 테스트 정류기는 모스 타입의 다이오드 소자를 포함하는 것을 특징으로 하는 RFID 장치. The RFID device according to claim 1, wherein the test rectifier comprises a MOS type diode element. 외부로부터 인가되는 테스트 입력신호에 따라 테스트가 수행되고, 테스트 결과에 대응하는 테스트 출력신호를 외부로 출력하는 태그 칩;
테스트 모드시 상기 테스트 입력신호를 상기 태그 칩에 출력하고, 상기 태그 칩으로부터 인가되는 상기 테스트 출력신호를 외부로 출력하는 테스트 칩;
상기 테스트 칩으로부터 인가되는 외부 전원전압을 정류하여 상기 태그 칩의 테스트 동작을 위한 전원전압을 생성하는 테스트 정류기; 및
상기 테스트 모드시 테스트 신호를 상기 테스트 칩에 전송하고, 상기 테스트 칩으로부터 전송된 신호를 판독하여 상기 태그 칩의 테스트 결과를 판단하는 테스터를 포함하는 것을 특징으로 하는 RFID 장치의 테스트 시스템. A tag chip configured to perform a test according to a test input signal applied from the outside and output a test output signal corresponding to the test result to the outside;
A test chip outputting the test input signal to the tag chip in a test mode and outputting the test output signal applied from the tag chip to the outside;
A test rectifier configured to rectify an external power supply voltage applied from the test chip to generate a power supply voltage for a test operation of the tag chip; And
And a tester for transmitting a test signal to the test chip in the test mode, and determining a test result of the tag chip by reading a signal transmitted from the test chip. 청구항 11은(는) 설정등록료 납부시 포기되었습니다.Claim 11 was abandoned upon payment of a setup registration fee. 제 10항에 있어서, 상기 테스트 칩과 상기 테스터 사이에서 신호를 송수신하는 프로브 카드를 더 포함하는 것을 특징으로 하는 RFID 장치의 테스트 시스템. 11. The test system of claim 10, further comprising a probe card for transmitting and receiving a signal between the test chip and the tester. 청구항 12은(는) 설정등록료 납부시 포기되었습니다.Claim 12 was abandoned upon payment of a registration fee. 제 11항에 있어서, 상기 프로브 카드와 상기 테스터를 연결하는 테스트 신호 케이블을 더 포함하는 것을 특징으로 하는 RFID 장치의 테스트 시스템. 12. The test system of claim 11, further comprising a test signal cable connecting the probe card and the tester. 청구항 13은(는) 설정등록료 납부시 포기되었습니다.Claim 13 was abandoned upon payment of a registration fee. 제 11항에 있어서, 상기 프로브 카드와 상기 태그 칩은 프로브 핀을 통해 연결된 것을 특징으로 하는 RFID 장치의 테스트 시스템. The test system of claim 11, wherein the probe card and the tag chip are connected through probe pins. 청구항 14은(는) 설정등록료 납부시 포기되었습니다.Claim 14 was abandoned when the registration fee was paid. 제 10항에 있어서, 상기 태그 칩의 온도를 제어하는 온도 제어부를 더 포함하는 것을 특징으로 하는 RFID 장치의 테스트 시스템. 11. The test system of claim 10, further comprising a temperature controller for controlling the temperature of the tag chip. 청구항 15은(는) 설정등록료 납부시 포기되었습니다.Claim 15 was abandoned upon payment of a registration fee. 제 10항에 있어서, 상기 테스트 칩과 상기 태그 칩은 웨이퍼 레벨 상에 형성된 것을 특징으로 하는 RFID 장치의 테스트 시스템. The test system of claim 10, wherein the test chip and the tag chip are formed on a wafer level. 청구항 16은(는) 설정등록료 납부시 포기되었습니다.Claim 16 was abandoned upon payment of a setup registration fee. 제 10항에 있어서, 상기 태그 칩과 상기 테스트 칩은 신뢰성 테스트를 위해 패키지 내부에 형성되는 것을 특징으로 하는 RFID 장치의 테스트 시스템. The test system of claim 10, wherein the tag chip and the test chip are formed inside a package for a reliability test. 청구항 17은(는) 설정등록료 납부시 포기되었습니다.Claim 17 has been abandoned due to the setting registration fee. 제 16항에 있어서, 상기 패키지는 챔버 내에 형성되는 것을 특징으로 하는 RFID 장치의 테스트 시스템. The test system of claim 16 wherein the package is formed in a chamber. 청구항 18은(는) 설정등록료 납부시 포기되었습니다.Claim 18 was abandoned upon payment of a set-up fee. 제 16항에 있어서, 상기 태그 칩과 와이어 본딩을 통해 연결된 테스트 보드를 더 포함하는 것을 특징으로 하는 RFID 장치의 테스트 시스템. The test system of claim 16, further comprising a test board connected to the tag chip through wire bonding. 청구항 19은(는) 설정등록료 납부시 포기되었습니다.Claim 19 was abandoned upon payment of a registration fee. 제 18항에 있어서, 상기 테스트 보드와 상기 테스터를 연결하는 테스트 신호 케이블을 더 포함하는 것을 특징으로 하는 RFID 장치의 테스트 시스템. 19. The test system of claim 18, further comprising a test signal cable connecting the test board and the tester. 청구항 20은(는) 설정등록료 납부시 포기되었습니다.Claim 20 was abandoned upon payment of a registration fee. 제 10항에 있어서, 상기 태그 칩과 상기 테스트 칩은 패키지 레벨 상에서 형성된 것을 특징으로 하는 RFID 장치의 테스트 시스템. The test system of claim 10, wherein the tag chip and the test chip are formed at a package level.
KR1020100062902A 2010-06-30 2010-06-30 Rfid device and test system of thereof KR101060579B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100062902A KR101060579B1 (en) 2010-06-30 2010-06-30 Rfid device and test system of thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100062902A KR101060579B1 (en) 2010-06-30 2010-06-30 Rfid device and test system of thereof

Publications (1)

Publication Number Publication Date
KR101060579B1 true KR101060579B1 (en) 2011-08-31

Family

ID=44933957

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100062902A KR101060579B1 (en) 2010-06-30 2010-06-30 Rfid device and test system of thereof

Country Status (1)

Country Link
KR (1) KR101060579B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101343138B1 (en) 2012-04-20 2013-12-19 엘에스산전 주식회사 Appratus for testing reliability of wireless tag reader using it

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001209773A (en) 2000-01-25 2001-08-03 Hitachi Ltd Ic card
JP2008053259A (en) 2006-08-22 2008-03-06 Fujitsu Ltd Semiconductor integrated circuit, and its test method

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001209773A (en) 2000-01-25 2001-08-03 Hitachi Ltd Ic card
JP2008053259A (en) 2006-08-22 2008-03-06 Fujitsu Ltd Semiconductor integrated circuit, and its test method

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101343138B1 (en) 2012-04-20 2013-12-19 엘에스산전 주식회사 Appratus for testing reliability of wireless tag reader using it

Similar Documents

Publication Publication Date Title
US8596544B2 (en) RFID tag
KR20080034016A (en) Integrated circuit with embedded feram-based rfid
US20100327877A1 (en) Radio frequency identification (rfid) device and method for testing the same
JP2005030877A (en) Semiconductor integrated circuit device equipped with radio control test function
KR100966997B1 (en) Radio Frequency Identification Device
US8207823B2 (en) Integrated circuit and method for writing information
KR101060579B1 (en) Rfid device and test system of thereof
KR101031414B1 (en) Rfid device
KR20110012507A (en) Rfid test system
US20110234381A1 (en) Radio frequency identification device
KR101068389B1 (en) Rfid device being tested on the wafer and method thereof
KR101067886B1 (en) RFID device
KR101068313B1 (en) Rfid tag being tested on the wafer and method thereof
KR101226963B1 (en) RFID device, test system thereof, and test method thereof
KR101068351B1 (en) RFID device and test method thereof
KR101101998B1 (en) Rfid device
KR101095084B1 (en) RFID device and test method thereof
KR101067887B1 (en) RFID device
KR101067888B1 (en) RFID device
KR101095082B1 (en) Rfid device
KR101101997B1 (en) Rfid device
KR101068314B1 (en) Rfid tag being tested on the wafer and method thereof
KR20120110471A (en) Rfid monitoring device
KR101150525B1 (en) RFID device and test method thereof
KR101067876B1 (en) Sensing device of RFID

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee