KR101060121B1 - Semiconductor package for horizontal and vertical adhesion, and method for manufacturing the same - Google Patents

Semiconductor package for horizontal and vertical adhesion, and method for manufacturing the same Download PDF

Info

Publication number
KR101060121B1
KR101060121B1 KR1020100016146A KR20100016146A KR101060121B1 KR 101060121 B1 KR101060121 B1 KR 101060121B1 KR 1020100016146 A KR1020100016146 A KR 1020100016146A KR 20100016146 A KR20100016146 A KR 20100016146A KR 101060121 B1 KR101060121 B1 KR 101060121B1
Authority
KR
South Korea
Prior art keywords
chip
substrate
vertical
conductive pattern
conductive
Prior art date
Application number
KR1020100016146A
Other languages
Korean (ko)
Inventor
김정태
이재진
정종대
이준수
홍성준
Original Assignee
앰코 테크놀로지 코리아 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 앰코 테크놀로지 코리아 주식회사 filed Critical 앰코 테크놀로지 코리아 주식회사
Priority to KR1020100016146A priority Critical patent/KR101060121B1/en
Application granted granted Critical
Publication of KR101060121B1 publication Critical patent/KR101060121B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS

Landscapes

  • Micromachines (AREA)
  • Gyroscopes (AREA)

Abstract

PURPOSE: A semiconductor package for vertical and horizontal mount and a manufacturing method thereof are provided to accurately detect an angular velocity and acceleration in x, y, and z axis directions by vertically or horizontally mounting a semiconductor package structure on a mother board of an electronic device. CONSTITUTION: A conductive pattern for a wire bonding is exposed on the frame part of the upper center of a bottom board. An MEMS chip(30) and an ASIC chip(32) are stacked on the upper center of the bottom board. A wire(34) is connected between the bonding pads of the MEMS chip and the ASIC chip and between the ASIC chip and the conductive pattern for a wire bonding of the bottom board. A cavity is formed on the lower side of a top board to embed the MEMS chip, the ASIC chip, and the wire. A plurality of first vertical mount conductive lands is exposed on one side of the top board. The top board is conductively stacked on the bottom board.

Description

수직 및 수평 실장 겸용의 반도체 패키지 및 그 제조 방법{Semiconductor package for horizontal and vertical adhesion, and method for manufacturing the same}Semiconductor package for horizontal and vertical adhesion, and method for manufacturing the same

본 발명은 수직 및 수평 실장 겸용의 반도체 패키지 및 그 제조 방법에 관한 것으로서, 더욱 상세하게는 MEMS 센서의 일종인 가속도 또는 각속도 센서내에 수직 및 수평 실장이 가능한 구조로 제작되어, x축 및 y축 뿐만 아니라 z축에 대한 가속도 내지 각속도 검출이 용이하게 이루어질 수 있도록 한 수직 및 수평 실장 겸용의 반도체 패키지 및 그 제조 방법에 관한 것이다.
The present invention relates to a semiconductor package for both vertical and horizontal mounting and a method for manufacturing the same. More particularly, the present invention is manufactured in a structure capable of vertical and horizontal mounting in an acceleration or angular velocity sensor, which is a kind of MEMS sensor, and includes an x-axis and a y-axis. In addition, the present invention relates to a semiconductor package for both vertical and horizontal mounting and a method of manufacturing the same, which facilitate the detection of the acceleration to the angular velocity about the z axis.

통상적으로, 압력, 가속도, 소리 또는 광과 같은 물리적 현상을 전기적 신호로 변환하는 마이크로-전자 기계적 시스템(MEMS: Micro Electro Mechanical System)이 적용된 반도체 디바이스가 공지되어 있으며, 여기에는 MEMS 칩과 ASIC 칩이 포함되어 있다.Typically, semiconductor devices employing a Micro Electro Mechanical System (MEMS) for converting physical phenomena such as pressure, acceleration, sound or light into electrical signals are known, which include MEMS chips and ASIC chips. Included.

현재, 상기 멤스(MEMS) 칩과 멤스 칩에 대한 신호 처리 소자인 에이직(ASIC) 칩을 각종 기판(인쇄회로기판, 리드프레임, LCC 등)에 적층하여 부착하거나, 측방향으로 배치하여 패키징하여 하나의 디바이스로 제공되고 있다.Currently, MEMS chips and ASIC chips, which are signal processing elements for MEMS chips, are laminated on various substrates (printed circuit boards, lead frames, LCCs, etc.), or laterally packaged. It is provided as one device.

마이크로-전자 기계적 시스템(MEMS) 즉, MEMS 센서는 반도체의 미세 가공 기술을 응용하여 만든 센서로서, 대표적인 예로서 차량의 가속도 센서, 게임기의 가속도 센서, 카메라의 손떨림 방지 기능을 위한 각속도 센서(자이로 센서) 등을 들 수 있다.Micro-electro-mechanical system (MEMS), or MEMS sensor, is a sensor made by applying the semiconductor microfabrication technology. Typical examples include an acceleration sensor of a vehicle, an acceleration sensor of a game machine, and an angular velocity sensor (gyro sensor) for preventing camera shake. ), And the like.

상기 가속도센서의 측정 원리를 간략히 살펴보면, y축 또는 x축 방향의 관성력이 인가될 때, 관성력이 작용하는 방향으로 질량체가 이동하면서 가동전극을 이동시키게 되고, 가동전극과 고정전극간의 간격에 의하여 질량체의 변위가 발생하게 되며, 이에 가동전극과 고정전극 사이에서의 정전용량 변화로 인해 가동전극에 유도되는 전류를 증폭하는 등의 과정을 통해 가속도를 측정하게 된다.Briefly looking at the measurement principle of the acceleration sensor, when the inertial force in the y-axis or x-axis direction is applied, the mass moves in the direction in which the inertial force acts to move the movable electrode, the mass by the gap between the movable electrode and the fixed electrode The displacement is generated and the acceleration is measured by amplifying a current induced in the movable electrode due to the change in capacitance between the movable electrode and the fixed electrode.

이러한 MEMS 센서의 일종인 가속도 또는 각속도 센서의 제조에 있어서, 직교 좌표축 x, y 및 z축의 어느 한 방향에 대한 가속도 내지 각속도를 정확하게 검출하는 감도를 갖도록 하는 것이 무엇보다 중요하며, 이에 MEMS 센서에 탑재되는 신호 처리용 반도체 패키지도 수직 또는 수평 실장이 가능한 구조로 요구되고 있다.
In the manufacture of an acceleration or angular velocity sensor, which is a kind of such MEMS sensor, it is most important to have a sensitivity for accurately detecting acceleration or angular velocity in any one direction of the Cartesian coordinate axes x, y, and z axes, which is mounted on the MEMS sensor. The semiconductor package for signal processing is also required to have a structure capable of vertical or horizontal mounting.

본 발명은 상기와 같은 점을 감안하여 안출한 것으로서, MEMS 센서의 일종인 가속도 또는 각속도 센서 등을 제조하는데 적용되는 반도체 패키지 구조를 솔더볼 및 상부 기판을 이용하여 전자기기의 마더보드상에 수평 실장 및 수직 실장이 가능한 구조로 개선시켜서, 직교 좌표 x축 및 y축 뿐만 아니라, z축 방향의 가속도 내지 각속도까지 정확하게 검출하는 감도를 부여할 수 있도록 한 수직 및 수평 실장 겸용의 반도체 패키지 및 그 제조 방법을 제공하는데 그 목적이 있다.
The present invention has been made in view of the above, and the semiconductor package structure applied to manufacture an acceleration or angular velocity sensor, which is a kind of MEMS sensor, is mounted horizontally on a motherboard of an electronic device by using a solder ball and an upper substrate. The semiconductor package for both vertical and horizontal mounting and a method of manufacturing the same are improved to a structure capable of vertical mounting and to give sensitivity to accurately detect acceleration to angular velocity in the z-axis direction as well as the x- and y-axis coordinates. The purpose is to provide.

상기한 목적을 달성하기 위한 본 발명의 일 구현예는: 상면 중앙부의 테두리 부위에 와이어 본딩용 전도성패턴이 노출 형성된 하부 기판과; 상기 하부 기판의 상면 중앙부에 적층 실장되는 멤스 칩 및 에이직 칩과; 상기 멤스 칩 및 에이직 칩의 본딩패드간에 연결되고, 상기 에이직 칩과 하부 기판의 와이어 본딩용 전도성패턴간에 연결되는 와이어와; 상기 멤스 칩 및 에이직 칩, 그리고 와이어가 내장되도록 저부에 캐비티가 형성되고, 일측면에는 다수의 제1수직 실장용 전도성랜드가 노출 형성된 구조로서, 상기 하부 기판상에 통전 가능하게 적층되는 상부 기판; 을 포함하여 구성된 것을 특징으로 하는 수직 및 수평 실장 겸용의 반도체 패키지를 제공한다.One embodiment of the present invention for achieving the above object is a lower substrate with a conductive pattern for wire bonding exposed to the edge portion of the upper center portion; MEMS chips and AICC chips stacked on the upper center portion of the lower substrate; A wire connected between the MEMS chip and the bonding pad of AIZ chip and connected between the AC chip and the conductive pattern for wire bonding of the lower substrate; A cavity is formed at a bottom of the MEMS chip, the AIC chip, and a wire, and a plurality of first vertical mounting conductive lands are exposed at one side thereof, and the upper substrate is electrically stacked on the lower substrate. ; It provides a semiconductor package for both vertical and horizontal mounting, characterized in that configured to include.

본 발명의 일 구현예에서, 상기 하부 기판의 한쪽 테두리 측면에는 상기 제1수직 실장용 전도성랜드와 함께 노출되는 제2수직 실장용 전도성랜드가 노출 형성되고, 이 제2수직 실장용 전도성랜드는 와이어 본딩용 전도성패턴과 통전 가능하게 연결된 것을 특징으로 한다.In one embodiment of the present invention, a second vertical mounting conductive land exposed to the first vertical mounting conductive land is exposed on one side edge of the lower substrate, the second vertical mounting conductive land is wire It is characterized in that the conductive connection with the conductive pattern for bonding.

또한, 상기 하부 기판의 테두리 상면에는 와이어 본딩용 전도성패턴 및 제2수직 실장용 전도성랜드와 통전 가능하게 연결되는 제1적층용 전도성패턴이 노출 형성된 것을 특징으로 한다.In addition, the upper surface of the edge of the lower substrate is characterized in that the conductive pattern for wire bonding and the first laminated conductive pattern which is electrically connected to the conductive land for the second vertical mounting.

본 발명의 일 구현예에서, 상기 상부 기판의 하단에는 하부기판의 제1적층용 전도성패턴과 연결되는 제2적층용 전도성패턴이 형성되고, 그 내부에는 제2적층용 전도성패턴과 제1수직 실장용 전도성랜드간을 일체로 연결하는 신호 전달용 전도성패턴이 내장된 것을 특징으로 한다.In one embodiment of the present invention, a second stacking conductive pattern connected to the first stacking conductive pattern of the lower substrate is formed at the bottom of the upper substrate, the second stacking conductive pattern and the first vertical mounting therein Characterized in that the conductive pattern for signal transmission to integrally connect between the conductive lands.

상기한 목적을 달성하기 위한 본 발명의 다른 구현예는: 상부 중앙영역에 칩 부착영역이 형성되고, 칩 부착영역의 테두리 부위에 와이어 본딩용 전도성패턴이 노출 형성되며, 와이어 본딩용 전도성패턴과 통전되는 볼랜드가 저면에 배열 형성된 기판과; 상기 기판의 상면 중앙부에 실장되는 멤스 칩 및 에이직 칩; 상기 멤스 칩 및 에이직 칩의 본딩패드간을 연결하는 동시에 에이직 칩과 기판의 전도성패턴간에 연결되는 와이어와; 상기 와이어가 연결된 전도성패턴에 부착되는 전도성 솔더볼과; 상기 멤스 칩 및 에이직 칩, 솔더볼을 포함하는 기판의 상면에 걸쳐 몰딩된 몰딩수지와; 상기 몰딩수지의 상면에서 솔더볼의 상부까지 관통된 관통홀에 전도성의 솔더 페이스트를 채워서 이루어진 관통 몰드 비아; 로 구성되고, 상기 관통 몰드 비아를 그 아래쪽의 기판과 함께 수직으로 소잉하여 관통 몰드 비아의 절반이 외부로 노출되도록 한 것을 특징으로 하는 수직 및 수평 실장 겸용의 반도체 패키지를 제공한다.Another embodiment of the present invention for achieving the above object is: a chip attaching region is formed in the upper central region, the wire bonding conductive pattern is formed on the edge portion of the chip attaching region, the conductive pattern for the wire bonding is energized A substrate in which the ball lands are arranged on a bottom surface thereof; MEMS chip and AIZ chip mounted on the center of the upper surface of the substrate; A wire connected between the MEMS chip and the bonding pad of AIZ chip and at the same time between the AC chip and the conductive pattern of the substrate; A conductive solder ball attached to the conductive pattern to which the wire is connected; A molding resin molded over an upper surface of the substrate including the MEMS chip, the AIC chip, and the solder ball; A through mold via formed by filling a conductive solder paste in a through hole penetrating from an upper surface of the molding resin to an upper portion of a solder ball; And vertically sawing the through mold via together with the substrate underneath so that half of the through mold via is exposed to the outside, thereby providing a semiconductor package for both vertical and horizontal mounting.

본 발명의 다른 구현예에서, 상기 기판의 저면에 형성된 볼랜드에 수평 실장을 위한 솔더볼이 더 융착되는 것을 특징으로 한다.In another embodiment of the present invention, a solder ball for horizontal mounting is further fused to the ball land formed on the bottom surface of the substrate.

상기한 목적을 달성하기 위한 본 발명의 또 다른 구현예는: 기판의 제공 단계와; 상기 기판의 상면 중앙부에 멤스 칩 및 에이직 칩을 부착하는 단계와; 상기 멤스 칩 및 에이직 칩의 본딩패드간을 와이어로 연결하는 동시에 에이직 칩의 본딩패드와 기판상의 전도성패턴간을 와이어로 연결하는 단계와; 상기 전도성패턴에 솔더볼을 부착시키는 단계와; 상기 기판의 상면에 걸쳐 몰딩수지로 몰딩하여, 멤스 칩 및 에이직 칩, 와이어, 솔더볼을 봉지하는 단계와; 상기 몰딩수지의 상면에서 솔더볼의 상면까지 관통 몰드 비아를 관통 형성하는 단계와; 상기 관통 몰드 비아내에 전도성 페이스트를 충진하는 단계와; 상기 관통 몰드 비아 및 솔더볼의 절반이 외부로 노출되도록 관통 몰드 비아와 그 아래쪽의 솔더볼 및 기판을 동시에 수직으로 소잉하는 단계; 를 포함하는 것을 특징으로 하는 수직 및 수평 실장 겸용의 반도체 패키지 제조 방법을 제공한다.Another embodiment of the present invention for achieving the above object comprises the steps of: providing a substrate; Attaching a MEMS chip and an AICC chip to a central portion of an upper surface of the substrate; Connecting the bonding pads of the MEMS chip and the AIPS chip with wires and simultaneously connecting the bonding pads of the ACchip chip with the conductive patterns on the substrate; Attaching a solder ball to the conductive pattern; Molding a molding resin over an upper surface of the substrate to encapsulate MEMS chips, AICS chips, wires, and solder balls; Penetrating through the through-mold via from the upper surface of the molding resin to the upper surface of the solder ball; Filling a conductive paste into the through mold via; Vertically sawing the through-mold vias and the solder balls and the substrate at the same time such that half of the through-mold vias and solder balls are exposed to the outside; It provides a semiconductor package manufacturing method for both vertical and horizontal mounting, characterized in that it comprises a.

본 발명의 또 다른 구현예에서, 상기 관통 몰드 비아 및 솔더볼의 노출부를 해당 전자기기의 마더보드에 융착시키는 수직 실장 단계를 더 포함하는 것을 특징으로 한다.In another embodiment of the present invention, it characterized in that it further comprises a vertical mounting step of fusing the exposed portion of the through-mold via and solder ball to the motherboard of the electronic device.

본 발명의 또 다른 구현예에서, 수평 실장을 위하여 상기 기판의 저면에 형성된 볼랜드에 솔더볼을 융착시키는 단계를 더 포함하는 것을 특징으로 한다.
In still another embodiment of the present invention, the method may further include fusing the solder balls to the ball lands formed on the bottom surface of the substrate for horizontal mounting.

상기한 과제 해결 수단을 통하여, 본 발명은 다음과 같은 효과를 제공한다.Through the above problem solving means, the present invention provides the following effects.

본 발명에 따르면, 하부 기판상에 멤스 칩 및 에이직 칩을 탑재하고, 그 위쪽에 캐비티를 가지는 상부 기판을 적층 부착한 다음, 상부 기판의 측부로 노출되는 전도성랜드를 해당 전자기기의 마더보드에 융착시킴으로써, 반도체 패키지의 수직 실장이 용이하게 이루어질 수 있다.According to the present invention, a MEMS chip and AIZ chip are mounted on a lower substrate, and an upper substrate having a cavity is laminated on the upper substrate, and a conductive land exposed to the side of the upper substrate is attached to the motherboard of the electronic device. By fusion, vertical mounting of the semiconductor package can be easily performed.

또는, 기판상에 멤스 칩 및 에이직 칩을 탑재하고, 기판상에 와이어 본딩 및 솔더볼을 부착시킨 다음, 몰딩을 하여 관통 몰드 비아를 형성한 후, 관통 몰드 비아와 함께 솔더볼의 절반이 소잉되도록 함으로써, 외부로 노출되는 관통 몰드 비아 및 솔더볼의 측부를 해당 전자기기의 마더보드에 융착시킴으로써, 반도체 패키지의 수직 실장이 용이하게 이루어질 수 있다.Alternatively, the MEMS chip and AIZ chip are mounted on the substrate, wire bonding and solder balls are attached to the substrate, and then molded to form through mold vias, and then half of the solder balls are passed through together with the through mold vias. By fusion bonding the side of the through mold via and the solder ball exposed to the motherboard of the electronic device, the semiconductor package may be easily mounted vertically.

또한, 기판의 저부에 형성된 볼랜드에 솔더볼을 융착시켜, 해당 전자기기에 대한 마더보드에 수평 실장도 용이하게 이루어질 수 있다.In addition, by soldering the solder ball to the ball land formed on the bottom of the substrate, it can be easily mounted horizontally on the motherboard for the electronic device.

이에, 본 발명의 반도체 패키지를 수직 또는 수평 실장시키며 MEMS 센서의 일종인 가속도 또는 각속도 센서내에 탑재하여, 직교 좌표 x축 및 y축 뿐만 아니라, z축 방향의 가속도 내지 각속도까지 정확하게 검출하는 감도를 부여하는데 일조할 수 있다.
Accordingly, the semiconductor package of the present invention is mounted vertically or horizontally and mounted in an acceleration or angular velocity sensor, which is a kind of MEMS sensor, and gives sensitivity to accurately detect not only the x and y axes of the coordinates but also the acceleration to the angular velocity in the z axis direction. Can help.

도 1a 및 도 1b는 본 발명의 제1실시예에 따른 수직 및 수평 실장 겸용의 반도체 패키지를 나타내는 단면도,
도 2는 본 발명의 제1실시예에 따른 수직 및 수평 실장 겸용의 반도체 패키지를 나타내는 측면도,
도 3a 및 도 3b는 본 발명의 제1실시예에 따른 수직 및 수평 실장 겸용의 반도체 패키지를 마더보드에 수직으로 실장시킨 모습과, 수평으로 실장시킨 모습을 나타내는 단면도,
도 4는 본 발명의 제2실시예에 따른 수직 및 수평 실장 겸용의 반도체 패키지 및 그 제조 방법을 나타내는 단면도,
도 5는 본 발명의 제2실시예에 따른 수직 및 수평 실장 겸용의 반도체 패키지를 나타내는 측면도,
도 6은 본 발명의 제2실시예에 따른 수직 및 수평 실장 겸용의 반도체 패키지를 수직으로 세워서 마더보드에 실장시킨 모습을 나타내는 측면도,
도 7은 본 발명의 제2실시예에 따른 수직 및 수평 실장 겸용의 반도체 패키지를 수평으로 세워서 마더보드에 실장시킨 모습을 나타내는 측면도.1A and 1B are cross-sectional views illustrating a semiconductor package for vertical and horizontal mounting in accordance with a first embodiment of the present invention;
2 is a side view showing a semiconductor package for both vertical and horizontal mounting according to a first embodiment of the present invention;
3A and 3B are cross-sectional views illustrating vertical and horizontal mounting of a semiconductor package for both vertical and horizontal mounting according to a first embodiment of the present invention, and a horizontal mounting;
4 is a cross-sectional view showing a semiconductor package for a vertical and horizontal mounting and a manufacturing method thereof according to a second embodiment of the present invention;
5 is a side view showing a semiconductor package for both vertical and horizontal mounting according to a second embodiment of the present invention;
FIG. 6 is a side view showing a vertical and horizontal mounting of the semiconductor package for vertical and horizontal mounting according to the second embodiment of the present invention mounted on a motherboard; FIG.
Figure 7 is a side view showing a state in which the vertical and horizontal mounting combined semiconductor package according to the second embodiment of the present invention mounted on the motherboard horizontally mounted.

이하, 본 발명의 바람직한 실시예를 첨부도면을 참조로 상세하게 설명하기로 한다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings.

첨부한 도 1a 및 도 1b는 본 발명의 제1실시예에 따른 수직 및 수평 실장 겸용의 반도체 패키지를 나타내는 단면도이고, 도 2는 본 발명의 제1실시예에 따른 수직 및 수평 실장 겸용의 반도체 패키지를 나타내는 측면도이다.1A and 1B are cross-sectional views illustrating a semiconductor package for both vertical and horizontal mounting in accordance with a first embodiment of the present invention, and FIG. 2 is a semiconductor package for both vertical and horizontal mounting in accordance with a first embodiment of the present invention. It is a side view which shows.

본 발명은 MEMS 센서의 일종인 가속도 또는 각속도 센서내에 탑재하여, 직교 좌표 x축 및 y축 뿐만 아니라, z축 방향에서 가속도 내지 각속도 신호를 검출할 수 있도록 수직 및 수평 실장이 가능한 구조로 제조된 반도체 패키지를 제공하고자 한 것이다.The present invention is mounted in an acceleration or angular velocity sensor, which is a kind of MEMS sensor, and is manufactured in a structure capable of vertical and horizontal mounting to detect acceleration or angular velocity signals in the z-axis direction as well as the x and y axes of the coordinates. We wanted to provide a package.

본 발명의 제1실시예에 따른 패키지를 구성하기 위한 기판은 전기적으로 연결하기 위한 전도성패턴의 일부분만이 노출되고 전체가 절연물질로 코팅된 PCB 기판으로서, 서로 통전 가능하게 적층되는 하부 기판(10)과 상부 기판(20)으로 구성된다.The substrate for constructing the package according to the first embodiment of the present invention is a PCB substrate having only a portion of the conductive pattern for electrically connecting and being entirely coated with an insulating material, the lower substrate 10 being laminated with electricity. ) And the upper substrate 20.

상기 하부 기판(10)의 상면 중앙부는 반도체 칩이 부착되는 영역으로서, 이때의 중앙부 테두리 부위에는 와이어 본딩용 전도성패턴(12)이 노출 형성된다.The upper center portion of the lower substrate 10 is a region where the semiconductor chip is attached, and the conductive pattern 12 for wire bonding is exposed on the edge portion of the center portion.

특히, 상기 하부 기판(10)의 한쪽 테두리 측면에는 제2수직 실장용 전도성랜드(14)가 노출 형성되고, 이 제2수직 실장용 전도성랜드(14)는 하부 기판(10)의 내부에서 와이어 본딩용 전도성패턴(12)과 통전 가능하게 연결된다.In particular, a second vertical mounting conductive land 14 is exposed to one edge side of the lower substrate 10, and the second vertical mounting conductive land 14 is wire-bonded inside the lower substrate 10. Is electrically connected to the conductive pattern 12 for.

또한, 상기 하부 기판(10)의 테두리 상면에는 와이어 본딩용 전도성패턴(12) 과 통전 가능하게 연결되거나, 제2수직 실장용 전도성랜드(14)의 상단부와 통전 가능하게 연결되는 제1적층용 전도성패턴(16)이 노출 형성된다.In addition, a first stacking conductive layer is electrically connected to the conductive pattern 12 for wire bonding on the upper surface of the lower substrate 10 or electrically connected to an upper end portion of the conductive land 14 for the second vertical mounting. The pattern 16 is formed exposed.

이때, 상기 하부 기판(10)의 한쪽 테두리 부분의 내부에 존재하면서, 와이어 본딩용 전도성패턴(12)과 제2수직 실장용 전도성패턴(14)간을 연결하는 연결부위의 일부분을 하부 기판(10)의 저면을 통해 노출시켜서, 수평 실장을 위한 솔더볼이 융착될 수 있는 볼랜드(18)로 활용할 수 있다.In this case, the lower substrate 10 may have a portion of a connection portion existing between one edge portion of the lower substrate 10 and connecting the wire bonding conductive pattern 12 and the second vertical mounting conductive pattern 14 to the lower substrate 10. Exposed through the bottom of the), it can be utilized as a ball land 18, which can be fused solder balls for horizontal mounting.

또한, 상기 하부 기판(10)의 다른쪽 테두리 부분의 내부에 존재하면서, 와이어 본딩용 전도성패턴(12)과 제1적층용 전도성패턴(16)간을 연결하는 연결부위의 일부분을 하부 기판(10)의 저면을 통해 노출시켜서, 마찬가지로 수평 실장을 위한 솔더볼이 융착될 수 있는 볼랜드(18)로 활용할 수 있다.In addition, a portion of a connection portion existing between the other edge portion of the lower substrate 10 and connecting the wire bonding conductive pattern 12 and the first stacking conductive pattern 16 to the lower substrate 10. Exposed through the bottom of the), it can be used as a ball land 18, which can be fused to solder balls for horizontal mounting as well.

이렇게 구비된 하부 기판(10)의 상면 중앙부에 멤스 칩(30) 및 에이직 칩(32)이 적층 부착되는 바, 예를 들어 멤스 칩(30)은 MEMS 센서의 일종인 가속도 또는 각속도 센서용으로 구성된 것을 부착하고, 에이직 칩(32)은 멤스 칩에 대한 신호 처리 소자로서 부착된다.In this way, the MEMS chip 30 and the AC chip 32 are stacked and attached to the center of the upper surface of the lower substrate 10. For example, the MEMS chip 30 is used for an acceleration or angular velocity sensor, which is a kind of MEMS sensor. Attach the constructed one, and AIC chip 32 is attached as a signal processing element for the MEMS chip.

다음으로, 상기 멤스 칩(30) 및 에이직 칩(32)의 본딩패드간을 전도성 와이어(34)로 연결하는 동시에 상기 에이직 칩(32)과 하부 기판(10)의 와이어 본딩용 전도성패턴(12)간을 와이어(34)로 연결하게 된다.Next, the bonding patterns of the MEMS chip 30 and the AC chip 32 are connected to each other by a conductive wire 34 and at the same time, a conductive pattern for wire bonding between the AC chip 32 and the lower substrate 10 may be formed. 12 is connected to the wire (34).

여기서, 상기 멤스 칩(30) 및 에이직 칩(32)이 부착되고, 그리고 와이어(34)가 연결된 하부 기판(10)상에 상부 기판(20)을 전기적 신호 교환 가능하게 적층시킨다.Here, the MEMS chip 30 and the AC chip 32 are attached, and the upper substrate 20 is laminated on the lower substrate 10 to which the wire 34 is connected to enable electrical signal exchange.

상기 상부 기판(20)은 멤스 칩(30) 및 에이직 칩(32), 그리고 와이어(34)를 커버하도록 그 저부에 캐비티(22)가 형성된 캡(cap) 형상으로서, 그 일측면에는 다수의 제1수직 실장용 전도성랜드(24)가 노출 형성된다.The upper substrate 20 has a cap shape in which a cavity 22 is formed at a bottom thereof to cover the MEMS chip 30, the AC chip 32, and the wire 34. The first vertical mounting conductive land 24 is exposed.

여기서, 상기 상부 기판(20)의 하단에는 하부 기판(10)의 제1적층용 전도성패턴(16)과 연결되는 제2적층용 전도성패턴(26)이 노출 형성되고, 이때의 제2적층용 전도성패턴(26)의 한쪽은 상부 기판(20)의 내부를 따라 연장 형성되어 있는 신호 전달용 전도성패턴(28)에 의해 상기 제1수직 실장용 전도성랜드(24)와 일체로 연결된다. Here, a second lamination conductive pattern 26 connected to the first lamination conductive pattern 16 of the lower substrate 10 is exposed at the lower end of the upper substrate 20, and the second lamination conductivity at this time is exposed. One side of the pattern 26 is integrally connected with the first vertical mounting conductive land 24 by a signal transmission conductive pattern 28 extending along the inside of the upper substrate 20.

따라서, 상기와 같이 완성된 본 발명의 제1실시예에 따른 반도체 패키지(100)를 마더보드(60)에 수직 또는 수평 실장을 시킬 수 있다.Therefore, the semiconductor package 100 according to the first embodiment of the present invention completed as described above may be mounted on the motherboard 60 vertically or horizontally.

첨부한 도 3a에 도시된 바와 같이, 본 발명의 제1실시예에 따른 반도체 패키지(100)를 마더보드에 수직 실장시키는 경우는 상기 상부 기판(20)의 제1수직 실장용 전도성랜드(24)와 상기 하부 기판(10)의 제2수직 실장용 전도성랜드(14)를 마더보드(60)의 전도성패드에 솔더볼(36) 또는 전도성 범프 등과 같은 입출력수단을 매개로 전기적으로 연결함으로써, 제1실시예에 따른 반도체 패키지(100)를 마더보드(60)에 용이하게 수직 실장시킬 수 있다.As shown in FIG. 3A, when the semiconductor package 100 according to the first embodiment of the present invention is vertically mounted on a motherboard, the first vertical mounting conductive land 24 of the upper substrate 20 may be used. And electrically connecting the second vertical mounting conductive land 14 of the lower substrate 10 to the conductive pads of the motherboard 60 through input / output means such as solder balls 36 or conductive bumps. The semiconductor package 100 according to an example may be easily mounted vertically on the motherboard 60.

따라서, 상기 멤스 칩(30) 및 에이직 칩(32)의 전기적 신호는 와이어(34)와, 하부 기판(10)의 와이어 본딩용 전도성패턴(12)과, 하부 기판(10)의 제2수직 실장용 전도성랜드(14)를 차례로 거쳐 마더보드(60)로 전달되거나, 또는 와이어(34)와, 하부 기판(10)의 와이어 본딩용 전도성패턴(12)과, 하부 기판(10)의 제1적층용 전도성패턴(16)과, 상부 기판(20)의 제2적층용 전도성패턴(26) 및 신호 전달용 전도성패턴(28)와, 상부 기판(20)의 제1수직 실장용 전도성랜드(24)를 차례로 거쳐 마더보드(60)로 전달되어진다.Accordingly, the electrical signals of the MEMS chip 30 and the AC chip 32 are transmitted by the wire 34, the conductive pattern 12 for wire bonding of the lower substrate 10, and the second vertical direction of the lower substrate 10. It is transferred to the motherboard 60 in turn via the mounting conductive land 14, or the wire 34, the conductive pattern 12 for wire bonding of the lower substrate 10, and the first of the lower substrate 10. Laminating conductive pattern 16, second laminating conductive pattern 26 of upper substrate 20 and conductive pattern 28 for signal transmission, and first vertical mounting conductive land 24 of upper substrate 20. ) Is sequentially transmitted to the motherboard 60.

한편, 첨부한 도 3b에 도시된 바와 같이 본 발명의 제1실시예에 따른 반도체 패키지(100)를 마더보드(60)에 수평 실장시키는 경우는 상기 하부 기판(10)의 와이어 본딩용 전도성패턴(12)과 제2수직 실장용 전도성패턴(14)간을 연결하는 연결부위의 일부분이 하부 기판(10)의 저면을 통해 노출되어진 볼랜드(18)에 솔더볼(36)을 융착시킨 다음, 마더보드(60)의 전도성패드에 솔더볼(36)의 하단부를 전기적으로 연결함으로써, 제1실시예에 따른 반도체 패키지(100)를 마더보드(60)에 용이하게 수평 실장시킬 수 있다.Meanwhile, as shown in FIG. 3B, when the semiconductor package 100 according to the first embodiment of the present invention is horizontally mounted on the motherboard 60, the conductive pattern for wire bonding of the lower substrate 10 ( 12) and a portion of the connection portion connecting the second vertical mounting conductive pattern 14 is fused to the solder ball 36 to the ball land 18 exposed through the bottom of the lower substrate 10, and then the motherboard ( By electrically connecting the lower end of the solder ball 36 to the conductive pad of 60, the semiconductor package 100 according to the first embodiment may be easily horizontally mounted on the motherboard 60.

이와 같이, 본 발명의 제1실시예에 따른 패키지(100)를 해당 전자기기의 마더보드(60) 즉, MEMS 센서인 가속도 또는 각속도 센서의 마더보드(60)상에 용이하게 수직 또는 수평 실장함에 따라, 직교 좌표 x축 및 y축 뿐만 아니라, z축 방향의 가속도 내지 각속도까지 검출하는 기능을 수행하게 된다.As such, the package 100 according to the first embodiment of the present invention is easily mounted on the motherboard 60 of the electronic device, that is, the motherboard 60 of the acceleration or angular velocity sensor which is a MEMS sensor. Accordingly, not only the x- and y-axis coordinates, but also the acceleration to the angular velocity in the z-axis direction are performed.

여기서, 본 발명의 제2실시예에 따른 수직 및 수평 실장 겸용의 반도체 패키지 및 그 제조 방법을 설명하면 다음과 같다.Herein, a semiconductor package for both vertical and horizontal mounting and a method of manufacturing the same according to the second embodiment of the present invention will be described.

첨부한 도 4는 본 발명의 제2실시예에 따른 수직 및 수평 실장 겸용의 반도체 패키지 및 그 제조 방법을 나타내는 단면도이고, 도 5는 본 발명의 제2실시예에 따른 수직 및 수평 실장 겸용의 반도체 패키지를 나타내는 측면도이다.4 is a cross-sectional view illustrating a semiconductor package for both vertical and horizontal mounting and a manufacturing method thereof according to a second embodiment of the present invention, and FIG. 5 is a semiconductor for both vertical and horizontal mounting according to a second embodiment of the present invention. Side view showing a package.

본 발명의 제2실시예에 따른 반도체 패키지도 MEMS 센서의 일종인 가속도 또는 각속도 센서내에 탑재하여, 직교 좌표 x축 및 y축 뿐만 아니라, z축 방향에서 가속도 내지 각속도 신호를 검출할 수 있는 수직 및 수평 실장이 가능한 구조로 제작되는 점에 특징이 있다.The semiconductor package according to the second embodiment of the present invention is also mounted in an acceleration or angular velocity sensor, which is a kind of MEMS sensor, and is capable of detecting acceleration or angular velocity signals in the z-axis direction, as well as the x- and y-axis coordinates. It is characterized by being manufactured in a structure that can be mounted horizontally.

이를 위해, 본 발명의 제2실시예에 따른 반도체 패키지의 기판(40)은 상부 중앙영역에 칩 부착영역이 형성되고, 칩 부착영역의 테두리 부위에 와이어 본딩용 전도성패턴(42)이 노출 형성되며, 저면에는 와이어 본딩용 전도성패턴(42)과 통전되는 볼랜드(44)가 형성된 것을 사용한다.To this end, in the substrate 40 of the semiconductor package according to the second embodiment of the present invention, a chip attaching region is formed in an upper center region, and a wire bonding conductive pattern 42 is formed on the edge portion of the chip attaching region. The bottom surface uses a ball land 44 that is energized with the conductive pattern 42 for wire bonding.

이어서, 상기 기판(40)의 상면 중앙부에 멤스 칩(30) 및 에이직 칩(32)을 나란히 부착하는 바, 상기 멤스 칩(30)은 MEMS 센서의 일종인 가속도 또는 각속도 센서용으로 구성된 것을 부착하고, 상기 에이직 칩(32)은 멤스 칩에 대한 신호 처리 소자로서 부착된다.Subsequently, the MEMS chip 30 and the AC chip 32 are attached to the center of the upper surface of the substrate 40 side by side. The AIC chip 32 is attached as a signal processing element for the MEMS chip.

이어서, 상기 멤스 칩(30) 및 에이직 칩(32)의 본딩패드간을 와이어(34)로 연결하는 동시에 에이직 칩(32)의 본딩패드와 기판(40)상의 전도성패턴(42)간을 와이어(34)로 연결하여, 멤스 칩(30)의 신호가 에이직 칩(32)을 거쳐 기판(40)으로 전달될 수 있도록 한다.Subsequently, the bonding pads of the MEMS chip 30 and the AC chip 32 are connected by wires 34, and the bonding pads of the AC chip 32 and the conductive patterns 42 on the substrate 40 are connected to each other. By connecting the wire 34, the signal of the MEMS chip 30 may be transmitted to the substrate 40 via the AIC chip 32.

여기서, 상기 와이어(34)가 연결된 기판(40)상의 와이어 본딩용 전도성패턴(42)에 전도성 솔더볼(36)을 융착시키게 된다.Here, the conductive solder ball 36 is fused to the conductive pattern 42 for wire bonding on the substrate 40 to which the wire 34 is connected.

보다 상세하게는, 상기 기판(40)의 와이어 본딩용 전도성패턴(42)의 일측쪽에 와이어(34)가 본딩되고, 타측쪽 부위에 전도성 솔더볼(36)이 부착되어, 멤스 칩(30)의 신호가 에이직 칩(32)을 거쳐 기판(40)상의 솔더볼(36)로 전달될 수 있도록 한다.In more detail, the wire 34 is bonded to one side of the conductive pattern 42 for wire bonding of the substrate 40, and the conductive solder ball 36 is attached to the other side, so that the signal of the MEMS chip 30 is reduced. Is transferred to the solder ball 36 on the substrate 40 via the AIC chip 32.

다음으로, 상기 멤스 칩(30) 및 에이직 칩(32), 와이어(34), 솔더볼(36)을 포함하는 기판(40)의 상면에 걸쳐 몰딩수지(38)로 몰딩하여, 멤스 칩(30) 및 에이직 칩(32), 와이어(34), 솔더볼(36)이 몰딩수지(38)로 봉지되는 상태가 되도록 한다.Next, the MEMS chip 30, the AC chip 32, the wire 34, and the solder ball 36 are molded with a molding resin 38 over the upper surface of the substrate 40. ) And the AC chip 32, the wire 34, and the solder ball 36 to be sealed with the molding resin 38.

이어서, 상기 몰딩수지(38)에 관통 몰드 비아(50)를 형성하는 단계가 진행되는데, 이 관통 몰드 비아(50)는 몰딩수지(38)의 상면에서 솔더볼(36)의 상면까지 관통홀(52)를 관통 형성한 후, 관통홀(52)내에 전도성의 솔더 페이스트(54)를 충진하여 이루어진다.Subsequently, a step of forming the through mold via 50 in the molding resin 38 is performed, and the through mold via 50 extends from the upper surface of the molding resin 38 to the upper surface of the solder ball 36. ) Is formed by filling the through hole 52 with a conductive solder paste 54.

다음으로, 상기 관통 몰드 비아(50) 및 솔더볼(36)의 절반이 외부로 노출되도록 관통 몰드 비아(50)와 그 아래쪽의 솔더볼(36) 및 기판(40)을 동시에 수직으로 소잉하는 단계가 진행된다.Next, a step of simultaneously sawing the through-mold via 50 and the lower solder ball 36 and the substrate 40 at the same time is performed so that half of the through-mold via 50 and the solder ball 36 are exposed to the outside. do.

보다 상세하게는, 상기 관통 몰드 비아(50)와 솔더볼(36)이 상하로 일치된 상태에서, 관통 몰드 비아(50)와 솔더볼(36)을 수직방향으로 절반씩 소잉하되, 솔더볼(36)의 중심과 일치되는 그 아래쪽의 기판(40)도 수직방향으로 동시에 소잉하여, 본 발명의 제2실시예에 따른 반도체 패키지(200)가 완성되고, 이때 반도체 패키지(200)의 측부를 통하여 소잉된 관통 몰드 비아(50)와 솔더볼(36)의 절단면이 동시에 외부로 노출된다.In more detail, in the state where the through mold via 50 and the solder ball 36 are aligned vertically, the through mold via 50 and the solder ball 36 are sawed in half in the vertical direction, but the solder ball 36 is The substrate 40 below that coincides with the center is also simultaneously sawed in the vertical direction, so that the semiconductor package 200 according to the second embodiment of the present invention is completed, and through this sawing through the side of the semiconductor package 200 Cutting surfaces of the mold via 50 and the solder ball 36 are simultaneously exposed to the outside.

첨부한 도 6에 도시된 바와 같이, 본 발명의 제2실시예에 따른 반도체 패키지(200)를 마더보드(60)에 수직 실장시키는 경우, 반도체 패키지(200)를 수직으로 세우는 동시에 관통 몰드 비아(50) 및 솔더볼(36)의 외부 노출면을 마더보드(60)의 전도성패드에 전기적으로 연결함으로써, 제2실시예에 따른 반도체 패키지(200)를 마더보드(60)에 용이하게 수직 실장시킬 수 있다.As shown in FIG. 6, when the semiconductor package 200 according to the second embodiment of the present invention is vertically mounted on the motherboard 60, the semiconductor package 200 is placed vertically and at the same time the through mold vias ( 50) and the external exposed surface of the solder ball 36 to the conductive pad of the motherboard 60, the semiconductor package 200 according to the second embodiment can be easily vertically mounted on the motherboard 60 have.

따라서, 상기 멤스 칩(30) 및 에이직 칩(32)의 전기적 신호는 와이어 본딩용 전도성패턴(42)과, 관통 몰드 비아(50) 및 솔더볼(36)을 거쳐 마더보드(60)로 전달되어진다.Therefore, the electrical signals of the MEMS chip 30 and the AC chip 32 are transmitted to the motherboard 60 through the conductive pattern 42 for wire bonding, the through mold via 50, and the solder ball 36. Lose.

첨부한 도 7에 도시된 바와 같이, 본 발명의 제2실시예에 따른 반도체 패키지(200)를 마더보드(60)에 수평 실장시키는 경우는 상기 기판(40)의 저면을 통해 노출되어진 볼랜드(18)에 솔더볼(36)을 융착시킨 다음, 마더보드(60)의 전도성패드에 솔더볼(36)의 하단부를 전기적으로 연결함으로써, 제2실시예에 따른 반도체 패키지(200)를 마더보드(60)에 용이하게 수평 실장시킬 수 있다.As shown in FIG. 7, when the semiconductor package 200 according to the second embodiment of the present invention is horizontally mounted on the motherboard 60, the lands 18 exposed through the bottom surface of the substrate 40 are exposed. ) To the solder ball 36, and then electrically connecting the lower end of the solder ball 36 to the conductive pad of the motherboard 60 to connect the semiconductor package 200 according to the second embodiment to the motherboard 60. It can be easily mounted horizontally.

이와 같이, 본 발명의 제2실시예에 따른 패키지(60)도 MEMS 센서, 예를 들어 가속도 또는 각속도 센서의 마더보드상에 용이하게 수직 또는 수평 실장됨에 따라, 직교 좌표 x축 및 y축 뿐만 아니라, z축 방향의 가속도 내지 각속도까지 검출하는 기능을 수행하게 된다.
As such, the package 60 according to the second embodiment of the present invention is also easily mounted vertically or horizontally on a motherboard of a MEMS sensor, for example, an acceleration or angular velocity sensor, so that not only the rectangular coordinate x-axis and y-axis, , to detect the acceleration to the angular velocity in the z-axis direction.

10 : 하부 기판 12 : 와이어 본딩용 전도성패턴
14 : 제2수직 실장용 전도성랜드 16 : 제1적층용 전도성패턴
18 : 볼랜드 20 : 상부 기판
22 : 캐비티 24 : 제1수직 실장용 전도성랜드
26 : 제2적층용 전도성패턴 28 : 신호 전달용 전도성패턴
30 : 멤스 칩 32 : 에이직 칩
34 : 와이어 36 : 솔더볼
38 : 몰딩수지 40 : 기판
42 : 와이어 본딩용 전도성패턴 44 : 볼랜드
50 : 관통 몰드 비아 52 : 관통홀
54 : 솔더 페이스트 60 : 마더보드
100,200 : 반도체 패키지10: lower substrate 12: conductive pattern for wire bonding
14 conductive land for second vertical mounting 16 conductive pattern for first lamination
18: Borland 20: upper substrate
22: cavity 24: conductive land for first vertical mounting
26: second conductive pattern 28: signal transmission conductive pattern
30: MEMS chip 32: AIZ chip
34: wire 36: solder ball
38: molding resin 40: substrate
42: conductive pattern for wire bonding 44: Borland
50 through-mold via 52 through-hole
54: solder paste 60: motherboard
100,200: Semiconductor Package

Claims (9)

상면 중앙부의 테두리 부위에 와이어 본딩용 전도성패턴(12)이 노출 형성된 하부 기판(10)과;
상기 하부 기판(10)의 상면 중앙부에 적층 실장되는 멤스 칩(30) 및 에이직 칩(32)과;
상기 멤스 칩(30) 및 에이직 칩(32)의 본딩패드간에 연결되고, 상기 에이직 칩(32)과 하부 기판(10)의 와이어 본딩용 전도성패턴(12)간에 연결되는 와이어(34)와;
상기 멤스 칩(30) 및 에이직 칩(32), 그리고 와이어(34)가 내장되도록 저부에 캐비티(22)가 형성되고, 일측면에는 다수의 제1수직 실장용 전도성랜드(24)가 노출 형성된 구조로서, 상기 하부 기판(10)상에 통전 가능하게 적층되는 상부 기판(20);
을 포함하여 구성된 것을 특징으로 하는 수직 및 수평 실장 겸용의 반도체 패키지.
A lower substrate 10 on which a conductive pattern 12 for wire bonding is exposed on an edge portion of the upper center portion;
A MEMS chip 30 and an AC chip 32 stacked on a central portion of an upper surface of the lower substrate 10;
A wire 34 connected between the bonding pads of the MEMS chip 30 and the AC chip 32 and between the conductive pattern 12 for wire bonding of the AC chip 32 and the lower substrate 10; ;
The cavity 22 is formed at the bottom of the MEMS chip 30, the AC chip 32, and the wire 34, and a plurality of first vertical mounting conductive lands 24 are exposed on one side thereof. An upper substrate 20 laminated on the lower substrate 10 so as to be energized;
The semiconductor package of both vertical and horizontal mounting, characterized in that configured to include.
청구항 1에 있어서,
상기 하부 기판(10)의 한쪽 테두리 측면에는 상기 제1수직 실장용 전도성랜드(24)와 함께 노출되는 제2수직 실장용 전도성랜드(14)가 노출 형성되고, 이 제2수직 실장용 전도성랜드(14)는 와이어 본딩용 전도성패턴(12)과 통전 가능하게 연결된 것을 특징으로 하는 수직 및 수평 실장 겸용의 반도체 패키지.
The method according to claim 1,
The second vertical mounting conductive land 14 exposed together with the first vertical mounting conductive land 24 is exposed on one side surface of the lower substrate 10, and the second vertical mounting conductive land ( 14) is a semiconductor package for both vertical and horizontal mounting, characterized in that it is electrically connected to the conductive pattern for wire bonding (12).
청구항 1 또는 청구항 2에 있어서,
상기 하부 기판(10)의 테두리 상면에는 와이어 본딩용 전도성패턴(12) 및 제2수직 실장용 전도성랜드(14)와 통전 가능하게 연결되는 제1적층용 전도성패턴(16)이 노출 형성된 것을 특징으로 하는 수직 및 수평 실장 겸용의 반도체 패키지.
The method according to claim 1 or 2,
On the upper surface of the edge of the lower substrate 10 is characterized in that the conductive pattern 12 for wire bonding and the conductive layer 16 for the first laminate conductively connected to the second vertical mounting conductive land 14 is formed. Semiconductor package for vertical and horizontal mounting.
청구항 1에 있어서,
상기 상부 기판(20)의 하단에는 하부 기판(10)의 제1적층용 전도성패턴(16)과 연결되는 제2적층용 전도성패턴(26)이 형성되고, 상기 제2적층용 전도성패턴(26)의 한쪽은 상부 기판(20)의 내부를 따라 연장 형성되어 있는 신호 전달용 전도성패턴(28)에 의해 상기 제1수직 실장용 전도성랜드(24)와 일체로 연결되는 것을 특징으로 하는 수직 및 수평 실장 겸용의 반도체 패키지.
The method according to claim 1,
At the bottom of the upper substrate 20, a second lamination conductive pattern 26 connected to the first lamination conductive pattern 16 of the lower substrate 10 is formed, and the second lamination conductive pattern 26 is formed. One side of the vertical and horizontal mounting, characterized in that integrally connected with the first vertical mounting conductive land 24 by a signal transmission conductive pattern 28 extending along the inside of the upper substrate 20 Combined semiconductor package.
상부 중앙영역에 칩 부착영역이 형성되고, 칩 부착영역의 테두리 부위에 와이어 본딩용 전도성패턴(42)이 노출 형성되며, 와이어 본딩용 전도성패턴(42)과 통전되는 볼랜드(44)가 저면에 배열 형성된 기판(40)과;
상기 기판(40)의 상면 중앙부에 실장되는 멤스 칩(30) 및 에이직 칩(32);
상기 멤스 칩(30) 및 에이직 칩(32)의 본딩패드간을 연결하는 동시에 에이직 칩(32)과 기판(40)의 와이어 본딩용 전도성패턴(42)간에 연결되는 와이어(34)와;
상기 와이어(34)가 연결된 와이어 본딩용 전도성패턴(42)에 부착되는 전도성 솔더볼(36)과;
상기 멤스 칩(30) 및 에이직 칩(32), 솔더볼(36)을 포함하는 기판(40)의 상면에 걸쳐 몰딩된 몰딩수지(38)와;
상기 몰딩수지(38)의 상면에서 솔더볼(36)의 상부까지 관통된 관통홀(52)에 전도성의 솔더 페이스트(54)를 채워서 이루어진 관통 몰드 비아(50);
로 구성되고, 상기 관통 몰드 비아(50)를 그 아래쪽의 솔더볼(36) 및 기판(40)과 함께 수직으로 소잉하여 관통 몰드 비아(50)의 절반이 외부로 노출되도록 한 것을 특징으로 하는 수직 및 수평 실장 겸용의 반도체 패키지.
A chip attaching region is formed in the upper center region, and a wire bonding conductive pattern 42 is formed on the edge portion of the chip attaching region, and a ball land 44 which is energized with the wire bonding conductive pattern 42 is arranged on the bottom surface. A formed substrate 40;
A MEMS chip 30 and an AC chip 32 mounted on a central portion of the upper surface of the substrate 40;
A wire 34 connected between the bonding pads of the MEMS chip 30 and the AC chip 32 and at the same time between the AC chip 32 and the conductive pattern 42 for wire bonding of the substrate 40;
A conductive solder ball 36 attached to the wire bonding conductive pattern 42 to which the wire 34 is connected;
A molding resin 38 molded over an upper surface of the substrate 40 including the MEMS chip 30, the AC chip 32, and the solder ball 36;
A through mold via 50 formed by filling a conductive solder paste 54 in a through hole 52 penetrating from an upper surface of the molding resin 38 to an upper portion of the solder ball 36;
The through mold via 50 is vertically sawed together with the solder ball 36 and the substrate 40 below the vertical mold so that half of the through mold via 50 is exposed to the outside. Semiconductor package for both horizontal mounting.
청구항 5에 있어서,
상기 기판(40)의 저면에 형성된 볼랜드(44)에 수평 실장을 위한 솔더볼(36)이 더 융착되는 것을 특징으로 하는 수직 및 수평 실장 겸용의 반도체 패키지.
The method according to claim 5,
The vertical and horizontal mounting combined semiconductor package, characterized in that the solder ball 36 for horizontal mounting is further fused to the ball land (44) formed on the bottom surface of the substrate (40).
기판(40)의 제공 단계와;
상기 기판(40)의 상면 중앙부에 멤스 칩(30) 및 에이직 칩(32)을 부착하는 단계와;
상기 멤스 칩(30) 및 에이직 칩(32)의 본딩패드간을 와이어(34)로 연결하는 동시에 에이직 칩(32)의 본딩패드와 기판(40)상의 전도성패턴(42)간을 와이어(34)로 연결하는 단계와;
상기 전도성패턴(42)상에 솔더볼(36)을 부착시키는 단계와;
상기 기판(40)의 상면에 걸쳐 몰딩수지(38)로 몰딩하여, 멤스 칩(30) 및 에이직 칩(32), 와이어(34), 솔더볼(36)을 봉지하는 단계와;
상기 몰딩수지(38)의 상면에서 솔더볼(36)의 상면까지 관통홀(52)를 관통 형성하여 전도성 페이스트(54)를 충진하여 이루어지는 관통 몰드 비아(50)의 형성 단계와;
상기 관통 몰드 비아(50) 및 솔더볼(36)의 절반이 외부로 노출되도록 관통 몰드 비아(50)와 그 아래쪽의 솔더볼(36) 및 기판(40)을 동시에 수직으로 소잉하는 단계;
를 포함하는 것을 특징으로 하는 수직 및 수평 실장 겸용의 반도체 패키지 제조 방법.
Providing a substrate 40;
Attaching MEMS chip 30 and AIZ chip 32 to a central portion of the upper surface of the substrate;
While connecting the bonding pads of the MEMS chip 30 and the AC chip 32 with the wire 34, the wires between the bonding pads of the AC chip 32 and the conductive pattern 42 on the substrate 40 are connected to each other. 34);
Attaching a solder ball (36) on the conductive pattern (42);
Molding with a molding resin (38) over the upper surface of the substrate (40) to encapsulate the MEMS chip (30), the AC chip (32), the wire (34), and the solder ball (36);
Forming a through mold via (50) formed by filling the conductive paste (54) by penetrating through holes (52) from the upper surface of the molding resin (38) to the upper surface of the solder ball (36);
Simultaneously sawing the through-mold via 50, the lower solder ball 36 and the substrate 40 at the same time so that half of the through-mold via 50 and the solder ball 36 are exposed to the outside;
Method for manufacturing a semiconductor package for both vertical and horizontal mounting, characterized in that it comprises a.
청구항 7에 있어서,
상기 관통 몰드 비아(50) 및 솔더볼(36)의 노출부를 해당 전자기기의 마더보드(60)에 융착시키는 수직 실장 단계를 더 포함하는 것을 특징으로 하는 수직 및 수평 실장 겸용의 반도체 패키지 제조 방법.
The method according to claim 7,
And vertical mounting step of fusing the exposed parts of the through-mold via (50) and the solder ball (36) to the motherboard (60) of the electronic device.
청구항 7에 있어서,
수평 실장을 위하여 상기 기판(40)의 저면에 형성된 볼랜드(44)에 솔더볼(36)을 융착시키는 단계를 더 포함하는 것을 특징으로 하는 수직 및 수평 실장 겸용의 반도체 패키지 제조 방법.The method according to claim 7,
Method for manufacturing a semiconductor package for both vertical and horizontal mounting characterized in that it further comprises the step of fusion bonding the solder ball (36) to the ball land (44) formed on the bottom surface of the substrate for horizontal mounting.
KR1020100016146A 2010-02-23 2010-02-23 Semiconductor package for horizontal and vertical adhesion, and method for manufacturing the same KR101060121B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100016146A KR101060121B1 (en) 2010-02-23 2010-02-23 Semiconductor package for horizontal and vertical adhesion, and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100016146A KR101060121B1 (en) 2010-02-23 2010-02-23 Semiconductor package for horizontal and vertical adhesion, and method for manufacturing the same

Publications (1)

Publication Number Publication Date
KR101060121B1 true KR101060121B1 (en) 2011-08-29

Family

ID=44933886

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100016146A KR101060121B1 (en) 2010-02-23 2010-02-23 Semiconductor package for horizontal and vertical adhesion, and method for manufacturing the same

Country Status (1)

Country Link
KR (1) KR101060121B1 (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101236796B1 (en) * 2011-09-07 2013-02-25 앰코 테크놀로지 코리아 주식회사 Semiconductor package for vertical adhesion
KR101366418B1 (en) 2012-04-25 2014-02-25 앰코 테크놀로지 코리아 주식회사 Semiconductor device
KR101440344B1 (en) * 2012-09-20 2014-09-15 앰코 테크놀로지 코리아 주식회사 Semiconductor device for fingerprint recognition and method for manufacturing the same
KR20160094482A (en) * 2015-01-30 2016-08-10 앰코 테크놀로지 코리아 주식회사 Semiconductor package using polymer substrate

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101236796B1 (en) * 2011-09-07 2013-02-25 앰코 테크놀로지 코리아 주식회사 Semiconductor package for vertical adhesion
KR101366418B1 (en) 2012-04-25 2014-02-25 앰코 테크놀로지 코리아 주식회사 Semiconductor device
KR101440344B1 (en) * 2012-09-20 2014-09-15 앰코 테크놀로지 코리아 주식회사 Semiconductor device for fingerprint recognition and method for manufacturing the same
KR20160094482A (en) * 2015-01-30 2016-08-10 앰코 테크놀로지 코리아 주식회사 Semiconductor package using polymer substrate
KR101672620B1 (en) 2015-01-30 2016-11-04 앰코 테크놀로지 코리아 주식회사 Semiconductor package using polymer substrate
US10822226B2 (en) 2015-01-30 2020-11-03 Amkor Technology, Inc. Semiconductor package using a polymer substrate
US11572269B2 (en) 2015-01-30 2023-02-07 Amkor Technology Singapore Holding Pte. Ltd. Semiconductor package using a polymer substrate

Similar Documents

Publication Publication Date Title
US7847387B2 (en) Electrical device and method
US9428380B2 (en) Shielded encapsulating structure and manufacturing method thereof
US10882738B2 (en) Wafer level package for a mems sensor device and corresponding manufacturing process
US9257372B2 (en) Surface mount package for a semiconductor integrated device, related assembly and manufacturing process
CN101587847B (en) Perpendicular interconnection multi-chip assembly encapsulation method by PCB substrate
JP2013517953A (en) Miniaturized electrical device including MEMS and ASIC and method for manufacturing the same
US10843918B2 (en) Semiconductor package with multiple compartments
CN103968886A (en) Multi-degree-of-freedom microsensor module and packaging modes thereof
KR101060121B1 (en) Semiconductor package for horizontal and vertical adhesion, and method for manufacturing the same
US7507346B2 (en) Method for manufacturing electronic component, and electronic component
JP2007043017A (en) Semiconductor sensor equipment
KR101236796B1 (en) Semiconductor package for vertical adhesion
KR101300572B1 (en) Semicounductor package having Micro Electronic Mechnical System
KR20150141418A (en) Inertial sensor module having a hermetic seal of forming metal and multi-axis sensor employing the same
KR101099586B1 (en) Semiconductor package for vertical adhesion
KR20150001767A (en) Cavity package design
US9362257B2 (en) Mirco-electro-mechanical system module and manufacturing method thereof
KR101209475B1 (en) Semiconductor package using interposer
KR101267435B1 (en) Semiconductor package for vertical adhesion and method for manufacturing the same
KR101111427B1 (en) Semiconductor package for horizontal and vertical adhesion, and method for manufacturing the same
CN215266296U (en) Packaging structure of embedded chip of large-board-level fan-out substrate
US20150355219A1 (en) Multi-axis sensor
KR101306158B1 (en) Tri-axis Geo-magnetic Sensor Device Package and the Method for Fabricating the Same
KR101176350B1 (en) Substrate for manufacturing semiconductor package, and semiconductor package using the same
KR20160051310A (en) Sensor package and manufacturing method thereof

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140805

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150804

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20160802

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20170816

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20190813

Year of fee payment: 9