KR101053530B1 - 반도체 메모리 장치의 온도 측정 범위 보정 회로 - Google Patents

반도체 메모리 장치의 온도 측정 범위 보정 회로 Download PDF

Info

Publication number
KR101053530B1
KR101053530B1 KR1020090070780A KR20090070780A KR101053530B1 KR 101053530 B1 KR101053530 B1 KR 101053530B1 KR 1020090070780 A KR1020090070780 A KR 1020090070780A KR 20090070780 A KR20090070780 A KR 20090070780A KR 101053530 B1 KR101053530 B1 KR 101053530B1
Authority
KR
South Korea
Prior art keywords
signal
pulse
temperature
control signal
enable
Prior art date
Application number
KR1020090070780A
Other languages
English (en)
Other versions
KR20110012880A (ko
Inventor
김제윤
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020090070780A priority Critical patent/KR101053530B1/ko
Priority to US12/649,016 priority patent/US8248877B2/en
Priority to CN201010100864.2A priority patent/CN101989450B/zh
Publication of KR20110012880A publication Critical patent/KR20110012880A/ko
Application granted granted Critical
Publication of KR101053530B1 publication Critical patent/KR101053530B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/04—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding disturbances due to temperature effects
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 

Landscapes

  • Dram (AREA)
  • Measuring Temperature Or Quantity Of Heat (AREA)

Abstract

개시된 본 발명에 따른 반도체 메모리 장치의 온도 측정 범위 보정 회로는 온도 변화에 따라 펄스의 폭이 변하는 온도 펼스가 인에이블되면 오실레이터 신호를 카운팅하여 온도 정보 코드 신호로서 출력하는 반도체 메모리 장치로서, 상기 온도 펄스, 및 상기 온도 정보 코드 신호에 응답하여 상기 오실레이터 신호를 카운팅하는 카운팅 동작 여부 및 상기 온도 정보 코드 신호를 특정 값으로 고정시킬지 여부를 결정하는 것을 특징으로 한다.
카운터, 온도

Description

반도체 메모리 장치의 온도 측정 범위 보정 회로{Circuit for Compensating Temperature Detection Range of a Semiconductor Memory Apparatus}
본 발명은 반도체 메모리 장치에 관한 것으로서, 특히 반도체 메모리 장치의 온도 측정 범위 보정 회로에 관한 것이다.
일반적인 반도체 메모리 장치의 온도 측정 회로는 온도 변화에 무관하게 주기가 변하지 않는 오실레이터 신호와 온도 변화에 따라 펄스의 폭이 변하는 펄스를 이용하여 온도를 측정한다. 이때, 온도 변화에 따라 펄스의 폭이 변하는 펄스를 카운터의 인에이블 신호로 이용하고, 카운터가 인에이블된 구간동안 오실레이터 신호를 카운팅함으로써, 온도 정보를 코드화하여 출력한다.
이와 같이, 펄스를 인에이블 신호로서 이용하여 카운터를 인에이블시키고, 인에이블된 카운터가 오실레이터 신호를 카운팅하는 일반적인 온도 측정 회로는 다음과 같은 문제점을 갖는다.
펄스가 인에이블된 구간동안 카운터가 오실레이터 신호를 카운팅함으로, 펄스의 인에이블 구간동안 카운터의 출력이 최대값을 초과할 수 있다. 만약, 4비트 카운터가 최대값 (1,1,1,1)에 도달하면 다음 카운팅되는 되는 카운터의 출력 은(0,0,0,0)이 된다.
따라서, 온도가 높아질수록 카운터의 출력 값이 증가하는 종래의 온도 측정 회로는 카운터가 최대값이 도달한 이후 다시 최소값이 되어버리기 때문에, 정확히 온도를 측정할 수 없는 문제점을 갖는다.
본 발명은 상술한 문제점을 해결하기 위하여 안출된 것으로, 카운터를 이용하여 온도 정보를 코드화하는 반도체 메모리 장치의 온도 측정 회로의 출력을 보정할 수 있는 반도체 메모리 장치의 온도 측정 범위 보정 회로를 제공하는 것을 그 목적으로 한다.
본 발명의 실시예에 따른 반도체 메모리 장치의 온도 측정 범위 보정 회로는 온도 변화에 따라 펄스의 폭이 변하는 온도 펼스가 인에이블되면 오실레이터 신호를 카운팅하여 온도 정보 코드 신호로서 출력하는 반도체 메모리 장치로서, 상기 온도 펄스, 및 상기 온도 정보 코드 신호에 응답하여 상기 오실레이터 신호를 카운팅하는 카운팅 동작 여부 및 상기 온도 정보 코드 신호를 특정 값으로 고정시킬지 여부를 결정하는 것을 특징으로 한다.
본 발명의 다른 실시예에 따른 반도체 메모리 장치의 온도 측정 범위 보정 회로는 제어 신호에 응답하여 온도 변화에 따라 펄스 폭이 변하는 온도 펄스를 카운터 인에이블 신호로서 출력하는 카운터 인에이블 신호 생성부, 상기 카운터 인에이블 신호에 응답하여 오실레이터 신호를 카운팅하고, 카운팅된 결과를 카운팅 신호로서 출력하는 카운터, 및 상기 카운팅 신호, 및 상기 온도 펄스에 응답하여 제어 신호를 생성하고, 상기 제어 신호에 응답하여 상기 카운팅 신호를 온도 정보 코드 신호로서 출력하거나 상기 온도 정보 코드 신호를 최대 값으로 고정시키는 출력 제어부를 포함한다.
본 발명의 다른 실시예에 따른 반도체 메모리 장치의 온도 측정 범위 보정 회로는 온도 펄스의 인에이블 구간에서 상기 온도 정보 코드 신호가 설정된 특정 값에 도달하면 상기 온도 정보 코드 신호를 상기 설정된 특정 값으로 고정시켜 출력하는 것을 특징으로 한다.
본 발명에 따른 반도체 메모리 장치의 온도 측정 범위 보정 회로는 온도 측정의 범위를 제공함으로서, 온도 측정의 오류를 제거할 수 있는 효과가 있다.
본 발명의 실시예에 따른 반도체 메모리 장치의 온도 측정 범위 보정 회로는 도 1에 도시된 바와 같이, 카운터 인에이블 신호 생성부(300), 카운터(400), 및 출력 제어부(500)을 포함하며, 추가로 오실레이터(100), 및 온도 가변 펄스 생성부(200)를 포함할 수 있다.
상기 오실레이터(100)는 온도 변화와는 무관하게 일정한 주기의 오실레이터 신호(OSC)를 생성한다.
상기 온도 가변 펄스 생성부(200)는 온도 변화에 따라 펄스 폭이 가변되는 온도 펄스(T_pulse)를 생성한다. 예를 들어, 상기 온도 가변 펄스 생성부(200)는 온도가 높아질수록 펄스 폭이 증가하는 상기 온도 펄스(T_pulse)를 생성한다.
상기 카운터 인에이블 신호 생성부(300)는 제어 신호(ctrl)에 응답하여 상기 온도 펄스(T_pulse)를 카운터 인에이블 신호(cnt_en)로서 출력한다. 예를 들어, 상 기 카운터 인에이블 신호 생성부(300)는 상기 제어 신호(ctrl)가 인에이블되면 상기 온도 펄스(T_pulse)를 상기 카운터 인에이블 신호(cnt_en)로서 출력하고, 상기 제어 신호(ctrl)가 디스에이블되면 상기 카운터 인에이블 신호(cnt_en)를 디스에이블시킨다.
상기 카운터(400)는 상기 카운터 인에이블 신호(cnt_en)에 응답하여 상기 오실레이터 신호(osc)를 카운팅하고, 카운팅된 결과를 카운팅 신호(cnt<0:3>)로서 출력한다. 예를 들어, 상기 카운터(400)는 상기 카운터 인에이블 신호(cnt_en)가 인에이블되면 상기 오실레이터(osc) 신호를 카운팅하여 상기 카운팅 신호(con<0:3>)의 값을 증가시킨다. 한편, 상기 카운터(400)는 상기 카운터 인에이블 신호(cnt_en)가 디스에이블되면 상기 오실레이터 신호(osc)의 카운팅을 중지하고 리셋 된다.
상기 출력 제어부(500)는 상기 카운팅 신호(cnt<0:3>), 및 상기 온도 펄스(T_pulse)에 응답하여 상기 제어 신호(ctrl)를 생성하고, 상기 제어 신호(ctrl)에 응답하여 상기 카운팅 신호를 온도 정보 코드 신호(T_code<0:3>)로서 출력하거나, 상기 온도 정보 코드 신호(T_code<0:3>)를 최대 값으로 고정시킨다. 예를 들어, 상기 출력 제어부(500)는 상기 카운팅 신호(cnt<0:3>)가 최대 값에 도달하면 상기 제어 신호(ctrl)를 디스에이블시키고, 상기 온도 펄스(T_pulse)가 인에이블되면 상기 제어 신호(ctrl)를 인에이블시킨다. 또한, 상기 출력 제어부(500)는 상기 제어 신호(ctrl)가 인에이블되면 상기 카운팅 신호(cnt<0:3>)를 상기 온도 정보 코드 신호(T_code<0:3>)로서 출력하고, 상기 제어 신호(ctrl)가 디스에이블되면 상기 온도 정보 코드 신호(T_code<0:3>)를 최대 값(1,1,1,1)으로 고정시킨다.
상기 카운터 인에이블 신호 생성부(300)는 상기 제어 신호(ctrl)가 하이 레벨로 인에이블되면 상기 온도 펄스(T_pulse)를 상기 카운터 인에이블 신호(cnt_en)로서 출력하고, 상기 제어 신호(ctrl)가 로우 레벨로 디스에이블되면 상기 카운터 인에이블 신호(cnt_en)를 로우 레벨로 디스에이블시킨다.
상기 카운터 인에이블 신호 생성부(300)는 도 2에 도시된 바와 같이, 제 1 낸드 게이트(ND11) 및 제 1 인버터(IV11)를 포함한다. 상기 제 1 낸드 게이트(ND11)는 상기 온도 펄스(T_pulse), 및 상기 제어 신호(ctrl)를 입력 받는다. 상기 제 1 인버터(IV11)는 상기 제 1 낸드 게이트(ND11)의 출력 신호를 입력 받아 상기 카운터 인에이블 신호(cnt_en)로서 출력한다.
상기 출력 제어부(500)는 도 3에 도시된 바와 같이, 제어 신호 생성부(510), 및 출력부(520)를 포함한다.
상기 제어 신호 생성부(510)는 상기 카운팅 신호(cnt<0:3>)가 최대 값(1,1,1,1)에 도달하면 상기 제어 신호(ctrl)를 로우 레벨로 디스에이블시키고, 상기 온도 펄스(T_pulse)가 하이 레벨로 인에이블되면 상기 제어 신호(ctrl)를 하이 레벨로 인에이블시킨다.
상기 출력부(520)는 상기 제어 신호(ctrl)가 하이 레벨로 인에이블되면 상기 카운팅 신호(cnt<0:3>)를 상기 온도 정보 코드 신호(T_code<0:3>)로서 출력하고, 상기 제어 신호(ctrl)가 로우 레벨로 디스에이블되면 상기 온도 정보 코드 신호(T_code<0:3>)를 최대 값(1,1,1,1)으로 고정시킨다.
상기 제어 신호 생성부(510)는 도 4에 도시된 바와 같이, 디스에이블 펄스 생성부(511), 인에이블 펄스 생성부(512), 및 펄스 조합부(513)를 포함한다.
상기 디스에이블 펄스 생성부(511)는 비교부(511-1), 및 제 1 펄스 생성부(511-2)를 포함한다.
상기 비교부(511-1)는 상기 카운팅 신호(cnt<0:3>)가 최대 값(1,1,1,1)에 도달하면 로우 레벨로 인에이블되는 비교 신호(com)를 생성한다.
상기 비교부(511-1)는 제 2 낸드 게이트(ND21)를 포함한다. 상기 제 2 낸드 게이트(ND21)는 상기 카운팅 신호(cnt<0:3>)를 입력 받아 상기 비교 신호(com)를 출력한다.
상기 제 1 펄스 생성부(511-2)는 상기 비교 신호(com)가 로우 레벨로 인에이블되면 로우 레벨로 인에이블되는 디스에이블 펄스(dis_pulse)를 생성한다.
상기 제 1 펄스 생성부(511-2)는 제 1 지연부(delay21), 제 2 및 제 3 인버터(IV21, IV22), 및 노어 게이트(NOR21)를 포함한다. 상기 제 1 지연부(delay21)는 상기 비교 신호(com)를 입력 받는다. 상기 제 2 인버터(IV21)는 상기 제 1 지연부(delay21)의 출력 신호를 입력 받는다. 상기 노어 게이트(NOR21)는 상기 비교 신호(com), 및 상기 제 2 인버터(IV21)의 출력 신호를 입력 받는다. 상기 제 3 인버터(IV22)는 상기 노어 게이트(NOR21)의 출력 신호를 입력 받아 상기 디스에이블 펄스(dis_pulse)를 출력한다.
상기 인에이블 펄스 생성부(512)는 상기 온도 펄스(T_pulse)가 하이 레벨로 인에이블되면 하이 레벨로 인에이블되는 인에이블 펄스(en_pulse)를 생성한다.
상기 인에이블 펄스 생성부(512)는 제 2 지연부(delay22), 제 4 및 제 5 인버터(IV23, IV24), 및 제 3 낸드 게이트(ND22)를 포함한다. 상기 제 2 지연부(delay22)는 상기 온도 펄스(T_pulse)를 입력 받는다. 상기 제 4 인버터(IV23)는 상기 제 2 지연부(delay22)의 출력 신호를 입력 받는다, 상기 제 3 낸드 게이트(ND22)는 상기 온도 펄스(T_pulse) 및 상기 제 4 인버터(IV23)의 출력 신호를 입력 받는다. 상기 제 5 인버터(IV24)는 상기 제 3 낸드 게이트(ND22)의 출력 신호를 입력 받아 상기 인에이블 펄스(en_pulse)를 출력한다.
상기 펄스 조합부(513)는 상기 디스에이블 펄스(dis_pulse)가 입력되면 상기 제어 신호(ctrl)를 로우 레벨로 디스에이블시키고, 상기 인에이블 펄스(en_pulse)가 입력되면 상기 제어 신호(ctrl)를 하이 레벨로 인에이블시킨다.
상기 펄스 조합부(513)는 출력 노드 전압 제어부(513-1), 및 래치부(513-2)를 포함한다.
상기 출력 노드 전압 제어부(513-1)는 상기 디스에이블 펄스(dis_pulse)의 인에이블 구간 즉, 로우 레벨 구간동안 출력 노드(node_A)에 외부 전압(VDD)을 인가시키고, 상기 인에이블 펄스(en_pulse)의 인에이블 구간 즉, 하이 레벨 구간동안 상기 출력 노드(node_A)에 접지단(VSS)을 인가시킨다.
상기 출력 노드 전압 제어부(513-1)는 제 1 및 제 2 트랜지스터(P21, N21)를 포함한다. 상기 제 1 트랜지스터(P21)는 게이트에 상기 디스에이블 펄스(dis_pulse)가 입력되고 소오스에 외부 전압(VDD)을 인가 받으며 소오스에 출력 노드(node_A)가 연결된다. 상기 제 2 트랜지스터(N21)는 게이트에 상기 인에이블 펄스(en_pulse)가 입력되고 드레인에 상기 출력 노드(node_A)가 연결되며 소오스에 접지단(VSS)이 연결된다.
상기 래치부(513-2)는 상기 출력 노드(node_A)의 전압 레벨을 래치하여 상기 제어 신호(ctrl)의 전압 레벨로 출력한다.
상기 래치부(513-2)는 제 6 및 제 7 인버터(IV25, IV26)를 포함한다. 상기 제 6 인버터(IV25)는 입력단에 상기 출력 노드(node_A)가 연결되고 출력단에서 상기 제어 신호(ctrl)가 출력된다. 상기 제 7 인버터(IV26)는 상기 제 6 인버터(IV25)의 출력 신호를 입력 받아 상기 제 6 인버터(IV25)의 입력 신호로서 출력한다.
상기 출력부(520)는 상기 제어 신호(ctrl)가 하이 레벨로 인에이블될 경우 상기 카운팅 신호(cnt<0:3>)를 상기 온도 정보 코드 신호(T_code<0:3>)로서 출력하고, 상기 제어 신호(ctrl)가 로우 레벨로 디스에이블될 경우 상기 온도 정보 코드 신호(T_code<0:3>)를 최대 값(1,1,1,1)으로 고정시킨다.
상기 출력부(520)는 도 5에 도시된 바와 같이, 제 4 내지 7 낸드 게이트(ND31, ND32, ND33, ND34), 제 8 내지 제 15 인버터(IV31~IV38), 및 제 1 내지 제 4 멀티 플렉서(MUX1~MUX4)를 포함한다.
상기 제 4 낸드 게이트(ND31)는 첫번째 상기 카운팅 신호(cnt<0>) 및 상기 제어 신호(ctrl)를 입력 받는다. 상기 제 5 낸드 게이트(ND32)는 두번째 상기 카운팅 신호(cnt<1>) 및 상기 제어 신호(ctrl)를 입력 받는다. 상기 제 6 낸드 게이트(ND33)는 세번째 상기 카운팅 신호(cnt<2>) 및 상기 제어 신호(ctrl)를 입력 받 는다. 상기 제 7 낸드 게이트(ND34)는 네번째 상기 카운팅 신호(cnt<3>) 및 상기 제어 신호(ctrl)를 입력 받는다. 상기 제 8 인버터(IV31)는 상기 제 4 낸드 게이트(ND31)의 출력 신호를 입력 받는다. 상기 제 9 인버터(IV32)는 상기 제 8 인버터(IV31)의 출력 신호를 입력 받는다. 상기 제 1 멀티 플렉서(MUX1)는 상기 제 8 인버터(IV31) 또는 상기 제 9 인버터(IV32)의 출력 신호를 상기 제어 신호(ctrl)에 응답하여 첫번째 상기 온도 정보 코드 신호(T_code<0>)로서 출력한다. 상기 제 10 인버터(IV33)는 상기 제 5 낸드 게이트(ND32)의 출력 신호를 입력 받는다. 상기 제 11 인버터(IV34)는 상기 제 10 인버터(IV33)의 출력 신호를 입력 받는다. 상기 제 2 멀티 플렉서(MUX2)는 상기 제 10 인버터(IV33) 또는 상기 제 11 인버터(IV34)의 출력 신호를 상기 제어 신호(ctrl)에 응답하여 두번째 상기 온도 정보 코드 신호(T_code<1>)로서 출력한다. 상기 제 12 인버터(IV35)는 상기 제 6 낸드 게이트(ND33)의 출력 신호를 입력 받는다. 상기 제 13 인버터(IV36)는 상기 제 12 인버터(IV35)의 출력 신호를 입력 받는다. 상기 제 3 멀티 플렉서(MUX3)는 상기 제 12 인버터(IV35) 또는 상기 제 13 인버터(IV36)의 출력 신호를 상기 제어 신호(ctrl)에 응답하여 세번째 상기 온도 정보 코드 신호(T_code<2>)로서 출력한다. 상기 제 14 인버터(IV37)는 상기 제 7 낸드 게이트(ND34)의 출력 신호를 입력 받는다. 상기 제 15 인버터(IV38)는 상기 제 14 인버터(IV37)의 출력 신호를 입력 받는다. 상기 제 4 멀티 플렉서(MUX4)는 상기 제 14 인버터(IV37) 또는 상기 제 15 인버터(IV38)의 출력 신호를 상기 제어 신호(ctrl)에 응답하여 네번째 상기 온도 정보 코드 신호(T_code<3>)로서 출력한다. 이때, 상기 제 1 내지 제 4 멀티 플렉서(MUX1~MUX4) 각각은 상기 제어 신호(ctrl)가 하이 레벨일 경우 상기 제 8, 10, 12, 14 인버터(IV31, IV33, IV35, IV37)의 출력 신호를 상기 온도 정보 코드 신호(T_code<0:3>)로서 출력하고, 상기 제어 신호(ctrl)가 로우 레벨일 경우 상기 제 9, 11, 13, 15 인버터(IV32, IV34, IV36, IV38)의 출력 신호를 상기 온도 정보 코드 신호(T_code<0:3>)로서 출력한다.
이와 같이 구성된 본 발명의 실싱예에 따른 반도체 메모리 장치의 온도 측정 범위 보정 회로의 동작을 설명하면 다음과 같다.
온도 펄스(T_pulse)가 하이 레벨로 인에이블되면, 인에이블 펄스 생성부(512)는 하이 레벨로 인에이블되는 인에이블 펄스(en_pulse)가 생성된다.
상기 인에이블 펄스(en_pulse)가 펄스 조합부(513)에 입력되면 제어 신호(ctrl)는 하이 레벨로 인에이블된다.
상기 제어 신호(ctrl)가 하이 레벨로 인에이블된 경우, 카운터 인에이블 신호 생성부(300)는 상기 온도 펄스(T_pulse)를 카운터 인에이블 신호(en)로서 출력한다. 따라서 상기 온도 펄스(T_pulse)가 하이 레벨로 천이할 때, 상기 카운터 인에이블 신호(en) 또한 하이 레벨로 천이하고, 상기 온도 펄스(T_pulse)가 로우 레벨로 천이할 때 상기 카운터 인에이블 신호(cnt_en) 또한 로우 레벨로 천이한다.
카운터(400)는 상기 온도 펄스(T_pulse)가 하이 레벨로 인에이블된 구간에서 오실레이터 신호(osc)를 카운팅하여, 카운팅 신호(cnt<0:3>)를 생성한다.
상기 제어 신호(ctrl)가 하이 레벨이므로, 상기 출력 제어부(500)는 상기 카운팅 신호(cnt<0:3>)를 온도 정보 코드 신호(T_code<0:3>)로서 출력한다.
상기 온도 펄스(T_pulse)가 로우 레벨로 디스에이블될 때까지 상기 카운팅 신호(cnt<0:3>)의 값이 최대 값에 도달하지 않는다면, 상기 온도 펄스(T_pulse)가 로우 레벨로 디스에이블될 때, 상기 카운터 인에이블 신호(cnt_en)가 로우 레벨로 디스에이블되어, 상기 카운터(400)는 상기 오실레이터 신호(osc)의 카운팅을 중지하고, 리셋 된다.
만약, 상기 온도 펄스(T_pulse)가 로우 레벨로 디스에이블되기 전에 상기 카운팅 신호(cnt<0:3>)가 최대 값(1,1,1,1)에 도달하면, 디스에이블 펄스 생성부(511)에서 로우 레벨로 인에이블되는 디스에이블 펄스(dis_pulse)를 생성한다.
상기 디스에이블 펄스(dis_pulse)가 생성되면 상기 펄스 조합부(513)는 상기 제어 신호(ctrl)를 로우 레벨로 디스에이블시킨다.
상기 제어 신호(ctrl)가 로우 레벨로 디스에이블되면, 상기 출력 제어부(500)는 상기 온도 정보 코드 신호(T_code<0:3>)를 최대 값(1,1,1,1)으로 고정시킨다. 또한, 상기 제어 신호(ctrl)가 로우 레벨로 디스에이블되면, 상기 카운터 인에이블 신호 생성부(300)는 상기 온도 펄스(T_pulse)가 로우 레벨로 디스에이블되지 않았더라도, 상기 카운터 인에이블 신호(cnt_en)를 로우 레벨로 디스에이블시킨다.
상기 카운터 인에이블 신호(cnt_en)가 로우 레벨로 디스에이블되므로, 상기 카운터(400)는 상기 오실레이터 신호(osc)의 카운팅을 중지하고, 리셋 된다.
본 발명의 실시예에 따른 반도체 메모리 장치의 온도 측정 범위 보정 회로는 카운터를 이용한 온도 측정 회로의 출력이 온도 측정 범위를 초과하지 않도록 보정 함으로써, 정확한 온도 정보를 생성할 수 있도록 한다.
본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있으므로, 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
도 1은 본 발명의 실시예에 따른 반도체 메모리 장치의 온도 측정 범위 보정 회로를 개략적으로 보여주는 도면,
도 2는 도 1에 도시된 카운터 인에이블 신호 생성부의 구성도,
도 3은 도 1에 도시된 출력 제어부의 개략적인 구성도,
도 4는 도 3에 도시된 제어 신호 생성부의 구성도,
도 5는 도 3에 도시된 출력부의 구성도이다.
<도면의 주요부분에 대한 부호의 설명>
100: 오실레이터 200: 온도 가변 펄스 생성부
300: 카운터 인에이블 신호 생성부 400: 카운터
500: 출력 제어부

Claims (26)

  1. 온도 변화에 따라 펄스의 폭이 변하는 온도 펼스가 인에이블되면 오실레이터 신호를 카운팅하여 온도 정보 코드 신호로서 출력하는 반도체 메모리 장치의 온도 측정 범위 보정 회로로서,
    상기 온도 펄스, 및 상기 온도 정보 코드 신호에 응답하여 상기 온도 정보 코드 신호를 특정 값으로 고정시킬지 여부를 결정하는 것을 특징으로 하는 반도체 메모리 장치의 온도 측정 범위 보정 회로.
  2. 제 1 항에 있어서,
    상기 온도 펄스가 인에이블되면 상기 오실레이터 신호를 카운팅하는 카운팅 동작을 수행하도록 하고, 상기 온도 정보 코드 신호가 상기 특정 값에 도달하면 상기 카운팅 동작을 중지함과 동시에 상기 온도 정보 코드 신호를 상기 특정 값으로 고정시키는 것을 특징으로 하는 반도체 메모리 장치의 온도 측정 범위 보정 회로.
  3. 제 2 항에 있어서,
    상기 온도 펄스 및 제어 신호에 응답하여 상기 카운팅 동작 여부를 결정하는 카운터 인에이블 신호를 생성하는 카운터 인에이블 신호 생성부, 및
    상기 온도 펄스 및 상기 온도 정보 코드 신호에 응답하여 상기 제어 신호를 생성하고, 상기 제어 신호에 응답하여 상기 온도 정보 코드 신호를 상기 특정 값으 로 고정시키는 출력 제어부를 포함하는 것을 특징으로 하는 반도체 메모리 장치의 온도 측정 범위 보정 회로.
  4. 제 3 항에 있어서,
    상기 카운터 인에이블 신호 생성부는
    상기 제어 신호가 인에이블되면 상기 온도 펄스를 상기 카운터 인에이블 신호로서 출력하고,
    상기 제어 신호가 디스에이블되면 상기 카운터 인에이블 신호를 디스에이블시키는 것을 특징으로 하는 반도체 메모리 장치의 온도 측정 범위 보정 회로.
  5. 제 3 항에 있어서,
    상기 출력 제어부는
    상기 온도 펄스가 인에이블되면 상기 제어 신호를 인에이블시키고, 상기 온도 정보 코드가 상기 특정 값에 도달하면 상기 제어 신호를 디스에이블시키는 제어 신호 생성부, 및
    상기 제어 신호가 인에이블되면 상기 온도 정보 코드 신호를 출력하고, 상기 제어 신호가 디스에이블되면 상기 온도 정보 코드 신호를 상기 특정 값으로 고정시키는 출력부를 포함하는 것을 특징으로 하는 반도체 메모리 장치의 온도 측정 범위 보정 회로.
  6. 제 5 항에 있어서,
    상기 제어 신호 생성부는
    상기 온도 펄스가 인에이블되면 인에이블 펄스를 생성하는 인에이블 펄스 생성부,
    상기 온도 정보 코드 신호가 상기 특정 값에 도달하면 디스에이블 펄스를 생성하는 디스에이블 펄스 생성부, 및
    상기 인에이블 펄스가 입력되면 상기 제어 신호를 인에이블시키고, 상기 디스에이블 펄스가 입력되면 상기 제어 신호를 디스에이블시키는 펄스 조합부를 포함하는 것을 특징으로 하는 반도체 메모리 장치의 온도 측정 범위 보정 회로.
  7. 제 6 항에 있어서,
    상기 디스에이블 펄스 생성부는
    상기 온도 정보 코드의 값과 상기 특정 값을 비교하여 비교 신호를 생성하는 비교부, 및
    상기 비교 신호가 인에이블되면 상기 디스에이블 펄스를 생성하는 펄스 생성부를 포함하는 것을 특징으로 하는 반도체 메모리 장치의 온도 측정 범위 보정 회로.
  8. 제 6 항에 있어서,
    상기 펄스 조합부는
    상기 인에이블 펄스의 인에이블 구간에서 출력 노드에 접지단을 연결시키고, 상기 디스에이블 펄스의 인에이블 구간에서 상기 출력 노드에 외부 전압을 인가시키는 출력 노드 전압 제어부, 및
    상기 출력 노드의 전압 레벨을 래치하여 상기 제어 신호의 전압 레벨로서 출력하는 래치부를 포함하는 것을 특징으로 하는 반도체 메모리 장치의 온도 측정 범위 보정 회로.
  9. 제 1 항에 있어서,
    상기 특정 값은 상기 온도 정보 코드 신호의 최대 값인 것을 특징으로 하는 반도체 메모리 장치의 온도 측정 범위 보정 회로.
  10. 제어 신호에 응답하여 온도 변화에 따라 펄스 폭이 변하는 온도 펄스를 카운터 인에이블 신호로서 출력하는 카운터 인에이블 신호 생성부;
    상기 카운터 인에이블 신호에 응답하여 오실레이터 신호를 카운팅하고, 카운팅된 결과를 카운팅 신호로서 출력하는 카운터; 및
    상기 카운팅 신호, 및 상기 온도 펄스에 응답하여 제어 신호를 생성하고, 상기 제어 신호에 응답하여 상기 카운팅 신호를 온도 정보 코드 신호로서 출력하거나 상기 온도 정보 코드 신호를 최대 값으로 고정시키는 출력 제어부를 포함하는 것을 특징으로 하는 반도체 메모리 장치의 온도 측정 범위 보정 회로.
  11. 제 10 항에 있어서,
    상기 카운터 인에이블 신호 생성부는
    상기 제어 신호가 인에이블되면 상기 온도 펄스를 상기 카운터 인에이블 신호로서 출력하고, 상기 제어 신호가 디스에이블되면 상기 온도 펄스와는 무관하게 상기 카운터 인에이블 신호를 디스에이블시키는 것을 특징으로 하는 반도체 메모리 장치의 온도 측정 범위 보정 회로.
  12. 제 10 항에 있어서,
    상기 출력 제어부는
    상기 카운팅 신호가 상기 최대 값에 도달하면 상기 제어 신호를 디스에이블시키고, 상기 온도 펄스가 인에이블되면 상기 제어 신호를 인에이블시키는 제어 신호 생성부, 및
    상기 제어 신호가 인에이블되면 상기 카운팅 신호를 온도 정보 코드 신호로서 출력하고, 상기 제어 신호가 디스에이블되면 상기 온도 정보 코드 신호를 상기 최대 값으로 고정시키는 출력부를 포함하는 것을 특징으로 하는 반도체 메모리 장치의 온도 측정 범위 보정 회로.
  13. 제 12 항에 있어서,
    상기 제어 신호 생성부는
    상기 카운팅 신호가 상기 최대 값에 도달하면 디스에이블 펄스를 생성하는 디스에이블 펄스 생성부,
    상기 온도 펄스가 입력되면 인에이블 펄스를 생성하는 인에이블 펄스 생성부, 및
    상기 디스에이블 펄스가 입력되면 상기 제어 신호를 디스에이블시키고, 상기 인에이블 펄스가 입력되면 상기 제어 신호를 인에이블시키는 펄스 조합부를 포함하는 것을 특징으로 하는 반도체 메모리 장치의 온도 측정 범위 보정 회로.
  14. 제 13 항에 있어서,
    상기 디스에이블 펄스 생성부는
    상기 카운팅 신호의 값이 특정 값과 동일하면 비교 신호를 인에이블시키는 비교부, 및
    상기 비교 신호가 인에이블되면 상기 디스에이블 펄스를 생성하는 펄스 생성부를 포함하는 것을 특징으로 하는 반도체 메모리 장치의 온도 측정 범위 보정 회로.
  15. 제 13 항에 있어서,
    상기 인에이블 펄스 생성부는
    상기 온도 펄스와 동일한 타이밍에 인에이블되는 상기 인에이블 펄스를 생성하는 것을 특징으로 하는 반도체 메모리 장치의 온도 측정 범위 보정 회로.
  16. 제 13 항에 있어서,
    상기 펄스 조합부는
    상기 디스에이블 펄스의 인에이블 구간동안 외부 전압을 출력 노드에 인가시키고, 상기 인에이블 펄스의 인에이블 구간동안 상기 출력 노드를 접지단에 인가시키는 출력 노드 전압 제어부, 및
    상기 출력 노드의 전압 레벨을 래치하여 상기 제어 신호의 전압 레벨로서 출력하는 래치부를 포함하는 것을 특징으로 하는 반도체 메모리 장치의 온도 측정 범위 보정 회로.
  17. 제 12 항에 있어서,
    상기 출력부는
    상기 제어 신호가 인에이블되면 상기 카운팅 신호의 전압 레벨을 상기 온도 정보 코드 신호의 전압 레벨로서 출력하고, 상기 제어 신호가 디스에이블되면 상기 온도 정보 코드 신호를 특정 전압 레벨로 고정시키는 것을 특징으로 하는 반도체 메모리 장치의 온도 측정 범위 보정 회로.
  18. 온도 펄스의 인에이블 구간에서 상기 온도 정보 코드 신호가 설정된 특정 값에 도달하면 상기 온도 정보 코드 신호를 상기 설정된 특정 값으로 고정시켜 출력하는 것을 특징으로 하는 반도체 메모리 장치의 온도 측정 범위 보정 회로.
  19. 제 18 항에 있어서,
    상기 온도 펄스가 인에이블되는 타이밍에 상기 특정 값으로 고정된 상기 온도 정보 코드 신호를 초기화시키는 것을 특징으로 하는 반도체 메모리 장치의 온도 측정 범위 보정 회로.
  20. 제 19 항에 있어서,
    카운터 인에이블 신호가 인에이블되면 오실레이터 신호를 카운팅하여 온도 정보 코드 신호를 생성하고, 상기 카운터 인에이블 신호가 디스에이블되면 초기화되는 카운터,
    온도 변화에 따라 펄스의 폭이 변하는 상기 온도 펄스 및 제어 신호에 응답하여 상기 카운터 인에이블 신호를 생성하는 카운터 인에이블 신호 생성부,
    상기 온도 펄스가 인에이블되면 상기 제어 신호를 인에이블시키고, 상기 온도 정보 코드 신호가 상기 특정 값에 도달하면 상기 제어 신호를 디스에이블시키며, 상기 제어 신호에 응답하여 상기 온도 정보 코드 신호를 출력하거나, 상기 특정 값을 출력하는 출력 제어부를 포함하는 것을 특징으로 하는 반도체 메모리 장치의 온도 측정 범위 보정 회로.
  21. 제 20 항에 있어서,
    상기 카운터 인에이블 신호 생성부는
    상기 제어 신호가 인에이블되면 상기 온도 펄스를 상기 카운터 인에이블 신 호로서 출력하고, 상기 제어 신호가 디스에이블되면 상기 카운터 인에이블 신호를 디스에이블시키는 것을 특징으로 하는 반도체 메모리 장치의 온도 측정 범위 보정 회로.
  22. 제 20 항에 있어서,
    상기 출력 제어부는
    상기 온도 펄스가 인에이블되면 상기 제어 신호를 인에이블시키고, 상기 온도 정보 코드 신호가 상기 특정 값에 도달하면 상기 제어 신호를 디스에이블시키는 제어 신호 생성부, 및
    상기 제어 신호가 인에이블되면 상기 온도 정보 코드 신호를 출력하고, 상기 제어 신호가 디스에이블되면 상기 특정 값을 출력하는 출력부를 포함하는 것을 특징으로 하는 반도체 메모리 장치의 온도 측정 범위 보정 회로.
  23. 제 22 항에 있어서,
    상기 제어 신호 생성부는
    상기 온도 펄스가 인에이블되면 인에이블 펄스를 생성하는 인에이블 펄스 생성부,
    상기 온도 정보 코드 신호가 상기 특정 값에 도달하면 디스에이블 펄스를 생성하는 디스에이블 펄스 생성부, 및
    상기 인에이블 펄스가 입력되면 상기 제어 신호를 인에이블시키고, 상기 디 스에이블 펄스가 입력되면 상기 제어 신호를 디스에이블시키는 펄스 조합부를 포함하는 것을 특징으로 하는 반도체 메모리 장치의 온도 측정 범위 보정 회로.
  24. 제 23 항에 있어서,
    상기 디스에이블 펄스 생성부는
    상기 온도 정보 코드의 값과 상기 특정 값을 비교하여 비교 신호를 생성하는 비교부, 및
    상기 비교 신호가 인에이블되면 상기 디스에이블 펄스를 생성하는 펄스 생성부를 포함하는 것을 특징으로 하는 반도체 메모리 장치의 온도 측정 범위 보정 회로.
  25. 제 23 항에 있어서,
    상기 펄스 조합부는
    상기 인에이블 펄스의 인에이블 구간에서 출력 노드에 접지단을 연결시키고, 상기 디스에이블 펄스의 인에이블 구간에서 상기 출력 노드에 외부 전압을 인가시키는 출력 노드 전압 제어부, 및
    상기 출력 노드의 전압 레벨을 래치하여 상기 제어 신호의 전압 레벨로서 출력하는 래치부를 포함하는 것을 특징으로 하는 반도체 메모리 장치의 온도 측정 범위 보정 회로.
  26. 제 18 항에 있어서,
    상기 특정 값은 상기 온도 정보 코드 신호의 최대 값인 것을 특징으로 하는 반도체 메모리 장치의 온도 측정 범위 보정 회로.
KR1020090070780A 2009-07-31 2009-07-31 반도체 메모리 장치의 온도 측정 범위 보정 회로 KR101053530B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020090070780A KR101053530B1 (ko) 2009-07-31 2009-07-31 반도체 메모리 장치의 온도 측정 범위 보정 회로
US12/649,016 US8248877B2 (en) 2009-07-31 2009-12-29 Circuit for compensating temperature detection range of semiconductor memory apparatus
CN201010100864.2A CN101989450B (zh) 2009-07-31 2010-01-26 用于补偿半导体存储装置的温度测量范围的电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090070780A KR101053530B1 (ko) 2009-07-31 2009-07-31 반도체 메모리 장치의 온도 측정 범위 보정 회로

Publications (2)

Publication Number Publication Date
KR20110012880A KR20110012880A (ko) 2011-02-09
KR101053530B1 true KR101053530B1 (ko) 2011-08-03

Family

ID=43526867

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090070780A KR101053530B1 (ko) 2009-07-31 2009-07-31 반도체 메모리 장치의 온도 측정 범위 보정 회로

Country Status (3)

Country Link
US (1) US8248877B2 (ko)
KR (1) KR101053530B1 (ko)
CN (1) CN101989450B (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016123731A1 (en) 2015-02-02 2016-08-11 Micron Technology, Inc. Apparatuses and methods for transistor protection by charge sharing
CN111934655B (zh) * 2020-07-28 2023-03-28 新华三半导体技术有限公司 一种脉冲时钟产生电路、集成电路和相关方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070069762A (ko) * 2005-12-28 2007-07-03 주식회사 하이닉스반도체 반도체 메모리 장치의 셀프 리프레쉬 제어 회로

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10245536B4 (de) 2002-09-30 2005-02-03 Infineon Technologies Ag Kalibrieren von Halbleitereinrichtungen mittels einer gemeinsamen Kalibrierreferenz
US6924660B2 (en) 2003-09-08 2005-08-02 Rambus Inc. Calibration methods and circuits for optimized on-die termination
US6980020B2 (en) 2003-12-19 2005-12-27 Rambus Inc. Calibration methods and circuits for optimized on-die termination
KR100611775B1 (ko) * 2003-12-29 2006-08-10 주식회사 하이닉스반도체 온도변화에 따라 최적의 리프레쉬 주기를 가지는 반도체메모리 장치
KR100604843B1 (ko) 2004-03-26 2006-07-31 삼성전자주식회사 온-다이 종단 회로를 구비한 메모리 모듈 및 그 제어 방법
KR100532972B1 (ko) * 2004-04-28 2005-12-01 주식회사 하이닉스반도체 온 다이 터미네이션 임피던스 조절 장치
KR100596781B1 (ko) 2004-04-28 2006-07-04 주식회사 하이닉스반도체 온 다이 터미네이션의 종단 전압 조절 장치
KR100670702B1 (ko) 2004-10-30 2007-01-17 주식회사 하이닉스반도체 온다이 터미네이션 회로를 구비한 반도체 메모리 장치
US7726877B1 (en) * 2007-01-23 2010-06-01 Marvell Israel (M.I.S.L.) Ltd. Method and apparatus of measuring temperature
JP5018292B2 (ja) * 2007-07-10 2012-09-05 富士通セミコンダクター株式会社 メモリ装置
WO2009050777A1 (ja) * 2007-10-15 2009-04-23 Fujitsu Limited ドットマトリクス型の表示素子を有する表示装置およびその駆動方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070069762A (ko) * 2005-12-28 2007-07-03 주식회사 하이닉스반도체 반도체 메모리 장치의 셀프 리프레쉬 제어 회로

Also Published As

Publication number Publication date
CN101989450B (zh) 2014-09-03
KR20110012880A (ko) 2011-02-09
US20110026349A1 (en) 2011-02-03
US8248877B2 (en) 2012-08-21
CN101989450A (zh) 2011-03-23

Similar Documents

Publication Publication Date Title
US6695475B2 (en) Temperature sensing circuit and method
US10162373B1 (en) Variation immune on-die voltage droop detector
US20200209070A1 (en) Temperature sensor
JP2009117022A (ja) 半導体メモリ装置及びその動作方法
US9939480B2 (en) Controlling clock measurement with transistors, capacitor, OPAMP, ADC, external enable
US7459955B2 (en) Integrated circuit temperature sensing method
KR101053530B1 (ko) 반도체 메모리 장치의 온도 측정 범위 보정 회로
US9509287B2 (en) Internal voltage generation circuits
US8018240B2 (en) Apparatus, circuit and method of monitoring leakage current characteristics
KR20100134967A (ko) 반도체 메모리 장치의 온도 감지 회로
KR20080014540A (ko) 반도체 메모리 장치의 파워 업 신호 트립 포인트 측정 회로 및 이를 이용한 파워 업 신호 트립 포인트 레벨 측정 방법
US10197455B2 (en) Thermal oscillator
US7634746B1 (en) Process corner estimation circuit with temperature compensation
CN109975679B (zh) Mosfet的bti性能测试电路及基于其的测试方法
KR100892725B1 (ko) 반도체 메모리 장치의 셀프 리프레쉬 주기 측정 회로
KR101719098B1 (ko) 펄스 폭 측정을 위한 회로 및 방법
US10656032B2 (en) Temperature sensor in an integrated circuit and method of calibrating the temperature sensor
KR100919814B1 (ko) 온도코드 출력회로 및 반도체 메모리 장치
KR102505721B1 (ko) 반도체 장치 및 이를 위한 특성 측정 회로
KR20160017423A (ko) 반도체 메모리 장치
Cui et al. A calibration technique for DVMC with delay time controllable inverter
US20240027504A1 (en) System and method of measuring capacitance of device-under-test
KR100784889B1 (ko) 프로빙 패드 제어 장치 및 방법
KR100718040B1 (ko) 반도체 메모리의 리프레시 주기 검출 장치 및 방법
US9716492B1 (en) Method and circuit for duty cycle detection

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140623

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150623

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20160621

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20170620

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20180625

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20190625

Year of fee payment: 9