KR101053012B1 - 액정표시장치 - Google Patents

액정표시장치 Download PDF

Info

Publication number
KR101053012B1
KR101053012B1 KR1020030094989A KR20030094989A KR101053012B1 KR 101053012 B1 KR101053012 B1 KR 101053012B1 KR 1020030094989 A KR1020030094989 A KR 1020030094989A KR 20030094989 A KR20030094989 A KR 20030094989A KR 101053012 B1 KR101053012 B1 KR 101053012B1
Authority
KR
South Korea
Prior art keywords
liquid crystal
signal
crystal display
synchronization signal
horizontal
Prior art date
Application number
KR1020030094989A
Other languages
English (en)
Other versions
KR20050063578A (ko
Inventor
유장진
김기홍
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020030094989A priority Critical patent/KR101053012B1/ko
Publication of KR20050063578A publication Critical patent/KR20050063578A/ko
Application granted granted Critical
Publication of KR101053012B1 publication Critical patent/KR101053012B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명은 액정표시장치에 관한 것으로, 동기신호 변환부를 통해 영상 전자 표준 협회의 표준 규격에 따른 제1 수평동기신호로부터 시-분할 방식 액정표시장치의 구동에 불필요한 전포치구간 및 후포치구간이 제거되고, 수평 동기구간의 폭이 최소화되도록 설계된 제2 수평동기신호를 발생시켜, 제2 수평동기신호를 통해 클럭신호의 주파수를 낮게 설정할 수 있게 된다.

Description

액정표시장치{LIQUID CRYSTAL DISPLAY}
도 1은 액정표시장치의 개략적인 블럭 구성을 보인 예시도.
도 2는 영상 전자 표준 협회의 표준 규격에 따른 수평동기신호의 파형을 보인 예시도.
도 3은 본 발명에 의한 액정표시장치의 블럭 구성을 보인 예시도.
도 4는 상기 시-분할 방식 액정표시장치에 적용되는 액정표시패널의 개략적인 단면 구성을 보인 예시도.
도 5는 도 3의 동기신호 변환부를 보다 상세히 보인 예시도.
도 6은 도 5의 제2 수평동기신호의 파형을 보인 예시도.
***도면의 주요부분에 대한 부호의 설명***
210:마이컴 220:타이밍 제어부
221:동기신호 변환부 230:게이트 구동부
240:데이터 구동부 250:액정표시패널
260:백-라이트 DATA[R,G,B]:화상정보
VSYNC1:제1 수직동기신호 HSYNC1:제1 수평동기신호
VSYNC2:제2 수직동기신호 HSYNC2:제2 수평동기신호
본 발명은 액정표시장치에 관한 것으로, 보다 상세하게는 시-분할(field-sequential) 방식으로 구동되는 액정표시장치의 소비전력을 절감할 수 있는 액정표시장치에 관한 것이다.
일반적으로, 널리 사용되고 있는 표시장치들 중의 하나인 음극선관(cathode ray tube : CRT)은 텔레비젼을 비롯해서 계측기기, 정보 단말기기 등의 모니터에 주로 이용되고 있으나, 제품이 갖는 무게와 크기로 인해 전자 제품의 소형화 및 경량화의 요구에 적극 대응할 수 없었다.
따라서, 상기 음극선관을 대체하기 위해 소형, 경량화 및 저소비전력의 장점을 갖춘 액정표시장치가 활발하게 개발되어 왔고, 최근에는 평판 표시장치로서의 역할을 충분히 수행할 수 있을 정도로 개발되어 수요가 지속적으로 증가되고 있다.
상기 액정표시장치의 구동원리는 액정의 광학적 이방성과 분극성질을 이용한다. 이때, 액정은 둥근 막대모양으로 장축과 단축을 갖기 때문에 분자 배열에 방향성을 갖고 있으며, 인위적으로 액정에 전기장을 인가하여 분자배열의 방향을 제어할 수 있게 된다.
따라서, 상기 액정의 분자배열 방향을 임의로 조절하면, 액정표시패널의 배면에 설치된 백-라이트(back-light)로부터 공급되는 빛이 액정의 분자 배열방향에 따라 선택적으로 투과되거나 차단되며, 이와같은 원리를 응용하여 화상을 구현할 수 있게 된다. 이와같은 액정표시장치를 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.
도 1은 상기 액정표시장치의 개략적인 블럭 구성을 보인 예시도이다.
도 1을 참조하면, 액정표시장치는 화소들이 매트릭스 형태로 배열되는 액정표시패널(150)과; 상기 액정표시패널(150)의 게이트 라인들에 순차적으로 주사신호를 인가하는 게이트 구동부(130)와; 상기 액정표시패널(150)의 데이터 라인들에 화상정보(DATA[R,G,B])를 인가하는 데이터 구동부(140)와; 외부의 마이컴(110)으로부터 인가되는 화상정보(DATA[R,G,B])를 상기 데이터 구동부(140)에 인가하고, 상기 마이컴(110)으로부터 인가되는 수직동기신호(VSYNC) 및 수평동기신호(HSYNC)를 상기 게이트 구동부(130) 및 데이터 구동부(140)에 인가하여 구동 타이밍을 제어하는 타이밍 제어부(120)로 구성된다.
상기 액정표시패널(150)에는 횡방향으로 일정하게 이격되는 게이트 라인들과 종방향으로 일정하게 이격되는 데이터 라인들이 교차하고, 그 게이트 라인들과 데이터 라인들이 교차하여 구획되는 사각형 영역에 화소들이 배열된다.
상기 게이트 구동부(130)는 상기 게이트 라인들에 순차적으로 주사신호를 인가하여 매트릭스 형태로 배열된 화소들을 게이트라인 단위로 구동시키고, 상기 데이터 구동부(140)는 상기 주사신호가 인가된 화소들에 데이터 라인들을 통해 화상정보(DATA[R,G,B])를 인가한다.
상기 타이밍 제어부(120)는 외부의 마이컴(110)으로부터 인가되는 화상정보(DATA[R,G,B])를 상기 데이터 구동부(140)에 인가하고, 상기 마이컴(110)으로부터 인가되는 수평동기신호(HSYNC) 및 수직동기신호(VSYNC)를 상기 게이트 구동부(130) 및 데이터 구동부(140)에 인가하여 구동 타이밍을 제어한다. 이때, 타이밍 제어부(120)는 상기 수직동기신호(VSYNC) 및 수평동기신호(HSYNC)와 함께 클럭신호, 게이트 스타트 신호, 데이터 출력 인에이블 신호 및 제어신호를 게이트 구동부(130)와 데이터 구동부(140)에 인가하여 게이트 구동부(130)와 데이터 구동부(140)의 구동 타이밍을 제어한다.
즉, 상기 타이밍 제어부(120)는 게이트 구동부(130)에 수평동기신호(HSYNC)와 게이트 스타트 신호를 인가하여 액정표시패널(150)의 게이트 라인들에 순차적으로 주사신호가 인가되도록 하고, 데이터 구동부(140)에 수평동기신호(HSYNC), 데이터 출력 인에이블 신호 및 화상정보(DATA[R,G,B])를 인가하여 상기 주사신호가 인가된 게이트 라인의 화소들에 화상정보(DATA[R,G,B])가 인가되도록 함으로써, 게이트 구동부(130)와 데이터 구동부(140)의 구동 타이밍을 제어한다.
상기한 바와같은 방식으로 액정표시패널(150)의 모든 게이트 라인들을 순차적으로 스캔하고, 데이터 라인들을 통해 화상정보(DATA[R,G,B])를 화소들에 인가하여 화상의 한 프레임을 표시한 다음에는 상기 수직동기신호(VSYNC)가 인가되어 화상의 다음 프레임이 표시되도록 한다.
상기 마이컴(110)으로부터 인가되는 수직동기신호(VSYNC) 및 수평동기신호(HSYNC)는 영상 전자 표준 협회(Video Electronics Standard Assoication : VESA)의 표준 규격에 따른 파형을 갖는다.
도 2는 상기 영상 전자 표준 협회의 표준 규격에 따른 수평동기신호(HSYNC)의 파형을 보인 예시도이다.
도 2를 참조하면, 수평동기신호(HSYNC)는 수평 동기구간 동안 저전위를 유지하는 파형으로, 그 수평 동기구간이 시작되기 전(前)에 전포치(front porch)구간을 갖고, 그 수평 동기구간이 종료된 후에 후포치(back proch)구간을 갖는다.
상기 수평 동기구간 동안 저전위를 유지하는 수평동기신호(HSYNC)가 저전위에서 고전위로 천이되면, 전술한 도1의 게이트 구동부(130)는 상기 수평 동기구간과 같거나 또는 소정 시간 지연되는 펄스 형태의 게이트 스타트 신호에 의해 액정표시패널(150)의 게이트 라인에 주사신호를 인가한다.
그리고, 상기 수평 동기구간 동안 저전위를 유지하는 수평동기신호(HSYNC)가 저전위에서 고전위로 천이되면, 전술한 도 1의 데이터 구동부(140)는 상기 수평 동기구간에 비해 소정 시간 지연된 데이터 출력 인에이블 신호에 의해 액정표시패널(150)의 데이터 라인들을 통해 상기 주사신호가 인가된 게이트 라인의 화소들에 화상정보(DATA[R,G,B])를 인가한다.
한편, 상기 전포치구간과 후포치구간은 실제 액정표시장치의 구동에 영향을 주지 않지만, 전술한 도 1의 마이컴(110)으로부터 영상 전자 표준 협회의 표준 규격에 따른 수평동기신호(HSYNC)가 인가되고, 그 수평동기신호(HSYNC)를 통해 액정표시장치를 구동시키기 때문에 액정표시장치에서는 불필요한 전포치구간 및 후포치구간을 갖는 수평동기신호(HSYNC)가 사용되고 있다.
그리고, 전술한 도 1의 타이밍 제어부(120)에서 상기 수평동기신호(HSYNC)의 전포치구간, 수평 동기구간, 후포치구간 및 고전위구간에 따른 클럭신호를 통해 게이트 스타트 신호, 화상정보(DATA[R,G,B]), 데이터 출력 인에이블 신호 및 제어신호의 인가 타이밍을 조절하여 상기 액정표시장치를 구동시키게 된다.
예를 들어, 640×480의 해상도를 갖는 VGA 모드(video graphics array mode)에서는 상기 타이밍 제어부(120)가 수평동기신호(HSYNC)의 한 주기당 800 개의 클럭을 갖는 클럭신호를 통해 게이트 스타트 신호, 화상정보(DATA[R,G,B]), 데이터 출력 인에이블 신호 및 제어신호의 인가 타이밍을 조절하여 상기 액정표시장치를 구동시킨다.
즉, 상기 타이밍 제어부(120)는 상기 수평동기신호(HSYNC)의 한 주기당 VGA 모드의 픽셀수에 따른 640 개의 클럭, 수평 동기구간에 따른 96 개의 클럭, 후포치구간에 따른 48개의 클럭 및 전포치구간에 따른 16개의 클럭을 갖는 클럭신호를 통해 게이트 스타트 신호, 화상정보(DATA[R,G,B]), 데이터 출력 인에이블 신호 및 제어신호의 인가 타이밍을 조절하여야 한다.
상기 수평동기신호(HSYNC)의 수평 동기구간, 후포치구간 및 전포치구간이 상기 클럭신호의 96 개의 클럭, 48개의 클럭 및 16개의 클럭이 발생되는 동안 유지되는 이유는 전자빔(electron beam : E-beam) 주사방식에 의해 화상을 표시하는 음극선관(cathode ray tube : CRT) 표시장치에 적용되는 수평동기신호(HSYNC)가 상기 영상 전자 표준 협회의 표준 규격으로 채택되었기 때문이다.
즉, 상기 전자빔 주사방식에 의해 화상을 표시하는 음극선관 표시장치는 상기 전자빔의 이동에 따른 지연시간을 갖기 때문에 상기 수평동기신호(HSYNC)의 수평 동기구간, 후포치구간 및 전포치구간이 상기 클럭신호의 96 개의 클럭, 48개의 클럭 및 16개의 클럭이 발생되는 동안 유지되어야 하지만, 실제로 상기 후포치구간 및 전포치구간은 액정표시장치를 구동하는데 있어서는 불필요한 구간이며, 상기 수평 동기구간도 96개의 클럭이 발생되는 동안 유지될 필요가 없다.
상술한 바와같이 불필요한 전포치구간 및 후포치구간을 갖고, 수평 동기구간의 폭이 너무 길게 유지되는 영상 전자 표준 협회의 표준 규격에 따른 수평동기신호(HSYNC)를 액정표시장치가 사용하고, 그 수평동기신호(HSYNC)의 전포치구간, 수평 동기구간, 후포치구간 및 고전위구간에 따른 클럭신호를 통해 게이트 스타트 신호, 화상정보(DATA[R,G,B]), 데이터 출력 인에이블 신호 및 제어신호의 인가 타이밍을 조절하여 구동됨에 따라 클럭신호의 주파수가 높게 설정되어야 하고, 이로 인해 액정표시장치의 소비전력이 증가하는 문제점이 있다.
본 발명은 상기한 바와같은 문제점을 해결하기 위하여 창안한 것으로, 본 발명의 목적은 영상 전자 표준 협회의 표준 규격에 따른 수평동기신호로부터 시-분할 방식 액정표시장치의 구동에 불필요한 전포치구간 및 후포치구간을 제거할 수 있는 액정표시장치를 제공하는데 있다.
본 발명의 다른 목적은 영상 전자 표준 협회의 표준 규격에 따른 수평동기신호로부터 시-분할 방식 액정표시장치의 구동에 필요한 수평 동기구간의 폭을 최소화할 수 있는 액정표시장치를 제공하는데 있다.
본 발명의 또 다른 목적은 전포치구간 및 후포치구간이 제거되고, 수평 동기구간의 폭이 최소화된 수평동기신호를 통해 클럭신호의 주파수를 낮게 설정함으로써, 시-분할 방식 액정표시장치의 소비전력을 절감할 수 있는 액정표시장치를 제공하는데 있다.
상기 본 발명의 목적을 달성하기 위한 액정표시장치는 화소들이 매트릭스 형태로 배열되는 액정표시패널, 상기 액정표시패널의 게이트 라인들에 순차적으로 주사신호를 인가하는 게이트 구동부, 상기 액정표시패널의 데이터 라인들에 화상정보를 인가하는 데이터 구동부, 마이컴으로부터 인가되는 제1 수직동기신호 및 제1 수평동기신호를 제2 수직동기신호 및 수평동기구간 동안의 전후에 구비된 전포치(front porch) 구간 및 후포치(back porch) 구간이 제거된 제2 수평동기신호로 변환하는 동기신호 변환부 및 상기 마이컴으로부터 인가되는 화상정보를 상기 데이터 구동부에 인가하고, 상기 동기신호 변환부에서 변환된 상기 제2 수직동기신호 및 제2 수평동기신호를 상기 게이트 구동부 및 데이터 구동부에 인가하여 구동 타이밍을 제어하는 제어부를 포함한다.
상기 제2 수평동기신호는 상기 수평동기구간 동안 10 개 이하의 시스템클럭신호를 갖는 신호이다.
상기 동기신호 변환부는 상기 마이컴으로부터 입력되는 메인클럭신호를 시스템클럭신호로 변환하는 클럭변환부 및 상기 클럭변환부로부터 입력되는 시스템클럭신호에 의해 상기 마이컴으로부터 입력되는 상기 제1 수평동기신호를 상기 제2 수평동기신호로 변환하여 출력하는 동기신호 발생부를 포함한다.
상기 제2 수평동기신호는 수평동기구간 동안 저전위 또는 고전위를 유지하는 파형이다.
상기 제1 수평동기신호는 수평동기구간 동안 저전위 또는 고전위를 유지하며, 상기 수평동기구간이 시작되기 전에 전포치(front porch) 구간을 갖고 상기 수평동기구간이 종료된 후에 후포치(back porch) 구간을 갖는 신호이다.
상기 마이컴으로부터 인가되는 화상정보를 저장하는 메모리부를 더 포함한다.
상기 제어부는 화상의 한 프레임을 복수의 서브 프레임들로 시-분할 하고, 상기 메모리부에 저장된 화상정보로부터 상기 서브 프레임들에 따른 화상정보를 추출하고 이를 상기 데이터 구동부에 순차적으로 인가하여 상기 액정 표시패널을 시-분할 구동시킨다.
상기 제어부의 신호에 의해 상기 액정표시패널에 적색, 녹색 및 청색의 광을 순차적으로 공급하는 백-라이트를 더 포함한다.
상기한 바와같은 본 발명에 의한 액정표시장치를 첨부한 도면을 참조하여 보다 상세히 설명하면 다음과 같다.
도 3은 본 발명에 의한 액정표시장치의 블럭 구성을 보인 예시도이다.
도 3을 참조하면, 본 발명에 의한 액정표시장치는 화소들이 매트릭스 형태로 배열되는 액정표시패널(250)과; 상기 액정표시패널(250)의 게이트 라인들에 순차적으로 주사신호를 인가하는 게이트 구동부(230)와; 상기 액정표시패널(250)의 데이터 라인들에 화상정보(DATA[R,G,B])를 인가하는 데이터 구동부(240)와; 외부의 마이컴(210)으로부터 인가되는 제1 수직동기신호(VSYNC1) 및 제1 수평동기신호(HSYNC1)를 제2 수직동기신호(VSYNC2) 및 제2 수평동기신호(VSYNC2)로 변환하는 동기신호 변환부(221)와; 상기 마이컴(210)으로부터 인가되는 화상정보(DATA[R,G,B])를 상기 데이터 구동부(240)에 인가하고, 상기 동기신호 변환부(221)에서 변환된 제2 수직동기신호(VSYNC2) 및 제2 수평동기신호(HSYNC2)를 상기 게이트 구동부(230) 및 데이터 구동부(240)에 인가하여 구동 타이밍을 제어하는 타이밍 제어부(220)와; 상기 타이밍 제어부(220)의 제어신호에 의해 상기 액정표시패널(250)에 적색, 녹색 및 청색의 광을 순차적으로 공급하는 백-라이트(260)로 구성된다.
상기 액정표시패널(250)에는 횡방향으로 일정하게 이격되는 게이트 라인들과 종방향으로 일정하게 이격되는 데이터 라인들이 교차하고, 그 게이트 라인들과 데이터 라인들이 교차하여 구획되는 사각형 영역에 화소들이 배열된다.
상기 게이트 구동부(230)는 상기 게이트 라인들에 순차적으로 주사신호를 인가하여 매트릭스 형태로 배열된 화소들을 게이트라인 단위로 구동시키고, 상기 데이터 구동부(240)는 상기 주사신호가 인가된 화소들에 데이터 라인들을 통해 화상정보(DATA[R,G,B])를 인가한다.
상기 타이밍 제어부(220)는 외부의 마이컴(210)으로부터 인가되는 화상정보(DATA[R,G,B])를 상기 데이터 구동부(240)에 인가하고, 상기 마이컴(210)으로부터 인가되는 제1 수평동기신호(HSYNC1) 및 수직동기신호(VSYNC1)를 동기신호 변환부(221)를 통해 제2 수평동기신호(HSYNC2) 및 제2 수직동기신호(VSYNC2)로 변환하고, 그 제2 수평동기신호(HSYNC2) 및 제2 수직동기신호(VSYNC2)를 상기 게이트 구동부(130) 및 데이터 구동부(140)에 인가하여 구동 타이밍을 제어한다. 이때, 타이밍 제어부(220)는 제2 수직동기신호(VSYNC2) 및 제2 수평동기신호(HSYNC2)와 함께 클럭신호, 게이트 스타트 신호, 데이터 출력 인에이블 신호 및 제어신호를 게이트 구동부(230)와 데이터 구동부(240)에 인가하여 게이트 구동부(230)와 데이터 구동부(240)의 구동 타이밍을 제어한다.
즉, 타이밍 제어부(220)는 게이트 구동부(230)에 제2 수평동기신호(HSYNC2)와 게이트 스타트 신호를 인가하여 액정표시패널(250)의 게이트 라인들에 순차적으로 주사신호가 인가되도록 하고, 데이터 구동부(240)에 제2 수평동기신호(HSYNC2), 데이터 출력 인에이블 신호 및 화상정보(DATA[R,G,B])를 인가하여 상기 주사신호가 인가된 게이트 라인의 화소들에 화상정보(DATA[R,G,B])가 인가되도록 함으로써, 게이트 구동부(230)와 데이터 구동부(240)의 구동 타이밍을 제어한다.
상기한 바와같은 방식으로 액정표시패널(250)의 모든 게이트 라인들을 순차적으로 스캔하고, 데이터 라인들을 통해 화상정보(DATA[R,G,B])를 화소들에 인가하여 화상의 한 프레임을 표시한 다음에는 상기 제2 수직동기신호(VSYNC2)가 인가되어 화상의 다음 프레임이 표시되도록 한다.
상기한 바와같이 구성되는 본 발명에 의한 액정표시장치는 시-분할 방식으로 구동되며, 따라서 상기 액정표시패널(250)은 시-분할 방식의 액정표시장치에 적용되는 구조를 갖는다.
도 4는 상기 시-분할 방식 액정표시장치에 적용되는 액정표시패널(250)의 개략적인 단면 구성을 보인 예시도이다.
도 4를 참조하면, 시-분할 방식 액정표시장치(360)는 일정한 이격간격을 갖도록 대향하여 합착된 제1기판(370) 및 제2기판(390)과; 상기 제1기판(370)과 제2기판(390)의 이격간격에 형성된 액정층(380)과; 상기 제2기판(390)의 배면에 위치하며, 제1기판(370), 제2기판(390) 및 액정층(380)으로 구성되는 액정표시패널(365)에 적색, 녹색 및 청색의 빛을 공급하는 적(R), 녹(G), 청(B) 백-라이트(300)로 구성된다.
상기 제1기판(370)의 투명기판(371) 하면에는 빛이 투과되는 화소들을 구획하기 위하여 화소들 외곽을 따라 그물 형태의 빛을 차단시키는 재질로 형성된 블랙 매트릭스(372)가 구비된다.
상기 블랙 매트릭스(372)가 형성된 투명기판(371)의 하면에는 상기 액정층(380)에 전계를 인가하는 일측 전극인 투명한 공통전극(373)이 구비된다.
상기 제2기판(390)의 투명기판(391) 상부에는 스위칭 역할을 하는 박막 트랜지스터(TFT)와; 그 박막 트랜지스터(TFT)로부터 신호를 인가받아 상기 투명한 공통전극(373)과 함께 상기 액정층(380)에 전계를 인가하는 투명한 화소전극(392)이 구비된다.
상기한 바와같이 제1기판(370) 상에 공통전극(373)이 구비되고, 제2기판(390) 상에 화소전극(392)이 구비되는 경우에 상기 액정층(380)의 액정 분자들은 상기 공통전극(373)과 화소전극(392) 사이의 수직 전계에 의해 구동된다.
한편, 상기 제2기판(390) 상에 상기 공통전극(373)과 화소전극(392)이 구비될 수 있으며, 이때 액정층(380)의 액정 분자들은 공통전극(373)과 화소전극(392) 사이의 수평 전계에 의해 구동된다.
상기한 바와같이 제2기판(390) 상에 화소전극(392)과 공통전극(373)이 구비되어 상기 액정층(380)의 액정 분자들을 수평 전계에 의해 구동시키는 방식을 수평전계 구동형(in plane switching : IPS type) 액정표시장치라 지칭한다.
상기 제2기판(390)의 투명기판(391) 상부에는 일정하게 이격되어 횡으로 배열되는 복수의 게이트 라인들과; 일정하게 이격되어 종으로 배열되는 복수의 데이터 라인들이 교차하고, 그 게이트 라인들과 데이터 라인들이 교차하는 사각형 영역 내에 화소들이 정의되어 매트릭스 형태로 배열되며, 상기 화소전극(392)이 화소들에 개별적으로 구비된다.
상기 박막 트랜지스터(TFT)는 상기 게이트 라인들과 전기적으로 접촉되는 게이트 전극과; 상기 데이터 라인들과 전기적으로 접촉되는 소스 전극과; 상기 화소전극(392)과 전기적으로 접촉되는 드레인 전극을 구비한다.
상기 시-분할 방식의 액정표시장치에 적용되는 액정표시패널(365)이 일반적인 액정표시장치의 액정표시패널과 구별되는 특징은 컬러필터가 요구되지 않고, 적색, 녹색 및 청색의 광원을 개별적으로 점등시키기 때문에 적(R), 녹(G), 청(B) 백-라이트(300)가 적용되는 것이다.
통상, 액정표시장치의 백-라이트는 액정표시장치가 구동될 때, 켜져있는 상태에서 백색광을 공급하는 방식이지만, 상기 시-분할 방식의 액정표시장치는 화상의 한 프레임(frame)에 대해서 적(R), 녹(G), 청(B) 백-라이트(300)를 통해 적색, 녹색, 청색 광원이 일정한 시간 간격으로 점등되도록 하여 컬러 화상을 표시하는 방식이다.
상기 시-분할 방식의 액정표시장치는 화상의 한 프레임을 제1 내지 제3서브 프레임들로 시-분할하여, 그 제1 내지 제3서브 프레임들에 따른 적색, 녹색 및 청색의 화상정보를 액정표시패널에 순차적으로 인가하고, 백-라이트로부터 제1 내지 제3서브 프레임들에 따른 적색, 녹색 및 청색 광원을 순차적으로 점등시켜 컬러 화상을 구현한다.
상기 시-분할 방식의 액정표시장치에서는 화상의 한 프레임을 제1 내지 제3서브 프레임들로 시-분할하여, 그 제1 내지 제3서브 프레임들에 따른 적색, 녹색 및 청색의 화상정보를 액정표시패널에 인가하기 위하여 화상의 한 프레임이 기록되고, 그 기록된 화상의 한 프레임이 제1 내지 제3서브 프레임들에 따라 3번 판독되는 프레임 메모리가 사용된다.
따라서, 상기 도 3의 마이컴(210)으로부터 인가되는 제1 수직동기신호(VSYNC1) 및 제1 수평동기신호(HSYNC1)를 시-분할 방식의 액정표시장치의 구동에 직접 사용하지 않고, 상기 도 3의 타이밍 제어부(220) 내에 구비된 동기신호 변환부(221)를 통해 제1 수직동기신호(VSYNC1) 및 제1 수평동기신호(HSYNC1)를 제2 수직동기신호(VSYNC2) 및 제2 수평동기신호(HSYNC2)로 변환하여 사용할 수 있게 된다.
도 5는 상기 동기신호 변환부(221)를 보다 상세히 보인 예시도이다.
도 5를 참조하면, 동기신호 변환부(221)는 마이컴(210)으로부터 입력되는 메인클럭신호(CLK1)를 시스템클럭신호(CLK2)로 변환하는 클럭변환부(222)와; 상기 클럭변환부(222)로부터 입력되는 시스템클럭신호(CLK2)에 의해 상기 마이컴(210)으로부터 입력되는 제1 수직동기신호(VSYNC1) 및 제1 수평동기신호(HSYNC1)를 제2 수직동기신호(VSYNC2) 및 제2 수평동기신호(HSYNC2)로 변환하여 출력하는 동기신호 발생부(223)로 구성된다. 이때, 클럭변환부(222)는 위상 비교기, 저역 통과 필터, 오류 증폭기 및 전압 제어 발진기로 구성되는 위상제어루프(phase locked loop : PLL) 회로가 적용될 수 있으며, 이와같은 위상제어루프 회로는 주파수 합성기나 무선 송수신기의 주파수 발진원에 일반적으로 적용되고 있다.
도 6은 상기 동기신호 변환부(221)에 의해 변환된 제2 수평동기신호(HSYNC2)의 파형을 보인 예시도이다.
도 6을 참조하면, 제2 수평동기신호(HSYNC2)는 수평 동기구간 동안 저전위를 유지하는 파형이다.
상기 수평 동기구간 동안 저전위를 유지하는 제2 수평동기신호(HSYNC2)가 저전위에서 고전위로 천이되면, 전술한 도 3의 게이트 구동부(230)는 상기 수평 동기구간과 같거나 또는 소정 시간 지연되는 펄스 형태의 게이트 스타트 신호에 의해 액정표시패널(250)의 게이트 라인에 주사신호를 인가한다.
그리고, 수평 동기구간 동안 저전위를 유지하는 제2 수평동기신호(HSYNC2)가 저전위에서 고전위로 천이되면, 전술한 도 3의 데이터 구동부(240)는 상기 수평 동기구간에 비해 소정 시간 지연된 데이터 출력 인에이블 신호에 의해 액정표시패널(250)의 데이터 라인들을 통해 상기 주사신호가 인가된 게이트 라인의 화소들에 화상정보(DATA[R,G,B])를 인가한다.
한편, 상기 제2 수평동기신호(HSYNC2)는 상기 제1 수평동기신호(HSYNC1)에 비해 수평 동기구간의 폭이 좁게 설계되며, 그 수평 동기구간의 전후에 구비된 전포치구간 및 후포치구간이 제거된다. 이때, 제1 수평동기신호(HSYNC1)는 전술한 도 2의 영상 전자 표준 협회의 표준 규격에 따른 수평동기신호(HSYNC)와 동일한 파형을 갖는다.
즉, 본 발명에 의한 액정표시장치는 상기 동기신호 변환부(221)에서 영상 전자 표준 협회의 표준 규격에 따른 제1 수평동기신호(HSYNC1)로부터 실제 액정표시장치의 구동에 영향을 주지 않는 전포치구간과 후포치구간을 제거하고, 수평 동기구간의 폭을 좁게 설계한다.
그리고, 전술한 제3의 타이밍 제어부(220)에서 제2 수평동기신호(HSYNC2)의 수평 동기구간 및 고전위 구간에 따른 클럭신호를 통해 게이트 스타트 신호, 화상정보(DATA[R,G,B]), 데이터 출력 인에이블 신호 및 제어신호의 인가 타이밍을 조절하여 본 발명에 의한 액정표시장치를 구동시키게 된다.
따라서, 본 발명에 의한 액정표시장치는 640×480의 해상도를 갖는 VGA 모드에서 제2 수평동기신호(HSYNC2)의 한 주기당 650 개 정도의 클럭을 갖는 클럭신호에 의해 구동될 수 있다.
즉, 전술한 바와같이 640×480의 해상도를 갖는 VGA 모드에서 상기 타이밍 제어부(220)는 제2 수평동기신호(HSYNC2)의 한 주기당 650 개 정도의 클럭을 갖는 클럭신호를 통해 게이트 스타트 신호, 화상정보(DATA[R,G,B]), 데이터 출력 인에이블 신호 및 제어신호의 인가 타이밍을 조절하여 본 발명에 의한 액정표시장치를 구동시킬 수 있게 된다.
상기 타이밍 제어부(220)는 상기 제2 수평동기신호(HSYNC2)의 한 주기당 VGA 모드의 픽셀수에 따른 640 개의 클럭과 수평 동기구간에 따른 10 개 정도의 클럭을 갖는 클럭신호를 통해 게이트 스타트 신호, 화상정보(DATA[R,G,B]), 데이터 출력 인에이블 신호 및 제어신호의 인가 타이밍을 조절한다. 이때, 제2 수평동기신호(HSYNC2)의 수평 동기구간에 따른 클럭신호의 클럭 갯수는 수평 동기구간의 폭에 의해 결정되며, 제2 수평동기신호(HSYNC2)의 수평 동기구간의 폭을 줄이는 경우에 제2 수평동기신호(HSYNC2)의 수평 동기구간에 따른 클럭신호의 클럭 갯수는 10개 이하(예를 들어, 3개 내지 10개)로 줄어들 수 있다.
상술한 바와같이 본 발명에 의한 액정표시장치는 영상 전자 표준 협회의 표준 규격에 따른 제1 수평동기신호(HSYNC1)로부터 실제 액정표시장치의 구동에 영향을 주지 않는 전포치구간과 후포치구간을 제거하고, 수평 동기구간의 폭이 좁게 설계된 제2 수평동기신호(HSYNC2)와, 640×480의 해상도를 갖는 VGA 모드에서 제2 수평동기신호(HSYNC2)의 한 주기당 650 개 정도의 클럭을 갖는 클럭신호에 의해 구동됨에 따라 전술한 바와같이 상기 전포치구간과 후포치구간을 갖고, 수평 동기구간의 폭이 길게 유지되는 제1 수평동기신호(HSYNC1)와, 640×480의 해상도를 갖는 VGA 모드에서 제1 수평동기신호(HSYNC1)의 한 주기당 800 개 정도의 클럭을 갖는 클럭신호에 의해 액정표시장치가 구동되는 경우에 비해 클럭신호의 주파수를 낮게 설정할 수 있고, 이로 인해 액정표시장치의 소비전력을 절감할 수 있게 된다.
즉, 상기 640×480의 해상도를 갖는 VGA 모드에서 상기 제1,제2 수평동기신호(HSYNC1,HSYNC2)의 한 주기가 7㎲ 정도라고 가정하면, 제1 수평동기신호(HSYNC1)의 한 주기당 800 개 정도의 클럭을 갖는 클럭신호는 8.75㎱ 의 주파수를 갖지만, 제2 수평동기신호(HSYNC2)의 한 주기당 650 개 정도의 클럭을 갖는 클럭신호는 10.77㎱ 의 주파수를 갖게 되어 액정표시장치가 제2 수평동기신호(HSYNC2)와, 640×480의 해상도를 갖는 VGA 모드에서 제2 수평동기신호(HSYNC2)의 한 주기당 650 개 정도의 클럭을 갖는 클럭신호를 통해 구동되는 경우에 클럭신호의 주파수를 낮게 설정할 수 있고, 이로 인해 액정표시장치의 소비전력을 절감할 수 있게 된다.
상술한 바와같이 본 발명에 의한 액정표시장치는 동기신호 변환부를 통해 영상 전자 표준 협회의 표준 규격에 따른 제1 수평동기신호로부터 시-분할 방식 액정표시장치의 구동에 불필요한 전포치구간 및 후포치구간이 제거되고, 수평 동기구간의 폭이 최소화되도록 설계된 제2 수평동기신호를 발생시켜, 그 제2 수평동기신호를 통해 클럭신호의 주파수를 낮게 설정할 수 있게 됨에 따라 시-분할 방식 액정표시장치의 소비전력을 절감할 수 있는 효과가 있다.

Claims (10)

  1. 화소들이 매트릭스 형태로 배열되는 액정표시패널;
    상기 액정표시패널의 게이트 라인들에 순차적으로 주사신호를 인가하는 게이트 구동부;
    상기 액정표시패널의 데이터 라인들에 화상정보를 인가하는 데이터 구동부;
    마이컴으로부터 인가되는 제1 수직동기신호 및 제1 수평동기신호를 제2 수직동기신호 및 수평동기구간 동안의 전후에 구비된 전포치(front porch) 구간 및 후포치(back porch) 구간이 제거된 제2 수평동기신호로 변환하는 동기신호 변환부; 및
    상기 마이컴으로부터 인가되는 화상정보를 상기 데이터 구동부에 인가하고, 상기 동기신호 변환부에서 변환된 상기 제2 수직동기신호 및 제2 수평동기신호를 상기 게이트 구동부 및 데이터 구동부에 인가하여 구동 타이밍을 제어하는 제어부를 포함하는 것을 특징으로 하는 액정표시장치.
  2. 제 1 항에 있어서, 상기 제2 수평동기신호는 상기 수평동기구간 동안 10 개 이하의 시스템클럭신호를 갖는 신호인 것을 특징으로 하는 액정표시장치.
  3. 제 1 항에 있어서, 상기 동기신호 변환부는
    상기 마이컴으로부터 입력되는 메인클럭신호를 시스템클럭신호로 변환하는 클럭변환부; 및
    상기 클럭변환부로부터 입력되는 시스템클럭신호에 의해 상기 마이컴으로부터 입력되는 상기 제1 수평동기신호를 상기 제2 수평동기신호로 변환하여 출력하는 동기신호 발생부를 포함하는 것을 특징으로 하는 액정표시장치.
  4. 제 1 항에 있어서, 상기 제2 수평동기신호는 수평동기구간 동안 저전위 또는 고전위를 유지하는 파형인 것을 특징으로 하는 액정표시장치.
  5. 제 1 항에 있어서, 상기 제1 수평동기신호는 수평동기구간 동안 저전위 또는 고전위를 유지하며,
    상기 수평동기구간이 시작되기 전에 전포치(front porch) 구간을 갖고 상기 수평동기구간이 종료된 후에 후포치(back porch) 구간을 갖는 신호인 것을 특징으로 하는 액정표시장치.
  6. 삭제
  7. 삭제
  8. 제 1 항에 있어서, 상기 마이컴으로부터 인가되는 화상정보를 저장하는 메모리부를 더 포함하는 것을 특징으로 하는 액정표시장치.
  9. 제 8 항에 있어서, 상기 제어부는 화상의 한 프레임을 복수의 서브 프레임들로 시-분할 하고, 상기 메모리부에 저장된 화상정보로부터 상기 서브 프레임들에 따른 화상정보를 추출하고 이를 상기 데이터 구동부에 순차적으로 인가하여 상기 액정 표시패널을 시-분할 구동시키는 것을 특징으로 하는 액정표시장치.
  10. 제 1 항에 있어서, 상기 제어부의 신호에 의해 상기 액정표시패널에 적색, 녹색 및 청색의 광을 순차적으로 공급하는 백-라이트를 더 포함하는 것을 특징으로 하는 액정표시장치.
KR1020030094989A 2003-12-22 2003-12-22 액정표시장치 KR101053012B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030094989A KR101053012B1 (ko) 2003-12-22 2003-12-22 액정표시장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030094989A KR101053012B1 (ko) 2003-12-22 2003-12-22 액정표시장치

Publications (2)

Publication Number Publication Date
KR20050063578A KR20050063578A (ko) 2005-06-28
KR101053012B1 true KR101053012B1 (ko) 2011-07-29

Family

ID=37255411

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030094989A KR101053012B1 (ko) 2003-12-22 2003-12-22 액정표시장치

Country Status (1)

Country Link
KR (1) KR101053012B1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100324843B1 (ko) * 1998-03-09 2002-02-20 가나이 쓰도무 액정표시제어장치, 그것을 사용한 액정표시장치 및 정보처리장치

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100324843B1 (ko) * 1998-03-09 2002-02-20 가나이 쓰도무 액정표시제어장치, 그것을 사용한 액정표시장치 및 정보처리장치

Also Published As

Publication number Publication date
KR20050063578A (ko) 2005-06-28

Similar Documents

Publication Publication Date Title
US7133013B2 (en) Display device driving circuit, driving method of display device, and image display device
US6181317B1 (en) Display and method of and drive circuit for driving the display
TWI554991B (zh) 液晶顯示及其驅動方法
US20040017344A1 (en) Liquid-crystal display device and driving method thereof
US20090231365A1 (en) Liquid crystal display driving device and driving method
JPH11296148A (ja) 電気光学装置の駆動回路及び駆動方法並びに電子機器
US20020075212A1 (en) Method and apparatus for driving a liquid crystal display panel in a dot inversion system
US8139018B2 (en) Liquid crystal display device and method for driving the same
KR100288023B1 (ko) 평면표시장치및표시방법
US8102385B2 (en) Driving circuit of liquid crystal display device and method for driving the same
JP3639969B2 (ja) 表示装置
US8102359B2 (en) Liquid crystal display device
KR101053012B1 (ko) 액정표시장치
KR100954327B1 (ko) 액정표시장치 및 그 구동방법
JP2000330539A (ja) 画像記録再生装置及び焼き付き低減方法
KR100298966B1 (ko) 평면표시장치
KR100577300B1 (ko) 액정표시장치의 구동방법
KR101202536B1 (ko) 옵션 처리 장치 및 표시장치
KR20110066513A (ko) 액정표시장치
JPH10327374A (ja) 平面表示装置および表示方法
KR20000007612A (ko) 양방향 표시기능을 가지는 플라즈마-액정 표시장치
KR20040039870A (ko) 액정표시장치의 구동회로 및 그 구동방법
KR100900547B1 (ko) 액정 표시 장치의 구동 장치
JPH1074069A (ja) カラー液晶表示装置
JP2005326624A (ja) 液晶ディスプレイのオーバードライブ方法及び装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140630

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150629

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20160630

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20190617

Year of fee payment: 9