KR101050214B1 - Multilayer printed circuit board and its manufacturing method - Google Patents
Multilayer printed circuit board and its manufacturing method Download PDFInfo
- Publication number
- KR101050214B1 KR101050214B1 KR1020090030637A KR20090030637A KR101050214B1 KR 101050214 B1 KR101050214 B1 KR 101050214B1 KR 1020090030637 A KR1020090030637 A KR 1020090030637A KR 20090030637 A KR20090030637 A KR 20090030637A KR 101050214 B1 KR101050214 B1 KR 101050214B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- hole
- wiring layer
- plating
- plating base
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/4661—Adding a circuit layer by direct wet plating, e.g. electroless plating; insulating materials adapted therefor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/115—Via connections; Lands around holes or via connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
Abstract
본 발명은 다층 인쇄회로기판 및 그 제조방법에 관한 것으로서, 절연성 기재에 금속입자를 포함하는 도금 기초층으로 회로를 형성한 후, 무전해 도금 공법으로 금속 도금층을 적층시켜 저저항의 회로를 형성함으로써, 인쇄회로기판을 제조하기 위한 공정수 및 불량률을 줄여서 제조비용을 절감하며, 다양한 종류의 인쇄회로기판의 제조 공정에 적용하는 것을 가능하게 한다.The present invention relates to a multilayer printed circuit board and a method of manufacturing the same, wherein a circuit is formed of a plating base layer containing metal particles on an insulating substrate, and then a metal plating layer is laminated by an electroless plating method to form a circuit having low resistance. In addition, the manufacturing cost is reduced by reducing the number of processes and the defective rate for manufacturing a printed circuit board, and it is possible to apply to various types of printed circuit board manufacturing processes.
다층 인쇄회뢰기판, 전자사진, 절연층, 무전해 도금 Multilayer printed circuit board, electrophotographic, insulation layer, electroless plating
Description
본 발명은 다층 인쇄회로기판 및 그 제조방법에 관한 것으로서, 절연성 기재에 금속입자를 포함하는 도금 기초층으로 회로를 형성한 후, 무전해 도금 공법으로 금속 도금층을 적층시켜 저저항의 회로를 형성함으로써, 인쇄회로기판을 제조하기 위한 공정수 및 불량률을 줄여서 제조비용을 절감하며, 다양한 종류의 인쇄회로기판의 제조 공정에 적용하는 것을 가능하게 하기 위한 것이다.The present invention relates to a multilayer printed circuit board and a method of manufacturing the same, wherein a circuit is formed of a plating base layer containing metal particles on an insulating substrate, and then a metal plating layer is laminated by an electroless plating method to form a circuit having low resistance. In addition, the manufacturing cost is reduced by reducing the number of processes and the defective rate for manufacturing a printed circuit board, and it is possible to apply the manufacturing process of various types of printed circuit boards.
일반적으로 인쇄회로기판을 제조하기 위한 공정으로서, 대한민국 특허 제 2005-0061285호는 기판에 광촉매 화합물을 이용하여 잠재적 패턴을 형성한 후 원하는 금속으로 도금 처리하여 금속패턴을 형성하는 방법을 기술하고 있으나, 잠재적 패턴의 활성 시간이 짧으며 연속공정에 따른 불량율이 높은 단점이 있다.In general, as a process for manufacturing a printed circuit board, Korean Patent No. 2005-0061285 describes a method of forming a metal pattern by forming a potential pattern by using a photocatalytic compound on the substrate and then plating with a desired metal. There is a shortcoming that the activation time of the potential pattern is short and the defect rate is high according to the continuous process.
일본공개특허 제 2003-502507호에는 기판의 표면 위에 마이크로스탬프(Micro stamp)를 통하여 프레스되는 촉매 패턴층을 형성한 후 무전해 도금하여 금속패턴을 형성하는 방법이 있으나 배선을 균일하게 형성하기에 어려운 문제가 있다.Japanese Patent Laid-Open No. 2003-502507 has a method of forming a metal pattern by electroless plating after forming a catalyst pattern layer pressed through a micro stamp on a surface of a substrate, but it is difficult to form a wiring uniformly. there is a problem.
미합중국특허 제 2004-043691호에는 금속잉크를 잉크젯 프린팅을 통하여 직 접적으로 패턴을 형성하는 방법이 기재되어있으나 높은 해상도 및 낮은 저항을 가지는 금속패턴을 형성하기가 어려우며 생산속도가 느린 문제점이 있다.US Patent No. 2004-043691 describes a method of directly forming a pattern of a metal ink through inkjet printing, but it is difficult to form a metal pattern having high resolution and low resistance and has a problem of slow production speed.
일본공표특허 제 2002-511643 호에는 기판에의 인쇄패턴을 도금하는 방법에 대하여 기재되어 있으며, 상기 패턴은 주지의 기술인 도전성 입자를 가진 고분자 재료를 이용하여 인쇄된다고 기술되어 있으나, 종래의 기술로는 패턴을 얇고 균일하게 인쇄하기는 어려우며, 상기 특허에서도 패턴을 인쇄하는 방법의 구체적인 해결수단을 제공하지 못하고 있다.Japanese Laid-Open Patent Publication No. 2002-511643 describes a method for plating a printed pattern on a substrate, which is described as printing using a polymer material having conductive particles, which is a well-known technique. It is difficult to print a pattern thinly and uniformly, and the above patent does not provide a specific solution of a method of printing a pattern.
대한민국특허 제 10-832002호에는 기재에 Ag패턴을 인쇄한 후 전해 도금을 실시하여 저저항 금속패턴을 형성하는 방법이 기술되어 있으나, 기 기술은 전해도금을 하기 위해서 기판 내의 모든 회로가 연결되어 있어야 하므로, 기판 내의 독립된 회로에 대해서는 전해 도금이 불가능하다. 따라서 이 방법의 응용범위는 회로구성이 비교적 간단한 RFID 안테나 또는 루프 안테나 등에 한정되는 문제점이 있다.Korean Patent No. 10-832002 describes a method of forming a low resistance metal pattern by printing an Ag pattern on a substrate and then performing electroplating, but the existing technology requires that all circuits in the substrate be connected to the electroplating. Therefore, electrolytic plating is not possible for independent circuits in the substrate. Therefore, there is a problem that the application range of this method is limited to an RFID antenna or a loop antenna having a relatively simple circuit configuration.
본 발명은 상기와 같은 문제점을 해소하기 위하여 안출한 것으로서, 본 발명의 목적은 절연성 기재에 금속입자를 포함하는 도금 기초층으로 회로를 형성한 후, 무전해 도금 공법으로 금속 도금층을 적층시켜 저저항의 회로를 형성함으로써, 인쇄회로기판을 제조하기 위한 공정수 및 불량률을 줄여서 제조비용을 절감하며, 다양한 종류의 인쇄회로기판의 제조공정에 적용하는 것을 가능하게 하기 위한 것이다.The present invention has been made to solve the above problems, and an object of the present invention is to form a circuit with a plating base layer containing metal particles on an insulating substrate, and then to laminate a metal plating layer by an electroless plating method to reduce the resistance By forming a circuit of the present invention, the manufacturing cost is reduced by reducing the number of processes and the defective rate for manufacturing a printed circuit board, and it is possible to apply to various types of printed circuit board manufacturing processes.
상기와 같은 목적을 달성하기 위한 본 발명은, The present invention for achieving the above object,
절연성의 기재의 제 1면에 제 1배선층이 형성되고 제 2면에 제 2배선층이 형성된 인쇄회로기판에 있어서,In a printed circuit board having a first wiring layer formed on the first surface of the insulating substrate and a second wiring layer formed on the second surface,
상기 제 1배선층의 위에 형성되며, 제 2관통구멍을 가지는 제 1절연층;A first insulating layer formed on the first wiring layer and having a second through hole;
상기 제 2배선층의 위에 형성되며, 제 3관통구멍을 가지는 제 2절연층;A second insulating layer formed on the second wiring layer and having a third through hole;
상기 제 1배선층의 상면 및 상기 제 2관통구멍의 내벽면에 형성되며, 금속 미립자를 함유하는 수지층을 갖는 제 4도금 기초층;A fourth plating base layer formed on an upper surface of the first wiring layer and an inner wall surface of the second through hole and having a resin layer containing metal fine particles;
상기 제 4도금 기초층 및 상기 제 2관통구멍을 통해 개방된 상기 제 1배선층에 금속 도금층으로 형성되는 제 4배선층;A fourth wiring layer formed of a metal plating layer on the first wiring layer opened through the fourth plating base layer and the second through hole;
상기 제 2배선층의 상면 및 상기 제 3관통구멍의 내벽면에 형성되며, 금속 미립자를 함유하는 수지층을 갖는 제 5도금 기초층;A fifth plating base layer formed on an upper surface of the second wiring layer and an inner wall surface of the third through hole and having a resin layer containing metal fine particles;
상기 제 5도금 기초층 및 상기 제 3관통구멍을 통해 개방된 상기 제 2배선층에 금속 도금층으로 이루어진 제 5배선층을 포함하여 이루어지는 다층 인쇄회로기판을 제공한다.Provided is a multilayer printed circuit board comprising a fifth wiring layer made of a metal plating layer in the second wiring layer opened through the fifth plating base layer and the third through hole.
상기와 같은 본 발명의 다층 인쇄회로기판에 있어서,In the multilayer printed circuit board of the present invention as described above,
상기 제 4배선층의 위에 형성되며, 제 4관통구멍을 가지는 제 3절연층;A third insulating layer formed on the fourth wiring layer and having a fourth through hole;
상기 제 5배선층의 위에 형성되며, 제 5관통구멍을 가지는 제 4절연층;A fourth insulating layer formed on the fifth wiring layer and having a fifth through hole;
상기 제 3절연층의 상면 및 상기 제 4관통구멍의 내벽면에 형성되며, 금속 미립자를 함유하는 수지층을 갖는 제 6도금 기초층;A sixth plating base layer formed on an upper surface of the third insulating layer and an inner wall surface of the fourth through hole and having a resin layer containing metal fine particles;
상기 제 6도금 기초층 및 상기 제 4관통구멍을 통해 개방된 상기 제 4배선층에 금속 도금층으로 형성되는 제 6배선층;A sixth wiring layer formed of a metal plating layer on the fourth wiring layer opened through the sixth plating base layer and the fourth through hole;
상기 제 4절연층의 상면 및 상기 제 5관통구멍의 내벽면에 형성되며, 금속 미립자를 함유하는 수지층을 갖는 제 7도금 기초층; 및A seventh plating base layer formed on an upper surface of the fourth insulating layer and an inner wall surface of the fifth through hole and having a resin layer containing metal fine particles; And
상기 제 7도금 기초층 및 상기 제 5관통구멍을 통해 개방된 상기 제 4배선층에 금속 도금층으로 이루어진 제 7배선층을 1조이상 추가로 포함하여 이루어질 수 있다.The fourth wiring layer opened through the seventh plating base layer and the fifth through hole may further include at least one set of a seventh wiring layer made of a metal plating layer.
상기 기재는 폴리이미드, 폴리에틸렌텔레프탈레이트, 폴리에틸렌아프탈레이트, 폴리에테르술폰, 나일론, 폴리테트라플로우로에틸렌, 폴리에테르에테르케톤, 폴리카보네이트, 폴리아릴레이트, 종이, 세라믹, 에폭시 중에서 1이상의 성분을 포함하여 이루어진다.The substrate comprises at least one component of polyimide, polyethylene terephthalate, polyethylene aphthalate, polyether sulfone, nylon, polytetrafluoroethylene, polyether ether ketone, polycarbonate, polyarylate, paper, ceramic, epoxy Is done.
각각의 상기 도금 기초층은 구리, 금, 은, 백금, 팔라듐 또는 니켈과 이들의 합금 중에서 1이상의 성분을 포함하여 이루어진다.Each of the plating base layers comprises at least one of copper, gold, silver, platinum, palladium or nickel and alloys thereof.
각각의 상기 배선층은 구리, 알루미늄, 니켈, 은, 금 또는 크롬과 이들의 합금 중에서 1이상의 성분을 포함하여 이루어진다.Each of the wiring layers comprises at least one component of copper, aluminum, nickel, silver, gold or chromium and alloys thereof.
각각의 상기 절연층은, 프리프레그, 본딩시트, 커버레이필름, 레지스트 잉크 및 필름 등의 절연성 재료 중에서 1이상의 성분을 포함하여 이루어진다.Each said insulating layer contains one or more components from insulating materials, such as a prepreg, a bonding sheet, a coverlay film, a resist ink, and a film.
한편, 각각의 상기 도금 기초층과 각각의 상기 배선층 및 각각의 상기 절연층 중 2 이상을 관통하는 스로우홀이 형성되고, 상기 스로우홀에는 노출된 배선층을 접속하기 위한 통전용 충전물이 충전될 수 있다.Meanwhile, a through hole penetrating at least two of each of the plating base layer, each of the wiring layer, and each of the insulating layers may be formed, and the through hole may be filled with a conductive filler for connecting the exposed wiring layer. .
상기와 같은 목적을 달성하기 위한 또한 본 발명은,In addition, the present invention for achieving the above object,
절연성의 기재의 제 1면상에 제 1배선층을 형성하고, 제 2면에 제 2배선층을 형성하는 공정;Forming a first wiring layer on the first surface of the insulating substrate and forming a second wiring layer on the second surface;
상기 제 1배선층의 위에 제 2관통구멍을 가지는 제 1절연층을 형성하고, 상기 제 2배선층의 위에 제 3관통구멍을 가지는 제 2절연층을 형성하는 공정;Forming a first insulating layer having a second through hole on the first wiring layer, and forming a second insulating layer having a third through hole on the second wiring layer;
상기 제 1배선층의 상면 및 상기 제 2관통구멍의 내벽면에 금속 미립자를 함유하는 수지층을 인쇄하여 제 4도금 기초층을 형성하고, 상기 제 2배선층의 상면 및 상기 제 3관통구멍의 내벽면에 금속 미립자를 함유하는 수지층을 인쇄하여 제 5도금 기초층을 형성하는 공정; 및A resin layer containing metal fine particles is printed on the upper surface of the first wiring layer and the inner wall surface of the second through hole to form a fourth plating base layer, and the upper surface of the second wiring layer and the inner wall surface of the third through hole. Forming a fifth plating base layer by printing a resin layer containing metal fine particles on the substrate; And
무전해 금속 도금을 실시하여 상기 제 4도금 기초층 및 상기 제 2관통구멍을 통해 개방된 상기 제 1배선층에 제 4배선층을 형성하고, 상기 제 5도금 기초층 및 상기 제 3관통구멍을 통해 개방된 상기 제 2배선층에 제 5배선층을 형성하는 공정을 포함하여 이루어지는 다층 인쇄회로기판 제조방법을 제공한다.Electroless metal plating is performed to form a fourth wiring layer in the first wiring layer opened through the fourth plating base layer and the second through hole, and open through the fifth plating base layer and the third through hole. It provides a multi-layer printed circuit board manufacturing method comprising the step of forming a fifth wiring layer on the second wiring layer.
상기와 같은 다층 인쇄회로기판 제조 방법에 있어서,In the multilayer printed circuit board manufacturing method as described above,
상기 제 4배선층의 위에 제 4관통구멍을 가지는 제 3절연층을 형성하고, 상기 제 5배선층의 위에 제 5관통구멍을 가지는 제 4절연층을 형성하는 공정;Forming a third insulating layer having a fourth through hole on the fourth wiring layer, and forming a fourth insulating layer having a fifth through hole on the fifth wiring layer;
상기 제 3절연층의 상면 및 상기 제 4관통구멍의 내벽면에 금속 미립자를 함유하는 수지층을 인쇄하여 제 6도금 기초층을 형성하고, 상기 제 4절연층의 상면 및 상기 제 5관통구멍의 내벽면에 금속 미립자를 함유하는 수지층을 인쇄하여 제 7도금 기초층을 형성하는 공정; 및A resin layer containing metal fine particles is printed on the upper surface of the third insulating layer and the inner wall surface of the fourth through hole to form a sixth plating base layer, and the upper surface of the fourth insulating layer and the fifth through hole Printing a resin layer containing metal fine particles on the inner wall surface to form a seventh plating base layer; And
무전해 금속 도금을 실시하여 상기 제 6도금 기초층 및 상기 제 4관통구멍을 통해 개방된 상기 제 4배선층에 제 6배선층을 형성하고, 상기 제 7도금 기초층 및 상기 제 5관통구멍을 통해 개방된 상기 제 5배선층에 제 7배선층을 형성하는 공정을 추가하는 과정을 1회 이상 포함할 수 있다.Electroless metal plating is performed to form a sixth wiring layer in the fourth wiring layer opened through the sixth plating base layer and the fourth through hole, and is opened through the seventh plating base layer and the fifth through hole. The method may further include adding a process of forming a seventh wiring layer to the fifth wiring layer.
상기 제 1관통구멍은 기계적 드릴가공, 레이저 드릴가공, 화학적 에칭가공 방법중 하나의 방법에 의해 형성된다.The first through hole is formed by one of mechanical drilling, laser drilling, and chemical etching.
각각의 상기 도금 기초층은 전자 사진 인쇄 방식으로 형성한다.Each of the plating base layers is formed by electrophotographic printing.
한편, 각각의 상기 도금 기초층과 각각의 상기 배선층 및 각각의 상기 절연층 중 2 이상을 관통하는 스로우홀을 형성하고, 상기 스로우홀에는 노출된 배선층을 접속하기 위한 통전용 충전물을 충전하는 공정을 포함할 수 있다.Meanwhile, a process of forming a through hole penetrating at least two of each of the plating base layer, each of the wiring layer, and each of the insulating layers, and filling the through hole with a conductive charge for connecting the exposed wiring layer It may include.
본 발명은, 절연성 기재에 금속입자를 포함하는 도금 기초층으로 회로를 형성한 후, 무전해 도금 공법으로 금속 도금층을 적층시켜 저저항의 회로를 형성함으로써, 인쇄회로기판을 제조하기 위한 공정수 및 불량률을 줄여서 제조비용을 절감하며, 다양한 종류의 인쇄회로기판의 제조 공정에 적용하는 것을 가능하는 효과가 있다.The present invention provides a process number for manufacturing a printed circuit board by forming a circuit having a low resistance by forming a circuit with a plating base layer containing metal particles on an insulating substrate and then laminating a metal plating layer by an electroless plating method. The manufacturing cost is reduced by reducing the defective rate, and there is an effect that can be applied to the manufacturing process of various types of printed circuit boards.
이하에서는 본 발명의 제 1실시예를 첨부도면과 함께 설명하여 본 발명의 실시를 구체화 한다.Hereinafter, the first embodiment of the present invention will be described with reference to the accompanying drawings to implement the present invention.
도 1은 본 발명의 제 1실시예로서, 기재에 제 1도금 기초층이 인쇄된 상태의 단면도이고, 도 2는 본 발명의 제 1실시예로서, 기재에 제 1관통구멍을 천공한 상태의 단면도이며, 도 3은 본 발명의 제 1실시예로서, 기재에 제 2도금 기초층 및 제 3도금 기초층이 인쇄된 상태의 단면도이다.1 is a cross-sectional view of a first plating base layer printed on a substrate as a first embodiment of the present invention, and FIG. 2 is a first embodiment of the present invention, in which a first through hole is formed in the substrate. 3 is a cross-sectional view of a state in which a second plating base layer and a third plating base layer are printed on a substrate as a first embodiment of the present invention.
도 4는 본 발명의 제 1실시예로서, 제 1도금 기초층과 제 2도금 기초층 및 제 3도금 기초층에 무전해 도금을 실시하여 제 1배선층과 제 2배선층 및 제 3배선층을 형성한 상태의 단면도이고, 도 5는 본 발명의 제 1실시예로서, 제 1배선층 및 제 2배선층에 제 1절연층 및 제 2절연층을 각각 형성한 상태의 단면도이며, 도 6은 본 발명의 제 1실시예로서, 제 1절연층 및 제 2절연층에 각각 제 4도금 기초층 및 제 5도금 기초층을 형성한 상태의 단면도이다.FIG. 4 shows a first embodiment of the present invention, in which an electroless plating is performed on a first plating base layer, a second plating base layer, and a third plating base layer to form a first wiring layer, a second wiring layer, and a third wiring layer. 5 is a cross-sectional view of a state in which a first insulating layer and a second insulating layer are formed in a first wiring layer and a second wiring layer, respectively, as a first embodiment of the present invention, and FIG. 1 is a cross-sectional view of a state in which a fourth plating base layer and a fifth plating base layer are formed on the first insulating layer and the second insulating layer, respectively.
도 7은 본 발명의 제 1실시예로서, 제 4도금 기초층 및 제 5도금 기초층에 각각 제 4배선층 및 제 5배선층을 형성한 상태의 단면도이고, 도 8은 본 발명의 제 1실시예로서, 제 4배선층 및 제 5배선층에 각각 제 3절연층 및 제 4절연층을 형성한 상태의 단면도이며, 도 9는 본 발명의 제 1실시예로서, 스로우홀에 충전물이 충전된 상태의 단면도, 도 9는 본 발명의 제 1실시예로서, 스로우홀에 충전물이 충전된 상태의 단면도이다.7 is a cross-sectional view showing a fourth wiring layer and a fifth wiring layer formed on a fourth plating base layer and a fifth plating base layer as a first embodiment of the present invention, and FIG. 8 is a first embodiment of the present invention. FIG. 9 is a cross-sectional view of a third insulating layer and a fourth insulating layer formed on a fourth wiring layer and a fifth wiring layer, respectively. FIG. 9 is a cross-sectional view of a filler filled in a through hole as a first embodiment of the present invention. 9 is a cross-sectional view of a filling state in a through hole as a first embodiment of the present invention.
본 실시예의 다층 인쇄회로기판은, 제 1관통구멍(12)을 가지는 절연성의 기재(10)와, 기재(10)의 제 1면상에 원하는 패턴의 형상을 따라 형성되며, 금속 미립 자를 함유하는 수지층을 갖는 제 1도금 기초층(20)과, 제 1도금 기초층(20) 상에 형성되며 금속 도금층으로 이루어진 제 1배선층(22)과, 기재(10)의 제 2면상에 원하는 패턴의 형상을 따라 형성되며 금속 미립자를 함유하는 수지층을 갖는 제 2도금 기초층(30)과, 제 2도금 기초층(30) 상에 형성되며 금속 도금층으로 이루어진 제 2배선층(32)과, 제 1관통구멍(12)의 내벽면을 덮는 제 3도금 기초층(40)과, 제 3도금 기초층(40) 상에 형성되며, 제 1배선층(22) 및 제 2배선층(32)을 접속시키기 위하여 금속 도금층으로 이루어진 제 3배선층(42)과, 제 1배선층(22)의 위에 형성되며 제 2관통구멍(52)을 가지는 제 1절연층(50)과, 제 2배선층(32)의 위에 형성되며 제 3관통구멍(62)을 가지는 제 2절연층(60)과, 제 1배선층(22)의 상면 및 제 2관통구멍(52)의 내벽면에 원하는 패턴의 형상을 따라 형성되며 금속 미립자를 함유하는 수지층을 갖는 제 4도금 기초층(70)과, 제 4도금 기초층(70) 및 제 2관통구멍(52)을 통해 개방된 제 1배선층(22)에 금속 도금층으로 형성되는 제 4배선층(72)과, 제 2배선층(32)의 상면 및 제 3관통구멍(62)의 내벽면에 원하는 패턴의 형상을 따라 형성되며, 금속 미립자를 함유하는 수지층을 갖는 제 5도금 기초층(90)과, 제 5도금 기초층(90) 및 제 3관통구멍(62)을 통해 개방된 제 2배선층(32)에 금속 도금층으로 이루어진 제 5배선층(82)으로 이루어진다.The multilayer printed circuit board according to the present embodiment is formed of an
그리고, 제 4배선층(72)의 위에 형성되며 제 4관통구멍(92)을 가지는 제 3절연층(90)과, 제 5배선층(82)의 위에 형성되며 제 5관통구멍(102)을 가지는 제 4절연층(100)과, 제 3절연층(90)의 상면 및 제 4관통구멍(92)의 내벽면에 원하는 패턴의 형상을 따라 형성되며 금속 미립자를 함유하는 수지층을 갖는 제 6도금 기초층 과, 제 6도금 기초층 및 제 4관통구멍(92)을 통해 개방된 제 4배선층(72)에 금속 도금층으로 형성되는 제 6배선층과, 제 4절연층(100)의 상면 및 제 5관통구멍(102)의 내벽면에 원하는 패턴의 형상을 따라 형성되며 금속 미립자를 함유하는 수지층을 갖는 제 7도금 기초층과, 제 7도금 기초층 및 제 5관통구멍(102)을 통해 개방된 제 4배선층(72)에 금속 도금층으로 이루어진 제 7배선층이 추가로 형성된다.And a third insulating
이러한 각각의 절연층과 도금 기초층 및 배선층은 원하는 수량 만큼 반복적으로 형성함으로써, 다수층의 인쇄회로기판을 제작할 수 있다.Each of the insulating layer, the plating base layer, and the wiring layer may be repeatedly formed in a desired quantity, thereby manufacturing a plurality of printed circuit boards.
기재(10)는 폴리이미드, 폴리에틸렌텔레프탈레이트, 폴리에틸렌아프탈레이트, 폴리에테르술폰, 나일론, 폴리테트라플로우로에틸렌, 폴리에테르에테르케톤, 폴리카보네이트, 폴리아릴레이트, 종이, 세라믹, 에폭시 중에서 하나를 주성분으로 선택하여 제조한다.
각각의 도금 기초층은 구리, 금, 은, 백금, 팔라듐 또는 니켈과 이들의 합금 중에서 하나를 주성분으로 선택하여 전자 사진 인쇄 방법으로 형성한다.Each plating base layer is formed by electrophotographic printing by selecting one of copper, gold, silver, platinum, palladium or nickel and alloys thereof as a main component.
각각의 배선층은 구리, 알루미늄, 니켈, 은, 금 또는 크롬과 이들의 합금 중에서 하나를 선택하여 무전해 금속 도금 공정을 통해 제조한다.Each wiring layer is manufactured through an electroless metal plating process by selecting one of copper, aluminum, nickel, silver, gold or chromium and alloys thereof.
각각의 절연층은, 프리프레그, 본딩시트, 커버레이필름, 레지스트 잉크 및 필름 등의 절연성 재료 중에서 하나를 선택하여 형성한다.Each insulating layer is formed by selecting one of insulating materials such as a prepreg, a bonding sheet, a coverlay film, a resist ink, and a film.
이러한 각각의 절연층을 형성하는 방법으로는, 겔 상태의 절연성 재료를 인쇄 방식으로 도포하는 방법이 있으며, 판형으로 된 절연성 재료를 코팅 방식으로 접착시키는 방법이 있다.As a method of forming each of these insulating layers, there exists a method of apply | coating the insulating material of a gel state by the printing method, and there exists a method of adhering the insulating material of a plate shape by the coating method.
한편 본 실시예의 다른 예로서, 각각의 배선층을 접속시키기 위하여 도 9와 같이 각각의 도금 기초층과 각각의 배선층 및 각각의 절연층을 관통하는 스로우홀(through hole: 110)을 형성하고, 이 스로우홀(110)에는 노출된 배선층을 접속하기 위한 통전용 충전물(120)을 충전함으로써 스로우홀(100)에 노출된 각각의 배선층을 전기적으로 연결시킨다.Meanwhile, as another example of the present embodiment, through
이러한 충전물(120)로는 CU 성분을 함유하는 수지제를 사용할 수 있으며 있으며, CU 도금층으로 구성할 수도 있다.The
이하에서는 본 실시예의 다층 인쇄회로기판을 제조하는 공정을 설명한다.Hereinafter, a process of manufacturing the multilayer printed circuit board of the present embodiment will be described.
먼저, 절연성의 기재(10)의 제 1면상에 금속 미립자를 함유하는 수지층을 원하는 패턴의 형상으로 인쇄하여 제 1도금 기초층(20)을 형성한다.First, the first
그리고, 제 1도금 기초층(20) 및 기재(10)에 제 1관통구멍(12)을 천공한다.Then, the first through
그리고, 기재(10)의 제 2면과 제 1관통구멍(12)의 벽면에 금속 미립자를 함유하는 수지층을 원하는 패턴의 형상으로 인쇄하여 제 2도금 기초층(30) 및 제 3도금 기초층(40)을 형성한다.Then, the second
그리고, 무전해 금속 도금을 실시하여 제 1도금 기초층(20)과 제 2도금 기초층(30) 및 제 3도금 기초층(40) 상에 제 1배선층(22)과 제 2배선층(32) 및 제 3배선층(42)을 각각 형성한다.Then, electroless metal plating is performed to form the
그리고, 제 1배선층(22)의 위에 제 2관통구멍(52)을 가지는 제 1절연층(50)을 형성하고, 제 2배선층(32)의 위에 제 3관통구멍(62)을 가지는 제 2절연층(60)을 형성한다. The first insulating
그리고, 제 1배선층(22)의 상면 및 제 2관통구멍(52)의 내벽면에 원하는 패턴의 형상으로 금속 미립자를 함유하는 수지층을 인쇄하여 제 4도금 기초층(70)을 형성하고, 제 2배선층(32)의 상면 및 제 3관통구멍(62)의 내벽면에 원하는 패턴의 형상으로 금속 미립자를 함유하는 수지층을 인쇄하여 제 5도금 기초층(90)을 형성한다.Then, the fourth
그리고, 무전해 금속 도금을 실시하여 제 4도금 기초층(70) 및 제 2관통구멍(52)을 통해 개방된 제 1배선층(22)에 제 4배선층(72)을 형성하고, 제 5도금 기초층(90) 및 제 3관통구멍(62)을 통해 개방된 제 2배선층(32)에 제 5배선층(82)을 형성한다.Then, the
상기에서 제 1관통구멍(12)은 기계적 드릴가공, 레이저 드릴가공, 화학적 에칭가공 방법중 하나의 방법으로 형성한다.In the above, the first through
상기에서 각각의 도금 기초층은 전자 사진 인쇄 방식으로 형성한다.Each plating base layer is formed by electrophotographic printing.
한편 상기의 공정에 이어서, 제 4배선층(72)의 위에 제 4관통구멍(92)을 가지는 제 3절연층(90)을 형성하고, 제 5배선층(82)의 위에 제 5관통구멍(102)을 가지는 제 4절연층(100)을 형성한다. On the other hand, following the above process, the third insulating
그리고, 제 3절연층(90)의 상면 및 제 4관통구멍(92)의 내벽면에 원하는 패턴의 형상으로 금속 미립자를 함유하는 수지층을 인쇄하여 제 6도금 기초층을 형성하고, 제 4절연층(100)의 상면 및 상기 제 5관통구멍(102)의 내벽면에 원하는 패턴의 형상으로 금속 미립자를 함유하는 수지층을 인쇄하여 제 7도금 기초층을 형성한다.Then, a resin layer containing fine metal particles is printed on the upper surface of the third insulating
무전해 금속 도금을 실시하여 제 6도금 기초층 및 제 4관통구멍(92)을 통해 개방된 상기 제 4배선층(72)에 제 6배선층을 형성하고, 제 7도금 기초층 및 제 5관통구멍(102)을 통해 개방된 제 5배선층(82)에 제 7배선층을 형성한다.Electroless metal plating is performed to form a sixth wiring layer in the
이와 같이 각각의 절연층과 배선층을 추가하는 공정을 원하는 횟수 만큼 반복적으로 실시함으로써 다수층의 인쇄회로기판을 제작한다.As described above, the steps of adding each insulating layer and wiring layer are repeatedly performed as many times as desired to produce a plurality of printed circuit boards.
한편 본 실시예의 다른 예로서, 각각의 배선층을 전기적으로 연결하기 위하여 도 9와 같이 각각의 도금 기초층과 각각의 배선층 및 각각의 절연층에 스로우홀(110)을 형성하고, 스로우홀(110)에는 노출된 배선층을 접속하기 위한 통전용 충전물(120)을 충전하는 공정을 추가할 수 있다.Meanwhile, as another example of this embodiment, in order to electrically connect each wiring layer, a through
이하에서는 본 발명의 제 2실시예를 첨부도면과 함께 설명하여 본 발명의 실시를 구체화 한다.Hereinafter, a second embodiment of the present invention will be described with reference to the accompanying drawings to implement the present invention.
도 10는 본 발명의 제 2실시예로서, 기재에 제 1동판층 및 제 2동판층이 적층된 상태의 단면도이고, 도 11은 본 발명의 제 2실시예로서, 기재에 제 1관통구멍을 천공한 상태의 단면도이며, 도 12은 본 발명의 제 2실시예로서, 제 1동판층 및 제 2동판층에 각각 제 1패널 도금층 및 제 2패널 도금층을 형성한 상태의 단면도이다.FIG. 10 is a cross-sectional view of a state in which a first copper plate layer and a second copper plate layer are stacked on a substrate as a second embodiment of the present invention, and FIG. 11 is a second embodiment of the present invention, wherein 12 is a cross-sectional view of a perforated state, and FIG. 12 is a cross-sectional view of a first panel plating layer and a second panel plating layer respectively formed on the first copper plate layer and the second copper plate layer as a second embodiment of the present invention.
도 13은 본 발명의 제 2실시예로서, 제 1패널 도금층 및 제 2패널 도금층에 에칭으로 회로를 형성한 상태의 단면도이고, 도 14는 본 발명의 제 2실시예로서, 제 1패널 도금층 및 제 2패널 도금층에 제 1절연층 및 제 2절연층을 각각 형성한 상태의 단면도이며, 도 15는 본 발명의 제 2실시예로서, 제 1절연층 및 제 2절연층에 각각 제 4도금 기초층 및 제 5도금 기초층을 형성한 상태의 단면도이다.FIG. 13 is a cross-sectional view of a circuit in which a circuit is formed by etching a first panel plating layer and a second panel plating layer as a second embodiment of the present invention, and FIG. 14 is a first panel plating layer as a second embodiment of the present invention. FIG. 15 is a cross-sectional view of a state in which a first insulating layer and a second insulating layer are respectively formed on the second panel plating layer, and FIG. 15 is a second embodiment of the present invention. It is sectional drawing of the state which formed the layer and the 5th plating base layer.
도 16은 본 발명의 제 2실시예로서, 제 4도금 기초층 및 제 5도금 기초층에 각각 제 4배선층 및 제 5배선층을 형성한 상태의 단면도이고, 도 17은 본 발명의 제 2실시예로서, 제 4배선층 및 제 5배선층에 각각 제 3절연층 및 제 4절연층을 형성한 상태의 단면도이다.FIG. 16 is a cross-sectional view of a fourth wiring base layer and a fifth plating base layer in a state in which a fourth wiring layer and a fifth wiring layer are respectively formed as a second embodiment of the present invention, and FIG. 17 is a second embodiment of the present invention. A cross-sectional view of a state in which a third insulating layer and a fourth insulating layer are formed in the fourth wiring layer and the fifth wiring layer, respectively.
본 실시예의 인쇄회로기판은, 제 1관통구멍(12)을 가지는 절연성의 기재(10)와, 기재(10)의 제 1면상에 원하는 패턴의 형상을 따라 형성된 제 1동판층(24)과, 제 1동판층(24) 상에 형성되는 제 1패널 도금층(26)과, 기재(10)의 제 2면상에 원하는 패턴의 형상을 따라 형성된 제 2동판층(34)과, 제 2동판층(34) 상에 형성되는 제 2패널 도금층(36)과, 제 1관통구멍(12)의 내벽면에 형성되며 제 1도금층 및 제 2도금층을 접속시키기 위한 제 3패널 도금층(44)과, 제 1패널 도금층(26)의 위에 형성되며 제 2관통구멍(52)을 가지는 제 1절연층(50)과, 제 2패널 도금층(36)의 위에 형성되며 제 3관통구멍(62)을 가지는 제 2절연층(60)과, 제 1패널 도금층(26)의 상면 및 제 2관통구멍(52)의 내벽면에 원하는 패턴의 형상을 따라 형성되며 금속 미립자를 함유하는 수지층을 갖는 제 4도금 기초층(70)과, 제 4도금 기초층(70) 및 제 2관통구멍(52)을 통해 개방된 제 1패널 도금층(26)에 금속 도금층으로 형성되는 제 4배선층(72)과, 제 2패널 도금층(36)의 상면 및 제 3관통구멍(62)의 내벽면에 원하는 패턴의 형상을 따라 형성되며 금속 미립자를 함유하는 수지층을 갖는 제 5 도금 기초층(90)과, 제 5도금 기초층(90) 및 제 3관통구멍(62)을 통해 개방된 제 2패널 도금층(36)에 금속 도금층으로 이루어진 제 5배선층(82)으로 이루어진다.The printed circuit board of this embodiment includes an insulating
그리고, 제 4배선층(72)의 위에 형성되며 제 4관통구멍(92)을 가지는 제 3절연층(90)과, 제 5배선층(82)의 위에 형성되며 제 5관통구멍(102)을 가지는 제 4절연층(100)과, 제 3절연층(90)의 상면 및 제 4관통구멍(92)의 내벽면에 원하는 패턴의 형상을 따라 형성되며 금속 미립자를 함유하는 수지층을 갖는 제 6도금 기초층과, 제 6도금 기초층 및 제 4관통구멍(92)을 통해 개방된 제 4배선층(72)에 금속 도금층으로 형성되는 제 6배선층과, 제 4절연층(100)의 상면 및 제 5관통구멍(102)의 내벽면에 원하는 패턴의 형상을 따라 형성되며 금속 미립자를 함유하는 수지층을 갖는 제 7도금 기초층과, 제 7도금 기초층 및 제 5관통구멍(102)을 통해 개방된 제 4배선층(72)에 금속 도금층으로 이루어진 제 7배선층을 1조이상 추가로 포함하여 다층 인쇄회로기판을 구성한다.And a third insulating
기재(10)는 폴리이미드, 폴리에틸렌텔레프탈레이트, 폴리에틸렌아프탈레이트, 폴리에테르술폰, 나일론, 폴리테트라플로우로에틸렌, 폴리에테르에테르케톤, 폴리카보네이트, 폴리아릴레이트, 종이, 세라믹, 에폭시 중에서 1이상의 성분을 포함하여 이루어진다.
각각의 도금 기초층은 구리, 금, 은, 백금, 팔라듐 또는 니켈과 이들의 합금 중에서 1이상의 성분을 포함하여 이루어진다.Each plating base layer comprises at least one of copper, gold, silver, platinum, palladium or nickel and alloys thereof.
각각의 배선층은 구리, 알루미늄, 니켈, 은, 금 또는 크롬과 이들의 합금 중에서 1이상의 성분을 포함하여 이루어진다.Each wiring layer comprises at least one of copper, aluminum, nickel, silver, gold or chromium and alloys thereof.
각각의 절연층은, 프리프레그, 본딩시트, 커버레이필름, 레지스트 잉크 및 필름 등의 절연성 재료 중에서 1이상의 성분을 포함하여 이루어진다.Each insulating layer contains one or more components from insulating materials, such as a prepreg, a bonding sheet, a coverlay film, a resist ink, and a film.
이러한 각각의 절연층을 형성하는 방법으로는, 겔 상태의 절연성 재료를 인쇄 방식으로 도포하는 방법이 있으며, 판형으로 된 절연성 재료를 코팅 방식으로 접착시키는 방법이 있다. As a method of forming each of these insulating layers, there exists a method of apply | coating the insulating material of a gel state by the printing method, and there exists a method of adhering the insulating material of a plate shape by the coating method.
한편 본 실시예의 다른 예로서, 각각의 배선층을 접속시키기 위하여 도 18과 같이 각각의 도금 기초층과 각각의 배선층 및 각각의 절연층을 관통하는 스로우홀(through hole: 110)을 형성하고, 이 스로우홀(110)에는 노출된 배선층을 접속하기 위한 통전용 충전물(120)을 충전함으로써 스로우홀(100)에 노출된 각각의 배선층을 전기적으로 연결시킨다.On the other hand, as another example of the present embodiment, in order to connect each wiring layer, a through
이러한 충전물(120)로는 CU 성분을 함유하는 수지제를 사용할 수 있으며 있으며, CU 도금층으로 구성할 수도 있다.The
이하에서는 본 실시예의 제조 공정을 설명한다.The manufacturing process of this embodiment is described below.
우선, 절연성의 기재(10)의 제 1면상에 제 1동판층(24)을 형성하고, 제 2면상에 제 2동판층(34)을 형성한다.First, the first
그리고, 제 1동판층(24)과 기재(10) 및 제 2동판층(34)에 제 1관통구멍(12)을 천공한다.Then, the first through
그리고, 제 1동판층(24)과 제 2동판층(34) 및 제 1관통구멍(12)의 내벽면에 각각 제 1패널 도금층(26)과 제 1패널 도금층(26) 및 제 3패널 도금층(44)을 형성한다.The first
그리고, 제 1패널 도금층(26)과 제 1동판층(24) 및 제 2패널 도금층(36)과 제 2동판층(34)에 에칭으로 각각 회로를 형성한다.Then, a circuit is formed on the first
그리고, 제 1패널 도금층(26)의 위에 제 2관통구멍(52)을 가지는 제 1절연층(50)을 형성하고, 제 2패널 도금층(36)의 위에 제 3관통구멍(62)을 가지는 제 2절연층(60)을 형성한다.The first insulating
그리고, 제 1패널 도금층(26)의 상면 및 제 2관통구멍(52)의 내벽면에 원하는 패턴의 형상으로 금속 미립자를 함유하는 수지층을 인쇄하여 제 4도금 기초층(70)을 형성하고, 제 2패널 도금층(36)의 상면 및 제 3관통구멍(62)의 내벽면에 원하는 패턴의 형상으로 금속 미립자를 함유하는 수지층을 인쇄하여 제 5도금 기초층(90)을 형성한다.Then, on the upper surface of the first
그리고, 무전해 금속 도금을 실시하여 제 4도금 기초층(70) 및 제 2관통구멍(52)을 통해 개방된 제 1패널 도금층(26)에 제 4배선층(72)을 형성하고, 제 5도금 기초층(90) 및 제 3관통구멍(62)을 통해 개방된 제 2패널 도금층(36)에 제 5배선층(82)을 형성한다.Then, the
한편 상기 공정에 더하여, 제 4배선층(72)의 위에 제 4관통구멍(92)을 가지는 제 3절연층(90)을 형성하고, 제 5배선층(82)의 위에 제 5관통구멍(102)을 가지는 제 4절연층(100)을 형성한다. On the other hand, in addition to the above process, a third insulating
그리고, 제 3절연층(90)의 상면 및 제 4관통구멍(92)의 내벽면에 원하는 패턴의 형상으로 금속 미립자를 함유하는 수지층을 인쇄하여 제 6도금 기초층을 형성하고, 제 4절연층(100)의 상면 및 제 5관통구멍(102)의 내벽면에 원하는 패턴의 형상으로 금속 미립자를 함유하는 수지층을 인쇄하여 제 7도금 기초층을 형성한다.Then, a resin layer containing fine metal particles is printed on the upper surface of the third insulating
그리고, 무전해 금속 도금을 실시하여 제 6도금 기초층 및 제 4관통구멍(92)을 통해 개방된 제 4배선층(72)에 제 6배선층을 형성하고, 제 7도금 기초층 및 제 5관통구멍(102)을 통해 개방된 제 5배선층(82)에 제 7배선층을 형성하는 공정을 추가하는 과정을 1회 이상 실시함으로써 다층 인쇄회로기판을 제조한다.Then, electroless metal plating is performed to form a sixth wiring layer in the
제 1관통구멍(12)은 기계적 드릴가공, 레이저 드릴가공, 화학적 에칭가공 방법중 하나의 방법을 선택하여 실시한다.The first through
각각의 도금 기초층은 전자 사진 인쇄 방식으로 형성하는 것이 가장 양호하다.It is best to form each plating base layer by electrophotographic printing.
한편 본 실시예의 다른 예로서, 각각의 배선층을 연결하기 위하여 도 18과 같이 각각의 도금 기초층과 각각의 배선층 및 각각의 절연층에 스로우홀(110)을 형성하고, 스로우홀(110)에는 노출된 배선층을 접속하기 위한 통전용 충전물(120)을 충전하는 공정을 추가할 수 있다.Meanwhile, as another example of the present embodiment, in order to connect each wiring layer, a through
지금까지 본 발명을 바람직한 실시 예를 참조하여 상세히 설명하였지만, 본 발명이 상기한 실시 예에 한정되는 것은 아니며, 이하의 특허청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 본 발명이 속하는 기술 분야에서 통상의 지식 을 가진 자라면 누구든지 다양한 변형 또는 수정이 가능한 범위까지 본 발명의 기술적 사상이 미친다 할 것이다.Although the present invention has been described in detail with reference to preferred embodiments, the present invention is not limited to the above-described embodiments, and the technical field to which the present invention belongs without departing from the gist of the present invention as claimed in the following claims. Anyone skilled in the art will have the technical idea of the present invention to the extent that various changes or modifications can be made.
도 1은 본 발명의 제 1실시예로서, 기재에 제 1도금 기초층이 인쇄된 상태의 단면도,1 is a cross-sectional view of a state in which a first plating base layer is printed on a substrate as a first embodiment of the present invention;
도 2는 본 발명의 제 1실시예로서, 기재에 제 1관통구멍을 천공한 상태의 단면도,2 is a cross-sectional view of a state in which a first through hole is drilled in a substrate as a first embodiment of the present invention;
도 3은 본 발명의 제 1실시예로서, 기재에 제 2도금 기초층 및 제 3도금 기초층이 인쇄된 상태의 단면도,3 is a cross-sectional view of a state in which a second plating base layer and a third plating base layer are printed on a substrate as a first embodiment of the present invention;
도 4는 본 발명의 제 1실시예로서, 제 1도금 기초층과 제 2도금 기초층 및 제 3도금 기초층에 무전해 도금을 실시하여 제 1배선층과 제 2배선층 및 제 3배선층을 형성한 상태의 단면도,FIG. 4 shows a first embodiment of the present invention, in which an electroless plating is performed on a first plating base layer, a second plating base layer, and a third plating base layer to form a first wiring layer, a second wiring layer, and a third wiring layer. Section of status,
도 5는 본 발명의 제 1실시예로서, 제 1배선층 및 제 2배선층에 제 1절연층 및 제 2절연층을 각각 형성한 상태의 단면도,5 is a cross-sectional view of a state in which a first insulating layer and a second insulating layer are formed in a first wiring layer and a second wiring layer, respectively, as a first embodiment of the present invention;
도 6은 본 발명의 제 1실시예로서, 제 1절연층 및 제 2절연층에 각각 제 4도금 기초층 및 제 5도금 기초층을 형성한 상태의 단면도,FIG. 6 is a cross-sectional view of a fourth plating base layer and a fifth plating base layer formed on a first insulating layer and a second insulating layer, respectively, as a first embodiment of the present invention;
도 7은 본 발명의 제 1실시예로서, 제 4도금 기초층 및 제 5도금 기초층에 각각 제 4배선층 및 제 5배선층을 형성한 상태의 단면도,FIG. 7 is a cross-sectional view of a fourth wiring base layer and a fifth plating base layer in a state in which a fourth wiring layer and a fifth wiring layer are respectively formed as a first embodiment of the present invention; FIG.
도 8은 본 발명의 제 1실시예로서, 제 4배선층 및 제 5배선층에 각각 제 3절연층 및 제 4절연층을 형성한 상태의 단면도,8 is a cross-sectional view of a third insulating layer and a fourth insulating layer formed on a fourth wiring layer and a fifth wiring layer, respectively, as a first embodiment of the present invention;
도 9는 본 발명의 제 1실시예로서, 스로우홀에 충전물이 충전된 상태의 단면도,9 is a cross-sectional view showing a filling state in a through hole as a first embodiment of the present invention;
도 10은도 12는의 제 2실시예로서, 기재에 제 1동판층 및 제 2동판층이 적층된 상태의 단면도,FIG. 10 is a cross-sectional view of a state in which a first copper plate layer and a second copper plate layer are stacked on a substrate as a second embodiment of FIG.
도 11은 본 발명의 제 2실시예로서, 기재에 제 1관통구멍을 천공한 상태의 단면도,11 is a cross-sectional view of a second embodiment of the present invention in a state in which a first through hole is drilled in a base material;
도 12는 본 발명의 제 2실시예로서, 제 1동판층 및 제 2동판층에 각각 제 1패널 도금층 및 제 2패널 도금층을 형성한 상태의 단면도,12 is a cross-sectional view of a second embodiment of the present invention in which a first panel plating layer and a second panel plating layer are formed on a first copper plate layer and a second copper plate layer, respectively;
도 13은 본 발명의 제 2실시예로서, 제 1패널 도금층 및 제 2패널 도금층에 에칭으로 회로를 형성한 상태의 단면도,FIG. 13 is a cross-sectional view of a second embodiment of the present invention in which a circuit is formed by etching a first panel plating layer and a second panel plating layer;
도 14는 본 발명의 제 2실시예로서, 제 1패널 도금층 및 제 2패널 도금층에 제 1절연층 및 제 2절연층을 각각 형성한 상태의 단면도,14 is a cross-sectional view of a second embodiment of the present invention in which a first insulating layer and a second insulating layer are formed on a first panel plating layer and a second panel plating layer, respectively;
도 15는 본 발명의 제 2실시예로서, 제 1절연층 및 제 2절연층에 각각 제 4도금 기초층 및 제 5도금 기초층을 형성한 상태의 단면도,FIG. 15 is a cross-sectional view of a fourth plating base layer and a fifth plating base layer formed on a first insulating layer and a second insulating layer, respectively, as a second embodiment of the present invention; FIG.
도 16은 본 발명의 제 2실시예로서, 제 4도금 기초층 및 제 5도금 기초층에 각각 제 4배선층 및 제 5배선층을 형성한 상태의 단면도,FIG. 16 is a cross-sectional view illustrating a fourth wiring layer and a fifth wiring layer formed on a fourth plating base layer and a fifth plating base layer, respectively, as a second embodiment of the present invention; FIG.
도 17은 본 발명의 제 2실시예로서, 제 4배선층 및 제 5배선층에 각각 제 3절연층 및 제 4절연층을 형성한 상태의 단면도,FIG. 17 is a cross-sectional view of a third insulating layer and a fourth insulating layer formed on a fourth wiring layer and a fifth wiring layer, respectively, as a second embodiment of the present invention; FIG.
도 18은 본 발명의 제 2실시예로서, 스로우홀에 충전물이 충전된 상태의 단면도이다.18 is a cross-sectional view of a second embodiment of the present invention in a state where a filler is filled in a through hole.
〈도면의 주요 부분에 대한 부호의 설명〉Description of the Related Art
10: 기재 12: 제 1관통구멍10: base material 12: first through hole
20: 제 1도금 기초층 22: 제 1배선층20: first plating base layer 22: first wiring layer
24: 제 1동판층 26: 제 1패널 도금층24: first copper plate layer 26: first panel plating layer
30: 제 2도금 기초층 32: 제 2배선층30: second plating base layer 32: second wiring layer
34: 제 2동판층 36: 제 2패널 도금층34: second copper plate layer 36: second panel plating layer
40: 제 3도금 기초층 42: 제 3배선층40: third plating base layer 42: third wiring layer
44: 제 3패널 도금층 50: 제 1절연층44: third panel plating layer 50: first insulating layer
52: 제 2관통구멍 60: 제 2절연층52: second through hole 60: second insulating layer
62: 제 3관통구멍 70: 제 4도금 기초층62: third through hole 70: fourth plating base layer
72: 제 4배선층 80: 제 5도금 기초층72: fourth wiring layer 80: fifth plating base layer
82: 제 5배선층 90: 제 3절연층82: fifth wiring layer 90: third insulating layer
92: 제 4관통구멍 100: 제 4절연층92: fourth through hole 100: fourth insulating layer
102: 제 5관통구멍 110: 스로우 홀102: fifth through hole 110: throw hole
120: 충전물120: Filling
Claims (12)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020090030637A KR101050214B1 (en) | 2009-04-09 | 2009-04-09 | Multilayer printed circuit board and its manufacturing method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020090030637A KR101050214B1 (en) | 2009-04-09 | 2009-04-09 | Multilayer printed circuit board and its manufacturing method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20100112236A KR20100112236A (en) | 2010-10-19 |
| KR101050214B1 true KR101050214B1 (en) | 2011-07-19 |
Family
ID=43132197
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020090030637A KR101050214B1 (en) | 2009-04-09 | 2009-04-09 | Multilayer printed circuit board and its manufacturing method |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101050214B1 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101737623B1 (en) * | 2015-08-12 | 2017-05-19 | (주)퓨젠바이오 | Composition for immunomodulation comprising exopolysaccharide produced by ceriporia lacerata as an active ingredient |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100596122B1 (en) * | 2003-12-26 | 2006-07-05 | 가부시끼가이샤 도시바 | Metal containing resin particle, resin particle, electronic circuit substrate and method for manufacturing electronic circuit |
| KR20070088175A (en) * | 2006-02-24 | 2007-08-29 | 삼성테크윈 주식회사 | Multi-layer printed circuit board and method of manufacturing the same |
| KR100776865B1 (en) * | 1998-09-28 | 2007-11-16 | 이비덴 가부시키가이샤 | Printed wiring board and method for producing the same |
-
2009
- 2009-04-09 KR KR1020090030637A patent/KR101050214B1/en active IP Right Grant
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100776865B1 (en) * | 1998-09-28 | 2007-11-16 | 이비덴 가부시키가이샤 | Printed wiring board and method for producing the same |
| KR100596122B1 (en) * | 2003-12-26 | 2006-07-05 | 가부시끼가이샤 도시바 | Metal containing resin particle, resin particle, electronic circuit substrate and method for manufacturing electronic circuit |
| KR20070088175A (en) * | 2006-02-24 | 2007-08-29 | 삼성테크윈 주식회사 | Multi-layer printed circuit board and method of manufacturing the same |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20100112236A (en) | 2010-10-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100442957C (en) | Parallel multi-layer printed circuit board having improved interconnection and method for manufacturing the same | |
| US20090241332A1 (en) | Circuitized substrate and method of making same | |
| US20080250634A1 (en) | Multi-layer board manufacturing method thereof | |
| US7211470B2 (en) | Method and apparatus for depositing conductive paste in circuitized substrate openings | |
| US9706667B2 (en) | Via in a printed circuit board | |
| US20090260868A1 (en) | Printed circuit board and method of manufacturing the same | |
| US8541687B2 (en) | Coreless layer buildup structure | |
| CN1777348A (en) | Method of fabricating high density printed circuit board | |
| US10292279B2 (en) | Disconnect cavity by plating resist process and structure | |
| CN103108491A (en) | Circuit board and manufacture method thereof | |
| KR100704920B1 (en) | Pcb and it's manufacturing method used bump board | |
| US20070227763A1 (en) | Coreless thin substrate with embedded circuits in dielectric layers and method for manufacturing the same | |
| US5863447A (en) | Method for providing a selective reference layer isolation technique for the production of printed circuit boards | |
| CN1886034B (en) | Printed circuit board using convex point and manufacturing method thereof | |
| KR101050214B1 (en) | Multilayer printed circuit board and its manufacturing method | |
| KR100657410B1 (en) | Manufacturing multi-layer pcb | |
| US8536459B2 (en) | Coreless layer buildup structure with LGA | |
| US7473099B2 (en) | Printed circuit board and manufacturing method thereof | |
| KR100674320B1 (en) | PCB with circuit pattern formed by injection nozzle | |
| US11439026B2 (en) | Printed circuit board | |
| JP2005197574A (en) | Substrate for multilayer wiring circuit board, method for manufacturing the same, and method for manufacturing multilayer wiring circuit board | |
| JP2008181914A (en) | Multilayer printed-wiring board and manufacturing method thereof | |
| KR100729939B1 (en) | Method for manufacturing multi-layered pcb | |
| KR100657406B1 (en) | Manufacturing multi-layer pcb | |
| KR100733814B1 (en) | Manufacturing method of pcb |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20140624 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20150619 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20160615 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20170612 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20180611 Year of fee payment: 8 |