KR101046806B1

KR101046806B1 - 반도체 메모리 장치

Info

Publication number: KR101046806B1
Application number: KR1020090047816A
Authority: KR
Inventors: 왕종현
Original assignee: 주식회사 하이닉스반도체
Priority date: 2009-05-29
Filing date: 2009-05-29
Publication date: 2011-07-06
Also published as: KR20100129060A; US20100302830A1

Abstract

본 발명은 하나의 패키지 안에 구비되고 와이어들을 통해 상기 패키지의 핀들과 연결되는 다수의 메모리 칩들, 메모리 칩들에 각각 구비되며, 칩인에이블 신호가 인가되면 제1 신호 및 제2 신호를 동시에 출력하는 칩인에이블 감지부, 제1 신호가 인가되면 동작상태 신호를 출력하는 칩동작 감지부, 제2 신호가 인가되면 전원전압 및 제어신호에 따라 동작하는 내부회로를 포함하며, 메모리 칩들로부터 출력되는 동작상태 신호들을 그룹화하도록 구성된 반도체 메모리 장치로 이루어진다.

메모리 칩, 패키지, 동작상태 신호, RB, 동작상태 신호 그룹, 멀티 메모리 칩

Description

반도체 메모리 장치{Semiconductor memory device}

본 발명은 반도체 메모리 장치에 관한 것으로, 특히 동작상태 신호(RB)를 출력하는 핀(pin)의 개수를 감소하기 위한 반도체 메모리 칩에 관한 것이다.

최근 사용자의 요구에 따라, 반도체 장치는 점차 소형화 및 경량화되어가고 있다. 이에 따라, 반도체 장치의 크기가 줄어들면서 다수개의 메모리 칩들을 하나의 반도체 패키지(package)로 구성하는 반도체 메모리 장치가 개발되고 있다.

메모리 칩의 내부에는 데이터가 저장되는 메모리 셀들 및 구동전압을 전달하는 주변회로들을 포함하는 내부회로가 포함된다. 내부회로는 전원전압, 칩인에이블 신호 및 다수의 제어신호들에 의해 동작한다. 제어신호는 각각의 메모리 칩들을 제어하는 신호로써, 예를 들면 어드레스 래치 인에이블 신호(ALE) 등이 포함된다.

그리고 메모리 칩을 구비한 반도체 패키지(package)의 외부에는 외부장치와의 입출력 신호들을 주고받기 위한 다수개의 핀들이 노출되어 있다.

도 1은 종래 기술에 따른 반도체 패키지를 설명하기 위한 도면이다.

도 1을 참조하면, 반도체 패키지(10)는 다수개의 메모리 칩들(M1 내지 Mn; n은 자연수)을 포함한다. 현재 기술에서 반도체 패키지(10)는 주로 2개, 4개 또는 8개의 메모리 칩들을 포함한다. 반도체 패키지(10)의 외부에는 전원전압(Vcc)을 포함한 다수개의 입출력 신호들을 전달하는 핀들(CE1 내지 CEn, CTRL, RBs 및 IOs)이 돌출되어 있다. 예를 들면, 다수개의 핀들은 제1 내지 제n 칩인에이블 신호(CE1 내지 CEn)가 인가되는 핀, 제어신호(CTRL)가 인가되는 핀, 제1 내지 제n 동작상태 신호(RB1 내지 RBn)가 출력되는 핀 및 입출력 신호(IOs)가 입출력되는 핀들을 포함하여 구성된다. 각각의 핀들은 각각의 메모리 칩들(M1 내지 Mn)과 와이어(wire)를 통하여 전기적으로 연결된다.

이 중에서, 제1 내지 제n 동작상태 신호(RB1 내지 RBn)는 다른 신호들과는 달리, 칩인에이블 신호(CE1 내지 CEn)의 제어를 받지 않는다. 이에 따라, 동작상태 신호들(RBs)이 출력되는 핀은 메모리 칩의 개수만큼 필요하게 되고, 각 메모리 칩의 동작 시 해당 메모리 칩은 동작상태 신호를 출력한다.

하지만, 동작상태 신호들(RBs)이 출력되는 핀들의 개수가 많을수록 사용자는 각 핀들을 개별적으로 배선해야 하는 불편함이 있으며, 특히 반도체 장치의 소형화가 계속 요구되고 있기 시점에서 핀들의 개수 증가는 반도체 장치의 소형화에 한계 요소가 될 수 있다.

본 발명이 해결하고자 하는 과제는, 메모리 칩으로부터 발생되는 동작상태 신호의 출력이 칩인에이블 신호에 의해 제어되도록 하고, 패키지 내에 구비된 다수개의 메모리 칩들로부터 출력되는 동작상태 신호들을 하나 또는 다수개의 그룹으로 묶어 배선함으로써 동작상태 신호가 출력되는 핀의 개수를 감소시킬 수 있다.

본 발명의 일 실시 예에 따른 반도체 메모리 장치는, 칩인에이블 신호가 인가되면 제1 신호 및 제2 신호를 동시에 출력하는 칩인에이블 감지부를 포함한다. 제1 신호가 인가되면 동작상태 신호를 출력하는 칩동작 감지부를 포함한다. 제2 신호가 인가되면 전원전압 및 제어신호에 따라 동작하는 내부회로를 포함하는 반도체 메모리 장치로 이루어진다.

본 발명의 다른 실시 예에 따른 반도체 메모리 장치는, 다수의 메모리 칩들을 포함한다. 메모리 칩들에 각각 구비되며, 칩인에이블 신호가 인가되면 제1 신호 및 제2 신호를 동시에 출력하는 칩인에이블 감지부를 포함한다. 제1 신호가 인가되면 동작상태 신호를 출력하는 칩동작 감지부를 포함한다. 제2 신호를 인가받아 동작하는 내부회로를 포함하며, 메모리 칩들에 각각 연결되어 동작상태 신호들이 전달되는 와이어들이 그룹화된 반도체 메모리 장치로 이루어진다.

칩인에이블 감지부는 칩인에이블 신호가 인가되는 단자를 포함하며, 단자는 반도체 장치의 외부로 돌출된 칩인에이블용 핀(pin)과 와이어(wire)를 통해 전기적으로 연결된다.

칩동작 감지부는 동작상태 신호가 출력되는 단자를 포함하며, 단자는 반도체 장치의 외부로 돌출된 동작상태 신호용 핀(pin)과 와이어(wire)를 통해 전기적으로 연결된다.

와이어들을 하나로 그룹화하는 경우, 그룹화된 와이어는 하나의 동작상태 신호용 핀과 연결된다.

와이어들을 다수의 그룹으로 그룹화하는 경우, 그룹의 개수만큼 동작상태 신호용 핀을 구비한다. 동작상태 신호용 핀은 반도체 패키지의 외부로 돌출된 핀으로 구현된다.

내부회로는 메모리 셀 어레이 및 주변회로들을 포함한다. 내부회로는 제어신호들 및 입출력회로들이 서로 다른 와이어를 통하여 입출력된다.

본 발명의 또 다른 실시 예에 따른 반도체 메모리 장치는, 하나의 패키지 안에 구비되고 와이어들을 통해 패키지의 핀들과 연결되는 다수의 메모리 칩들을 포함한다. 메모리 칩들에 각각 구비되며, 칩인에이블 신호가 인가되면 제1 신호 및 제2 신호를 동시에 출력하는 칩인에이블 감지부를 포함한다. 제1 신호가 인가되면 동작상태 신호를 출력하는 칩동작 감지부를 포함한다. 제2 신호를 인가받아 동작하는 내부회로를 포함하며, 메모리 칩들로부터 출력되는 동작상태 신호들을 그룹화하도록 구성된 반도체 메모리 장치로 이루어진다.

동작상태 신호들을 그룹화하도록 하는 구성은, 동작상태 신호가 전달되는 와 이어들을 하나 또는 다수개의 그룹으로 그룹화하며, 패키지는 그룹의 개수만큼 동작상태 신호 출력용 핀을 구비한다.

본 발명이 해결하고자 하는 과제는, 메모리 칩으로부터 출력되는 동작상태 신호를 칩인에이블 신호에 의해 제어되도록 하고, 패키지 내에 구비된 다수개의 메모리 칩들로부터 출력되는 동작상태 신호들을 하나 또는 다수개의 그룹으로 묶어 배선함으로써 동작상태 신호가 출력되는 핀의 개수를 감소시킬 수 있다. 이로 인해, 반도체 패키지의 크기를 감소시킬 수 있으며, 사용자는 동작상태 신호가 출력되는 핀들을 배선하는 부담을 줄일 수 있다.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 예를 설명하기로 한다. 그러나, 본 발명은 이하에서 개시되는 실시 예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시 예는 본 발명의 개시가 완전하도록 하며 통상의 지식을 가진자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다.

도 2는 본 발명에 따른 메모리 칩을 설명하기 위한 도면이다.

도 2를 참조하면, 메모리 칩(C1)은 칩인에이블 감지부(210), 칩동작 감지부(220) 및 내부회로(230)를 포함한다. 칩인에이블 감지부(210)는 메모리 칩(C1)에 칩인에이블 신호(CE1)가 인가되면 칩동작 감지부(220)로 제1 신호(S1)를 출력하고, 내부회로(230)로 제2 신호(S2)를 출력한다. 이를 위해, 칩인에이블 감지부(210)는 칩인에이블 신호(CE1)가 인가되는 단자를 포함한다. 칩동작 감지부(220)는 제1 신호(S1)가 인가되면, 해당 메모리 칩(C1)이 동작 중임을 알리는 동작상태 신호(RB)를 출력한다. 이를 위해, 칩동작 감지부(220)는 동작상태 신호(RB)가 출력되는 단자를 포함한다. 내부회로(230)는 메모리 셀 어레이 및 주변회로들을 포함하는데, 제2 신호(S2), 제어신호들(CTRL) 및 입출력 신호들(IOs)에 따라 입출력 동작을 수행한다.

도 3은 본 발명의 일 실시 예에 따른 반도체 패키지를 설명하기 위한 도면이다.

도 3을 참조하면, 반도체 패키지(300)는 하나 또는 다수개의 메모리 칩들(C1 내지 Cn; n은 자연수)을 구비할 수 있다. 최근에는 반도체 장치의 집적화 증가로 인하여 다수개의 메모리 칩들(C1 내지 Cn)을 하나의 반도체 패키지(300)로 구현하는 멀티 메모리 칩을 구비한 패키지를 주로 제조한다.

반도체 패키지(300)의 외부로는 다수개의 핀들이 돌출되어 있고, 각각의 핀들은 와이어(wire)를 통하여 각각의 메모리 칩들(C1 내지 Cn)과 연결된다. 각각의 핀들로는 예를 들면 전원전압(Vcc)을 포함한 칩인에이블 신호(CE1 내지 CEn), 제어신호들(CTRL), 동작상태 신호(RB) 및 입출력 신호들(IOs)이 전달된다. 특히, 메모리 칩들(C1 내지 Cn)은 각각 동작상태 신호를 출력하는데, 동작상태 신호가 전달되는 와이어들을 하나의 그룹으로 묶어 하나의 핀과 연결할 수 있다. 예를 들면, 제 1 칩인에이블 신호(CE1)가 활성화되면 제1 메모리 칩(C1)이 동작하게 된다. 이때, 제1 메모리 칩(C1)은 동작상태 신호(RBn)를 출력하는데, 출력된 동작상태 신호(RBn)는 와이어를 통하여 연결된 핀으로 출력된다. 이로써, 제1 메모리 칩(CE1)의 동작 상태를 점검할 수 있다. 또는, 제1 및 제2 메모리 칩들(CE1 및 CE2)이 모두 동작하는 경우에도, 하나의 핀을 통해 동작상태 신호(RB)가 출력되고, 이를 통해 제1 및 제2 메모리 칩들(CE1 및 CE2)의 상태를 점검할 수 있다.

도 4는 본 발명의 다른 실시 예에 따른 반도체 패키지를 설명하기 위한 도면이다.

도 4를 참조하면, 반도체 패키지(400)는 그룹화된 다수개의 메모리 칩들(C1 내지 Cn; n은 자연수)을 구비할 수 있다. 반도체 패키지(400)의 외부로는 다수개의 핀들이 돌출되어 있고, 각각의 핀들은 와이어(wire)를 통하여 각각의 메모리 칩들과 연결된다. 각각의 핀들은 예를 들면, 전원전압(Vcc)을 포함한 칩인에이블 신호들(CE1 내지 CEn), 제어신호들(CTRL), 동작상태 신호(RB) 및 입출력 신호들(IOs)이 전달된다.

특히, 메모리 칩들은 각각 동작상태 신호를 출력하는데, 그룹화된 메모리 칩들로부터 출력되는 와이어들도 그룹화하고, 각 그룹별로 서로 다른 핀들과 연결할 수 있다. 예를 들면, 세 개 단위로 메모리 칩들을 그룹화하면, 동작상태 신호들이 출력되는 와이어들도 세 개 단위로 그룹화한다. 이에 따라, 제1 내지 제i 동작상태 신호 출력 그룹(Gr1 내지 Gri; i는 자연수)을 형성할 수 있고, 각 동작상태 신호 출력 그룹별로 와이어를 통하여 동작상태 신호들(RB1 내지 RBi)을 출력할 수 있다.

예를 들면, 제2 칩인에이블 신호(CE2) 및 제4 칩인에이블 신호(CE4)가 활성화되면, 제1 동작상태 신호 출력 그룹(GR1)의 제1 동작상태 신호(RB1)와 제2 동작상태 신호 출력 그룹(GR2)의 제2 동작상태 신호(RB2)가 각각 출력되어 선택된 메모리 칩의 동작 상태를 점검할 수 있다.

이처럼, 메모리 칩들의 동작상태 신호(RB)가 출력되는 와이어들을 그룹화하고, 각 그룹별로 반도체 패키지(400)의 외부로 돌출된 핀들과 연결하면, 개별 또는 전체적으로 메모리 칩들의 동작 상태를 점검할 수 있다. 특히, 동작상태 신호(RB)가 출력되는 핀들의 개수를 감소시킬 수 있으므로 반도체 패키지의 소형화를 개선할 수 있다. 또한, 사용자 입장에서도 각 동작상태 신호들이 출력되는 핀들을 개별적으로 배선해야 하는 부담을 줄일 수 있다.

도 5는 본 발명에 따른 멀티 메모리 칩들을 설명하기 위한 도면이다.

도 5를 참조하면, 멀티 메모리 칩들(C1 내지 Cn) 각각은 다수의 신호들(예컨대, 전원전압, 제어신호들 및 입출력 신호들)이 입출력되는데, 이 중에서 칩인에이블 신호들(CE1 내지 CEn) 및 동작상태 신호(RB)에 대해서만 설명하면 다음과 같다.

칩인에이블 신호들(CE1 내지 CEn)이 활성화되면, 선택된 메모리 칩에 포함된 내부회로(메모리 셀 어레이 및 주변회로들이 포함된 회로부)가 동작을 하게 된다. 이때, 메모리 칩에서는 동작상태 신호가 출력되어 선택된 메모리 칩의 동작상태를 점검할 수 있다. 특히, 각각의 메모리 칩들(C1 내지 Cn)로부터 동작상태 신호(RB)가 출력되는 와이어(wire)들을 그룹화할 수 있다. 와이어들을 그룹화하면 각각의 메모리 칩들(C1 내지 Cn)은 동일한 노드(node)로 동작상태 신호를 출력하게 된다. 이에 따라, 동작상태 신호가 출력되는 와이어 그룹을 각각 패키지의 핀과 연결하면 반도체 패키지의 크기를 감소시킬 수 있다.

상기에서 설명한 본 발명의 기술적 사상은 바람직한 실시 예에서 구체적으로 기술되었으나, 상기한 실시 예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명은 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술적 사상의 범위 내에서 다양한 실시 예가 가능함을 이해할 수 있을 것이다.

<도면의 주요 부분에 대한 부호의 설명>

10, 300, 400 : 반도체 패키지 210 : 칩인에이블 감지부

220 : 칩동작 감지부 230 : 내부회로

S1 : 제1 신호 S2 : 제2 신호

M1~Mn, C1~Cn : 메모리 칩 CE1~CEn : 칩인에이블 신호

CTRL : 제어신호 IOs : 입출력 신호

RB, RBs, RB1~RBn, RB1~RBi : 동작상태 신호

Gr1~Gri : 동작상태 신호 출력 그룹

Claims

칩인에이블 신호가 인가되면 제1 신호 및 제2 신호를 동시에 출력하는 칩인에이블 감지부;

상기 제1 신호가 인가되면 동작상태 신호를 출력하는 칩동작 감지부; 및

상기 제2 신호가 인가되면 전원전압 및 제어신호에 따라 동작하는 내부회로를 포함하는 반도체 메모리 장치.
다수의 메모리 칩들;

상기 메모리 칩들에 각각 구비되며, 칩인에이블 신호가 인가되면 제1 신호 및 제2 신호를 동시에 출력하는 칩인에이블 감지부;

상기 제1 신호가 인가되면 동작상태 신호를 출력하는 칩동작 감지부; 및

상기 제2 신호를 인가받아 동작하여 입출력 신호들을 출력하는 내부회로를 포함하며,

상기 메모리 칩들에 각각 연결되어 상기 동작상태 신호들이 전달되는 와이어(wire)들이 그룹화된 반도체 메모리 장치.
제1항 또는 제2항에 있어서,

상기 칩인에이블 감지부는 상기 칩인에이블 신호가 인가되는 단자를 포함하는 반도체 메모리 장치.
제3항에 있어서,

상기 단자는 반도체 장치의 외부로 돌출된 칩인에이블용 핀(pin)과 와이어(wire)를 통해 전기적으로 연결되는 반도체 메모리 장치.
제1항 또는 제2항에 있어서,

상기 칩동작 감지부는 상기 동작상태 신호가 출력되는 단자를 포함하는 반도체 메모리 장치.
제5항에 있어서,

상기 단자는 반도체 장치의 외부로 돌출된 동작상태 신호용 핀(pin)과 와이어(wire)를 통해 전기적으로 연결되는 반도체 메모리 장치.
제2항에 있어서,

상기 와이어들을 하나의 그룹으로 묶는 경우, 그룹화된 상기 와이어들은 하나의 동작상태 신호용 핀과 연결되는 반도체 메모리 장치.
제2항에 있어서,

상기 와이어들을 다수의 그룹으로 그룹화하는 경우, 그룹의 개수만큼 동작상태 신호용 핀들을 구비하는 반도체 메모리 장치.
제7항에 있어서,

상기 동작상태 신호용 핀은 반도체 패키지의 외부로 돌출된 핀으로 구현되는 반도체 메모리 장치.
제1항 또는 제2항에 있어서,

상기 내부회로는 메모리 셀 어레이 및 주변회로들을 포함하는 반도체 메모리 장치.
제1항 또는 제2항에 있어서,

상기 내부회로는 제어신호들 및 입출력회로들이 서로 다른 와이어를 통하여 입출력되는 반도체 메모리 장치.
하나의 패키지 안에 구비되고 와이어들을 통해 상기 패키지의 핀들과 연결되는 다수의 메모리 칩들;

상기 메모리 칩들에 각각 구비되며, 칩인에이블 신호가 인가되면 제1 신호 및 제2 신호를 동시에 출력하는 칩인에이블 감지부;

상기 제1 신호가 인가되면 동작상태 신호를 출력하는 칩동작 감지부; 및

상기 제2 신호를 인가받아 동작하는 내부회로를 포함하며,

상기 메모리 칩들로부터 출력되는 상기 동작상태 신호들을 그룹화하도록 구 성된 반도체 메모리 장치.
제12항에 있어서,

상기 동작상태 신호들을 그룹화하도록 하는 구성은, 상기 동작상태 신호가 전달되는 와이어들을 하나 또는 다수개의 그룹으로 그룹화하는 반도체 메모리 장치.
제13항에 있어서,

상기 패키지는 상기 그룹의 개수만큼 동작상태 신호 출력용 핀을 구비한 반도체 메모리 장치.