KR101042003B1 - Fabrication method of field emission devices using nano-beads - Google Patents

Fabrication method of field emission devices using nano-beads Download PDF

Info

Publication number
KR101042003B1
KR101042003B1 KR1020090097123A KR20090097123A KR101042003B1 KR 101042003 B1 KR101042003 B1 KR 101042003B1 KR 1020090097123 A KR1020090097123 A KR 1020090097123A KR 20090097123 A KR20090097123 A KR 20090097123A KR 101042003 B1 KR101042003 B1 KR 101042003B1
Authority
KR
South Korea
Prior art keywords
substrate
field emission
manufacturing
nanobeads
etching
Prior art date
Application number
KR1020090097123A
Other languages
Korean (ko)
Other versions
KR20110040011A (en
Inventor
주성재
욱 방
강인호
차승일
Original Assignee
한국전기연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전기연구원 filed Critical 한국전기연구원
Priority to KR1020090097123A priority Critical patent/KR101042003B1/en
Publication of KR20110040011A publication Critical patent/KR20110040011A/en
Application granted granted Critical
Publication of KR101042003B1 publication Critical patent/KR101042003B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J1/00—Details of electrodes, of magnetic control means, of screens, or of the mounting or spacing thereof, common to two or more basic types of discharge tubes or lamps
    • H01J1/02—Main electrodes
    • H01J1/30—Cold cathodes, e.g. field-emissive cathode
    • H01J1/304—Field-emissive cathodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J1/00—Details of electrodes, of magnetic control means, of screens, or of the mounting or spacing thereof, common to two or more basic types of discharge tubes or lamps
    • H01J1/02—Main electrodes
    • H01J1/30—Cold cathodes, e.g. field-emissive cathode
    • H01J1/304—Field-emissive cathodes
    • H01J1/3042—Field-emissive cathodes microengineered, e.g. Spindt-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J3/00—Details of electron-optical or ion-optical arrangements or of ion traps common to two or more basic types of discharge tubes or lamps
    • H01J3/02—Electron guns
    • H01J3/021—Electron guns using a field emission, photo emission, or secondary emission electron source
    • H01J3/022—Electron guns using a field emission, photo emission, or secondary emission electron source with microengineered cathode, e.g. Spindt-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J9/00—Apparatus or processes specially adapted for the manufacture, installation, removal, maintenance of electric discharge tubes, discharge lamps, or parts thereof; Recovery of material from discharge tubes or lamps
    • H01J9/02—Manufacture of electrodes or electrode systems
    • H01J9/022—Manufacture of electrodes or electrode systems of cold cathodes
    • H01J9/025—Manufacture of electrodes or electrode systems of cold cathodes of field emission cathodes

Abstract

본 발명은 전계방출소자의 제작방법에 관한 것으로서, 나노기술의 일종인 나노구슬 제조법을 이용하여 고밀도의 실리콘 팁을 간편하게 형성함으로써 고출력의 전계방출소자를 제작할 수 있는 방법에 관한 것이다. 좀 더 상세하게는, 게이트 금속막 형성 및 개구부가 정의되어 있는 기판에 균일한 직경을 갖는 나노구슬을 단층으로 형성하고, 상기 나노구슬을 식각마스크로 사용하여 직접 기판을 식각하거나, 또는 상기 나노구슬이 형성된 상태에서 식각방지층을 형성하고 나노구슬을 리프트-오프 방법으로 제거한 후 기판을 식각함으로써 개구부 안에 여러 개의 실리콘 팁을 동시에 형성하는 방법을 기술적 요지로 한다. 이에 의해 전계방출소자 제작시 정밀한 콘트롤을 요구하는 난이도 높은 공정이 없으므로 전반적인 공정의 단순화가 가능하며, 한 개의 개구부에 여러 개의 실리콘 팁을 형성할 수 있으므로 기존의 전계방출소자에 비해 단위면적당 전자방출밀도가 높아져 고밀도, 고출력 전계방출소자를 제작할 수 있는 이점이 있다.The present invention relates to a method for manufacturing a field emission device, and relates to a method for manufacturing a high power field emission device by simply forming a high-density silicon tip using a nanobead manufacturing method, which is a kind of nanotechnology. More specifically, a single layer of nanobeads having a uniform diameter is formed on a substrate having a gate metal film formation and openings defined therein, and the substrate is directly etched using the nanobeads as an etching mask, or the nanobeads In this state, a method of forming a plurality of silicon tips simultaneously in an opening by forming an etch stop layer, removing nanobeads by a lift-off method, and then etching a substrate. This makes it possible to simplify the overall process because there is no high-level process that requires precise control when manufacturing the field emission device, and it is possible to form several silicon tips in one opening, and thus the electron emission density per unit area compared to the existing field emission device. Increased has the advantage of manufacturing a high density, high output field emission device.

전계방출소자 나노구슬 실리콘 팁 고출력 Field Emission Nano Beads Silicon Tip High Power

Description

나노구슬을 이용한 전계방출소자의 제작방법{Fabrication method of field emission devices using nano-beads}Fabrication method of field emission devices using nano-beads

본 발명은 전계방출소자의 제작방법에 관한 것으로서, 특히 전계방출소자(field emission device)를 만들기 위해 실리콘 팁을 제작하는 공정의 일부를 나노구슬 제조법으로 대체하여, 제작공정을 단순화하고 단위면적당 전계방출소자의 숫자를 증가시켜 고출력를 위한 나노기술을 이용한 전계방출소자의 제작방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for fabricating a field emission device. In particular, a part of the silicon tip manufacturing process is replaced by a nano-ball method to make a field emission device. The present invention relates to a method of fabricating a field emission device using nanotechnology for high power by increasing the number of devices.

전계방출소자는 진공 상태에서 금속 또는 반도체의 표면에 전계를 가할 때 전자가 방출되는 현상을 이용하는 소자이며, 디스플레이 등의 분야에 응용가능성이 높은 기술이다.The field emission device is a device using a phenomenon in which electrons are emitted when an electric field is applied to the surface of a metal or a semiconductor in a vacuum state, and has a high applicability in fields such as a display.

이러한 전계방출소자의 핵심기술 중의 하나는 전자의 방출을 용이하게 하도록 하기 위해 금속 또는 실리콘을 팁(tip) 모양으로 가공하는 것이다. 이 중에서 실리콘 팁을 이용할 경우의 전계방출소자 제작과정을 도 1a에서 도 1g까지 간략하게 도시하였다.One of the key technologies of such field emission devices is to form metal or silicon into tips to facilitate the emission of electrons. Among them, the manufacturing process of the field emission device in the case of using the silicon tip is briefly illustrated in FIGS. 1A to 1G.

1)제 1단계 : 도 1a의 실리콘 기판(1)에 도 1b와 같이 절연막(11)을 형성한 후 도 1c와 같이 실리콘 팁을 형성하려는 위치에 절연막(11)을 한정한다. 절연막으로 많이 사용되는 물질은 실리콘 산화막이며, 대개 산화공정으로 형성한다.1) First step: After the insulating film 11 is formed on the silicon substrate 1 of FIG. 1A as shown in FIG. 1B, the insulating film 11 is defined at a position to form a silicon tip as shown in FIG. 1C. A material commonly used as an insulating film is a silicon oxide film, which is usually formed by an oxidation process.

2)제 2단계 : 상기 도 1c에서 한정한 절연막(11)을 마스크로 하여 실리콘 기판(1)을 등방성 식각하여 도 1d와 같은 구조를 형성한다. 이 때 등방성 식각방법은 산 또는 염기를 사용하는 습식식각을 사용할 수도 있고, 반응성 이온식각(reactive ion etch : RIE)과 같은 건식식각법을 사용할 수도 있다. 등방성 식각을 시행할 때 절연막(11) 하부로 측면식각이 일어나도록 하는 것이 이 방법의 핵심이다.2) Step 2: The silicon substrate 1 isotropically etched using the insulating film 11 defined in FIG. 1C as a mask to form a structure as shown in FIG. 1D. In this case, the isotropic etching method may use a wet etching method using an acid or a base, or may use a dry etching method such as a reactive ion etch (RIE). When the isotropic etching is performed, the side etching is caused to occur below the insulating film 11.

3)제 3단계 : 실리콘 기판(1)을 산화하여 실리콘 산화막(12)을 형성하여 도 1e와 같이 실리콘 팁(41)이 형성되도록 한다.3) Step 3: The silicon substrate 1 is oxidized to form a silicon oxide film 12 so that the silicon tip 41 is formed as shown in FIG.

4)제 4단계 : 도 1f와 같이 게이트 전극으로 사용할 게이트 금속막(21)을 형성한다.4) Fourth Step: A gate metal film 21 to be used as a gate electrode is formed as shown in FIG. 1F.

5)제 5단계 : 실리콘 팁(41) 주위의 실리콘 산화막(12)을 습식식각 등의 방법으로 일부 제거하여 실리콘 팁(41) 위의 절연막(11)과 그 위의 게이트 금속막(21)이 떨어져 나가도록 하면 도 1g와 같이 실리콘 팁(41)이 노출되면서 공정이 완료된다.5) fifth step: the silicon oxide film 12 around the silicon tip 41 is partially removed by a wet etching method so that the insulating film 11 on the silicon tip 41 and the gate metal film 21 thereon are removed. If it is to fall off, the process is completed while the silicon tip 41 is exposed as shown in FIG.

도 2는 이와 같은 방법으로 형성된 실리콘 전계방출소자의 전자현미경 사진이다.2 is an electron micrograph of a silicon field emission device formed by the above method.

상기와 같은 기존의 실리콘 전계방출소자의 제작방법은 제작과정이 비교적 복잡하고 도 1d에서와 같이 등방성 측면식각 등 정밀한 공정 콘트롤이 요구되는 단계가 존재하며, 도 2에서 볼 수 있듯이 개구부 한 개 당 한 개의 실리콘 팁 밖에 형성할 수 없으므로 전계방출소자의 고출력화에 불리한 단점이 있다.The conventional method of manufacturing a silicon field emission device as described above has a relatively complicated manufacturing process and requires precise process control such as isotropic side etching as shown in FIG. 1D, and as shown in FIG. Since only two silicon tips can be formed, there is a disadvantage in that the output power of the field emission device is high.

한편, 나노기술의 일종인 나노구슬(nanosphere) 제조법을 이용하여 전계방출소자를 제작하고자 하는 것으로, W.N. Ng 등이 2008년에 Nanotechnology Vol. 19, pp. 255302에 발표하였듯이, 나노구슬 제조법을 사용하면 도 3과 같이 직경의 균일도가 매우 우수한 구형(球形)의 나노구슬이 육방밀집구조(hexagonal close packing)를 형성하게 된다. 나노구슬의 재질은 폴리스티렌, 라텍스 등의 고분자물질 및 실리카 등이 널리 사용되며, 제작 가능한 직경범위는 대개 100nm ~ 1㎛ 정도로 알려져 있다. 구형의 구슬이 밀집하게 되면 도 3에서 볼 수 있는 바와 같이 구슬과 구슬 사이에 틈새자리(interstice)가 형성된다. 따라서 구슬을 자연적인 마스크로 사용하여 식각 및 리프트-오프(lift-off) 등의 후속공정을 진행하는 것이 가능하며, 이러한 의미에서 나노구슬 제조법을 “자연 리소그라피(natural lithography)"라고 부르기도 한다.On the other hand, it is to manufacture a field emission device using a nanosphere (nanosphere) manufacturing method, a kind of nanotechnology, W.N. Ng et al. In Nanotechnology Vol. 19, pp. As disclosed in 255302, when the nanobead manufacturing method is used, as shown in FIG. 3, spherical nanobeads having excellent uniformity of diameter form hexagonal close packing. As the material of nano beads, polymer materials such as polystyrene, latex, and silica are widely used, and a diameter range that can be manufactured is generally known to be about 100 nm to 1 μm. When the spherical beads are concentrated, an interstice is formed between the beads and the beads as shown in FIG. 3. Therefore, it is possible to proceed with subsequent processes such as etching and lift-off by using beads as a natural mask, and in this sense, nanobead manufacturing is sometimes referred to as "natural lithography."

최근 급격히 발전하고 있는 나노기술(nano-technology)의 기본적인 특징은, 종래의 반도체 공정기술이 극히 미세한 구조물을 만들기 위해 top-down 방식으로 접근했다면 나노기술은 이를 뒤집어 자기조립(self-assembly)을 이용한 bottom-up 방식의 혁신적인 접근방법을 제공한다는 것이다. 그러나 나노기술의 결정적인 약점은 자기조립이 특정한 위치에서만 발생하도록 조절할 수 있는 수단을 확보하지 못했다는 것이며, 이것은 나노구슬 제조법의 경우에도 마찬가지이다.The basic feature of nanotechnology, which is rapidly developing in recent years, is that if the conventional semiconductor processing technology approaches the top-down method to make an extremely fine structure, the nanotechnology inverts it and uses self-assembly. It provides a bottom-up, innovative approach. The decisive weakness of nanotechnology, however, is that they have no means of controlling the self-assembly to occur only at certain locations, even in the case of nanobead manufacturing.

따라서, 기초적인 반도체 공정과 상기 나노구슬 제조법을 접목하여 이와 같은 자기조립이 우리가 원하는 특정 위치에서만 일어나도록 제어하면, 비교적 간단 한 공정에 의해 고출력의 전계방출소자의 제작이 가능할 것으로 기대된다.Therefore, by combining the basic semiconductor process and the nano-bead manufacturing method to control such self-assembly to occur only at the specific location we want, it is expected that the production of high power field emission devices can be made by a relatively simple process.

본 발명의 목적은 전계방출소자(field emission device)를 만들기 위해 실리콘 팁을 제작하는 공정의 일부를 나노구슬 제조법으로 대체하여, 결과적으로 전계방출소자의 제작공정을 단순화하고 단위면적당 전계방출소자의 숫자를 증가시켜 고출력화를 위한 나노기술을 이용한 전계방출소자의 제작방법의 제공을 그 목적으로 한다.SUMMARY OF THE INVENTION An object of the present invention is to replace a part of the process of fabricating a silicon tip with a nano-ball method to make a field emission device, consequently simplifying the fabrication process of the field emission device and the number of field emission devices per unit area The purpose of the present invention is to provide a method for manufacturing a field emission device using nanotechnology for increasing the power output.

상기 목적 달성을 위해 본 발명은, 전계방출소자의 제작 방법에 있어서, 기판의 상측에 절연막을 형성하는 제1단계와; 상기 절연막 상측에 개구부가 구비된 게이트 금속막을 형성하는 제2단계와; 상기 절연막을 식각하여 상기 개구부를 통해 기판을 노출시키는 제3단계와; 상기 절연막 식각 후 나노구슬을 형성하는 제4단계와; 상기 나노구슬을 마스크로 사용하여 기판을 식각하여 상기 개구부 안에 팁을 형성시키는 제5단계;를 포함하여 이루어지는 것을 특징으로 하는 나노구슬을 이용한 전계방출소자의 제작방법을 기술적 요지로 한다.To achieve the above object, the present invention provides a method of manufacturing a field emission device, comprising: a first step of forming an insulating film on an upper side of a substrate; A second step of forming a gate metal film having an opening above the insulating film; Etching the insulating film to expose a substrate through the opening; Forming a nano-bead after etching the insulating film; The manufacturing method of the field emission device using a nano-bead characterized in that it comprises a; a fifth step of forming a tip in the opening by etching the substrate using the nano-bead as a mask.

또한, 상기 기판은 실리콘 기판 또는 실리콘 카바이드 기판인 것이 바람직하다.In addition, the substrate is preferably a silicon substrate or a silicon carbide substrate.

또한, 상기 게이트 금속막의 재질은 상기 제5단계의 기판 식각과정에서 식각되지 않는 금속인 것이 바람직하다.In addition, the material of the gate metal layer is preferably a metal that is not etched in the substrate etching process of the fifth step.

또한, 본 발명은, 전계방출소자의 제작 방법에 있어서, 기판의 상측에 절연막을 형성하는 제1단계와; 상기 절연막 상측에 개구부가 구비된 게이트 금속막을 형성하는 제2단계와; 상기 절연막을 식각하여 상기 개구부를 통해 기판을 노출시키는 제3단계와; 상기 절연막 식각 후 나노구슬을 형성하는 제4단계와; 상기 나노구슬 상층에 상기 기판 전면에 식각방지층을 형성하는 제5단계와; 식각공정을 거쳐 나노구슬 사이의 틈새자리에 형성된 식각방지층만 남기는 제6단계와; 상기 식각방지층을 제외한 노출된 기판을 식각하여 개구부 안에 팁을 형성시키는 제7단계;를 포함하여 이루어지는 것을 특징으로 하는 나노구슬을 이용한 전계방출소자의 제작방법을 또 다른 기술적 요지로 한다.In addition, the present invention provides a method of manufacturing a field emission device, comprising: a first step of forming an insulating film on an upper side of a substrate; A second step of forming a gate metal film having an opening above the insulating film; Etching the insulating film to expose a substrate through the opening; Forming a nano-bead after etching the insulating film; A fifth step of forming an etch stop layer on the entire surface of the substrate on the nanobeads; A sixth step of leaving only an etch stop layer formed in a gap between nano beads through an etching process; Another method of manufacturing a field emission device using a nano-bead comprising a; a seventh step of forming a tip in the opening by etching the exposed substrate except the etch stop layer.

또한, 상기 기판은 실리콘 기판 또는 실리콘 카바이드 기판인 것이 바람직하다.In addition, the substrate is preferably a silicon substrate or a silicon carbide substrate.

또한, 상기 게이트 금속막의 재질은 상기 제7단계의 기판 식각과정에서 식각되지 않는 금속인 것이 바람직하다.In addition, the material of the gate metal layer is preferably a metal that is not etched in the substrate etching process of the seventh step.

여기에서, 상기 식각방지층의 재질은 니켈 또는 티타늄, 두께는 10 nm 이하로 형성되어, 상기 제7단계의 기판 식각과정에서 식각방지층이 측면으로 식각되는 것이 바람직하다.Here, the material of the etch stop layer is nickel or titanium, the thickness is formed to 10 nm or less, it is preferable that the etch stop layer is laterally etched in the substrate etching process of the seventh step.

본 발명에서 제시한 방법을 이용하면 전계방출 소자를 제작하기 위한 제작공정의 단순화가 가능하며, 한 개의 개구부에 여러 개의 실리콘 팁을 형성할 수 있으므로 기존의 전계방출소자에 비해 단위면적당 전자방출밀도가 높아져 고밀도·고출력 소자를 제작할 수 있다.Using the method proposed in the present invention, it is possible to simplify the fabrication process for fabricating the field emission device, and since the silicon tip can be formed in one opening, the electron emission density per unit area is higher than that of the existing field emission device. It becomes high and can manufacture a high density, high output element.

본 발명은 기초적인 반도체 공정과 나노구슬 제조법을 접목하여 자기조립이 우리가 원하는 특정 위치에서만 일어나도록 제어함으로써 기존의 실리콘 전계방출소자 제작방법에 비해 진일보한 결과를 얻기 위한 것이다.The present invention is to achieve a further result compared to the conventional silicon field emission device manufacturing method by combining the basic semiconductor process and the nano-bead manufacturing method to control the self-assembly to occur only at the specific location we want.

이하에서는 본 발명에 대해 구체적인 실시예를 들어 설명하고자 한다. 아래의 실시예는 설명을 용이하게 하기 위해 실리콘 기판의 경우를 예로 들었으나, 기판의 재질을 실리콘이 아닌 다른 물질, 예를 들어 실리콘 카바이드 등을 사용할 때도 동일하게 적용이 가능하다.Hereinafter will be described with reference to specific embodiments of the present invention. In the following embodiment, a silicon substrate is taken as an example to facilitate explanation, but the same applies to the use of a material other than silicon, for example, silicon carbide.

실시예 1Example 1

1) 제 1단계 : 도 4a, 도 4b와 같이 실리콘 기판(1)에 절연막(11)을 형성한다. 절연막의 재질은 실리콘 산화막 또는 실리콘 질화막 등이 적당하나, 이에 국한되지는 않는다.1) First step: An insulating film 11 is formed on the silicon substrate 1 as shown in FIGS. 4A and 4B. The material of the insulating film is, but is not limited to, a silicon oxide film or a silicon nitride film.

2) 제 2단계 : 도 4c와 같이 게이트 전극으로 사용할 게이트 금속막(21)을 증착하고 개구부(22)를 형성한다. 상기 개구부(22)는 실리콘 팁을 형성할 위치이며, 개구부(22) 형성은 (리소그라피 + 식각)공정 또는 리프트-오프(lift-off) 공정 등의 방법을 사용한다. 게이트 전극으로 사용할 게이트 금속막(21)의 재질은 후술할 제 5단계에서 실리콘 기판(1)을 식각할 때 식각이 되지 않는 물질을 사용하는 것이 중요하다. 예를 들어 실리콘 기판(1)을 식각하기 위해 SF6, CF4 등의 원료기체를 사용하여 건식식각을 행할 경우에는 니켈 등의 게이트 금속막 재질을 사용하는 것이 바람직하다.2) Step 2: A gate metal film 21 to be used as a gate electrode is deposited as shown in FIG. 4C and an opening 22 is formed. The opening 22 is a position where a silicon tip is to be formed, and the opening 22 is formed by a method such as a (lithography + etching) process or a lift-off process. As the material of the gate metal film 21 to be used as the gate electrode, it is important to use a material that is not etched when etching the silicon substrate 1 in the fifth step to be described later. For example, when dry etching is performed using raw materials such as SF 6 and CF 4 to etch the silicon substrate 1, it is preferable to use a gate metal film material such as nickel.

3) 제 3단계 : 도 4d와 같이 절연막(11)을 식각하여 실리콘 기판(1)을 노출시킨다. 절연막(11)을 식각할 때에는 도 4d와 같이 게이트 금속막(21) 하부로 측면식각이 일어날 수 있도록 등방성 식각방법을 사용하는 것이 바람직하다.3) Third Step: As illustrated in FIG. 4D, the insulating layer 11 is etched to expose the silicon substrate 1. When etching the insulating film 11, it is preferable to use an isotropic etching method so that side etching occurs below the gate metal film 21 as shown in FIG.

4) 제 4단계 : 도 4e와 같이 나노구슬(31)을 형성한다. 나노구슬(31)은 단층으로 형성되는 것이 일반적이나 이에 국한되지는 않으며, 표면 전체에 균일하게 도포된다. 앞에서 언급한 대로, 나노구슬(31)의 재질은 폴리스티렌, 라텍스 등의 고분자물질 및 실리카 등이 널리 사용되며, 제작 가능한 직경범위는 대개 100nm ~ 1㎛ 정도이다. 나노구슬이 개구부(22)에도 형성되어 들어갈 수 있도록 도 4f에 도시한 것처럼 개구부(22)의 크기를 나노구슬의 직경을 고려하여 사전에 결정하고 이에 따라 형성하는 것이 핵심개념이다. 도 4f에는 개구부(22)에 7개의 나노구슬(31)이 들어가도록 고안되어 있으나, 이것은 본 발명의 개념을 설명하기 위한 것일 뿐이고 이에 국한되지는 않는다. 일반적으로 나노구슬(31)의 직경은 1~2 %의 매우 우수한 균일도로 형성할 수 있으므로, 개구부(22)의 크기와 나노구슬(31)의 크기를 조절하여 우리가 원하는 개수의 나노구슬(31)이 개구부(22) 안으로 들어가도록 할 수 있다. 이 때 절연막(11)과 게이트 금속막(21)의 두께를 합한 두께는 나노구슬(31)의 직경을 고려하여 적절하게 결정하는 것이 중요하며, 만약 이 두께가 너무 두꺼울 경우에는 개구부(22)의 단차가 증가하여 개구부에 들어가는 나노구슬(31)이 단층이 아니라 복층이 될 가능성이 있으며, 반대로 너무 얇을 경우에는 개구부의 단차가 감소하여 도 4f와 같이 개구부(22) 안에 나노구슬(31)이 정확하게 위치하지 않을 가능성이 있다.4) fourth step: forming nanobeads 31 as shown in FIG. Nanobead 31 is generally formed in a single layer, but is not limited thereto, and is uniformly applied to the entire surface. As mentioned above, the material of the nanobead 31 is widely used, such as polystyrene, polymer materials such as latex and silica, and the diameter range that can be produced is usually about 100nm ~ 1㎛. As shown in FIG. 4F, the size of the opening 22 is determined in advance in consideration of the diameter of the nanobead and thus formed so that the nanobeads may also be formed in the opening 22. In FIG. 4F, the seven nanobeads 31 are designed to enter the opening 22, but this is only for illustrating the concept of the present invention and is not limited thereto. In general, since the diameter of the nanobeads 31 can be formed with a very good uniformity of 1 to 2%, by controlling the size of the opening 22 and the size of the nanobeads 31, the desired number of nanobeads 31 is obtained. ) May enter the opening 22. At this time, it is important to properly determine the thickness of the insulating film 11 and the gate metal film 21 in consideration of the diameter of the nanobeads 31. If the thickness is too thick, the thickness of the opening 22 It is possible that the step increases and the nanobead 31 entering the opening becomes a double layer instead of a single layer. On the contrary, when too thin, the step gap of the opening decreases, so that the nanobead 31 in the opening 22 is exactly as shown in FIG. 4F. It may not be located.

5) 제 5단계: 나노구슬(31)을 마스크로 사용하여 실리콘 기판(1)을 식각하여 최종적으로 도 4k와 같이 개구부(22) 안에 실리콘 팁(41)을 형성한다. 실리콘 기판(1)을 식각하는 방법은 여러 가지가 있을 수 있으며, 일반적으로 SF6, CF4, CHF3, Cl2 등의 원료기체를 사용하여 건식식각을 진행하는 방법을 많이 사용하나 이에 국한되지는 않는다. 제 5단계의 핵심은 나노구슬(31)과 실리콘 기판(1)의 식각속도비(etch rate ratio)가 적절한 비율을 갖도록 하여, 도 4g에서 도 4j까지 도시한 바와 같이 나노구슬(31)이 점차적으로 식각되어 크기가 줄어들면서 실리콘 기판(1)도 함께 식각되어 최종적으로 도 4j와 같이 원추 모양의 실리콘 팁(41)이 형성될 수 있는 공정조건을 찾는 것이다. 틈새자리(32)에는 실리콘 기판(1)이 노출되어 있으므로 식각이 진행되며, 나노구슬(31)로 덮여있는 실리콘 기판 부위는 나노구슬이 점차 식각되어 크기가 줄어들면서 노출되어 순차적으로 식각이 진행된다. 개구부(22) 밖에 위치해 있던 나노구슬(31)은 이 과정에서 모두 식각되어 제거되며, 개구부(22)를 제외한 나머지 부분은 상기 제 2단계에서 언급한 바와 같이 실리콘 기판(1)을 식각할 때 식각되지 않는 재질의 게이트 금속막(21)으로 덮여 있으므로 실리콘 기판(1)의 식각공정에 영향받지 않는다.5) Step 5: The silicon substrate 1 is etched using the nanobeads 31 as a mask to finally form the silicon tips 41 in the openings 22 as shown in FIG. 4K. The silicon substrate 1 may be etched in various ways. In general, dry etching is performed using raw materials such as SF 6 , CF 4 , CHF 3 , and Cl 2 , but is not limited thereto. Does not. The core of the fifth step is that the etch rate ratio of the nanobeads 31 and the silicon substrate 1 has an appropriate ratio, so that the nanobeads 31 gradually become as shown in FIGS. 4G to 4J. The silicon substrate 1 is also etched as it is etched down and thus the silicon substrate 1 is finally etched to find a process condition in which the conical silicon tip 41 can be formed as shown in FIG. 4J. Since the silicon substrate 1 is exposed in the gap 32, etching proceeds, and the silicon substrate portion covered with the nanobeads 31 is exposed while the nanobeads are gradually etched and are reduced in size, thereby sequentially etching. . The nano beads 31 located outside the opening 22 are all etched away in this process, and the remaining portions except the opening 22 are etched when the silicon substrate 1 is etched as mentioned in the second step. Since it is covered with the gate metal film 21 of a material which is not made, it is not affected by the etching process of the silicon substrate 1.

실시예 2Example 2

1) 제 1단계에서 제 4단계까지는 상기 실시예 1과 동일하다.1) The first to fourth steps are the same as in the first embodiment.

2) 제 5단계 : 도 4l과 같이 실리콘 기판(1)의 전면에 식각방지층(51)을 얇게 형성한다. 상기 식각방지층(51)은 추후 실리콘 기판(1)을 식각할 때 실리콘에 대해 높은 식각속도비를 가지면서 천천히 식각되는 물질을 사용할 것이 요구되며, 두께는 수 nm ~ 수십 nm 정도로 얇은 것이 바람직하다. 예를 들어 니켈, 티타늄 등의 금속을 10 nm 이하로 얇게 성장시키는 것도 한 방법이 될 수 있다. 상기 식각방지층(51)은 나노구슬(31)위 또는 나노구슬 사이의 틈새자리(32)에 증착된다.2) 5th step: A thin etch stop layer 51 is formed in the front surface of the silicon substrate 1 as shown in FIG. The etch stop layer 51 is required to use a material that is slowly etched while having a high etch rate ratio for silicon when etching the silicon substrate 1, the thickness is preferably several nm to several tens of nm thin. For example, a method of thinly growing metals such as nickel and titanium to 10 nm or less may be one method. The etch stop layer 51 is deposited on the nanobeads 31 or in the gaps 32 between the nanobeads.

3) 제 6단계 : 나노구슬(31)을 습식식각 등의 적절한 방법으로 리프트-오프하면 도 4m과 같이 틈새자리(32)에 형성되어 있던 식각방지층(51)만 남게 된다. 도 4n은 도 4m을 위에서 조감한 모식도이다. 나노구슬(31)위에 증착되어 있던 식각방지층(51)은 나노구슬이 제거되면서 함께 제거된다. 나노구슬의 리프트-오프 단계는 나노구슬(31)의 재질에 따라 적절한 방법을 사용하며, 예를 들어 실리카 재질의 나노구슬일 경우 불산이 함유된 수용액을 사용하여 습식식각 방법으로 손쉽게 리프트-오프가 가능하다.3) Step 6: When the nanobead 31 is lifted off by an appropriate method such as wet etching, only the etch stop layer 51 formed in the gap 32 is left as shown in FIG. 4M. FIG. 4N is a schematic view of FIG. 4M taken from above. The etch stop layer 51 deposited on the nanobeads 31 is removed together with the nanobeads removed. Lifting-off step of the nano-bead is used according to the material of the nano-bead (31), for example, if the nano-bead of silica material using a hydrofluoric acid-containing aqueous solution is easily lift-off by wet etching method It is possible.

4) 제 7단계 : 노출된 실리콘 기판(1)을 식각하여 최종적으로 도 4o와 같이 개구부(22) 안에 실리콘 팁(41)을 형성한다. 개구부(22) 안에 증착된 식각방지층(51)은 니켈 또는 티타늄 재질로 형성되며, 두께가 10nm 이하로 얇고, 실리콘 기 판에 비해 식각속도가 늦으므로 도 4g ~ 도 4j에서 언급한 것과 유사한 원리로 수직방향으로 실리콘 기판(1)이 식각됨에 따라 식각방지층(51)이 측면으로 서서히 식각되어 크기가 줄어들면서 최종적으로 식각방지층은 모두 사라지고 실리콘 팁(41)이 형성된다. 개구부(22)를 제외한 나머지 부분에 형성된 식각방지층(51)은 실리콘 기판(1)을 식각할 때 식각되지 않는 재질의 게이트 금속막(21) 위에 있으므로 아무런 변화를 일으키지 않고 모두 제거된다.4) Step 7: The exposed silicon substrate 1 is etched to finally form the silicon tip 41 in the opening 22 as shown in FIG. The anti-etching layer 51 deposited in the opening 22 is formed of nickel or titanium, and has a thickness of 10 nm or less and a slow etching speed compared to the silicon substrate. As the silicon substrate 1 is etched in the vertical direction, the etch stop layer 51 is slowly etched to the side to reduce the size, and finally, the etch stop layer disappears and the silicon tip 41 is formed. The etch stop layer 51 formed on the remaining portions except for the opening 22 is removed on the gate metal film 21 of a material that is not etched when the silicon substrate 1 is etched, and is removed without causing any change.

도 1a ~ 도 1g - 종래의 기술에 의한 실리콘 팁의 형성방법을 순서대로 간략하게 나타낸 도.1A-1G-a simplified view of a prior art method for forming a silicon tip.

도 2 - 종래의 실리콘 팁의 형성방법에 의해 형성된 실리콘 전계방출소자의 전자현미경 사진을 나타낸 도.Fig. 2 shows an electron micrograph of a silicon field emission device formed by a conventional method for forming a silicon tip.

도 3 - 나노구슬 제조법에 의해 형성된 나노구슬에 대한 전자현미경 사진을 나타낸 도.Figure 3 shows an electron microscope photograph of nanobeads formed by the nanobeads manufacturing method.

도 4a ~ 도 4e, 4k - 본 발명의 실시예 1에 의한 실리콘 전계방출소자의 제작방법을 나타낸 모식도.4A to 4E and 4K-Schematic diagrams illustrating a method of fabricating a silicon field emission device according to Example 1 of the present invention.

도 4a ~ 도 4e, 4l, 4m, 4o - 본 발명의 실시예 2에 의한 실리콘 전계방출소자의 제작방법을 나타낸 모식도.4A to 4E, 4L, 4M, 4O-schematic diagrams showing a method of fabricating a silicon field emission device according to Example 2 of the present invention.

도 4f - 본 발명에 따른 개구부가 형성된 실리콘 기판 위에 나노구슬을 단층으로 형성한 상태를 위에서 본 모습을 나타낸 도.Figure 4f-a view showing a state in which the nano-bead formed in a single layer on the silicon substrate having an opening according to the present invention seen from above.

도 4g ~ 도 4j - 본 발명의 실시예 1에 의해 나노구슬을 식각마스크로 사용하여 개구부 안의 실리콘 기판을 식각할 때 시간이 흐름에 따라 실리콘 팁이 점차 형성되는 모습을 묘사한 도.4G to 4J-a diagram depicting the formation of a silicon tip over time when the silicon substrate in the opening is etched using nanobeads as an etch mask according to Example 1 of the present invention.

도 4n - 본 발명의 실시예 2에 의해 나노구슬의 형성이 완료된 후 얇은 식각방지층을 증착하고 나노구슬을 리프트-오프로 제거한 후의 상태를 묘사한 도.Figure 4n-depicts the state after deposition of a thin etch stop layer after the formation of nanobeads by Example 2 of the present invention and removal of the nanobeads by lift-off.

<도면에 사용된 주요부호에 대한 설명><Description of Major Symbols Used in Drawings>

1 : 실리콘 기판 11: 절연막1: silicon substrate 11: insulating film

21: 게이트 금속막 22: 개구부21: gate metal film 22: opening

31: 나노구슬 32: 틈새자리31: nanobead 32: niche

41: 실리콘 팁 51: 식각방지층41: silicon tip 51: etch stop layer

Claims (7)

전계방출소자의 제작 방법에 있어서,In the manufacturing method of the field emission device, 기판의 상측에 절연막을 형성하는 제1단계와;A first step of forming an insulating film on the upper side of the substrate; 상기 절연막 상측에 개구부가 구비된 게이트 금속막을 형성하는 제2단계와;A second step of forming a gate metal film having an opening above the insulating film; 상기 절연막을 식각하여 상기 개구부를 통해 기판을 노출시키는 제3단계와;Etching the insulating film to expose a substrate through the opening; 상기 절연막 식각 후 그 상층에 나노구슬을 형성하는 제4단계와;A fourth step of forming nano beads on the upper layer after etching the insulating film; 상기 나노구슬을 마스크로 사용하여 기판을 식각하여 상기 개구부 안에 팁을 형성시키는 제5단계;를 포함하여 이루어지는 것을 특징으로 하는 나노구슬을 이용한 전계방출소자의 제작방법.And a fifth step of forming a tip in the opening by etching the substrate by using the nanobeads as a mask. 제 1항에 있어서, 상기 기판은 실리콘 기판 또는 실리콘 카바이드 기판인 것을 특징으로 하는 나노구슬을 이용한 전계방출소자의 제작방법.The method of manufacturing a field emission device using nanobeads according to claim 1, wherein the substrate is a silicon substrate or a silicon carbide substrate. 제 1항에 있어서, 상기 게이트 금속막의 재질은 상기 제5단계의 기판 식각과정에서 식각되지 않는 금속인 것을 특징으로 하는 나노구슬을 이용한 전계방출소자의 제작방법.The method of claim 1, wherein a material of the gate metal layer is a metal which is not etched during the substrate etching process of the fifth step. 전계방출소자의 제작 방법에 있어서,In the manufacturing method of the field emission device, 기판의 상측에 절연막을 형성하는 제1단계와;A first step of forming an insulating film on the upper side of the substrate; 상기 절연막 상측에 개구부가 구비된 게이트 금속막을 형성하는 제2단계와;A second step of forming a gate metal film having an opening above the insulating film; 상기 절연막을 식각하여 상기 개구부를 통해 기판을 노출시키는 제3단계와;Etching the insulating film to expose a substrate through the opening; 상기 절연막 식각 후 그 상층에 나노구슬을 형성하는 제4단계와;A fourth step of forming nano beads on the upper layer after etching the insulating film; 상기 나노구슬 상층의 상기 기판 전면에 식각방지층을 형성하는 제5단계와;A fifth step of forming an etch stop layer on the entire surface of the substrate above the nanobeads; 식각공정을 거쳐 나노구슬 사이의 틈새자리에 형성된 식각방지층만 남기는 제6단계와;A sixth step of leaving only an etch stop layer formed in a gap between nano beads through an etching process; 상기 식각방지층을 제외한 노출된 기판을 식각하여 개구부 안에 팁을 형성시키는 제7단계;를 포함하여 이루어지는 것을 특징으로 하는 나노구슬을 이용한 전계방출소자의 제작방법.And etching the exposed substrate, except for the etch stop layer, to form a tip in the opening, the method of manufacturing a field emission device using nanobeads. 제 4항에 있어서, 상기 기판은 실리콘 기판 또는 실리콘 카바이드 기판인 것을 특징으로 하는 나노구슬을 이용한 전계방출소자의 제작방법.5. The method of claim 4, wherein the substrate is a silicon substrate or a silicon carbide substrate. 6. 제 4항에 있어서, 상기 게이트 금속막의 재질은 상기 제7단계의 기판 식각과정에서 식각되지 않는 금속인 것을 특징으로 하는 나노구슬을 이용한 전계방출소자의 제작방법.The method of claim 4, wherein the gate metal layer is formed of a metal that is not etched during the substrate etching process of the seventh step. 제 4항에 있어서, 상기 식각방지층의 재질은 니켈 또는 티타늄, 두께는 10 nm 이하로 형성되어, 상기 제7단계의 기판 식각과정에서 식각방지층이 측면으로 식각되는 것을 특징으로 하는 나노구슬을 이용한 전계방출소자의 제작방법.The method of claim 4, wherein the material of the etch stop layer is nickel or titanium, the thickness is 10 nm or less, the etch stop layer is etched to the side during the substrate etching process of the seventh step, characterized in that the electric field using nano-beads Method of manufacturing the emitting device.
KR1020090097123A 2009-10-13 2009-10-13 Fabrication method of field emission devices using nano-beads KR101042003B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090097123A KR101042003B1 (en) 2009-10-13 2009-10-13 Fabrication method of field emission devices using nano-beads

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090097123A KR101042003B1 (en) 2009-10-13 2009-10-13 Fabrication method of field emission devices using nano-beads

Publications (2)

Publication Number Publication Date
KR20110040011A KR20110040011A (en) 2011-04-20
KR101042003B1 true KR101042003B1 (en) 2011-06-16

Family

ID=44046452

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090097123A KR101042003B1 (en) 2009-10-13 2009-10-13 Fabrication method of field emission devices using nano-beads

Country Status (1)

Country Link
KR (1) KR101042003B1 (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020037753A (en) * 1999-08-11 2002-05-22 밀러 제리 에이 Field emission cathodes comprised of electron emitting particles and insulating particles

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020037753A (en) * 1999-08-11 2002-05-22 밀러 제리 에이 Field emission cathodes comprised of electron emitting particles and insulating particles

Also Published As

Publication number Publication date
KR20110040011A (en) 2011-04-20

Similar Documents

Publication Publication Date Title
KR102318555B1 (en) Inverted nano-cone structure for photonic device and the method for manufacturing the same
TWI463565B (en) A method for forming a robust top-down silicon nanowire structure using a conformal nitride and such structure
US9139914B2 (en) Three-dimensional copper nanostructure and fabrication method thereof
US7803698B2 (en) Methods for controlling catalyst nanoparticle positioning and apparatus for growing a nanowire
US20120107562A1 (en) Methods for graphene-assisted fabrication of micro-and nanoscale structures and devices featuring the same
US9522821B2 (en) Method of fabricating nano-scale structures and nano-scale structures fabricated using the method
Balasundaram et al. Photonic crystal membrane reflectors by magnetic field-guided metal-assisted chemical etching
KR101121195B1 (en) Cathode substrate and method of fabricating the same
WO2005093775A1 (en) Method for forming carbonaceous material protrusion and carbonaceous material protrusion
TW200805435A (en) Post structure, semiconductor device and light emitting device using the structure, and method for forming the same
KR100388433B1 (en) Fabricating method of metallic nanowires
US7514282B2 (en) Patterned silicon submicron tubes
US20080166878A1 (en) Silicon nanostructures and fabrication thereof
KR101042003B1 (en) Fabrication method of field emission devices using nano-beads
US20140061868A1 (en) Method of manufacturing a semiconductor device and a semiconductor device
JPH07326603A (en) Manufacture of semiconductor device
KR100855882B1 (en) Single crystal nanowire array having heterojunction and method for manufacturing the same
CN107742608B (en) Dual-pattern side wall mask etching process
KR101355930B1 (en) Methods of manufacturing vertical silicon nano tubes using sidewall spacer technique and metal-assisted chemical etching process and vertical silicon nano tubes manufactured by the same
KR101164113B1 (en) Fabricating method of multi-diameter silicon wire structure
CN107978662B (en) Preparation method of gallium nitride nanometer hole
KR101581783B1 (en) Channel structure based on a nanofluidic channel and method of manufacturing the same
KR101103484B1 (en) Method for fabricating roll stamp
CN114613844B (en) Miniaturized array preparation method of nano air channel electronic device
JPH0831308A (en) Manufacture of electric field emission cold cathode

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140515

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150529

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee