KR101041569B1 - 클라이언트 신호 전송장치, 클라이언트 신호 전송에서의 종속슬롯 매핑 및 디매핑 장치 및 그 방법 - Google Patents
클라이언트 신호 전송장치, 클라이언트 신호 전송에서의 종속슬롯 매핑 및 디매핑 장치 및 그 방법 Download PDFInfo
- Publication number
- KR101041569B1 KR101041569B1 KR1020090073804A KR20090073804A KR101041569B1 KR 101041569 B1 KR101041569 B1 KR 101041569B1 KR 1020090073804 A KR1020090073804 A KR 1020090073804A KR 20090073804 A KR20090073804 A KR 20090073804A KR 101041569 B1 KR101041569 B1 KR 101041569B1
- Authority
- KR
- South Korea
- Prior art keywords
- signal
- slot
- gbit
- additional
- slots
- Prior art date
Links
- 230000003287 optical effect Effects 0.000 title claims abstract description 77
- 238000000034 method Methods 0.000 title claims abstract description 32
- 230000001419 dependent effect Effects 0.000 claims abstract description 84
- 238000013507 mapping Methods 0.000 claims abstract description 47
- 230000008054 signal transmission Effects 0.000 claims abstract description 17
- 230000005540 biological transmission Effects 0.000 claims abstract description 10
- 238000013506 data mapping Methods 0.000 claims description 7
- 230000001360 synchronised effect Effects 0.000 claims description 4
- 239000000284 extract Substances 0.000 claims description 3
- 239000000835 fiber Substances 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 31
- 101100406674 Arabidopsis thaliana OTU4 gene Proteins 0.000 description 10
- 102100023927 Asparagine synthetase [glutamine-hydrolyzing] Human genes 0.000 description 8
- 101100380329 Homo sapiens ASNS gene Proteins 0.000 description 8
- 101100048480 Vaccinia virus (strain Western Reserve) UNG gene Proteins 0.000 description 7
- 238000012795 verification Methods 0.000 description 5
- 101100462419 Homo sapiens OTUB2 gene Proteins 0.000 description 3
- 101150046103 OTU2 gene Proteins 0.000 description 3
- 102100025914 Ubiquitin thioesterase OTUB2 Human genes 0.000 description 3
- 101100406673 Arabidopsis thaliana OTU3 gene Proteins 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 101100341032 Caenorhabditis elegans inx-5 gene Proteins 0.000 description 1
- 101100341034 Caenorhabditis elegans inx-6 gene Proteins 0.000 description 1
- 101100518559 Homo sapiens OTUB1 gene Proteins 0.000 description 1
- 101150115940 OTU1 gene Proteins 0.000 description 1
- 102100040461 Ubiquitin thioesterase OTUB1 Human genes 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B10/00—Transmission systems employing electromagnetic waves other than radio-waves, e.g. infrared, visible or ultraviolet light, or employing corpuscular radiation, e.g. quantum communication
- H04B10/25—Arrangements specific to fibre transmission
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/16—Time-division multiplex systems in which the time allocation to individual channels within a transmission cycle is variable, e.g. to accommodate varying complexity of signals, to vary number of channels transmitted
- H04J3/1605—Fixed allocated frame structures
- H04J3/1652—Optical Transport Network [OTN]
- H04J3/1658—Optical Transport Network [OTN] carrying packets or ATM cells
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B10/00—Transmission systems employing electromagnetic waves other than radio-waves, e.g. infrared, visible or ultraviolet light, or employing corpuscular radiation, e.g. quantum communication
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J2203/00—Aspects of optical multiplex systems other than those covered by H04J14/05 and H04J14/07
- H04J2203/0001—Provisions for broadband connections in integrated services digital network using frames of the Optical Transport Network [OTN] or using synchronous transfer mode [STM], e.g. SONET, SDH
- H04J2203/0089—Multiplexing, e.g. coding, scrambling, SONET
- H04J2203/0091—Time slot assignment
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Time-Division Multiplex Systems (AREA)
Abstract
클라이언트 신호 전송장치, 클라이언트 신호 전송에서의 종속슬롯 매핑 및 디매핑 장치 및 그 방법이 개시된다. 본 발명의 일 실시예에 따른 클라이언트 신호 전송장치는 광 전송 계층 신호의 비트율을 새로이 정의하고, 정의된 비트율의 범위 내에 존재하는 클라이언트 신호를 있는 그대로(bit transparently) 수용하고 다중화한다. 그리고, 매핑 영역을 확장하여 종속슬롯에 할당된 데이터 용량을 증가시켜 대역폭을 조절한다.
광 전달망, 광 전송 계층, 광 채널 전송 유닛
Description
본 발명의 일 양상은 광 전달망에 관한 것으로, 보다 상세하게는 광 전달 계층을 이용한 클라이언트 신호 전송 기술에 관한 것이다.
본 발명은 지식경제부 및 정보통신연구진흥원의 IT원천기술개발사업의 일환으로 수행한 연구로부터 도출된 것이다. [과제번리번호 : 2008-F017-01, 과제명 : 100Gbps급 이더넷 및 광전송기술개발]
ITU-T G.709에서는 광 전달망(Optical Transport Network:OTN)에서 높은 대역폭을 제공하는 고속신호를 안정적으로 광 전송하기 위해서 광 채널 전송 유닛(Optical channel Transport Unit:OTUk) 및 광 채널 데이터 유닛(Optical channel Data Unit:ODUk)을 정의한다. 이때 OTU1은 대략 2.666 Gbit/s, OTU2는 대략 10.709 Gbit/s, OTU3는 대략 43.018 Gbit/s, OTU4는 대략 111.809 Gbit/s의 비트율을 가진다. 이때 광 전달망에서 수용할 수 있는 SDH 클라이언트 신호 중에서는 STM-256이 가장 높은 39.81312 Gbit/s의 비트율을 가지며 OTU3/ODU3에서 이를 수용할 수 있다.
한편, ODUk 프레임의 페이로드 바이트는 4 행에 3808 바이트 열로 구성된다. 3808 바이트 열은 32로 나누어 떨어지기 때문에 ODU3를 32개의 종속슬롯으로 구분했을 때에 각 종속슬롯은 대략 1.254 Gbit/s의 용량을 가진다. 따라서 ODU3에서는 1GbE 신호를 각 종속슬롯에 매핑하고 다중화하여 최대 32개까지 1GbE 신호를 수용할 수 있다.
또한 ODU4를 80개의 종속슬롯으로 구분했을 때에 각 종속슬롯은 대략 1.3017 Gbit/s의 용량을 가지며, ODU3를 ODU4에 다중화하기 위해서는 32개의 종속슬롯이면 된다. 32개의 종속슬롯에 담을 수 있는 데이터 종속 유닛을 ODTU4.32라 하면, ODTU4.32는 대략 41.654 Gbit/s의 용량을 가지며, ODU3는 40.3192 Gbit/s의 용량을 가지므로 ODU3를 ODTU4.32에 매핑할 수 있다. 이렇게 매핑된 ODTU4.32는 ODU4에 80개 종속슬롯 중에 32개 종속슬롯으로 다중화된다.
그러나, OTU2의 페이로드 용량이 대략 99.952 Gbit/s이고 10GbE의 용량은 10.3125 Gbit/s이기 때문에 10GbE 신호를 있는 그대로(bit transparently) OTU2에 수용할 수 없다. 이에 따라 10GbE 신호를 있는 그대로 수용하기 위해서 ODU2e 신호를 정의하였으며 ODU2e의 용량은 10.3995 Gbit/s이기 때문에 10GbE 신호 수용이 가능하다.
나아가, 40GbE 신호 용량은 41.25 Gbit/s이고 ODU3의 페이로드 용량은 대략 40.15 Gbit/s로 40GbE 신호가 ODU3보다도 더 높은 대역폭을 가지기 때문에 40GbE 신호를 있는 그대로 ODU3에 수용할 수 없다. 즉, 기존 광 전달망 신호는 동기 디 지털 계층(Synchronous Digital Hierarchy;SDH)에 기반하여 정의되다 보니 이더넷 신호를 있는 그대로(bit transparently) 수용하는데 있어서 한계가 있다.
일 양상에 따라, 광 전달망에서 클라이언트 신호에 어떤 가공을 가하지 않고 있는 그대로 수용하고 다중화하며 대역폭을 조절할 수 있는 클라이언트 전송 기술을 제안한다.
일 양상에 따른 광 전달 망에서의 광 전송 계층을 이용하여 클라이언트 신호를 전송하는 클라이언트 신호 전송장치는, 광 전송 계층 신호의 페이로드 영역 중 일부 영역을 미리 설정된 개수의 종속슬롯으로 균등하게 할당하고, 일부 영역을 제외한 나머지 영역을 추가 종속슬롯 또는 고정 스터프 바이트로 할당하는 종속슬롯 할당부 및 할당된 종속슬롯 및 추가 종속슬롯을 이용하여 클라이언트 신호를 수용하고 상위 계층의 광 전송 계층 신호로 다중화하는 광 다중화부를 포함한다.
한편 다른 양상에 따른 종속슬롯 매핑장치는, 데이터를 종속슬롯에 매핑하는 데이터 매핑부, 종속슬롯에 대한 종속포트 정보를 생성하는 다중구조 식별자 생성부, 추가 종속슬롯에 대한 추가 종속포트 정보를 생성하는 확장 다중구조 식별자 생성부 및 페이로드 구조 식별자 오버헤드 영역에 다중구조 식별자 및 확장 다중구조 식별자를 포함하는 페이로드 구조 식별자가 전달되도록 오버헤드를 설정하고 데이터 영역에 종속슬롯에 매핑된 데이터를 전달하는 오버헤드 및 데이터 선택부를 포함한다.
한편 또 다른 양상에 따른 종속슬롯 디매핑장치는, 매핑된 프레임을 수신하 여 프레임으로부터 페이로드 구조 식별자 정보를 추출하는 프레임 추출부, 페이로드 구조 식별자 정보 중에 확장 다중구조 식별자 정보의 최상위 비트가 모두 0인지를 판별하는 페이로드 구조 식별자 검증부 및 최상위 비트가 모두 0이면, 페이로드 구조 식별자의 종속 포트 정보를 이용하여 다중구조 정보를 결정하고 결정된 다중구조에 따라 종속슬롯 영역으로부터 데이터 신호를 디매핑하며, 최상위 비트가 모두 0이 아니면, 다중구조 식별자 및 확장 다중구조 식별자의 종속 포트 정보를 이용하여 확장된 다중구조 정보를 결정하고 결정된 확장 다중구조에 따라 추가 종속슬롯 영역을 포함한 종속슬롯 영역으로부터 데이터 신호를 디매핑하는 데이터 디매핑부를 포함한다.
한편 또 다른 양상에 따른 클라이언트 신호 전송방법은, 광 전송 계층 신호의 페이로드 영역 중 일부 영역을 미리 설정된 개수의 종속슬롯으로 균등하게 할당하고, 일부 영역을 제외한 나머지 영역을 추가 종속슬롯 또는 고정 스터프 바이트로 할당하는 단계 및 할당된 종속슬롯 및 추가 종속슬롯을 이용하여 클라이언트 신호를 수용하고 상위 계층의 광 전송 계층 신호로 다중화하는 단계를 포함한다.
일 실시예에 따르면, 클라이언트 신호 전송장치는 광 전송 계층 신호의 비트율을 정의하고, 정의된 비트율의 범위 내에 존재하는 클라이언트 신호를 있는 그대로(bit transparently) 수용하고 다중화한다. 이때 클라이언트 신호 전송장치는, 광 채널 데이터 유닛 4e(ODU4e)의 비트율 및 ODU3+가 가질 수 있는 비트율의 범위를 정의하고, 정의된 비트율의 범위 내에서 10GbE 신호와 40GbE 신호 및 100GbE 신 호를 수용하고 다중화할 수 있다. 나아가 클라이언트 신호 전송장치는 매핑 영역을 확장하여 종속슬롯에 할당된 데이터 용량을 증가시킴에 따라 대역폭을 조절할 수 있다.
이하에서는 첨부한 도면을 참조하여 본 발명의 실시예들을 상세히 설명한다. 본 발명을 설명함에 있어 관련된 공지 기능 또는 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략할 것이다. 또한, 후술되는 용어들은 본 발명에서의 기능을 고려하여 정의된 용어들로서 이는 사용자, 운용자의 의도 또는 관례 등에 따라 달라질 수 있다. 그러므로 그 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다.
도 1은 본 발명의 일 실시예에 따른 클라이언트 신호 전송장치(1)의 구성을 도시한 도면이다.
도 1을 참조하면, 클라이언트 신호 전송장치(1)는 종속슬롯 할당부(10) 및 광 다중화부(12)를 포함한다. 클라이언트 신호 전송장치(1)는 광 전달망(Optical Transport Network:OTN)에서의 광 전송 계층(Optical Transport Hierarchy:OTH)을 이용하여 클라이언트 신호를 전송한다. 클라이언트 신호는 이더넷 계층 신호와 같은 패킷 신호 및 동기 디지털 계층(Synchronous Digital Hierarchy:SDH) 신호 및 비디오 신호와 같은 연속(continuous) 신호를 모두 포함한다.
일 실시예에 따르면, 클라이언트 신호 중 하나인 4개의 10GbE 또는 1개의40GbE 신호를 있는 그대로 효율적으로 수용하기 위해서 광 채널 데이터 유닛 3(Optical Channel Data Unit3:ODU3)보다 높은 비트율을 가지는 신호를 정의한다. 이 신호를 ODU3+(Optical Channel Data Unit3+)라 명한다. 4개의 10GbE 신호를 있는 그대로 수용한 ODU2e 4개를 ODU3+에 다중화하는 것까지 고려한다면 ODU3+의 비트율은 최소한 41.774 Gbit/s(239/236×4×10.3125 Gbit/s)이어야 한다
반면에, ODU3+의 비트율을 ODU4의 비트율까지 무한정 높이는 것은 비효율적이며 가능하다면 ODTU4.32의 용량인 41.654 Gbit/s보다는 작은 것이 좋다. 왜냐하면 ODTU4.32의 용량보다 ODU3+의 비트율이 높으면 ODU3+신호를 OTU4에 다중화 할 때에 32개의 종속슬롯을 사용한 ODTU4.32에 매핑되지 못하고 33개의 종속슬롯을 사용한 ODTU4.33에 매핑되어야 하기 때문이다.
하지만 앞에서 언급한 바와 같이 4개의 10GbE 또는 40GbE을 있는 그대로 수용하기 위해서는 ODU3+는 최소한 41.774 Gbit/s이어야 하므로, 이 경우 ODU3+ 신호를 41.654 Gbit/s의 용량을 가지는 ODTU4.32에 수용하지 못한다. 즉 ODU3보다 약간의 비트율을 증가시켰음에도 불구하고 OTU4의 1.3017 Gbit/s 급의 종속슬롯을 하나 더 사용해서 ODU3+를 ODTU4.33에 수용할 수 밖에 없다.
OTU4에 2개의 ODU3 신호를 다중화하는 경우 80개의 1.3017 Gbit/s 급의 종속슬롯 중에 64개를 사용하게 되므로 나머지 16개의 종속슬롯으로 2개의 ODU2 또는 ODU2e 신호를 수용하거나 8개의 ODU1 신호 수용 또는 16개의 ODU0 신호 수용에 사용될 수 있다. 하지만, OTU4에 2개의 ODU3+ 신호를 다중화하는 경우 80개의 1.3017 Gbit/s 급의 종속슬롯 중에 66개를 사용하게 되므로 나머지 14개의 종속슬롯으로는 1개의 ODU2 또는 ODU2e 신호를 수용하거나 7개의 ODU1 신호 수용 또는 14 개의 ODU0 신호밖에 수용할 수 없다. 즉, ODU3+를 OTU4에 다중화할 경우에는 비효율적인 매핑이 발생할 수 밖에 없다.
이와 같이 기존 광 전달망 신호로는 신규 클라이언트 신호라 할 수 있는 10GbE, 40GbE 등을 있는 그대로 수용하는데 적합하지 않으므로 OTU4 비트율보다는 약간 높은 새로운 OTU4e 신호 정의가 불가피하다.
일 실시예에 따르면, 기존의 비효율적인 매핑을 그대로 활용하면서 해결할 수 있는 가장 낮은 OTU4e의 비트율을 112.3047 Gbit/s(255/226×40×2.48832 Gbit/s)로 정의한다. 이때 ODU4e의 비트율은 239/255×(OTU4 비트율)이다. 또한 ODU4e를 80개의 종속슬롯으로 구분했을 때에 각 종속슬롯은 대략 1.307469 Gbit/s의 용량을 가진다. ODU4e의 32개의 종속슬롯에 담을 수 있는 데이터 종속 유닛을 ODTU4e.32 라 하면, ODTU4e.32는 대략 41.84 Gbit/s의 용량을 가진다. 따라서 ODU3+가 41.774 Gbit/s(239/236×4×10.3125 Gbit/s) 이상 41.84 Gbit/s(3800/3808×32/80×238/226×40×2.48832 Gbit/s) 이하의 용량을 가지면 ODU3+를 ODTU4e.32에 매핑할 수 있다. 이렇게 매핑된 ODTU4e.32는 ODU4e에 80개 종속슬롯 중에 32개 종속슬롯으로 다중화된다. 즉, ODU3+를 ODU4e에 다중화할 때에 32개의 종속슬롯만으로도 가능하게 된다.
다른 실시예에 따르면, OTU4e의 비트율을 111.83688 Gbit/s(102/95×80/32×239/255×243/217×16×2.48832 Gbit/s)이상 112.16234 Gbit/s(4080/1524×239/236×4×10.3125 Gbit/s) 이하에서 정의할 수도 있다. 한 예로 OTU4e의 비트율을 111.9744(9/8×40×2.48832) Gbit/s로 정의할 수 있다. 보통 28 Gbit/s 속도에 대 해서는 케이블 없이 PCB 상에서 전기 신호 전송이 가능할 것으로 보므로, 4 채널의 28 Gbit/s 광 전송을 고려해 볼 때에 OTU4e의 비트율을 112(4×28) Gbit/s 이내로 설정하는 것이 유리하다.
이와 같이 OTU4e가 가질 수 있는 비트율의 범위에서 하나의 OTU4e의 비트율을 정의하고 전술한 비트율 범위 내에 존재하는 ODU3+ 신호를 정의하여 ODU3+ 신호를 ODU4e에 다중화하게 된다. 일 예로 2개의 40GbE 신호 및 2개의 10GbE 신호를 있는 그대로 수용하고 OTU4e/ODU4e에 다중화하여 전송할 수 있다. 또는 1개의 40GbE 신호 및 6개의 10GbE 신호를 있는 그대로 수용하고 다중화하여 OTU4e/ODU4e 프레임으로 전송할 수 있다. 나아가, 40bE 및 10GbE 신호뿐만 아니라 향후 유연성을 가지는 ODU 신호를 ODU4에 다중화할 때에도 매핑 영역을 확장하여 유연성을 가지는 ODU 신호의 수용할 수 있는 용량을 증가시킬 수 있다.
이를 위해, 종속슬롯 할당부(10)는 광 전송 계층 신호의 페이로드 영역 중 일부 영역을 미리 설정된 개수의 종속슬롯(Tributary slot)으로 균등하게 할당하고, 일부 영역을 제외한 나머지 영역을 추가 종속슬롯(Extra Tributary slot) 또는 고정 스터프(Fixed Stuff) 바이트로 할당한다.
한편, 광 전송 계층 신호는 ODUk(k=1,2,2e,3,3+,4,4e,flex)일 수 있다. 예를 들면, 광 전송 계층 신호 ODU3+는 페이로드 영역을 32개의 종속슬롯으로 균등하게 분할하여 10GbE 신호를 있는 그대로 수용하고 다중화할 때에 8개의 종속슬롯을 사용한다. 즉, ODU3+를 통해서 총 4개의 10GbE 신호를 있는 그대로 수용할 수 있다. 이하 상세한 설명에 있어서, 광 전송 계층 신호 중 하나인 ODU4e를 예로 들어 설명한다. 이때, 광 다중화부(12)는 ODU3+를 OTU4e에 매핑할 수 있으나, ODU3를 ODU3+로 증가 후 매핑 영역을 확장하여 매핑할 수 있는 것처럼 가능한 모든 ODUk (k=1,2,2e,3, flex)를 ODUk+로 증가시킨 경우에도 동일하게 매핑할 수 있다.
효율적으로 클라이언트 신호를 전송하기 위해 다양한 실시예로 광 전송 계층 신호의 페이로드 영역에 종속슬롯을 할당한다. 이때, 종속슬롯 할당부(10)가 광 전송 계층 신호 ODU4e의 페이로드 영역 중 일부 영역에 할당하는 종속슬롯의 개수는 40 또는 80일 수 있다. 하지만, ODUk 프레임의 페이로드 바이트는 4 행에 3808 바이트 열로 구성되어 있어 40 또는 80으로 나누어 떨어지지 않는다. 이 경우 아래와 같은 종속슬롯 할당을 고려할 수 있다.
일 실시예로, 종속슬롯 할당부(10)는 광 전송 계층 신호의 페이로드 영역 중에 일부 영역을 미리 설정된 개수의 종속슬롯으로 할당하고, 미리 설정된 개수의 멀티 프레임을 주기로 일부 영역을 제외한 나머지 영역을 종속슬롯으로 할당하거나, 상기 나머지 영역을 종속슬롯 및 추가 종속슬롯으로 할당하거나, 상기 나머지 영역을 종속슬롯, 추가 종속슬롯 및 고정 스터프 바이트로 할당할 수 있다.
또 다른 실시예로, 종속슬롯 할당부(10)는 광 전송 계층 신호의 페이로드 영역 중에 일부 영역을 미리 설정된 개수의 행을 주기로 종속슬롯으로 할당하고, 나머지 영역을 추가 종속슬롯으로 할당하거나, 나머지 영역을 추가 종속슬롯 및 고정 스터프 바이트로 할당할 수 있다.
한편, 광 다중화부(12)는 종속슬롯 할당부(10)에서 할당된 종속슬롯을 이용하여 클라이언트 신호를 수용하고 상위 계층의 광 전송 계층 신호로 다중화한다. 여기서, 클라이언트 신호는 이더넷 계층 신호를 포함하는 패킷(packet) 신호 또는 동기 디지털 계층 신호 및 비디오 신호를 포함하는 연속(continuous) 신호일 수 있다.
일 실시예에 따르면, 광 다중화부(12)는 클라이언트 신호를 수용하고 상위 계층의 광 전송 계층 신호로 다중화할 때에, OTU4e의 비트율을 111.9744(9/8×40×2.48832) Gbit/s로 설정할 수 있다.
이 경우, 광 다중화부(12)는 전술한 비트율 범위 내에서, ODU3+를 ODU4e로 다중화기 위해 ODU4e에 할당된 80개의 종속슬롯 중에 32개의 대략 1.307469 Gbit/s의 용량의 1.25G 종속슬롯을 사용하거나, ODU4e에 할당된 40개의 종속슬롯 중에 16개의 대략 2.60724 Gbit/s의 용량의 2.5G 종속슬롯을 사용할 수 있다.
이하 도면들을 통해 종속슬롯 할당부(10)의 종속슬롯 할당 방식 및 광 다중화부(12)의 다중화 방식에 대해 상세히 후술한다.
도 2는 본 발명의 일 실시예에 따른 OPU4e의 종속슬롯 할당 구조를 도시한 도면이다.
OPU4e는 OTU4e/ODU4e의 페이로드 영역(payload area)에 해당된다. 페이로드 영역은 4행에 3808 바이트 열로 이루어져 있으며, 전체 3808 바이트 열은 80으로 나누어지지 않는다. 따라서, 일 실시예에 따른 클라이언트 신호 전송장치는 도 2에 도시된 바와 같이 3760 바이트 열까지를 80개의 1.25G 종속슬롯으로 균등하게 분할 할당한다. 그리고, 나머지 48 바이트 열에 대해서는, 5개의 멀티프레임을 포함하는 240(48×5) 바이트 열을 80개의 1.25G 종속슬롯으로 분배한다.
이때 광 전송장치는 3776번째 바이트 열 이후에 48개의 바이트 열을 5개의 멀티프레임을 주기로 80개의 1.25G 종속슬롯으로 분배한다. 즉, 총 240(48×5)개 바이트 열이 존재하므로, 1개의 종속슬롯 당 3(240/8)개의 바이트 열이 추가되는 셈이다. 즉, 도 2에 도시된 구조는 사용하는 종속슬롯에 따라서 5개의 멀티프레임 안에 사용되는 바이트 열이 서로 상이할 수 있다. 이때 1개의 종속슬롯을 할당할 때에 48개 중에 하나 또는 아무것도 선택하지 않도록 하는 스위치 구조가 설계되어야 한다. 또한 사용할 종속슬롯을 설정하였다고 하더라도 5개의 멀티프레임 중에서 3개의 멀티프레임에 종속슬롯이 위치하며, 그 3개의 멀티프레임에서의 종속슬롯의 위치 또한 서로 상이할 수 있다. 따라서, 멀티프레임에 따라 위치가 다른 종속슬롯의 위치정보를 가지고 있거나 연산해야 한다.
결론적으로 사용하는 종속슬롯에 따라 5개의 멀티프레임 사이에 ODTU34e 프레임의 크기가 상이할 수 있다. ODTU3y4e(Optical channel Data Tributary Unit-3 into 4)는 ODU3+를 ODU4e에 다중화하기 위해 중간에 ODU3+를 종속 슬롯에 담을 수 있는 데이터 종속 유닛을 의미한다. 또한, ODTU3y4e 프레임에서 1504 바이트 이후에 위치하는 바이트 열이 있을 경우, 전체적으로 같은 수의 바이트라도 ODU4e 프레임에 매핑되는 위치가 상이할 수 있다. 따라서 ODTU3y4e 프레임의 1504 바이트 이후에 바이트 열이 OTU4e 프레임의 끝의 48개의 바이트 열에 임의로 할당될 수 있도록 하는 복잡한 하드웨어 구조를 가지게 된다. ODTU3y4e의 경우 ODU4e에 매핑하기 위해서, 32개의 1.25G 종속슬롯 또는 16개의 2.5G 종속슬롯을 사용하므로 1504 바이트 이후에도 3a 내지 도 3c 2개의 바이트 열이 존재하거나, 1504 바이트 이후에 바이트 열이 존재하지 않을 수도 있다.
도 3a 내지 도 3c 및 도 4a 내지 도 4c는 본 발명의 다양한 실시예에 따라 ODU4e의 종속슬롯에 매핑되는 ODTU3y4e 프레임 구조를 도시한 도면이다.
종속슬롯을 TS라 할 경우, 도 3a 내지 도 3c은 ODU4e의 TS1, TS2, TS9, TS10, TS11, TS12, TS17, TS18, TS19, TS20, TS25, TS26, TS27, TS28 및 TS39에 매핑되는 ODTU3y4e 프레임 구조를 도시한 도면이다. 클라이언트 신호 전송장치가 ODTU3y4e 프레임 구조에 ODU3+를 매핑하기 위해서 비동기 매핑(Asynchronous Mapping Procedure:AMP) 또는 GMP 매핑(Generic Mapping Procedure) 방식을 사용할 수 있다. AMP는 ITU-T G.709에 정의된 JC(Justification Control) 바이트를 사용하여 NJO(Negative Justification Overhead) 바이트 및 PJO(Positive Justification Overhead) 바이트를, 데이터로 사용할지 또는 고정 스터프(Fiexed Stuff) 바이트로 사용할지를 결정하여 신호를 매핑하는 방식이다. GMP는 매핑되는 클라이언트 정보 바이트 수(Cn)를 이용하여 시그마-델타(sigma-delta) 방식으로 스터프 바이트 위치를 결정하는 매핑 방식이다. 이때 Cn 값을 전달하기 위해 JC1, JC2 및 JC3 또는 그 이상의 바이트를 사용할 수 있다.
도 3a 내지 도 3c을 참조하면, 클라이언트 신호 전송장치가 ODTU3y4e 프레임 구조에 ODU3+를 단순하게 AMP(비동기) 매핑한다고 가정한 경우, ODTU3y4e 프레임에서 40개의 멀티프레임 당 80개의 FS 바이트가 위치해야 한다. 따라서 각 멀티프레임 당 2개의 FS 바이트가 위치하면 된다. 보통 중간에 FS 바이트가 위치하므로 752(1504/2)번째 열의 1행과 2행에 FS 바이트가 위치할 수 있다. AMP 매핑이 아닌 다른 GMP 매핑을 사용할 경우에는 별도의 FS 바이트 위치를 지정하지 않아도 된다. 본 발명에서는 다양한 매핑 방식에 따라 매핑 시에 정해지는 FS 바이트 위치는 다루지 않으며, 도면에도 이를 표기하지 않기로 한다. 따라서 도 3a 내지 도 3c의 ODTU3y4e 프레임 구조는 AMP 또는 GMP 매핑 방식에 상관없는 일반화한 구조를 도시한 것이며, ODU3 신호 또는 ODU3+ 신호 중 어느 신호를 매핑하느냐에 따라서 FS 바이트 수 및 위치는 달라질 수 있다.
그러나 전술한 바와 같이 ODU4e의 어떤 종속슬롯에 ODTU34e가 매핑되느냐에 따라서 1504 바이트 열 이후에 추가 바이트가 변경될 수 있다. 예를 들면, 도 3a 내지 도 3c에 도시된 바와 같이, ODTU3y4e의 첫 번째 멀티프레임에서는 18 바이트 열이 추가되며 두 번째, 세 번째, 네 번째 멀티프레임에서는 20 바이트 열이 추가될 수 있다. 마지막으로 다섯 번째 멀티프레임에서는 18 바이트 열이 추가될 수 있다. 이때 ODTU3y4e 프레임은 다섯 개의 멀티프레임을 주기적으로 반복되는 구조를 가진다.
이와 달리 도 4a 내지 도 4c는 ODU4의 TS1, TS2, TS3, TS4, TS5, TS6, TS7, TS8, TS9, TS10, TS11, TS12, TS13, TS14, TS15에 매핑되는 ODTU3y4e 프레임 구조를 도시한 도면이다.
도 4a 내지 도 4c를 참조하면, 도 3a 내지 도 3c에서의 ODTU3y4e 프레임 구조와 비교할 때 1504 바이트 열 이후에 추가되는 바이트 수가 상이하다. 즉, 도 4a 내지 도 4c에 도시된 바와 같이, ODTU3y4e 프레임의 첫 번째, 네 번째 멀티프레임에서는 32 바이트 열이 추가되고, 두 번째, 세 번째 멀티프레임에서는 16 바이트 열이 추가될 수 있다. 그리고, 다섯 번째 멀티프레임에서는 바이트 열이 추가되지 않을 수 있다. 전술한 ODTU3y4e 프레임 또한 다섯 개의 멀티프레임을 주기적으로 반복되는 구조를 가진다.
도 3a 내지 도 3c 및 도 4a 내지 도 4c에 도시된 바와 같이 ODTU3y4e 프레임은 종속슬롯에 따라 그 1504 바이트 열 이후에 추가되는 바이트 수가 상이할 수 있다. 또한 추가된 바이트 열이 ODU4e 종속슬롯에 매핑되는 위치도 1~1504 바이트 열과는 다른 배열을 가지게 되어 구조적으로 복잡할 수 있다.
도 5는 본 발명의 일 실시예에 따라 고정 스터프 바이트를 할당하는 OPU4e 종속슬롯 할당 구조를 도시한 도면이다. 도 5에 도시된 OPU4e 종속슬롯 할당 구조는 전술한 도 3a 내지 도 3c 및 도 4a 내지 도 4c의 구조적인 복잡도를 해소할 수 있다.
도 5를 참조하면, 클라이언트 신호 전송장치는 OPU4e 페이로드의 전체 3808 바이트 열 중에서 3760 바이트 열까지를 80개의 1.25G 종속슬롯으로 균등하게 분배한다. 그리고, 40 바이트 열을 2개의 멀티프레임으로 해서 80개의 1.25G 종속슬롯으로 분배한다. 그리고, 나머지 8 바이트를 FS(Fixed Stuff) 바이트로 할당한다. 이 경우, 1.25G 종속슬롯이 아닌 2.5G 종속슬롯으로 분배할 경우에 별다른 멀티프레임 없이도 4a 내지 도 4c0개의 2.5G 종속슬롯으로 3800 바이트 열을 균등하게 분배할 수 있다. 따라서 ODU3+의 경우 16개의 2.5G 종속슬롯으로 매핑이 가능하다면 ODTU3y4e 프레임을 구성할 때에 멀티프레임에 따른 프레임 변화에 영향을 받지 않는다.
도 6은 본 발명의 일 실시예에 따라 추가 종속슬롯을 할당하는 OPU4e의 종속슬롯 할당 구조를 도시한 도면이다.
도 5에 도시된 ODU4e의 종속슬롯 할당 구조에서는 ODTU3y4e가 ODU3+를 수용하기 위해서 16개 2.5G 종속슬롯 또는 32개의 1.25G 종속슬롯을 선택하여 구성한 ODTU3y4e의 비트율은 41.715 952 941 (OPU4 bit rate×3800/3808×32/80) Gbit/s 이다. 이에 비하여, ODU3+의 비트율은 41.785 968 559 (239/255×243/217×16×2.48832) Gbit/s 이다. 따라서 ODTU3y4e에 ODU3+를 매핑하기에는 대략 70Mbit/s 정도 부족하기 때문에 매핑이 불가능할 수 있다.
한편, 도 6에 도시된 OPU4e의 종속슬롯 할당 구조를 통해, 전술한 매핑 불가능 문제를 해결할 수 있다.
클라이언트 신호 전송장치는 도 5에 도시된 바와 같이 FS 바이트로 고정하였던 3817~3824 바이트 열(8 바이트 열)을, 도 6에 도시된 바와 같이 추가 종속슬롯(Extra TriSlot)으로 대체한다. 예를 들면, ODU4e에는 최대 2개의 ODU3+만을 매핑할 수 있으므로, 전술한 FS 바이트로 사용되었던 8바이트 열을 2개의 추가 종속슬롯으로 할당한다. 따라서 2개의 ODU3+를 매핑할 경우에 각 ODU3+를 매핑하기 위한 추가 종속슬롯은 0에서 4개까지로 확장할 수 있다. ODTU3y4e 프레임에 추가 종속슬롯으로 3개 바이트 열을 사용하였을 경우의 비트율은 41.798 287 058(OPU4 bit rate×(3800/3808×32/80+3/3808)) Gbit/s 이다. 편의상 ODTU3y4e 프레임에 추가 종속슬롯으로 3개 바이트 열을 사용한 신호를 ODTU3y4e.3이라 명한다. 따라서 ODTU3y4e.3은 41.785 968 559 Gbit/s의 비트율을 가지는 ODU3+를 수용할 수 있다. 예를 들면, 추가 종속슬롯으로 4개 바이트 열을 모두 확장한 ODTU3y4e.4의 비트율은 41.825 731 764(OPU4 bit rate×(3800/3808×32/80+4/3808)) Gbit/s으로 ODU3+(비트율 : 41.785 968 559 Gbit/s)를 수용하는데 충분하다. 추가 종속슬롯으로 4개 바이트 열을 모두 확장할 경우에 수용할 수 있는 용량은 도 2에서 전술한 구조에서 제공할 수 있는 용량보다도 더 크다. 추가 종속슬롯으로 최대 8개 바이트 열을 모두 확장한 ODTU3y4e.8의 비트율은 41.9355 (OPU4 bit rate×(3800/3808×32/80+8/3808)) Gbit/s 이 된다. 따라서 추가 종속슬롯을 전혀 사용하지 않을 때와 모두 사용했을 때에 대략 최대 220 Mbit/s까지 용량을 늘릴 수 있다. 즉, 추가 종속슬롯으로 매핑 영역을 확장하여 종속슬롯에 할당된 데이터 용량을 증가시킴에 따라 대략 27.444 Mbit/s 단위로 대역폭을 조절할 수 있다.
도 7은 본 발명의 일 실시예에 따라 추가 종속슬롯 및 고정 스터프 바이트를 할당하는 OPU4e의 종속슬롯 할당 구조를 도시한 도면이다. 도 7을 참조하면, 클라이언트 신호 전송장치는 도 6에서 전술한 바와 같이 추가 종속슬롯으로 4개 바이트 열을 모두 사용하는 것이 아니라, 추가 종속슬롯으로 3개 바이트 열만을 사용하고 나머지 2개 바이트 열을 FS 바이트로 사용한다. 이는 2개의 ODU3+ 신호를 수용할 경우에 다른 확장성을 지원하기 위해서이다. 이때, 도 7에 도시된 OPU4e 종속슬롯 할당 구조를 가지면서 추가 종속슬롯으로 3개 바이트 열을 사용하여 ODU3+를 효율적으로 ODU4e에 매핑할 때의 프레임을 ODTU3y4e.3이라 명한다.
도 8a 및 도 8b는 TS1, TS2, TS9, TS10, TS11, TS12, TS17, TS18, TS19, TS20, TS25, TS26, TS27, TS28, TS39에 매핑되는 일반 ODTU3y4e 프레임 구조를 도 시한 도면이다.
도 9a 내지 도 9c는 본 발명의 일 실시예에 따라 TS1, TS2, TS9, TS10, TS11, TS12, TS17, TS18, TS19, TS20, TS25, TS26, TS27, TS28, TS39에 매핑될 경우의 ODTU3y4e.3 프레임 구조를 도시한 도면이다.
도 9a 내지 도 9c를 참조하면, ODU3+를 ODU4에 매핑할 때에는 추가 종속슬롯으로 3개의 바이트 열을 사용하므로, 도 8a 및 도 8b에 전술한 일반 ODTU3y4e 프레임 구조에서 3개 바이트 열이 추가된다. 이때 ODTU3y4e.3 프레임 구조는 1520 바이트 열에서 3개의 바이트 열이 모든 멀티프레임에 균등하게 사용된다. 따라서, 도 9a 내지 도 9c에 도시된 ODTU3y4e.3 프레임 구조는 도 2 또는 도 4a 내지 도 4c에서 전술한 매핑 구조보다도 더 간단한 구조이다. 이때 클라이언트 신호 전송장치는 ODU3+ 신호를 ODTU3y4e.3 신호에 매핑 가능하고, ODTU3y4e.3 신호를 ODU4 신호에 수월하게 매핑할 수 있다.
일 실시예에 따른 클라이언트 신호 전송장치는 ODTU3y4e 신호를 ODU4 신호에 다중화할 때에, 16개의 종속슬롯 사용에 대한 다중 구조 식별자(Multiplex Structure Identifier: MSI) 바이트를 사용한다. 이때 2개의 추가 종속슬롯을 사용함에 따라 2개의 추가 종속슬롯을 구별하는 것이 필요하므로, 일 실시예에 따른 클라이언트 신호 전송장치는 MSI 바이트를 수정할 수 있다. 기존 MSI 바이트에는 OPUk 종속 포트를 구별할 수 있는 바이트가 6 비트밖에 되지 않으므로, 80개의 종속슬롯을 지원하지 못한다. 따라서, 확장성을 위해서 MSI 바이트를 수정할 수 있다.
도 10은 본 발명의 일 실시예에 따른 OPU3e의 오버헤드 구조를 도시한 도면이다. 도 10을 참조하면, OPU3e의 오버헤드 중에 페이로드 구조 식별자(Payload Structure Identifier: PSI) 바이트는 256 바이트의 멀티프레임으로 구성된다. 이때 2~17 바이트는 MSI 바이트로 사용된다. OPU3e의 PSI 바이트는 총 256 바이트이므로 단순히 MSI 바이트만을 늘려서는 OPU5 및 OPU6를 보장할 수 없다. 따라서, 일 실시예에 따르면 OPUk 오버헤드를 최소한으로 수정하여 ODU3+의 ODU4e 매핑을 지원한다.
도 11은 본 발명의 일 실시예에 따라 ODU3+의 ODU4e 매핑을 위해 수정된 OPU4e 오버헤드의 PSI 바이트를 도시한 도면이고, 도 12는 수정된 MSI 바이트의 멀티프레임 구조를 도시한 도면이며, 도 13은 수정된 확장 다중구조 식별자(Extended Multiplex Structure Identifier:EMSI) 바이트의 멀티프레임 구조를 도시한 도면이다.
도 11 내지 도 13을 참조하면, ODU1 및 ODU0가 ODU4e에 다중화될 때에는 최대 40개까지의 종속슬롯을 각각 독립적으로 사용할 수 있다. 따라서 도 12에 도시된 바와 같이, MSI의 종속 포트(Tributary Port)는 최대 40개까지 지원할 수 있도록 6비트를 지원해야 한다. 이때 ODU 타입이 00x(ODU1) 또는 11x(ODU0)일 경우에 6 비트는 종속 포트 정보로 활용할 수 있다.
이에 비하여, ODU2, ODU3 및 ODU3+는 10개 이하의 종속슬롯을 사용하므로, 도 12에 도시된 바와 같이 ODU4e로의 다중화를 위해 종속 포트 정보로 5 비트를 할당하는 것만으로도 충분하다. 즉, 3번째 비트는 ODU1 및 ODU0 타입일 경우에는 종 속 포트 정보로 사용하나, 나머지 타입일 경우에는 ODU의 다른 타입을 표시하기 위해서 사용될 수 있다. 예를 들면, ODU3+를 ODU4e에 매핑할 때에는 도 13에 도시된 바와 같이, ODU 타입을 별도로 “011”로 설정함에 따라 추가 종속슬롯을 사용함을 쉽게 구분할 수 있다.
한편, ODU3+를 제외한 나머지 ODU 타입의 경우에는 MSI 바이트만 사용할 수 있다. 또한 ODU3+를 포함한 기타 다른 신호 타입 중에서 추가 종속슬롯을 사용해야 하는 경우, 도 13에 도시된 바와 같은 EMSI 바이트를 사용할 수 있다. 이때 도 6에서 전술한 추가 8 바이트 열의 각 바이트 열에 대해서 추가 종속슬롯을 사용할 지에 대한 정보를 제공하기 위해서, 도 11에 도시된 바와 같이 PSI 바이트 중에서 42~49번째 바이트를 EMSI 바이트로 할당하고, 추가 종속슬롯 포트 정보를 제공할 수 있다.
도 14는 도 12 및 도 13에 전술한 MSI 바이트 및 EMSI 바이트의 실시예를 도시한 도면이다. 도 14를 참조하면, ODTU3y4e.3에 사용하는 종속슬롯으로 TS1, TS2, TS9, TS10, TS11, TS12, TS17, TS18, TS19, TS20, TS25, TS26, TS27, TS28, TS39, TS40를 사용하고 추가 종속슬롯으로 Extra TS1, Extra TS3 및 Extra TS5를 사용하는 경우, MSI 바이트 및 EMSI 바이트를 도 14에 도시된 바와 같이 표현할 수 있다.
도 14를 참조하면, ODU3+를 ODU4e에 매핑할 경우에 우선 MSI 바이트 중에서 매핑될 종속슬롯에 해당하는 PSI 바이트에 ODU 타입을 “011”로 선언하고, 종속 포트 값은 “0 0000” 또는 “0 0001”을 가진다. 여기서 추가 종속슬롯 8개 중에 서 3개의 추가 종속슬롯을 사용해야 하므로 EMSI 바이트 중에서 사용하고자 하는 추가 종속슬롯 3개를 선정하여 ODU 타입을 동일하게 “011”로 선언하고, 추가 종속 포트 값을 먼저 선정한 종속 포트 값과 동일한 값으로 설정한다. 이에 따라, 어떤 ODTU3y4e 신호가 8개 추가 종속슬롯 중에서 어떤 추가 종속슬롯에 매핑되는지 식별할 수가 있다.
한편, ODU3+ 뿐만 아니라 다른 신호의 경우에도 동일하게 추가 종속슬롯을 사용할 수 있다. 단, ODU0의 경우에는 2개가 쌍(pair)으로 설정되기 때문에, 도 13에 도시된 바와 같이 Extra TS1a 하나를 설정하고, 다른 쌍은 Extra TS1b에 매핑되도록 설정할 수 있다. ODU1의 경우에는 8개의 추가 종속슬롯을 독립적으로 설정하여 사용할 수 있으며, MSI에서 선언된 값과 동일한 값을 EMSI에서 가질 때에 추가 종속슬롯을 사용함을 확인할 수 있다.
도 15 및 도 16은 본 발명의 다른 실시예에 따른 추가 종속슬롯을 활용하는 OPU4e의 종속슬롯 할당 구조를 도시한 도면이다.
도 15를 참조하면, 클라이언트 신호 전송장치는 OPU4e의 페이로드 전체 3808 바이트 열 중에서 3817~3824 바이트 열을 추가 종속슬롯으로 할당한다. 이때 클라이언트 신호 전송장치는, 열 단위로 종속슬롯을 할당하는 도 6의 종속슬롯 할당 구조와는 다르게 행 별로 1 바이트씩 연속적으로 80개의 1.25G 종속슬롯으로 바이트 열을 균등하게 분배한다. 예를 들면, 도 15에 도시된 바와 같이 페이로드 첫 행의 3816번째 열에 위치한 마지막 페이로드 바이트는 40번째 종속슬롯(TS40)으로 할당되고, 두 번째 행의 첫 번째 페이로드 바이트는 41번째 종속슬롯(TS41)으로 할당될 수 있다. 그리고, 두 번째 행의 마지막 페이로드 바이트는 80번째 종속슬롯(TS80)으로 할당될 수 있다. 이에 따라 2행을 주기로 80개의 1.25G 종속슬롯이 균등하게 분배될 수 있다. 도 15에 도시된 OPU4e의 종속슬롯 할당 구조에서 OTU4e의 비트율을 111.9744(9/8/×40×2.48832) Gbit/s로 설정할 수 있다. 이때, ODU3+는 80개의 1.25G 종속슬롯 중에 32개만을 사용하고, 추가 종속슬롯으로 3개 바이트 열을 사용하여 클라이언트 신호를 수용할 수 있다.
한편, 도 15에 도시된 추가 종속슬롯으로 4개 바이트 열을 모두 사용할 수 있으나, 도 16에 도시된 바와 같이 2개의 ODU3+ 신호를 수용할 경우에는 다른 확장성을 지원하기 위해서 추가 종속슬롯으로 3개 바이트 열만을 사용하고 나머지 2개 바이트 열을 FS 바이트로 사용할 수 있다. 이 경우, 하나의 ODU3+ 신호는 추가 종속슬롯 1,3,5를 추가로 사용하고, 다른 나머지 ODU3+ 신호는 추가 종속슬롯 2,4,6을 추가로 사용할 수 있다. 그리고, 추후 필요시에 FS 바이트 열을 사용할 수 있다.
한편, 도 15에 도시된 OPU4e 종속슬롯 할당 구조를 가지면서 32개의 종속슬롯을 사용하여 ODU4e에 매핑할 때의 프레임을 ODTU4e.32이라 명한다. 도 16에 도시된 OPU4e 종속슬롯 할당 구조를 가지면서 32개의 종속슬롯 및 3개 바이트 열에 할당되는 추가 종속슬롯을 사용하여 ODU4e에 매핑할 때의 프레임을 ODTU4e.32y3이라 명한다. 여기서, ODTU4e.32y3에서의 3는 OTU4e에서 32개의 종속슬롯 외에도 3개 바이트열을 추가 종속슬롯으로 가지는 종속 유닛임을 의미한다.
도 17a 및 도 17b는 본 발명의 일 실시예에 따라 ODU3를 OTU4e의 32개의 종 속슬롯에 다중화하는 ODTU4e.32 프레임 구조를 도시한 도면이다.
도 17a 및 도 17b를 참조하면, 클라이언트 신호 전송장치는 32개의 종속슬롯으로 TS1, TS2, TS9, TS10, TS11, TS12, TS17, TS18, TS19, TS20, TS25, TS26, TS27, TS28, TS39, TS40, TS41, TS42, TS43, TS44, TS45, TS46, TS47, TS48, TS65, TS66, TS67, TS68, TS69, TS70, TS71, TS72를 선정할 수 있다. 40개의 종속슬롯을 기본으로 다루는 ODTU3y4e 구조와는 달리 ODTU4e.32는 80개의 종속슬롯을 기본으로 다룬다. 이때 ODTU4e.32는 80개의 종속슬롯을 균등하게 나누기 위해서 OPU4e의 1,2행을 1행으로 통합한 구조이다.
도 17a 및 도 17b를 참조하면, ODU3+를 ODTU4e.32에 매핑할 때 AMP 매핑 방식을 사용할 경우 PJO1 및 PJO2 바이트의 위치를 도 17a 및 도 17b에 도시된 바와 같이 할당할 수 있다. 이에 비하여, GMP 매핑 방식을 사용할 경우에는 JC1, JC2 및 JC3 또는 그 이상의 바이트를 이용하며, PJO1 및 PJO2 바이트가 필요하지 않으므로 이를 무시할 수 있다.
도 18a 및 도 18b은 본 발명의 일 실시예에 따라 3개의 바이트 열이 추가된 ODTU4e.32y3 프레임 구조를 도시한 도면이다.
도 18a 및 도 18b을 참조하면, 클라이언트 신호 전송장치가 ODU3+를 ODU4e에 매핑할 때에 추가 종속슬롯으로 3개 바이트 열을 사용하므로, 일반 ODTU4e.32y3 프레임 구조에서 3개 바이트 열이 추가된다. 이때, 추가 종속슬롯 3개 바이트 열 및 32개의 종속슬롯을 사용하는 ODTU4e.32y3 프레임 구조는 도 18a 및 도 18b에 도시된 바와 같다. 도 18a 및 도 18b에 도시된 ODTU4e.32y3 프레임 구조에 할당된 종 속슬롯은 32개로, TS1, TS2, TS9, TS10, TS11, TS12, TS17, TS18, TS19, TS20, TS25, TS26, TS27, TS28, TS39, TS40, TS41, TS42, TS43, TS44, TS45, TS46, TS47, TS48, TS65, TS66, TS67, TS68, TS69, TS70, TS71, TS72를 선정할 수 있다.
한편, OPU4e의 각 행마다 3개의 바이트 열이 추가되므로 도 18a 및 도 18b에 도시된 바와 같이 ODTU4e.32 프레임 구조에서 1행에는 2배인 6개의 바이트가 추가된다. 전술한 6개 바이트는 모든 멀티프레임에 균등하게 사용된다. 따라서, 도 18a 및 도 18b에 도시된 ODTU4e.32y3 프레임 구조는 도 2 또는 도 4a 내지 도 4c에서의 프레임 구조보다도 더 간단한 구조이다. 이때 클라이언트 신호 전송장치는 ODU3+ 신호를 ODTU4e.32y3 신호에 매핑할 수 있으며, 또한 ODTU4e.32y3 신호를 쉽게 ODU4e 신호에 매핑할 수 있다.
도 19는 본 발명의 일 실시예에 따라 ODTU4e.32y3신호를 ODU4e 신호에 다중화 할 때에 사용하는 ODTU4e.32y3의 페이로드 구조 식별자(Payload Structure Identifier; PSI) 구조를 도시한 도면이다.
도 19를 참조하면, 클라이언트 신호 전송장치는 256 바이트의 멀티프레임으로 구성되는 페이로드 구조 식별자(Payload Structure Identifier: PSI)에 있어서 80개의 종속슬롯을 지원하도록 다중 구조 식별자(Multiplex Structure Identifier: MSI) 바이트로 80 바이트를 할당한다. 그리고, 추가 종속슬롯을 사용하도록 확장 다중구조 식별자(Extended Multiplex Structure Identifier:EMSI) 바이트로 8 바이트를 할당한다.
ODTU4e.32y3는 사용하는 종속슬롯 개수에 따라 타입이 결정되므로 도 12에 도시된 ODU 타입을 위한 별도의 비트가 필요하지 않다. 따라서 클라이언트 신호 전송장치는 최대 80개까지의 종속슬롯을 각각 독립적으로 사용할 수 있도록 MSI 바이트의 종속 포트(Tributary Port) 수로 7비트를 지원한다. MSI 바이트의 각 첫 번째 비트는 각 종속 슬롯의 사용 여부를 식별하기 위해서 사용한다. MSI 바이트의 각 첫 번째 비트가 0이면 해당 종속슬롯이 사용되지 않은 것으로 해당 종속슬롯에 어떤 정보 데이터도 전송되지 않음을 의미한다. MSI 바이트의 각 첫번째 비트가 1이면 종속슬롯이 사용되고 있음을 의미한다.
나아가, 클라이언트 신호 전송장치가 추가 종속슬롯을 사용해야 하는 경우 추가 종속슬롯의 다중 구조를 식별할 수 있도록 EMSI 바이트를 사용할 수 있다. 이때 추가 종속슬롯을 필요로 하는 종속신호에 대해서 MSI 바이트의 종속 포트 수와 동일한 수를 EMSI 바이트의 추가 종속 포트에 할당할 수 있도록 7비트를 지원한다. 그리고, EMSI 바이트의 나머지 첫 번째 비트를 추가 종속슬롯의 사용 여부를 식별하기 위해서 사용한다. 즉 EMSI 바이트의 각 첫 번째 비트가 0이면 추가 종속슬롯이 할당되지 않았음을 의미하며, 각 첫 번째 비트가 1이면 추가 종속슬롯이 사용됨을 의미한다.
도 20은 도 19에 도시된 MFI 바이트 및 EMFI 바이트의 실시예를 도시한 도면이다. 도 20을 참조하면, ODTU4e.32y3에 사용하는 종속슬롯을 TS1, TS2, TS9, TS10, TS11, TS12, TS17, TS18, TS19, TS20, TS25, TS26, TS27, TS28, TS39, TS40, TS41, TS42, TS49, TS50, TS51, TS52, TS57, TS58, TS59, TS60, TS65, TS66, TS67, TS68, TS79, TS80이라 하고 추가 종속슬롯으로 Extra TS1, Extra TS3 및 Extra TS5 를 사용할 수 있다.
도 21은 본 발명의 일 실시예에 따른 종속슬롯 매핑 장치(2)의 구성을 도시한 도면이다. 도 21을 참조하면, 추가 종속슬롯 매핑장치(2)는 탄성 버퍼(21), 데이터 매핑부(22), PT 레지스터(23), MSI 생성부(24), EMSI 생성부(25), PSI 오버헤드 선택부(26), 오버헤드 및 데이터 선택부(27) 및 타이밍부(28)를 포함한다.
탄성 버퍼(21)는 매핑할 종속 신호를 저장하는 동시에 타이밍부(28)으로부터 데이터 출력 타이밍 신호를 받아 데이터 매핑부(22)에 전달한다. 데이터 매핑부(22)는 타이밍부(28)로부터 생성할 프레임에 대한 타이밍은 물론 매핑할 종속슬롯 및 추가 종속슬롯 영역의 타이밍 정보를 받아 탄성 버퍼(21)로부터 들어오는 데이터를 해당하는 종속슬롯에 매핑한다.
PT 레지스터(23)는 매핑할 종속 신호의 타입 정보를 담고 있으며, 사용자가 그 값을 변경할 수 있다. MSI 생성부(24)는 타이밍부(28)로부터 PSI 멀티 프레임 중에 MSI 타이밍 신호를 받아 80개 종속슬롯에 대한 종속 포트 정보를 생성하며, 80개 종속슬롯에 대한 종속 포트 정보는 사용자가 변경할 수 있다. EMSI 생성부(25)는 타이밍부(28)로부터 PSI 멀티 프레임 중에 EMSI 타이밍을 받아 8개 추가 종속슬롯에 대한 추가 종속 슬롯의 포트 정보를 생성하며, 8개 추가 종속슬롯에 대한 종속 포트 정보는 사용자가 변경할 수 있다.
PSI 오버헤드 선택부(26)는 타이밍부(28)로부터 PSI 멀티 프레임 정보를 받아, 미리 설정된 멀티 프레임 구조 순서로 오버헤드가 구성되도록 PT 레지스터(23), MSI 생성부(24), EMSI 생성부(25) 및 리저브용 "0000000" 값을 선택한다. 오버헤드 및 데이터 선택부(27)에서는 타이밍부(28)로부터의 PSI 오버헤드 타이밍 정보 및 데이터 타이밍 정보를 받아서 데이터 영역에는 종속슬롯에 매핑된 데이터를 전달하고, PSI 오버헤드 영역에는 PSI 오버헤드 선택부(26)에서 선택된 PSI 정보가 전달되도록 데이터 및 오버헤드를 선택한다. PSI 오버헤드를 제외한 OPU4 오버헤드, OTU4 오버헤드 및 ODU4 오버헤드는 사용에 따라 추가할 수 있다.
타이밍부(28)는 프레임 타이밍 정보를 생성하여 탄성 버퍼(21)에 데이터를 추출할 타이밍 신호를 생성하고, 매핑할 종속슬롯 및 추가 종속슬롯 영역의 타이밍 신호를 생성하여 데이터 매핑부(22)에 전달한다. 또한, 타이밍부(28)는 PSI 오버헤드를 생성하기 위한 각 멀티 프레임 타이밍 정보를 MSI 생성부(24), EMSI 생성부(25) 및 PSI 오버헤드 선택부(26)에 전달하며, 하고 오버헤드 및 데이터 선택부(27)에 PSI 오버헤드 타이밍 정보 및 데이터 타이밍 정보를 제공한다.
도 22는 본 발명의 일 실시예에 따른 종속슬롯 디매핑 장치(3)의 구성을 도시한 도면이다. 도 22를 참조하면, 종속슬롯 디매핑 장치(3)는 프레임 검출부(31), PSI 검증부(32), 데이터 디매핑부(34), 탄성 버퍼(35) 및 타이밍부(38)를 포함한다.
프레임 검출부(31)에서는 수신한 프레임의 시작점을 검출하여 타이밍부(36)에 프레임 시작 위치를 알려준다. 타이밍부(36)에서는 프레임 검출부(31)로부터 프레임 시작 정보를 받아 PSI 정보를 추출할 타이밍을 생성하여 PSI 검증부(32)에 전달한다.
PSI 검증부(32)는 프레임 검출부(31)로부터 수신한 데이터 중에서 타이밍 부(36)로부터 받은 PSI 타이밍 정보에 따라 PSI 정보를 추출한다. 추출한 PSI 정보에는 멀티 프레임에 따라 페이로드 타입, MSI 및 EMSI 정보를 얻는다. MSI 정보로부터 얻어진 종속슬롯의 다중 구조정보 및 EMSI 정보로부터 얻어진 추가 종속슬롯의 다중 구조 정보를 타이밍부(36)에 전달한다.
타이밍부(36)에서는 PSI 검증부(32)으로부터 받은 종속슬롯 및 추가 종속슬롯의 다중 구조 정보에 따라 디매핑할 종속슬롯 및 추가 종속슬롯 영역의 타이밍 정보를 생성하여 데이터 디매핑부(34)에 전달한다.
데이터 디매핑부(34)에서는 프레임 검출부(31)로부터 들어오는 프레임에서 타이밍부(36)로부터 디매핑할 영역의 종속 슬롯 및 추가 종속슬롯의 타이밍 정보를 받아 종속신호를 디매핑한다. 이렇게 디매핑된 종속신호는 탄성 버퍼(35)에 저장된다.
도 23은 본 발명의 일 실시예에 따라 종속슬롯 디매핑 장치에서의 디매핑할 종속슬롯 및 추가 종속슬롯 영역의 타이밍도이다.
도 23을 참조하면, 타이밍도 (1)은 OTU4 프레임의 첫 번째 1행을 1 바이트 단위로 도시하고 있다. 이때에 타이밍도 (2)는 추가 종속슬롯을 사용하지 않고 순수 종속슬롯 1에 대해서만 종속신호가 매핑되어 있다고 할 때의 디매핑 타이밍도이다. 타이밍도 (3)은 추가 종속슬롯 1,3,5를 추가 매핑 영역으로 사용한 종속신호를 디매핑하기 위한 종속슬롯 및 추가 종속슬롯 영역의 타이밍도이다. 추가 종속슬롯 디매핑 장치(3)에서는 추가 종속슬롯이 사용되어 있는지를 판단하고 사용되었다면 어떤 추가 종속슬롯 영역을 사용했는지에 대한 정보를 타이밍부(36)에 전달한 다. 따라서 타이밍부(36)에서는 추가 종속슬롯 영역을 사용하지 않을 경우에는 타이밍도 (2)와 같은 신호를 생성하며, 종속슬롯 1과 추가 종속슬롯 1,3,5를 사용한 경우에 타이밍도 (3)과 같은 신호를 생성한다.
도 24는 본 발명의 일 실시예에 따른 종속슬롯 디매핑 방법의 흐름을 도시한 도면이다.
도 24를 참조하면, 종속슬롯 디매핑 장치(3)는 먼저 프레임의 타이밍을 얻기 위해 프레임을 검출한다(100). 그리고 검출된 프레임에 따라 페이로드 구조 식별자(PSI) 정보 위치를 계산하여 PSI 정보를 프레임으로부터 추출한다(110).
이어서, 종속슬롯 디매핑 장치(3)는 추출한 PSI 정보 중에 확장 다중구조 식별자(EMSI) 정보 8개 바이트의 최상위 비트(Most Significant Bit:MSB) 모두가 0인지를 판별한다(120). 판단 결과, EMSI 정보의 MSB가 모두 0인 경우 다중구조 식별자(MSI) 종속 포트 정보로부터 다중 구조 정보를 결정한다(130). 이때 결정된 다중 구조에 따라 추가 종속슬롯을 사용하지 않는 매핑 방식이므로 종속 슬롯 영역으로부터 데이터 신호를 디매핑한다(140). 이어서, 디매핑된 데이터를 탄성 버퍼에 기록한다(150).
한편, 판단 결과, EMSI 정보 8개 바이트의 MSB중에 1개라도 1이라면 종속슬롯 디매핑 장치(3)는 MSI 및 EMSI의 종속 포트 정보로부터 확장된 다중 구조 정보를 결정한다(160). 그리고, 결정된 확장 다중 구조에 따라 추가 종속슬롯 영역을 포함한 종속 슬롯 영역으로부터 데이터 신호를 디매핑한다(170). 이어서, 디매핑된 데이터를 탄성 버퍼에 기록한다(150).
이제까지 본 발명에 대하여 그 실시예들을 중심으로 살펴보았다. 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 변형된 형태로 구현될 수 있음을 이해할 수 있을 것이다. 그러므로 개시된 실시예들은 한정적인 관점이 아니라 설명적인 관점에서 고려되어야 한다. 본 발명의 범위는 전술한 설명이 아니라 특허청구범위에 나타나 있으며, 그와 동등한 범위 내에 있는 모든 차이점은 본 발명에 포함된 것으로 해석되어야 할 것이다.
도 1은 본 발명의 일 실시예에 따른 클라이언트 신호 전송장치의 구성을 도시한 도면,
도 2는 본 발명의 일 실시예에 따른 OPU4e의 종속슬롯 할당 구조를 도시한 도면,
도 3a 내지 도 3c 및 도 4a 내지 도 4c는 본 발명의 다양한 실시예에 따라 ODU4e의 종속슬롯에 매핑되는 ODTU3y4e 프레임 구조를 도시한 도면,
도 5는 본 발명의 일 실시예에 따라 고정 스터프 바이트를 할당하는 OPU4e 종속슬롯 할당 구조를 도시한 도면,
도 6은 본 발명의 일 실시예에 따라 추가 종속슬롯을 할당하는 OPU4e의 종속슬롯 할당 구조를 도시한 도면,
도 7은 본 발명의 일 실시예에 따라 추가 종속슬롯 및 고정 스터프 바이트를 할당하는 OPU4e의 종속슬롯 할당 구조를 도시한 도면,
도 8a 및 도 8b는 일반 ODTU3y4e 프레임 구조를 도시한 도면,
도 9a 내지 도 9c는 본 발명의 일 실시예에 따른 ODTU3y4e.3 프레임 구조를 도시한 도면,
도 10은 본 발명의 일 실시예에 따른 OPU3e의 오버헤드 구조를 도시한 도면,
도 11 내지 도 13은 본 발명의 일 실시예에 따라 ODU3+의 ODU4e 매핑을 위해 수정된 OPU4e 오버헤드의 PSI 바이트, 수정된 MSI 바이트 및 수정된 EMSI 바이트의 멀티프레임 구조를 도시한 도면,
도 14는 도 12 및 도 13에 전술한 MSI 바이트 및 EMSI 바이트의 실시예를 도시한 도면,
도 15 및 도 16은 본 발명의 다른 실시예에 따른 추가 종속슬롯을 활용하는 OPU4e의 종속슬롯 할당 구조를 도시한 도면,
도 17a 및 도 17b는 본 발명의 일 실시예에 따라 OTU4e의 32개의 종속슬롯의 다중화에 사용되는 ODTU4e.32 프레임 구조를 도시한 도면,
도 18a 및 도 18b는 본 발명의 일 실시예에 따라 3개의 바이트 열이 추가된 ODTU4e.32y3 프레임 구조를 도시한 도면,
도 19는 본 발명의 일 실시예에 따라 ODTU4e.32y3신호를 ODU4e 신호에 다중화 할 때에 사용하는 ODTU4e.32y3의 PSI 구조를 도시한 도면,
도 20은 도 19에 도시된 MFI 바이트 및 EMFI 바이트의 실시예를 도시한 도면,
도 21은 본 발명의 일 실시예에 따른 종속슬롯 매핑 장치의 구성을 도시한 도면,
도 22는 본 발명의 일 실시예에 따른 종속슬롯 디매핑 장치의 구성을 도시한 도면,
도 23은 본 발명의 일 실시예에 따라 종속슬롯 디매핑 장치에서의 디매핑할 종속슬롯 및 추가 종속슬롯 영역의 타이밍도,
도 24는 본 발명의 일 실시예에 따른 종속슬롯 디매핑 방법의 흐름을 도시한 도면이다.
<도면의 주요부분에 대한 부호의 설명>
1 : 클라이언트 신호 전송장치 10 : 종속슬롯 할당부
12 : 광 다중화부 21, 35 : 탄성 버퍼
22 : 데이터 매핑부 23 : PT 레지스터
24 : MSI 생성부 25 : EMSI 생성부
26 : PSI 오버헤드 선택부 27 : 오버헤드 및 데이터 선택부
28, 26 : 타이밍부 31 : 프레임 검출부
32 : PSI 검증부 34 : 데이터 디매핑부
Claims (19)
- 광 전달 망에서의 광 전송 계층을 이용하여 클라이언트 신호를 전송하는 클라이언트 신호 전송장치에 있어서,광 전송 계층 신호의 페이로드 영역 중 일부 영역을 미리 설정된 개수의 종속슬롯으로 균등하게 할당하며, 상기 일부 영역을 제외한 나머지 영역을 종속슬롯, 추가 종속슬롯 및 고정 스터프 바이트 중 적어도 하나의 조합으로 할당하는 종속슬롯 할당부; 및상기 할당된 종속슬롯 및 추가 종속슬롯을 이용하여 클라이언트 신호를 수용하고 상위 계층의 광 전송 계층 신호로 다중화하는 광 다중화부를 포함하는 것을 특징으로 하는 클라이언트 신호 전송장치.
- 제 1 항에 있어서, 상기 광 다중화부는,광 채널 데이터 유닛 3+(ODU3+) 및 상기 상위 계층인 광 채널 데이터 유닛 4e(ODU4e)의 비트율을 정의하고, 상기 정의된 비트율 범위 내에서 상기 할당된 종속슬롯 및 추가 종속슬롯을 이용하여 상기 ODU3+를 상기 ODU4e로 다중화하는 것을 특징으로 하는 클라이언트 신호 전송장치.
- 제 2 항에 있어서, 상기 광 다중화부는,광 채널 데이터 유닛 4e(OTU4e)의 비트율 범위 내에서 상기 ODU3+가 4개의 10G 이더넷 신호 또는 1개의 40GbE 신호를 수용하고 상기 ODU4e에 다중화하며, 상 기 OTU4e의 비트율은 112.3047 Gbit/s(255/226×40×2.48832 Gbit/s)이거나 111.83688 Gbit/s(102/95×80/32×239/255×243/217×16×2.48832 Gbit/s) 이상 112.16234 Gbit/s(4080/1524×239/236×4×10.3125 Gbit/s) 이하인 것을 특징으로 하는 클라이언트 신호 전송장치.
- 제 3 항에 있어서,상기 ODU3+의 비트율이 41.774 Gbit/s(239/236×4×10.3125 Gbit/s) 이상 41.84 Gbit/s(3800/3808×32/80×238/226×40×2.48832 Gbit/s) 이하인 것을 특징으로 하는 클라이언트 신호 전송장치.
- 제 2 항에 있어서,상기 광 전송 계층 신호인 ODU4 또는 ODU4e 신호의 경우, 상기 일부 영역에 할당되는 종속슬롯의 미리 설정된 개수는 40 또는 80인 것을 특징으로 하는 클라이언트 신호 전송장치.
- 제 1 항에 있어서, 상기 종속슬롯 할당부는,상기 광 전송 계층 신호의 페이로드 영역 중에 상기 일부 영역을 미리 설정된 개수의 종속슬롯으로 할당하고, 미리 설정된 개수의 멀티 프레임을 주기로 상기 일부 영역을 제외한 나머지 영역을 상기 종속슬롯으로 할당하거나, 상기 나머지 영역을 상기 종속슬롯 및 상기 추가 종속슬롯으로 할당하거나, 상기 나머지 영역을 상기 종속슬롯, 상기 추가 종속슬롯 및 고정 스터프 바이트로 할당하는 것을 특징으로 하는 클라이언트 신호 전송장치.
- 제 6 항에 있어서, 상기 광 다중화부는,상기 추가 종속슬롯을 식별할 수 있는 다중 구조 식별자를 이용하여 상기 광 전송 계층 신호를 상위 레벨의 광 전송 계층 신호로 다중화하는 것을 특징으로 하는 클라이언트 신호 전송장치.
- 제 1 항에 있어서, 상기 종속슬롯 할당부는,상기 광 전송 계층 신호의 페이로드 영역 중에 상기 일부 영역을 미리 설정된 개수의 행을 주기로 상기 종속슬롯으로 할당하고, 나머지 영역을 상기 추가 종속슬롯으로 할당하거나, 상기 나머지 영역을 상기 추가 종속슬롯 및 상기 고정 스터프 바이트로 할당하는 것을 특징으로 하는 클라이언트 신호 전송장치.
- 제 1 항에 있어서,상기 클라이언트 신호는 이더넷 계층 신호를 포함하는 패킷(packet) 신호 또는 동기 디지털 계층 신호 및 비디오 신호를 포함하는 연속(continuous) 신호인 것을 특징으로 하는 클라이언트 신호 전송장치.
- 제 1 항에 있어서, 상기 광 다중화부는,상기 상위 계층 광 전송 계층 신호로의 다중화를 위해, ODU 오버헤드의 다중구조 식별자에 ODU 타입 정보 및 상기 종속슬롯에 대한 종속 포트 정보를 할당하고, 확장 다중구조 식별자에 상기 ODU 타입 정보 및 상기 추가 종속슬롯에 대한 추가 종속 포트 정보를 할당하는 것을 특징으로 하는 클라이언트 신호 전송장치.
- 제 1 항에 있어서, 상기 광 다중화부는,상기 상위 계층 광 전송 계층 신호로의 다중화를 위해, ODU 오버헤드의 다중구조 식별자에 상기 종속슬롯의 사용 여부를 식별하는 식별정보 및 상기 종속슬롯에 대한 종속포트 정보를 할당하고, 확장 다중구조 식별자에 추가 종속슬롯의 사용 여부를 식별하는 식별정보 및 상기 추가 종속슬롯에 대한 확장 종속포트 정보를 할당하는 것을 특징으로 하는 클라이언트 신호 전송장치.
- 광 전달 망에서의 광 전송 계층을 이용한 클라이언트 신호 전송을 위한 종속슬롯 매핑장치에 있어서,데이터를 종속슬롯에 매핑하는 데이터 매핑부;상기 종속슬롯에 대한 종속포트 정보를 생성하는 다중구조 식별자 생성부;추가 종속슬롯에 대한 추가 종속포트 정보를 생성하는 확장 다중구조 식별자 생성부; 및페이로드 구조 식별자 오버헤드 영역에 상기 다중구조 식별자 및 확장 다중구조 식별자를 포함하는 페이로드 구조 식별자가 전달되도록 오버헤드를 설정하고, 데이터 영역에 상기 종속슬롯에 매핑된 데이터를 전달하는 오버헤드 및 데이터 선택부를 포함하는 것을 특징으로 하는 종속슬롯 매핑장치.
- 광 전달 망에서의 광 전송 계층을 이용한 클라이언트 신호 전송을 위한 종속슬롯 디매핑장치에 있어서,매핑된 프레임을 수신하여 상기 프레임으로부터 페이로드 구조 식별자 정보를 추출하는 프레임 추출부;상기 페이로드 구조 식별자 정보 중에 확장 다중구조 식별자 정보의 최상위 비트가 모두 0인지를 판별하는 페이로드 구조 식별자 검증부; 및상기 최상위 비트가 모두 0이면, 상기 페이로드 구조 식별자의 종속 포트 정보를 이용하여 다중구조 정보를 결정하고 상기 결정된 다중구조에 따라 종속슬롯 영역으로부터 데이터 신호를 디매핑하며,최상위 비트가 모두 0이 아니면, 다중구조 식별자 및 확장 다중구조 식별자의 종속 포트 정보를 이용하여 확장된 다중구조 정보를 결정하고, 상기 결정된 확장 다중구조에 따라 추가 종속슬롯 영역을 포함한 종속슬롯 영역으로부터 데이터 신호를 디매핑하는 데이터 디매핑부를 포함하는 것을 특징으로 하는 종속슬롯 디매핑장치.
- 클라이언트 신호 전송장치가 광 전달 망에서의 광 전송 계층을 이용하여 클라이언트 신호를 전송하는 방법에 있어서,광 전송 계층 신호의 페이로드 영역 중 일부 영역을 미리 설정된 개수의 종속슬롯으로 균등하게 할당하며, 상기 일부 영역을 제외한 나머지 영역을 종속슬롯, 추가 종속슬롯 및 고정 스터프 바이트 중 적어도 하나의 조합으로 할당하는 단계; 및상기 할당된 종속슬롯 및 추가 종속슬롯을 이용하여 클라이언트 신호를 수용하고 상위 계층의 광 전송 계층 신호로 다중화하는 단계를 포함하는 것을 특징으로 하는 클라이언트 신호 전송방법.
- 제 14 항에 있어서, 상기 다중화하는 단계는,ODU3+ 및 상기 상위 계층인 ODU4e의 비트율을 정의하고, 상기 정의된 비트율 범위 내에서 상기 할당된 종속슬롯 및 추가 종속슬롯을 이용하여 상기 ODU3+를 상기 ODU4e로 다중화하는 것을 특징으로 하는 클라이언트 신호 전송방법.
- 제 15 항에 있어서, 상기 다중화하는 단계는,OTU4e의 비트율 범위 내에서 상기 ODU3+가 4개의 10G 이더넷 신호 또는 1개의 40GbE 신호를 수용하고 상기 ODU4e에 다중화하며, 상기 OTU4e의 비트율은 112.3047 Gbit/s(255/226×40×2.48832 Gbit/s)이거나 111.83688 Gbit/s(102/95×80/32×239/255×243/217×16×2.48832 Gbit/s) 이상 112.16234 Gbit/s(4080/1524×239/236×4×10.3125 Gbit/s) 이하인 것을 특징으로 하는 클라이언트 신호 전송방법.
- 제 16 항에 있어서,상기 ODU3+의 비트율이 41.774 Gbit/s(239/236×4×10.3125 Gbit/s) 이상 41.84 Gbit/s(3800/3808×32/80×238/226×40×2.48832 Gbit/s) 이하인 것을 특징으로 하는 클라이언트 신호 전송방법.
- 제 14 항에 있어서,상기 광 전송 계층 신호인 ODU4 또는 ODU4e 신호의 경우, 상기 일부 영역에 할당되는 종속슬롯의 미리 설정된 개수는 40 또는 80인 것을 특징으로 하는 클라이언트 신호 전송방법.
- 제 14 항에 있어서, 상기 다중화하는 단계는,상기 추가 종속슬롯을 식별할 수 있는 다중 구조 식별자를 이용하여 상기 광 전송 계층 신호를 상위 레벨의 광 전송 계층 신호로 다중화하는 것을 특징으로 하는 클라이언트 신호 전송방법.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US12/617,529 US20100183301A1 (en) | 2008-11-13 | 2009-11-12 | Apparatus suitable for transporting client signals, and apparatus and method suitable for mapping or demapping tributary slots for transport of client signals |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020080112945 | 2008-11-13 | ||
KR20080112945 | 2008-11-13 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20100054081A KR20100054081A (ko) | 2010-05-24 |
KR101041569B1 true KR101041569B1 (ko) | 2011-06-15 |
Family
ID=42278913
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020090073804A KR101041569B1 (ko) | 2008-11-13 | 2009-08-11 | 클라이언트 신호 전송장치, 클라이언트 신호 전송에서의 종속슬롯 매핑 및 디매핑 장치 및 그 방법 |
Country Status (2)
Country | Link |
---|---|
US (1) | US20100183301A1 (ko) |
KR (1) | KR101041569B1 (ko) |
Families Citing this family (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101257069B1 (ko) * | 2009-03-06 | 2013-04-22 | 한국전자통신연구원 | 광 전달 망에서 데이터 송신 방법 및 장치 |
US8359525B2 (en) | 2009-03-06 | 2013-01-22 | Electronics And Telecommunications Research Institute | Method and apparatus for transmitting data in optical transport network |
WO2011075901A1 (zh) * | 2009-12-24 | 2011-06-30 | 华为技术有限公司 | 通用映射规程gmp映射方法、解映射方法及装置 |
JP5498290B2 (ja) * | 2010-07-16 | 2014-05-21 | 富士通株式会社 | フレーム信号生成方法および装置 |
JP5472467B2 (ja) * | 2010-07-30 | 2014-04-16 | 富士通株式会社 | 信号収容方法、フレーム生成装置、フレーム受信装置及び伝送システム |
US9191115B2 (en) * | 2011-02-03 | 2015-11-17 | Tejas Networks Ltd | Method for configuring end-to-end lower order ODU network trails across optical transport network |
US8644340B2 (en) * | 2011-02-07 | 2014-02-04 | Cisco Technology, Inc. | Multiplexing in an optical transport network (OTN) |
US8711730B2 (en) * | 2011-09-23 | 2014-04-29 | Fujitsu Limited | System and method for identifying a target signal in an optical transport network frame structure |
US9048967B2 (en) | 2011-09-23 | 2015-06-02 | Fujitsu Limited | Asymmetric OTN network traffic support |
KR20130116415A (ko) * | 2012-03-14 | 2013-10-24 | 한국전자통신연구원 | 광 전달망에서의 보호 절체 방법 및 장치 |
JP5999182B2 (ja) * | 2012-07-20 | 2016-09-28 | 富士通株式会社 | 伝送装置 |
US20140255028A1 (en) * | 2013-03-08 | 2014-09-11 | Altera Corporation | Sub-rate mapping for lowest-order optical data unit |
CN103533464B (zh) * | 2013-09-13 | 2016-11-23 | 华为技术有限公司 | 迁移数据的方法和通信节点 |
CN105451102B (zh) * | 2014-08-22 | 2019-05-28 | 华为技术有限公司 | 一种处理信号的方法、装置及*** |
CN111683305B (zh) * | 2020-05-19 | 2021-12-14 | 烽火通信科技股份有限公司 | 一种ODUk通道分配方法及*** |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20080075113A1 (en) * | 2006-09-21 | 2008-03-27 | Nortel Networks Limited | Multi-rate transparent mux for optical communications networks |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20030048813A1 (en) * | 2001-09-05 | 2003-03-13 | Optix Networks Inc. | Method for mapping and multiplexing constant bit rate signals into an optical transport network frame |
US8274892B2 (en) * | 2001-10-09 | 2012-09-25 | Infinera Corporation | Universal digital framer architecture for transport of client signals of any client payload and format type |
EP1657839B1 (en) * | 2004-11-12 | 2010-02-10 | Alcatel Lucent | Method and apparatus for transporting a client layer signal over an optical transport network (OTN) |
CN1791057B (zh) * | 2004-12-15 | 2011-06-15 | 华为技术有限公司 | 在光传送网中传输数据业务的方法及其装置 |
US7664139B2 (en) * | 2005-09-16 | 2010-02-16 | Cisco Technology, Inc. | Method and apparatus for using stuffing bytes over a G.709 signal to carry multiple streams |
EP2106051B1 (en) * | 2007-01-17 | 2019-02-27 | Nippon Telegraph and Telephone Corporation | Digital transmission system and digital transmission method |
US8457159B2 (en) * | 2007-05-11 | 2013-06-04 | Ciena Corporation | Optical transport network hierarchy for full transparent transport of datacom and telecom signals |
CN100589365C (zh) * | 2007-09-14 | 2010-02-10 | 中兴通讯股份有限公司 | 一种光传输网中光净荷单元的时隙划分与开销处理的方法 |
-
2009
- 2009-08-11 KR KR1020090073804A patent/KR101041569B1/ko not_active IP Right Cessation
- 2009-11-12 US US12/617,529 patent/US20100183301A1/en not_active Abandoned
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20080075113A1 (en) * | 2006-09-21 | 2008-03-27 | Nortel Networks Limited | Multi-rate transparent mux for optical communications networks |
Also Published As
Publication number | Publication date |
---|---|
US20100183301A1 (en) | 2010-07-22 |
KR20100054081A (ko) | 2010-05-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101041569B1 (ko) | 클라이언트 신호 전송장치, 클라이언트 신호 전송에서의 종속슬롯 매핑 및 디매핑 장치 및 그 방법 | |
JP5087069B2 (ja) | 擬似反転多重化/逆多重化方法及び装置 | |
CN101051879B (zh) | 低速业务复用及解复用的方法和装置 | |
RU2421925C1 (ru) | Способ и устройства передачи клиентских сигналов в оптической транспортной сети | |
US7602814B2 (en) | Systems and methods for mapping and multiplexing wider clock tolerance signals in optical transport network transponders and multiplexers | |
JP6787597B2 (ja) | 光伝送ネットワーク内でのクライアント信号の送信方法および光伝送デバイス | |
EP2228930B1 (en) | Frame generating apparatus and frame generating method | |
US9025594B1 (en) | Multiplexing low-order to high-order ODU signals in an optical transport network | |
US20030048813A1 (en) | Method for mapping and multiplexing constant bit rate signals into an optical transport network frame | |
WO2016026348A1 (zh) | 一种处理信号的方法、装置及*** | |
EP3709540B1 (en) | Interface transmission method, apparatus and device | |
US8050567B2 (en) | System and method for transporting asynchronous ODUk signals over a synchronous interface | |
WO2006051041A1 (en) | Method and apparatus for transporting a client layer signal over an optical transport network (otn) | |
JP5644598B2 (ja) | 信号多重分離装置及び信号多重収容装置及び信号多重収容・分離装置 | |
US20130315592A1 (en) | Method for configuring end-to-end lower order odu network trails across optical transport network | |
JP2011146917A (ja) | インタフェース装置、分離方法、多重化方法 | |
CN101841749B (zh) | 数据传输方法、通信装置及通信*** | |
US11082146B2 (en) | Method and apparatus for efficient utilization of a transport capacity provided by an optical transport network | |
EP3396880A1 (en) | Method for mapping digital signals into an optical transport network and corresponding network element, optical telecommunications network and frame for optical telecommunications network | |
EP2876828A1 (en) | Transmission device | |
EP1936849B1 (en) | Method for mapping and demapping data information over the members of a concatenated group | |
KR101301721B1 (ko) | 유사반전 다중화/역-다중화 방법 및 장치 | |
Jones | Mapping and transport standard for OTU4 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20140529 Year of fee payment: 4 |
|
LAPS | Lapse due to unpaid annual fee |