KR101038238B1 - Composite dielectric thin film, capacitor and field effect transistor using the same, and each fabrication method thereof - Google Patents
Composite dielectric thin film, capacitor and field effect transistor using the same, and each fabrication method thereof Download PDFInfo
- Publication number
- KR101038238B1 KR101038238B1 KR1020080064112A KR20080064112A KR101038238B1 KR 101038238 B1 KR101038238 B1 KR 101038238B1 KR 1020080064112 A KR1020080064112 A KR 1020080064112A KR 20080064112 A KR20080064112 A KR 20080064112A KR 101038238 B1 KR101038238 B1 KR 101038238B1
- Authority
- KR
- South Korea
- Prior art keywords
- dielectric
- thin film
- filler
- mgo
- tio
- Prior art date
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 187
- 239000002131 composite material Substances 0.000 title claims abstract description 117
- 239000003990 capacitor Substances 0.000 title claims abstract description 32
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 25
- 230000005669 field effect Effects 0.000 title claims abstract description 16
- 238000000034 method Methods 0.000 title claims description 55
- 239000000945 filler Substances 0.000 claims abstract description 61
- 239000010408 film Substances 0.000 claims abstract description 59
- 239000011159 matrix material Substances 0.000 claims abstract description 35
- 230000008021 deposition Effects 0.000 claims abstract description 7
- CPLXHLVBOLITMK-UHFFFAOYSA-N magnesium oxide Inorganic materials [Mg]=O CPLXHLVBOLITMK-UHFFFAOYSA-N 0.000 claims description 113
- 239000000758 substrate Substances 0.000 claims description 68
- 239000000203 mixture Substances 0.000 claims description 43
- 230000008569 process Effects 0.000 claims description 31
- 238000004544 sputter deposition Methods 0.000 claims description 30
- 229920003023 plastic Polymers 0.000 claims description 26
- 239000004033 plastic Substances 0.000 claims description 24
- 239000000843 powder Substances 0.000 claims description 22
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 16
- 239000000919 ceramic Substances 0.000 claims description 15
- 229910018072 Al 2 O 3 Inorganic materials 0.000 claims description 11
- 229910010413 TiO 2 Inorganic materials 0.000 claims description 11
- 229910052788 barium Inorganic materials 0.000 claims description 10
- 229910052758 niobium Inorganic materials 0.000 claims description 9
- 229910052715 tantalum Inorganic materials 0.000 claims description 9
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 8
- 238000000151 deposition Methods 0.000 claims description 7
- 229910052712 strontium Inorganic materials 0.000 claims description 7
- 229910052726 zirconium Inorganic materials 0.000 claims description 7
- 238000002156 mixing Methods 0.000 claims description 6
- 229910052719 titanium Inorganic materials 0.000 claims description 6
- 229910052725 zinc Inorganic materials 0.000 claims description 6
- 229910052454 barium strontium titanate Inorganic materials 0.000 claims description 5
- 230000015572 biosynthetic process Effects 0.000 claims description 5
- 239000003989 dielectric material Substances 0.000 claims description 5
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 claims description 4
- 229910021523 barium zirconate Inorganic materials 0.000 claims description 4
- DQBAOWPVHRWLJC-UHFFFAOYSA-N barium(2+);dioxido(oxo)zirconium Chemical compound [Ba+2].[O-][Zr]([O-])=O DQBAOWPVHRWLJC-UHFFFAOYSA-N 0.000 claims description 4
- 238000010438 heat treatment Methods 0.000 claims description 4
- 238000000465 moulding Methods 0.000 claims description 4
- SIWVEOZUMHYXCS-UHFFFAOYSA-N oxo(oxoyttriooxy)yttrium Chemical compound O=[Y]O[Y]=O SIWVEOZUMHYXCS-UHFFFAOYSA-N 0.000 claims description 4
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 claims description 4
- VEALVRVVWBQVSL-UHFFFAOYSA-N strontium titanate Chemical compound [Sr+2].[O-][Ti]([O-])=O VEALVRVVWBQVSL-UHFFFAOYSA-N 0.000 claims description 4
- 229910004247 CaCu Inorganic materials 0.000 claims description 3
- 229910052791 calcium Inorganic materials 0.000 claims description 3
- 229910052742 iron Inorganic materials 0.000 claims description 3
- 229910052745 lead Inorganic materials 0.000 claims description 3
- 239000000969 carrier Substances 0.000 claims description 2
- 238000003786 synthesis reaction Methods 0.000 claims description 2
- 238000005245 sintering Methods 0.000 claims 2
- 230000015556 catabolic process Effects 0.000 abstract description 16
- -1 transistor Substances 0.000 abstract description 3
- 239000004065 semiconductor Substances 0.000 description 25
- 238000004549 pulsed laser deposition Methods 0.000 description 17
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Substances [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 16
- 239000008186 active pharmaceutical agent Substances 0.000 description 10
- MCMNRKCIXSYSNV-UHFFFAOYSA-N Zirconium dioxide Chemical compound O=[Zr]=O MCMNRKCIXSYSNV-UHFFFAOYSA-N 0.000 description 9
- 239000013078 crystal Substances 0.000 description 8
- 238000012546 transfer Methods 0.000 description 8
- 238000004627 transmission electron microscopy Methods 0.000 description 8
- 229910052782 aluminium Inorganic materials 0.000 description 7
- 238000000498 ball milling Methods 0.000 description 7
- 239000011651 chromium Substances 0.000 description 7
- 239000007789 gas Substances 0.000 description 7
- 239000011521 glass Substances 0.000 description 6
- 229910052760 oxygen Inorganic materials 0.000 description 6
- 230000008859 change Effects 0.000 description 5
- 229910052804 chromium Inorganic materials 0.000 description 5
- 238000001035 drying Methods 0.000 description 5
- 238000001704 evaporation Methods 0.000 description 5
- 230000008020 evaporation Effects 0.000 description 5
- 239000002159 nanocrystal Substances 0.000 description 5
- 229910052697 platinum Inorganic materials 0.000 description 5
- 238000002360 preparation method Methods 0.000 description 5
- LFQSCWFLJHTTHZ-UHFFFAOYSA-N Ethanol Chemical compound CCO LFQSCWFLJHTTHZ-UHFFFAOYSA-N 0.000 description 4
- 230000005540 biological transmission Effects 0.000 description 4
- 238000005137 deposition process Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 238000001552 radio frequency sputter deposition Methods 0.000 description 4
- 229910006404 SnO 2 Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 230000009477 glass transition Effects 0.000 description 3
- 229910052737 gold Inorganic materials 0.000 description 3
- 238000009413 insulation Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 239000001301 oxygen Substances 0.000 description 3
- 238000005240 physical vapour deposition Methods 0.000 description 3
- 238000002834 transmittance Methods 0.000 description 3
- 229910015902 Bi 2 O 3 Inorganic materials 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 229910052733 gallium Inorganic materials 0.000 description 2
- 229910052738 indium Inorganic materials 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 239000011812 mixed powder Substances 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 229910052763 palladium Inorganic materials 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 239000002904 solvent Substances 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910004205 SiNX Inorganic materials 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 239000007888 film coating Substances 0.000 description 1
- 238000009501 film coating Methods 0.000 description 1
- CJNBYAVZURUTKZ-UHFFFAOYSA-N hafnium(iv) oxide Chemical compound O=[Hf]=O CJNBYAVZURUTKZ-UHFFFAOYSA-N 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000001755 magnetron sputter deposition Methods 0.000 description 1
- 238000001000 micrograph Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000009740 moulding (composite fabrication) Methods 0.000 description 1
- 239000002105 nanoparticle Substances 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920000139 polyethylene terephthalate Polymers 0.000 description 1
- 239000005020 polyethylene terephthalate Substances 0.000 description 1
- 238000001556 precipitation Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 238000003746 solid phase reaction Methods 0.000 description 1
- 238000005477 sputtering target Methods 0.000 description 1
- 230000003746 surface roughness Effects 0.000 description 1
- 238000000427 thin-film deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
- H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
- H01L21/02194—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing more than one metal element
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
- H01L21/02266—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by physical ablation of a target, e.g. sputtering, reactive sputtering, physical vapour deposition or pulsed laser deposition
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
Abstract
본 발명은 상온에서 증착되면서도 높은 유전상수와 낮은 누설 전류 특성 및 높은 절연 파괴 전압을 동시에 가질 수 있는 복합 유전체 박막과, 이를 이용한 커패시터 및 전계 효과 트랜지스터와, 이들 각각의 제조 방법에 관한 것으로서, 본 발명은 5 ℃ 내지 200 ℃의 상온에서 증착되며, 비정질 유전체 매트릭스 내에 결정질 절연성 충진제가 균일하게 분포되어 있거나, 부분적으로 나노결정질이 포함되어 있는 유전체 매트릭스 내에 비정질의 절연성 충진제가 균일하게 분포되어 있는 것을 특징으로 하는 복합 유전체 박막을 제공한다. 이러한 복합 유전체 박막은 커패시터의 유전체 층과, 전계 효과 트랜지스터의 게이트 절연막으로 응용될 수 있다.The present invention relates to a composite dielectric thin film which can be deposited at room temperature and have a high dielectric constant, low leakage current characteristics, and high dielectric breakdown voltage at the same time, a capacitor and a field effect transistor using the same, and a manufacturing method thereof. Is deposited at room temperature between 5 ° C. and 200 ° C., and the crystalline insulating filler is uniformly distributed in the amorphous dielectric matrix, or the amorphous insulating filler is uniformly distributed in the dielectric matrix partially containing nanocrystalline. It provides a composite dielectric thin film. The composite dielectric thin film may be applied as a dielectric layer of a capacitor and a gate insulating film of a field effect transistor.
복합 유전체 박막, 충진제, 게이트 절연막, 트랜지스터, 커패시터, 상온 증착 Composite dielectric thin film, filler, gate insulating film, transistor, capacitor, room temperature deposition
Description
본 발명은 상온에서 증착되면서도 높은 유전상수와 낮은 누설 전류 특성 및 높은 절연 파괴 전압을 동시에 가질 수 있는 복합 유전체 박막과, 이를 이용한 커패시터 및 전계 효과 트랜지스터와, 이들 각각의 제조 방법에 관한 것이다.The present invention relates to a composite dielectric thin film capable of simultaneously having high dielectric constant, low leakage current characteristics, and high dielectric breakdown voltage while being deposited at room temperature, a capacitor and a field effect transistor using the same, and a method of manufacturing each thereof.
최근 들어, 산화물 반도체 (ZnO, In2O3, SnO2, InGaZnO4 등)를 채널 층 (이하, '채널 영역'과 혼용됨)으로 이용한 트랜지스터 개발이 활발히 진행이 되고 있다. 특히, 이러한 산화물 반도체의 우수한 반도체 특성을 바탕으로, 플렉서블 (flexible) 전자 소자 및 투명 디스플레이에 적용하는 연구들이 이루어지고 있다.Recently, development of transistors using oxide semiconductors (ZnO, In 2 O 3 , SnO 2 , InGaZnO 4, etc.) as channel layers (hereinafter, mixed with 'channel regions') has been actively developed. In particular, based on the excellent semiconductor characteristics of such an oxide semiconductor, research is being applied to flexible electronic devices and transparent displays.
이러한 플렉서블 트랜지스터의 개발은 플라스틱 기판이 견딜 수 있는 온도 안정성을 고려하여, 제조 공정 온도가 아주 낮아야 한다는 제약이 따르게 된다. 또한, 실질적인 모바일 회로 (즉, 배터리를 사용하여 전력이 공급이 되는 회로)에 응용이 되기 위해서는, 트랜지스터 소자의 구동 전압이 5 V 미만으로 더욱 낮아져야 만 한다. 요컨대, 저온 공정 및 저전압 구동이라는 두 가지 요소가 트랜지스터의 반도체 채널 층 및 게이트 절연막의 선택에 있어서 아주 중요하다. The development of such a flexible transistor is a constraint that the manufacturing process temperature must be very low in consideration of the temperature stability that the plastic substrate can withstand. In addition, in order to be applied to practical mobile circuits (i.e., circuits powered by batteries), the driving voltage of the transistor elements must be further lowered to less than 5V. In short, two factors are of great importance in the selection of the semiconductor channel layer and gate insulating film of the transistor.
트랜지스터의 낮은 구동 전압, 즉 높은 정전용량 값을 얻기 위해서는, 높은 유전상수를 가지는 게이트 절연막을 이용하거나 얇은 두께의 게이트 절연막을 이용하여야 한다. 그러나, 플라스틱 기판은 일반적으로 거친 표면 (표면 거칠기: Rms~3 nm 이상)을 가지고 있다. 이와 같은 거친 기판 위에 얇은 게이트 절연막을 형성하여 저전압 구동 트랜지스터를 제조하는 경우, 제조 과정에서 쉽게 핀홀 (pinhole)이 형성이 되거나, 불균일한 막 도포 (step coverage)로 인해 절연 파괴가 낮은 전압에서 발생하여 소자의 장 수명 안정성이 크게 떨어지는 단점이 발생한다. In order to obtain a low driving voltage of the transistor, that is, a high capacitance value, a gate insulating film having a high dielectric constant or a thin gate insulating film should be used. However, plastic substrates generally have a rough surface (surface roughness: Rms-3 nm or more). In the case of manufacturing a low-voltage driving transistor by forming a thin gate insulating film on such a rough substrate, pinholes are easily formed during the manufacturing process, or dielectric breakdown occurs at a low voltage due to uneven step coverage. The disadvantage is that the long life stability of the device is greatly reduced.
이를 극복하기 위해서는 200 nm 이상의 두꺼운 게이트 절연막의 증착이 요구되며, 200 nm 이상의 두꺼운 게이트 절연막에서도 충분히 낮은 구동 전압을 얻기 위해서는 유전상수 15 이상이 확보되어야 한다. 특히, 플렉서블 특성을 부여하기 위해 플라스틱 기판 위에 게이트 절연막을 제조하기 위해서는 상온 공정이 필수적이다. In order to overcome this problem, deposition of a thick gate insulating film of 200 nm or more is required, and a dielectric constant of 15 or more must be ensured to obtain a sufficiently low driving voltage even in a thick gate insulating film of 200 nm or more. In particular, a room temperature process is essential to fabricate a gate insulating film on a plastic substrate in order to provide flexible characteristics.
유기 절연막은 저온에서 제조가 용이하다는 장점이 있지만, 유전상수 값이 3~6 정도로 낮다. 폴리 실리콘 (Poly-Si) 트랜지스터나 비정질 (amorphous) Si 트랜지스터의 게이트 절연막으로 많이 활용되고 있는 실리콘다이옥사이드 (SiO2, 유전상수 4) 또는 실리콘나이트라이드 (SiNx, 유전상수 7) 또한 유전상수 값이 낮은 편이다. 비록, SiO2와 SiNx가 안정한 누설 전류 특성을 바탕으로 높은 절연 파괴 특성 을 가지고 있지만, 200 ℃ 이상의 고온 증착이 요구되어, 직접 플라스틱 기판 위에 증착하기에는 제약이 따르게 된다. The organic insulating film has the advantage of being easy to manufacture at low temperature, but the dielectric constant value is as low as 3-6. Silicon dioxide (SiO 2 , dielectric constant 4) or silicon nitride (SiN x , dielectric constant 7), which is widely used as a gate insulating film of poly-Si transistors or amorphous Si transistors, also has a dielectric constant value. It's low. Although SiO 2 and SiNx have high dielectric breakdown characteristics based on stable leakage current characteristics, high temperature deposition of 200 ° C. or higher is required, and therefore, it is difficult to directly deposit on a plastic substrate.
이러한 문제를 극복하기 위하여, 다음과 같은 고 유전 게이트 절연막, 즉 산화탄탈륨 (Ta2O5), 스트론튬 티타네이트 (SrTiO3), 산화이트륨 (Y2O3), 지르코네이트 (ZrO2), 바륨 스트론튬 티타네이트 ((Ba,Sr)TiO3), 바륨 지르코네이트 티타네이트 ((Ba,Zr)TiO3)[C. D. Dimitrakopoulos, S. Purushothaman, J. Kymissis, A. Callegari, and J. M. Shaw, Science 283, 822 (1999)], 하퓨늄산화물 (HfO2)[K. Nomura, H. Ohta, A. Takagi, T. Kamiya, M. Hirano, and H. Hosono, Nature 432, 488 (2004)], 알루미나 (Al2O3), 티타네이트 (TiO2), Bi1 .5Zn1 .0Nb1 .5O7 [I.D. Kim, M.H. Lim, K.T. Kang, H.G. Kim, S.Y. Choi, Applied Physice Letters, 89, 022905, 2006] 등을 상온에서 증착하여 게이트 절연막으로 이용하는 시도들이 일부 이루어지고 있다. To overcome this problem, the following high dielectric gate insulating films, namely tantalum oxide (Ta 2 O 5 ), strontium titanate (SrTiO 3 ), yttrium oxide (Y 2 O 3 ), zirconate (ZrO 2 ), Barium Strontium Titanate ((Ba, Sr) TiO 3 ), Barium Zirconate Titanate ((Ba, Zr) TiO 3 ) [CD Dimitrakopoulos, S. Purushothaman, J. Kymissis, A. Callegari, and JM Shaw, Science 283 , 822 (1999)], hafnium oxide (HfO 2 ) [K. Nomura, H. Ohta, A. Takagi, T. Kamiya, M. Hirano, and H. Hosono, Nature 432, 488 (2004)], alumina (Al 2 O 3 ), titanate (TiO 2 ), Bi 1 . 5 Zn 1 .0 Nb 1 .5 O 7 Attempts have been made to deposit [ID Kim, MH Lim, KT Kang, HG Kim, SY Choi, Applied Physice Letters, 89 , 022905, 2006] as a gate insulating film at room temperature.
위에서 열거된 절연막을 상온에서 증착하는 경우 10~25 정도의 비교적 높은 유전상수 값을 얻을 수는 있지만, 누설 전류 (leakage current)가 높고, 낮은 절연 파괴 특성을 가지고 있어, 10 V 이상의 전압이 가해지게 되면, 상기 절연막이 절연 파괴되는 문제가 발생하게 된다. 따라서, 상온에서 제조된 상기 고 유전 박막들은 커패시터용 유전체 박막이나 트랜지스터용 게이트 절연막으로 사용하기 어렵다.When the above-mentioned insulating films are deposited at room temperature, a relatively high dielectric constant value of about 10 to 25 can be obtained, but the leakage current is high and the dielectric breakdown property is high, so that a voltage of 10 V or more is applied. In this case, a problem occurs in which the insulating film is destroyed. Therefore, the high dielectric thin films manufactured at room temperature are difficult to use as a dielectric thin film for a capacitor or a gate insulating film for a transistor.
본 발명은 이러한 종래의 문제점들을 해결하기 위하여 안출된 것으로서, 본 발명의 목적은,The present invention has been made to solve these conventional problems, the object of the present invention,
첫째, 상온에서 증착되면서도 높은 유전상수와 낮은 누설 전류 특성 및 높은 절연 파괴 전압을 동시에 가질 수 있는 복합 유전체 박막 및 그 제조 방법을 제공하고,First, the present invention provides a composite dielectric thin film and a method of manufacturing the same, which are capable of simultaneously having high dielectric constant, low leakage current characteristics, and high dielectric breakdown voltage while being deposited at room temperature.
둘째, 상온 공정을 통해 유리 전이 온도가 낮은 플라스틱 기판 위에 직접 복합 유전체 박막을 증착하여 높은 유전상수를 가지는 커패시터 및 그 제조 방법을 제공하며, Secondly, by depositing a composite dielectric thin film directly on a plastic substrate having a low glass transition temperature through a room temperature process to provide a capacitor having a high dielectric constant and a method of manufacturing the same,
셋째, 상기 복합 유전체 박막을 게이트 절연막으로 이용하여 저전압 (예컨대, 5 V 미만)에서 구동 가능한 전계 효과 트랜지스터 및 그 제조 방법을 제공하는 데 그 목적이 있다. Third, an object of the present invention is to provide a field effect transistor that can be driven at a low voltage (for example, less than 5 V) using the composite dielectric thin film as a gate insulating film, and a method of manufacturing the same.
이러한 목적들은 다음의 본 발명의 구성에 의하여 달성될 수 있다.These objects can be achieved by the following configuration of the present invention.
(1) 5 ℃ 내지 200 ℃의 상온에서 증착되며, 비정질 유전체 매트릭스 내에 결정질 절연성 충진제가 균일하게 분포되어 있거나, 부분적으로 나노결정질이 포함되어 있는 유전체 매트릭스 내에 비정질의 절연성 충진제가 균일하게 분포되어 있는 것을 특징으로 하는 복합 유전체 박막.(1) It is deposited at room temperature of 5 ° C. to 200 ° C., and the crystalline insulating filler is uniformly distributed in the amorphous dielectric matrix or the amorphous insulating filler is uniformly distributed in the dielectric matrix partially containing nanocrystalline. A composite dielectric thin film characterized by the above-mentioned.
(2) (유전체)1-x-(충진제)x (x=0.21~0.6)의 조성비를 갖는 세라믹 타겟을 사용하여 5 ℃ 내지 200 ℃의 상온에서 물리적 기상 증착 공정을 실시하거나, 혹은 (2) performing a physical vapor deposition process at room temperature of 5 ° C. to 200 ° C. using a ceramic target having a composition ratio of (dielectric) 1-x − (filler) x (x = 0.21 to 0.6), or
동일한 챔버 내에서 유전체 타겟과 충진제 타겟을 5 ℃ 내지 200 ℃의 상온에서 각각 동시에 스퍼터링 (co-sputtering)하여, In the same chamber, the dielectric target and the filler target are each sputtered simultaneously at room temperature of 5 ° C. to 200 ° C.,
비정질 유전체 매트릭스 내에 결정질 절연성 충진제가 균일하게 분포되어 있거나, 부분적으로 나노결정질이 포함되어 있는 유전체 매트릭스 내에 비정질의 절연성 충진제가 균일하게 분포되어 있는 복합 유전체 박막을 얻는 것을 특징으로 하는 복합 유전체 박막의 제조 방법.A method of manufacturing a composite dielectric thin film, comprising obtaining a composite dielectric thin film in which an amorphous insulating filler is uniformly distributed in an amorphous dielectric matrix or an amorphous insulating filler is uniformly distributed in a dielectric matrix partially containing nanocrystalline. .
(3) 제1 및 제2 전극과, 이들 두 전극 사이에 개재된 유전체 층을 포함하여 이루어진 커패시터에 있어서,(3) A capacitor comprising first and second electrodes and a dielectric layer interposed between these two electrodes,
상기 유전체 층은, 상기 (1)에 따른 복합 유전체 박막인 것을 특징으로 하는 복합 유전체 박막을 이용한 커패시터.The dielectric layer is a capacitor using a composite dielectric thin film, characterized in that the composite dielectric thin film according to (1).
(4) 기판 상에, 제1 전극, 유전체 층 및 제2 전극을 차례로 형성하는 커패시터의 제조 방법에 있어서,(4) A method of manufacturing a capacitor, which sequentially forms a first electrode, a dielectric layer, and a second electrode on a substrate,
상기 유전체 층은, 상기 (2)에 따른 복합 유전체 박막의 제조 방법에 의해 형성하는 것을 특징으로 하는 복합 유전체 박막을 이용한 커패시터의 제조 방법.Said dielectric layer is formed by the manufacturing method of the composite dielectric thin film as described in said (2), The manufacturing method of the capacitor using the composite dielectric thin film.
(5) 소스, 게이트 및 드레인 전극과, 상기 소스 전극으로부터 나온 캐리어가 상기 드레인 전극으로 이동하는 통로인 채널 영역과, 상기 게이트 전극과 상기 채널 영역 사이에 형성된 게이트 절연막을 포함하여 이루어진 전계 효과 트랜지스터에 있어서,(5) A field effect transistor comprising a source, a gate and a drain electrode, a channel region which is a passage through which carriers from the source electrode move to the drain electrode, and a gate insulating film formed between the gate electrode and the channel region. In
상기 게이트 절연막은, 상기 (1)에 따른 복합 유전체 박막인 것을 특징으로 하는 복합 유전체 박막을 이용한 트랜지스터.The gate insulating film is a transistor using a composite dielectric thin film, characterized in that the composite dielectric thin film according to (1).
(6) 게이트 절연막을 구비하는 전계 효과 트랜지스터의 제조 방법에 있어서,(6) The method of manufacturing a field effect transistor having a gate insulating film,
상기 게이트 절연막은, 상기 (2)에 따른 복합 유전체 박막의 제조 방법에 의해 형성하는 것을 특징으로 하는 복합 유전체 박막을 이용한 전계 효과 트랜지스터의 제조 방법.The gate insulating film is formed by the method for producing a composite dielectric thin film according to the above (2).
본 발명에 의하면, 높은 유전상수, 낮은 누설 전류 및 높은 절연 파괴 전압 특성을 지닌 복합 유전체 박막을 상온에서 제조할 수 있게 된다. 본 발명에 의해 제조된 복합 유전체 박막은, 특히 누설 전류 특성이 크게 향상되어, 커패시터용 유전체 층과, 저전압에서 구동 가능한 박막 트랜지스터 (thin film transistor; TFTs)용 게이트 절연막 등으로 사용될 수 있다. According to the present invention, a composite dielectric thin film having high dielectric constant, low leakage current and high dielectric breakdown voltage characteristics can be manufactured at room temperature. In particular, the composite dielectric thin film produced by the present invention can be used as a dielectric layer for capacitors and a gate insulating film for thin film transistors (TFTs) that can be driven at low voltage, because the leakage current characteristic is greatly improved.
이하, 첨부 도면에 따라 본 발명의 실시 상태를 상세히 설명하겠다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings.
도 1 및 도 2는 각각 본 발명에 따른 복합 유전체 박막의 구조를 개략적으로 나타낸 모식도이다. 1 and 2 are schematic diagrams schematically showing the structure of the composite dielectric thin film according to the present invention, respectively.
도 1에 의하면, 본 발명의 일 실시예에 따른 복합 유전체 박막은 비정질의 유전체 매트릭스 (10) 내에 결정질 또는 비정질의 절연성 충진제 (20)가 균일하게 분포되어 있다. 또한, 도 2에 의하면, 본 발명의 다른 실시예에 따른 복합 유전체 박막은 부분적으로 나노결정질 (11')이 포함되어 있는 유전체 매트릭스 (10') 내에, 결정질 또는 비정질의 절연성 충진제 (20')가 균일하게 분포되어 있다.Referring to FIG. 1, in the composite dielectric thin film according to the exemplary embodiment, crystalline or amorphous insulating filler 20 is uniformly distributed in the amorphous dielectric matrix 10. In addition, according to FIG. 2, the composite dielectric thin film according to another embodiment of the present invention may include a crystalline or amorphous insulating filler 20 ′ partially in the dielectric matrix 10 ′ including the nanocrystalline 11 ′. Evenly distributed.
본 발명에 있어서, 상기 복합 유전체 박막은 상온에서 증착되는 것을 일 특징으로 하는데, 여기서 상온은 대략 5~200 ℃ 정도의 온도를 말한다. In the present invention, the composite dielectric thin film is characterized by being deposited at room temperature, where the room temperature refers to a temperature of about 5 ~ 200 ℃.
상기 복합 유전체 박막은 (유전체)1-x-(충진제)x (x=0.21~0.6)의 조성비를 가지는 것이 바람직하다. 상기 복합 유전체 박막 내 상기 충진제 (20, 20') 함량이 10 mol% 미만이면 상기 유전체 매트릭스 (10, 10') 내에서 상기 충진제 (20, 20')에 의한 누설 전류 감소 특성이 뚜렷이 관찰되지 않을 수 있고, 60 mol%를 초과하면 상기 복합 유전체 박막의 유전상수 값이 너무 떨어지는 문제가 있다. The composite dielectric thin film preferably has a composition ratio of (dielectric) 1-x − (filler) x (x = 0.21 to 0.6). When the filler (20, 20 ') content in the composite dielectric thin film is less than 10 mol%, leakage current reduction characteristics by the fillers (20, 20') in the dielectric matrix (10, 10 ') are not clearly observed. If it exceeds 60 mol%, the dielectric constant value of the composite dielectric thin film is too low.
본 발명에서 사용되는 유전체로는 상온에서 증착될 경우 유전상수가 10 이상인 유전 물질이 바람직하다. 예컨대, 상기 유전체로 산화탄탈륨 (Ta2O5), 스트론튬 티타네이트 (SrTiO3), 산화이트륨 (Y2O3), 지르코네이트 (ZrO2), 바륨 스트론튬 티타네이트 ((Ba,Sr)TiO3), 바륨 지르코네이트 티타네이트 ((Ba,Zr)TiO3), 하퓨늄산화물 (HfO2), 알루미나 (Al2O3), 티타네이트 (TiO2), Bi1 .5Zn1 .0Nb1 .5O7 (BZN), Bi2(Zn1/3Nb2/3)2O7, Bi2InNbO7, Bi2FeNbO7, Bi1 .5Y0 .5InNbO7, Bi1 .5Y0 .5FeNbO7, Bi(Sb,Fe)2O7, (Bi)1-2(Zn,Nb,Ta,Ti)2O7, (Ca, Ba, Sr, Pb)1-2(Zn, Nb, Ta, Ti, Zr)2O7, (Ca1-xSrx)Bi4Ti4O15 (x=0~1), CaCu3Ti4O12, SrBi2Nb2O7 및 Sr(Nb,Ta)2O7로 이루어진 군에서 선택된 어느 하나가 사용될 수 있다. 다만, 본 발명이 이에 한정되는 것은 아니다.The dielectric material used in the present invention is preferably a dielectric material having a dielectric constant of 10 or more when deposited at room temperature. For example, as the dielectric, tantalum oxide (Ta 2 O 5 ), strontium titanate (SrTiO 3 ), yttrium oxide (Y 2 O 3 ), zirconate (ZrO 2 ), barium strontium titanate ((Ba, Sr) TiO 3), and barium zirconate titanate ((Ba, Zr) TiO 3), and pyunyum oxide (HfO 2), alumina (Al 2 O 3), titanate (TiO 2), Bi 1 .5 Zn 1 .0 Nb 1 .5 O 7 (BZN) , Bi 2 (Zn 1/3 Nb 2/3) 2 O 7, Bi 2 InNbO 7, Bi 2 FeNbO 7, Bi 1 .5 Y 0 .5 InNbO 7, Bi 1. 5 Y 0 .5 FeNbO 7, Bi (Sb, Fe) 2 O 7, (Bi) 1-2 (Zn, Nb, Ta, Ti) 2 O 7, (Ca, Ba, Sr, Pb) 1-2 ( Zn, Nb, Ta, Ti, Zr) 2 O 7 , (Ca 1-x Sr x ) Bi 4 Ti 4 O 15 (x = 0-1), CaCu 3 Ti 4 O 12 , SrBi 2 Nb 2 O 7 and Any one selected from the group consisting of Sr (Nb, Ta) 2 O 7 can be used. However, the present invention is not limited thereto.
또한, 본 발명에서 사용되는 충진제로는 밴드 갭이 7 eV 이상이고 절연 특성 이 우수한 물질이 바람직하다. 예컨대, 상기 충진제로 MgO, Al2O3, SiO2 및 LaAlO3로 이루어진 군에서 선택된 적어도 어느 하나가 사용될 수 있다. 이 중 MgO는 밴드 갭이 8 eV로 크고, 절연 특성이 아주 우수하다. 다만, 본 발명이 이에 한정되는 것은 아니다.In addition, the filler used in the present invention is preferably a material having a band gap of 7 eV or more and excellent insulation properties. For example, at least one selected from the group consisting of MgO, Al 2 O 3 , SiO 2, and LaAlO 3 may be used as the filler. Among them, MgO has a large band gap of 8 eV and excellent insulation properties. However, the present invention is not limited thereto.
종래의 대다수 유전체 박막은 500 ℃ 이상의 고온에서의 박막 증착 공정을 통해 얻어진다. 이러한 고온 증착 과정에서는, 유전체 박막의 고유한 구조 (예컨대, (Ba,Sr)TiO3의 경우 페롭스카이트 구조 (perovskite structure) 및 Bi1.5Zn1.0Nb1.5O7의 경우 파이로클로로 구조 (pyrochlore structure))가 형성될 수 있고, 각각의 결정 구조에서 기인하는 높은 유전상수와 우수한 누설 전류 특성을 기대할 수 있다. Most conventional dielectric thin films are obtained through a thin film deposition process at a high temperature of 500 ° C or higher. In this high temperature deposition process, the unique structure of the dielectric thin film (e.g., perovskite structure for (Ba, Sr) TiO 3 ) and pyrochlore structure for Bi 1.5 Zn 1.0 Nb 1.5 O 7 )) Can be formed, and high dielectric constant and excellent leakage current characteristics resulting from each crystal structure can be expected.
이에 반해, 고 유전 절연막이 상온에서 증착이 되는 경우에는, 고온 증착에서와는 완전히 상이한 결정 구조를 가지게 된다. 상온에서 증착되는 경우, 충분히 높은 열적 에너지를 가지지 못해, 원자 및 이온들의 확산이 어려워지게 되어 일반적으로 비정질 형태의 결정 구조를 가지게 된다. 이러한 비정질 구조의 유전체 박막 또는 부분적으로 결정화가 이루어진 비정질 구조의 유전체 박막의 경우에는 높은 인가 전압에서 누설 전류가 크게 증가되고, 절연 파괴가 낮은 전압에서 일어나는 문제점이 발생한다. In contrast, when the high dielectric insulating film is deposited at room temperature, it has a crystal structure that is completely different from that at high temperature deposition. When deposited at room temperature, it does not have sufficiently high thermal energy, making diffusion of atoms and ions difficult, and thus generally has an amorphous crystal structure. In the case of the amorphous dielectric thin film or the amorphous dielectric thin film partially crystallized, the leakage current is greatly increased at a high applied voltage, and dielectric breakdown occurs at a low voltage.
이러한 문제점을 해결하기 위한 방안으로, 도 1 및 도 2에서 보이는 바와 같이, 비정질 또는 부분적으로 나노결정질이 포함되어 있는 비정질의 유전체 매트릭 스 내에, 절연 특성이 우수한 결정질 또는 비정질의 충진제 나노입자가 균일하게 분포되어 있는 경우, 유전체의 전류 누설이 억제되어 절연 파괴 강도가 높아지게 된다. 따라서, 이러한 복합 유전체 박막이 커패시터용 유전체 층과 트랜지스터용 게이트 절연막으로 이용될 경우, 누설 전류에 의한 절연 파괴 (breakdown failure)를 최소화시켜 안정성이 높은 소자의 동작을 기대할 수 있게 된다. In order to solve this problem, as shown in FIGS. 1 and 2, in the amorphous dielectric matrix containing amorphous or partially nanocrystalline, crystalline or amorphous filler nanoparticles having excellent insulating properties are uniformly formed. In the case of distribution, current leakage of the dielectric material is suppressed and the dielectric breakdown strength is increased. Therefore, when the composite dielectric thin film is used as a dielectric layer for a capacitor and a gate insulating film for a transistor, it is possible to minimize breakdown failure due to leakage current and to operate an element having high stability.
본 발명에서 충진제로 예시한 MgO, Al2O3, SiO2, LaAlO3 등은 유전상수 값이 4~10 정도로 유전체 매트릭스의 유전상수 값 (유전상수 15~60)에 비해 낮기 때문에, 예컨대 (유전체)1-x(충진제)x (x=0.21~0.6) 조성의 박막에서 충진제의 함량이 10 mol%에서 60 mol%로 증가함에 따라 유전상수 값이 점진적으로 감소하는 특성을 가지게 된다. 그러나, 상온 증착에서도 유전상수 값이 충분히 높은 유전체 매트릭스를 구성할 수 있으면, 충진제가 과량으로 포함되더라도 복합 유전체 박막은 15 이상의 높은 유전상수 값을 가질 수 있다. MgO, Al 2 O 3 , SiO 2 , LaAlO 3 and the like exemplified in the present invention have a dielectric constant value of about 4 to 10, which is low compared to the dielectric constant value (dielectric constant 15 to 60) of the dielectric matrix. ) In the thin film of 1-x (filler) x (x = 0.21 ~ 0.6) composition, the dielectric constant value gradually decreases as the filler content increases from 10 mol% to 60 mol%. However, if a dielectric matrix having a sufficiently high dielectric constant value can be formed even at room temperature deposition, the composite dielectric thin film may have a high dielectric constant value of 15 or more even if the filler is included in excess.
다음으로, 본 발명에 따라 복합 유전체 박막을 제조하는 방법에 관하여 살펴보겠다.Next, a method of manufacturing a composite dielectric thin film according to the present invention will be described.
먼저, (유전체)1-x(충진제)x (x=0.21~0.6) 조성의 복합 유전체 박막을 제조하기 위하여, (유전체)1-x-(충진제)x (x=0.21~0.6)의 조성비를 갖는 세라믹 타겟을 제조한다. 상기 세라믹 타겟은, 고상 반응법 등을 통해 제조한 유전체 합성 분말과, 이 유전체 합성 분말 대비 10~60 mol%의 충진제 분말을 혼합하고 성형한 후 열처리하여 얻을 수 있다. 구체적으로, 상기 유전체 합성 분말은 상기 유전체를 구성하는 각 분말들을 원하는 조성비에 맞춰 평량 및 혼합하고 열처리하여 합성할 수 있다. 이때, 과량의 충진제의 첨가에 의해 얻은 (유전체)1-x(충진제)x (x=0.21~0.6) 조성의 세라믹 타겟은 충진제가 유전체 매트릭스에 석출되어 있는 상 분리된 구조를 가지는 것을 특징으로 한다. 10 mol% 미만의 소량의 충진제가 유전체 내에 첨가되는 경우에는, 충진제가 유전체 자리에 단순히 치환되어 하나의 유전체 구조를 이루게 되고, 이러한 타겟을 이용하여 상온에서 증착하면 충진제의 석출 내지 분포 없는 비정질 매트릭스만 얻게 되어 누설 전류 감소 효과를 얻을 수 없게 된다.First, the (dielectric) 1-x (filler) x (x = 0.21 ~ 0.6 ) in order to produce a composite dielectric thin film of the composition (dielectric) 1-x - the ratio of (a filler) x (x = 0.21 ~ 0.6 ) To have a ceramic target. The ceramic target may be obtained by mixing, molding, and heat-treating a dielectric synthetic powder prepared by a solid phase reaction method, and a filler powder of 10 to 60 mol% relative to the dielectric composite powder. Specifically, the dielectric synthesis powder may be synthesized by basis weight, mixing and heat treating each powder constituting the dielectric to a desired composition ratio. At this time, the ceramic target of (dielectric) 1-x (filler) x (x = 0.21 ~ 0.6) composition obtained by the addition of excess filler is characterized by having a phase-separated structure in which the filler is deposited in the dielectric matrix. . When less than 10 mol% of filler is added into the dielectric, the filler is simply substituted in the dielectric site to form a dielectric structure, and when deposited at room temperature using such a target, only the amorphous matrix without precipitation or distribution of the filler is deposited. As a result, the leakage current reduction effect cannot be obtained.
그 다음, 위와 같이 하여 얻은 세라믹 타겟을 이용하여 5 ℃ 내지 200 ℃의 상온에서 물리적 기상 증착 공정을 실시한다. 물리적 기상 증착 (physical vapor deposition) 공정은 PLD (Pulsed Laser Deposition)법 또는 스퍼터링 (sputtering) 법 등을 이용할 수 있다. 이 중 스퍼터링법은 대면적 증착 공정이 가능하며, 이를 이용하는 경우 공정 압력은 10~60 mTorr로 조절하여 형성하는 것이 바람직하며, 공정 가스로 Ar과 O2를 사용하는 경우 Ar:O2의 비는 10:0~5:5로 유지하는 것이 바람직하다. Then, the physical vapor deposition process is performed at room temperature of 5 ℃ to 200 ℃ using the ceramic target obtained as described above. The physical vapor deposition process may use a PLD (Pulsed Laser Deposition) method or a sputtering method. Among these, sputtering is possible for a large-area deposition process, and in this case, the process pressure is preferably controlled to be adjusted to 10 to 60 mTorr, and when Ar and O 2 are used as the process gas, the ratio of Ar: O 2 is It is preferable to keep it at 10: 0-5: 5.
다른 예로서, 상기 세라믹 타겟을 사용하는 대신에, 상기 유전체 합성 분말로 이루어진 유전체 타겟과 상기 충진제 분말로 이루어진 충진제 타겟을 별도로 준비하고, 동일한 챔버 내에서 상기 유전체 타겟과 충진제 타겟을 5 ℃ 내지 200 ℃의 상온에서 각각 동시에 스퍼터링하여 복합 유전체 박막을 제조할 수도 있다.As another example, instead of using the ceramic target, a dielectric target made of the dielectric synthetic powder and a filler target made of the filler powder are separately prepared, and the dielectric target and the filler target are set at 5 ° C. to 200 ° C. in the same chamber. It is also possible to manufacture a composite dielectric thin film by sputtering at the same time at room temperature.
한편, 도 3은 본 발명에 따라 제조된 (유전체)1-x(충진제)x (x=0.21~0.6) 조성의 복합 유전체 박막을 유전체 층으로 사용한 커패시터의 모식도를 보여준다.On the other hand, Figure 3 shows a schematic diagram of a capacitor using a composite dielectric thin film of the (dielectric) 1-x (filler) x (x = 0.21 ~ 0.6) composition prepared according to the present invention.
도 3에 의하면, 본 발명의 일 실시예에 따른 커패시터는 기판 (TiO2/SiO2/Si 기판) 상에, 하부 전극 (Pt), 상기 복합 유전체 박막 및 상부 전극 (Pt)이 순차적으로 적층된 구조를 가진다. 이때, 상기 복합 유전체 박막의 두께는 100~1000 nm인 것이 바람직하다.Referring to FIG. 3, a capacitor according to an embodiment of the present invention includes a lower electrode Pt, the composite dielectric thin film, and an upper electrode Pt sequentially stacked on a substrate (TiO 2 / SiO 2 / Si substrate). It has a structure. At this time, the thickness of the composite dielectric thin film is preferably 100 ~ 1000 nm.
본 발명에 따른 커패시터용 복합 유전체 박막은 5 ℃ 내지 200 ℃의 상온 증착 공정에 의해 형성되므로, 상기 기판으로서 절연막이 형성된 실리콘 기판 외에 플라스틱 기판 (투명 플라스틱 기판 포함) 또는 유리 기판 등이 사용될 수 있다. 또한, 상기 상부 및 하부 전극으로는 Pt 전극 외에 Au, Pd, Cu, Ni, Cr, Mo, Al, 또는 투명 전도성 산화물 전극 (예컨대, ITO 또는 FTO) 등을 사용할 수도 있다.Since the composite dielectric thin film for a capacitor according to the present invention is formed by a room temperature deposition process of 5 ° C. to 200 ° C., a plastic substrate (including a transparent plastic substrate) or a glass substrate may be used as the substrate in addition to a silicon substrate having an insulating film. In addition to the Pt electrode, Au, Pd, Cu, Ni, Cr, Mo, Al, or a transparent conductive oxide electrode (eg, ITO or FTO) may be used as the upper and lower electrodes.
또한, 도 4 및 도 5는 각각 본 발명에 따라 제조된 (유전체)1-x(충진제)x (x=0.21~0.6) 조성의 복합 유전체 박막을 게이트 절연막으로 사용한 박막 트랜지스터 (전계 효과 트랜지스터)의 단면도이다.4 and 5 illustrate thin film transistors (field effect transistors) using a composite dielectric thin film of (dielectric) 1-x (filler) x (x = 0.21 to 0.6) composition prepared according to the present invention, respectively, as a gate insulating film. It is a cross section.
도 4 및 도 5에 의하면, 본 발명에 따른 전계 효과 트랜지스터 (FET)는 소스 (102, 202), 게이트 (103, 203) 및 드레인 (104, 204) 전극과, 상기 소스 전극으로부터 나온 캐리어가 상기 드레인 전극으로 이동하는 통로인 채널 영역 (105, 205)과, 상기 게이트 전극과 상기 채널 영역 사이에 형성된 게이트 절연막 (106, 206)을 포함하여 이루어지는데, 상기 게이트 절연막으로 전술한 (유전체)1-x(충진제)x (x=0.21~0.6)을 이용하는 것을 특징으로 한다. 여기서, 상기 게이트 절연막은 100~1000 nm의 두께를 갖는 것이 바람직하며, 이러한 박막 트랜지스터는 바텀 (bottom) 게이트 방식 (도 4 참조) 또는 탑 (top) 게이트 방식 (도 5 참조)으로 이루어질 수 있다.4 and 5, a field effect transistor (FET) according to the present invention comprises a source (102, 202), a gate (103, 203) and a drain (104, 204) electrodes, and a carrier from the source electrode. a makin comprises the passage of the channel region to move to the drain electrode (105, 205), a gate insulating film (106, 206) formed between the gate electrode and the channel region, above the said gate insulating film (dielectric) 1- It is characterized by using x (filler) x (x = 0.21 ~ 0.6). Here, the gate insulating film preferably has a thickness of 100 to 1000 nm, and the thin film transistor may be formed of a bottom gate method (see FIG. 4) or a top gate method (see FIG. 5).
본 발명에 따른 박막 트랜지스터용 게이트 절연막은 5 ℃ 내지 200 ℃의 상온 증착 공정에 의해 형성되므로, 상기 구조의 박막 트랜지스터가 형성되는 기판 (101, 201)으로 플라스틱 기판 (투명 플라스틱 기판 포함), 유리 기판, 또는 절연막이 형성된 실리콘 기판 등이 사용될 수 있다. 또한, 상기 채널 영역은 유기 반도체 또는 산화물 반도체를 포함하여 이루어질 수 있는데, 예컨대 ZnO, SnO2, In2O3, 또는 In 및 Ga이 도핑된 ZnO로 이루어질 수 있다. 또한, 상기 소스, 게이트 및 드레인 전극으로 Pt, Au, Pd, Cu, Ni, Cr, Mo, Al, 또는 투명 전도성 산화물 전극 등을 사용할 수 있다. Since the gate insulating film for a thin film transistor according to the present invention is formed by a room temperature deposition process of 5 ° C. to 200 ° C., a plastic substrate (including a transparent plastic substrate) and a glass substrate are used as the substrates 101 and 201 on which the thin film transistors of the structure are formed. Or a silicon substrate on which an insulating film is formed. In addition, the channel region may include an organic semiconductor or an oxide semiconductor, for example, ZnO, SnO 2 , In 2 O 3 , or ZnO doped with In and Ga. In addition, Pt, Au, Pd, Cu, Ni, Cr, Mo, Al, or a transparent conductive oxide electrode may be used as the source, gate, and drain electrodes.
이하, 실시예를 통해 본 발명을 구체적으로 설명하지만, 이러한 실시예는 본 발명을 좀 더 명확하게 이해하기 위하여 제시되는 것일 뿐 본 발명의 범위를 제한하는 목적으로 제시하는 것은 아니며, 본 발명은 후술하는 특허청구범위의 기술적 사상의 범위 내에서 정해질 것이다.Hereinafter, the present invention will be described in detail with reference to examples, but these examples are only presented to more clearly understand the present invention, and are not intended to limit the scope of the present invention. It will be determined within the scope of the technical spirit of the claims.
[실시예 1] PLD 법을 이용한 ( Ba 0 .6 Sr 0 .4 TiO 3 ) 1-x -( MgO ) x (x=0.1~0.3) 복합 유전체 박막 및 이를 이용한 커패시터 제조 [Example 1] Using the PLD method (Ba 0 .6 Sr 0 .4 TiO 3) 1-x - (MgO) x (x = 0.1 ~ 0.3) the composite dielectric thin film and the capacitor produced using the same.
먼저, Ba0 .6Sr0 .4TiO3의 조성을 갖는 분말을 제조하기 위해, BaCO3, SrCO3, TiO2의 분말을 Ba0 .6Sr0 .4TiO3의 조성비에 맞춰 평량하고, 평량된 BaCO3, SrCO3, TiO2의 분말을 에탄올 용매에서 볼 밀링 (ball milling)을 통해 24시간 동안 혼합하였다. 이때, 볼 밀링 시 지르코니아 볼을 이용하였다. Ba0 .6Sr0 .4TiO3 유전체에 있어서, [Ba]와 [Sr]의 비율은 본 실시예에서 사용된 0.6:0.4 외에, 다른 조성비를 이용하는 것도 가능하며, 특정 조성비에 제약을 두지는 않는다. 이어서, 혼합된 분말을 건조하고, 1200 ℃에서 3시간 동안 열처리하여 Ba0 .6Sr0 .4TiO3 분말을 합성하였다. First, Ba 0 .6 Sr 0 .4 to prepare a powder having a composition of TiO 3, BaCO 3, SrCO 3 , TiO 2 powder having a basis weight according to the composition ratio of the Ba 0 .6 Sr 0 .4 TiO 3 , and a basis weight The powders of BaCO 3 , SrCO 3 , TiO 2 were mixed for 24 hours by ball milling in ethanol solvent. At this time, a zirconia ball was used for ball milling. In the Ba 0 .6 Sr 0 .4 TiO 3 genome, the ratio of [Ba] and [Sr] are the 0.6 used in this example: addition of 0.4, and also possible to use a different composition ratio, it is not constrained to a specific composition ratio Do not. Then, by drying the mixed powder, and heat treated at 1200 ℃ for 3 hours to synthesize Ba 0 .6 Sr 0 .4 TiO 3 powder.
그 다음, 합성된 Ba0 .6Sr0 .4TiO3 분말에 MgO 10 mol%, 20 mol%, 30 mol%를 각각 첨가하고, 다시 지르코니아 볼 밀링을 24시간 실시하여 혼합, 건조, 성형, 열처리 과정을 거쳐 (Ba0 .6Sr0 .4TiO3)1-x-(MgO)x (x=0.1~0.3)의 조성을 갖는 세라믹 타겟을 1 인치 (inch) 크기로 제조하였다. 최종적으로, 상기 세라믹 타겟을 1400 ℃에서 5시간 소결 (sintering)하여 PLD용 타겟의 제조를 완료하였다. Then, the composite of Ba 0 .6 Sr 0 .4 10 mol % MgO on TiO 3 powder, 20 mol%, 30 mol% was added to each, and a zirconia ball milling again mixed by performing 24 hours, drying, forming, heat treatment through the process of (Ba 0 .6 Sr 0 .4 TiO 3) 1-x - was prepared (MgO) ceramic composition having a target of x (x = 0.1 ~ 0.3) to 1 inch (inch) size. Finally, the ceramic target was sintered at 1400 ° C. for 5 hours to complete the preparation of the target for PLD.
그 다음, 위에서 얻은 (Ba0 .6Sr0 .4TiO3)1-x-(MgO)x (x=0.1~0.3)의 조성을 갖는 타겟을 이용하여 상온에서 PLD법으로 200 nm 두께의 복합 유전체 박막을 형성하였다. 이때, 빔 에너지는 1.0 J/cm2, 산소 분압 (oxygen pressure)은 10 mTorr, 펄스 속도 (repetition rate)는 20 Hz이었다. 유전 특성 측정은 HP4192 임피던스 분석기 (impedance analyzer)를 이용하여 1 MHz의 주파수에서 분석을 실시하였고, 누설 전 류 및 절연 파괴 특성은 HP4145B 반도체 파라미터 분석기를 이용하여 측정하였다. Then, the above obtained (Ba 0 .6 Sr 0 .4 TiO 3) 1-x - (MgO) x (x = 0.1 ~ 0.3) the composition of the PLD method at room temperature using a target thickness of 200 nm having a composite dielectric of the A thin film was formed. At this time, the beam energy was 1.0 J / cm 2 , the oxygen partial pressure (oxygen pressure) 10 mTorr, the pulse rate (repetition rate) was 20 Hz. Dielectric properties were measured at a frequency of 1 MHz using an HP4192 impedance analyzer, and leakage current and dielectric breakdown characteristics were measured using an HP4145B semiconductor parameter analyzer.
상기 복합 유전체 박막의 전기적인 특성을 평가하기 위해 MIM (metal-insulator-metal) 커패시터를 제조하였다. 구체적으로, TiO2(50nm)/SiO2/Si 기판 상에 하부 전극으로 백금 (Pt)을 100 nm로 증착하였고, 상기 하부 전극 상에 PLD법을 이용하여 200 nm 두께의 복합 유전체 박막을 형성하였으며, 상기 복합 유전체 박막 상에는 새도우 마스크를 이용하여 3.14 X 10-4 cm2의 크기를 갖는 원형 도트 (dot)로 상부 전극을 형성하였다 (도 3 참조). 이때, 상기 복합 유전체 박막은 (Ba0.6Sr0.4TiO3)1-x-(MgO)x (x=0.1~0.3)의 조성을 갖는다. In order to evaluate the electrical properties of the composite dielectric thin film, a metal-insulator-metal (MIM) capacitor was manufactured. Specifically, 100 nm of platinum (Pt) was deposited as a lower electrode on a TiO 2 (50 nm) / SiO 2 / Si substrate, and a 200 nm thick composite dielectric thin film was formed on the lower electrode by using a PLD method. On the composite dielectric thin film, an upper electrode was formed of a circular dot having a size of 3.14 × 10 −4 cm 2 using a shadow mask (see FIG. 3). In this case, the composite dielectric thin film has a composition of (Ba 0.6 Sr 0.4 TiO 3 ) 1-x − (MgO) x (x = 0.1˜0.3).
한편, 누설 전류 특성과 유전상수 값의 비교를 위해, MgO를 첨가하지 않는 순수한 Ba0 .6Sr0 .4TiO3 타겟도 준비되어 위와 같은 방식으로 증착되었다.On the other hand, to the leakage current characteristic and the comparison of the dielectric constant, pure Ba 0 .6 not adding the MgO 0 .4 Sr TiO 3 target also provided were deposited in this manner.
도 6은 실시예 1에 따라 상온에서 PLD법으로 증착된 (Ba0 .6Sr0 .4TiO3)1-x-(MgO)x (x=0.1~0.3) 박막의 인가 전압에 따른 누설 전류 특성을 보여준다. 도 6에 의하면, MgO가 첨가되지 않은 Ba0 .6Sr0 .4TiO3 (BST) 박막은 인가 전압이 0.1 MV/cm가 될 때까지 약 10-5 A/cm2의 전류밀도를 보이다가, 인가 전압이 추가적으로 증가함에 따라 절연 파괴가 발생함을 확인할 수 있다. 이에 비해, MgO가 10 mol%, 20 mol%, 30 mol%로 첨가된 (Ba0.6Sr0.4TiO3)1-x-(MgO)x (x=0.1~0.3) 박막의 경우, 누설 전류밀도가 크게 감소되고, 절연 파괴 특성이 개선되는 현상을 보여주고 있다. 이는 절연 특성 이 우수한 MgO가 Ba0 .6Sr0 .4TiO3과 함께 복합 유전체 박막을 형성함으로써 얻어지는 결과이다. 특히, 30 mol%의 MgO가 첨가된 (Ba0 .6Sr0 .4TiO3)1-x-(MgO)x (x=0.3) 복합 유전체 박막의 경우 0.5 MV/cm의 전기장에서도 10-7 A/cm2의 낮은 누설 전류밀도 특성을 보여주고 있다.Figure 6 is deposited by PLD method at room temperature according to Example 1 (Ba 0 .6 Sr 0 .4 TiO 3) 1-x - (MgO) x (x = 0.1 ~ 0.3) the leakage current corresponding to the applied voltage of a thin film Show characteristics Referring to Figure 6, the non-MgO is added Ba 0 .6 Sr 0 .4 TiO 3 The (BST) thin film shows a current density of about 10 −5 A / cm 2 until the applied voltage becomes 0.1 MV / cm, and it can be seen that dielectric breakdown occurs as the applied voltage is further increased. In contrast, in the case of (Ba 0.6 Sr 0.4 TiO 3 ) 1-x- (MgO) x (x = 0.1 ~ 0.3) thin film added with 10 mol%, 20 mol% and 30 mol%, the leakage current density was It is greatly reduced, and the dielectric breakdown characteristic is improved. This is the result of the excellent insulating properties MgO obtained by forming the composite dielectric thin film with a Ba 0 .6 Sr 0 .4 TiO 3 . In particular, the 30 mol% MgO was added, (Ba 0 .6 Sr 0 .4 TiO 3) 1-x - (MgO) x (x = 0.3) for a composite dielectric thin film 0.5 MV / cm electric field in 10-7 of It shows low leakage current density of A / cm 2 .
도 7은 실시예 1에 따라 상온에서 PLD법으로 증착된 (Ba0 .6Sr0 .4TiO3)1-x-(MgO)x (x=0.1~0.3) 박막의 인가 전압에 따른 유전 특성을 보여준다. MgO가 첨가되지 않은 Ba0 .6Sr0 .4TiO3 박막은 32.5 정도의 유전상수 값을 보여주고 있다. 비록 상온에서 증착된 순수한 Ba0.6Sr0.4TiO3 박막이 비교적 높은 유전상수 값을 가지고 있지만, 도 6에서 보이듯이, 누설 전류 값이 크기 때문에, 커패시터용 유전체 층 및 박막 트랜지스터용 게이트 절연막으로 직접 이용하기에는 제약이 따르게 된다. MgO가 10 mol%, 20 mol%, 30 mol% 첨가된 (Ba0 .6Sr0 .4TiO3)1-x-(MgO)x (x=0.1~0.3) 복합 유전체 박막은 MgO의 함량이 많아짐에 따라 유전상수 값이 24, 22, 18로 감소하는 특성을 보여주고 있다. 비록 30 mol% MgO가 첨가된 (Ba0 .6Sr0 .4TiO3)1-x-(MgO)x (x=0.3) 복합 유전체 박막의 유전상수 값이 18 정도로 분포되어 있지만, AMLCD (Active Matrix Liquid Crystal Display) 및 AMOLED (Active Matrix Organic Lighting Emitting Diode)에 활용되는 SiO2 및 Si3N4 박막의 유전상수 값이 4~7 정도로 분포되는 점을 보면, 상온 증착 공정에서 상당히 높은 유전상수 값이 얻어짐을 알 수 있다. Figure 7 is deposited by PLD method at room temperature according to Example 1 (Ba 0 .6 Sr 0 .4 TiO 3) 1-x - (MgO) x (x = 0.1 ~ 0.3) dielectric properties according to the applied voltage of a thin film Shows. MgO is not added Ba 0 .6 Sr 0 .4 TiO 3 Thin films show dielectric constant values of around 32.5. Although the pure Ba 0.6 Sr 0.4 TiO 3 thin film deposited at room temperature has a relatively high dielectric constant value, as shown in FIG. 6, since the leakage current value is large, it is not suitable for direct use as a dielectric layer for capacitor and gate insulating film for thin film transistor. Constraints will follow. The MgO was added 10 mol%, 20 mol%, 30 mol% (Ba 0 .6 Sr 0 .4 TiO 3) 1-x - (MgO) x (x = 0.1 ~ 0.3) the composite dielectric thin film is the content of MgO As it increases, the dielectric constant decreases to 24, 22, and 18. Although the 30 mol% MgO doped (Ba 0 .6 Sr 0 .4 TiO 3) 1-x - but the dielectric constant of the composite dielectric thin film (MgO) x (x = 0.3 ) is distributed about 18, AMLCD (Active Dielectric constant values of SiO 2 and Si 3 N 4 thin films used in Matrix Liquid Crystal Display (AMOLED) and Active Matrix Organic Lighting Emitting Diode (AMOLED) are distributed in the range of 4 ~ 7. It can be seen that this is obtained.
[실시예 2] 스퍼터링법을 이용한 ( Ba 0 .6 Sr 0 .4 TiO 3 ) 1-x -( MgO ) x (x=0.2~0.3) 복합 유전체 박막 및 이를 이용한 커패시터 제조 Example 2 Using a sputtering method (Ba 0 .6 Sr 0 .4 TiO 3) 1-x - (MgO) x (x = 0.2 ~ 0.3) the composite dielectric thin film and the capacitor produced using the same.
전술한 실시예 1에서와 같은 방식으로 Ba0 .6Sr0 .4TiO3 분말을 합성한 후, 합성된 Ba0 .6Sr0 .4TiO3 분말에 MgO 20 mol%, 30 mol%를 각각 첨가하고, 지르코니아 볼 밀링을 24시간 실시하여 혼합, 건조, 성형, 열처리 과정을 거쳐 (Ba0 .6Sr0 .4TiO3)1-x-(MgO)x (x=0.2~0.3)의 조성을 갖는 세라믹 타겟을 2 인치 (inch) 크기로 제조하였다. 최종적으로, 상기 세라믹 타겟을 1400 ℃에서 5시간 소결 (sintering)하여 스퍼터링용 타겟의 제조를 완료하였다. In the same way as in the foregoing embodiment 1 Ba 0 .6 Sr 0 .4 TiO 3 powder was synthesized, the synthesized Ba 0 .6 Sr 0 .4 20 mol % MgO on TiO 3 powder and 30 mol% respectively was added, and a zirconia ball milling through the mixing, drying, molding, heat treatment conducted 24 hours (Ba 0 .6 Sr 0 .4 TiO 3) 1-x - (MgO) x (x = 0.2 ~ 0.3) the composition of the Ceramic targets were prepared to be 2 inches in size. Finally, the ceramic target was sintered at 1400 ° C. for 5 hours to complete the preparation of the sputtering target.
그 다음, 위에서 얻은 (Ba0 .6Sr0 .4TiO3)1-x-(MgO)x (x=0.2~0.3)의 조성을 갖는 타겟을 이용하여 상온에서 스퍼터링법으로 300 nm 두께의 복합 유전체 박막을 형성하였다. 이때, RF 파워는 80 W, 공정 압력은 10~60 mTorr로 변화시켰으며, 공정 가스인 Ar 및 O2는 10:0~5:5의 Ar/O2 비로 변화시켰다. Then, the above obtained (Ba 0 .6 Sr 0 .4 TiO 3) 1-x - (MgO) x (x = 0.2 ~ 0.3) the composition of the target thickness of 300 nm by a sputtering method at room temperature using a composite dielectric having a A thin film was formed. At this time, RF power was 80 W, the process pressure was varied to 10 ~ 60 mTorr, the process gas of Ar and O 2 is 10: 5 and changed the ratio Ar / O 2: 0 ~ 5 .
또한, 상기 복합 유전체 박막의 전기적 특성을 평가하기 위해 MIM 커패시터를 제조하였다. 구체적으로, TiO2(50nm)/SiO2/Si 기판 상에 하부 전극으로 백금 (Pt)을 100 nm로 증착하였고, 상기 하부 전극 상에 스퍼터링법을 이용하여 300 nm 두께의 복합 유전체 박막을 형성하였으며, 상기 유전체 박막 상에는 새도우 마스크 를 이용하여 3.14 X 10-4 cm2의 크기를 갖는 원형 도트 (dot)로 상부 전극을 형성하였다 (도 3 참조). 이때, 상기 유전체 박막은 (Ba0 .6Sr0 .4TiO3)1-x-(MgO)x (x=0.2~0.3)의 조성을 갖는다. In addition, a MIM capacitor was manufactured to evaluate electrical characteristics of the composite dielectric thin film. Specifically, 100 nm of platinum (Pt) was deposited on the TiO 2 (50 nm) / SiO 2 / Si substrate as a lower electrode, and a composite dielectric thin film having a thickness of 300 nm was formed on the lower electrode by sputtering. On the dielectric thin film, an upper electrode was formed with a circular dot having a size of 3.14 × 10 −4 cm 2 using a shadow mask (see FIG. 3). At this time, the dielectric thin film is (Ba 0 .6 Sr 0 .4 TiO 3) 1-x - has a composition of (MgO) x (x = 0.2 ~ 0.3).
한편, 누설 전류 특성과 유전상수 값의 비교를 위해 MgO를 첨가하지 않는 Ba0.6Sr0.4TiO3 타겟도 함께 준비되어 증착되었다.Meanwhile, a Ba 0.6 Sr 0.4 TiO 3 target without MgO was also prepared and deposited to compare leakage current characteristics and dielectric constant values.
도 8은 실시예 2에 따라 상온에서 스퍼터링으로 증착된 (Ba0 .6Sr0 .4TiO3)0.8-(MgO)0.2 및 (Ba0 .6Sr0 .4TiO3 )0.7-(MgO)0.3 복합 유전체 박막의 인가 전압에 따른 누설 전류 특성을 보여준다. PLD로 제조된 (Ba0 .6Sr0 .4TiO3)1-x-(MgO)x (x=0.1~0.3) 복합 유전체 박막 특성과 유사하게, 스퍼터링으로 제조된 (Ba0 .6Sr0 .4TiO3)0.8-(MgO)0.2 및 (Ba0.6Sr0.4TiO3)0.7-(MgO)0.3 조성의 복합 유전체 박막도 우수한 누설 전류 특성을 보여준다. 특히, 30 mol%의 MgO가 첨가된 복합 유전체 박막은 경우 2 MV/cm의 전기장에서도 10-8 A/cm2 의 낮은 누설 전류밀도 특성 및 높은 절연 파괴 강도 특성을 보여주고 있다.Figure 8 is deposited by sputtering at room temperature according to Example 2 (Ba 0 .6 Sr 0 .4 TiO 3) 0.8 - (MgO) 0.2 and (Ba 0 .6 Sr 0 .4 TiO 3) 0.7 - (MgO) It shows leakage current characteristics according to applied voltage of 0.3 composite dielectric thin film. Made of a PLD (Ba 0 .6 Sr 0 .4 TiO 3) 1-x - (MgO) x (x = 0.1 ~ 0.3) In analogy to the composite dielectric film properties, prepared by sputtering (Ba 0 .6 Sr 0 .4 TiO 3 ) 0.8- (MgO) 0.2 and (Ba 0.6 Sr 0.4 TiO 3 ) 0.7- (MgO) 0.3 The composite dielectric thin films also show excellent leakage current characteristics. In particular, the composite dielectric thin film added with 30 mol% of MgO shows low leakage current density and high dielectric breakdown strength of 10 −8 A / cm 2 even at an electric field of 2 MV / cm.
도 9는 실시예 2에 따라 상온에서 스퍼터링으로 증착된 (Ba0 .6Sr0 .4TiO3)0.8-(MgO)0.2 및 (Ba0 .6Sr0 .4TiO3)0.7-(MgO)0.3 복합 유전체 박막의 인가 전압에 따른 유전 특성을 보여준다. MgO가 첨가되지 않은 Ba0 .6Sr0 .4TiO3 박막은 32.2 정도의 유전상수 값 을 보여주고 있다. 이에 비해, MgO가 20 mol%, 30 mol% 첨가된 (Ba0 .6Sr0 .4TiO3)1-x-(MgO)x (x=0.2~0.3) 복합 유전체 박막은 MgO의 함량이 많아짐에 따라 유전상수 값이 24, 20으로 감소하는 특성을 보여주고 있다. 스퍼터링 공정을 이용하여 상온에서 증착된 유전체 박막, 특히 30 mol% MgO가 첨가된 (Ba0 .6Sr0 .4TiO3)1-x-(MgO)x (x=0.3) 복합 유전체 박막의 유전상수 값이 20 정도로 충분히 높기 때문에, 플라스틱 기판 위에서 직접 제조가 가능한 커패시터의 유전체 층과 박막 트랜지스터의 게이트 절연막으로 응용이 가능하다. Figure 9 is deposited by sputtering at room temperature according to Example 2 (Ba 0 .6 Sr 0 .4 TiO 3) 0.8 - (MgO) 0.2 and (Ba 0 .6 Sr 0 .4 TiO 3) 0.7 - (MgO) It shows the dielectric properties according to the applied voltage of 0.3 composite dielectric thin film. MgO is not added Ba 0 .6 Sr 0 .4 TiO 3 Thin films show dielectric constant values of around 32.2. On the other hand, MgO is 20 mol%, 30 mol% of addition of (Ba 0 .6 Sr 0 .4 TiO 3) 1-x - (MgO) x (x = 0.2 ~ 0.3) the composite dielectric thin film is the content of MgO many, The dielectric constant decreases to 24 and 20. By using a sputtering process with a dielectric thin film, and particularly 30 mol% MgO deposition at room temperature is added (Ba 0 .6 Sr 0 .4 TiO 3) 1-x - (MgO) x (x = 0.3) of the dielectric composite dielectric thin film Since the constant value is high enough to be about 20, it can be applied as a dielectric layer of a capacitor and a gate insulating film of a thin film transistor that can be manufactured directly on a plastic substrate.
도 10 및 도 11은 실시예 2에 따라 상온에서 스퍼터링으로 증착된 (Ba0.6Sr0.4TiO3)1-x-(MgO)x (x=0.3) 복합 유전체 박막과, 순수한 Ba0 .6Sr0 .4TiO3 박막의 결정 구조를 투과전자현미경 (TEM)으로 관찰한 이미지이다. 도 10에서 보이듯이, 비정질 매트릭스 안에 나노결정이 부분적으로 관찰이 되고 있음을 알 수 있다. 이는 (Ba0 .6Sr0 .4TiO3)1-x-(MgO)x (x=0.3) 복합 유전체 박막에서 (Ba0 .6Sr0 .4TiO3)가 비정질의 매트릭스를 형성하고, (MgO)가 초미세한 나노결정을 형성하여 비정질 (Ba0.6Sr0.4TiO3) 매트릭스 내에 균일하게 분포하고 있음을 보여준다. 도 10의 오른쪽 하단 인셋 (inset) 사진은 투과전자현미경을 확대한 사진으로, 각 면이 면간 거리 2.11 Å을 이루며 수직으로 만남을 보여준다. 이는 (002)면과 (020)면이 직교하면서 면간 거리가 2.11 Å인 MgO와 같은 것으로, 이 나노 결정이 MgO임을 보여준다. 이러한 MgO는 절연 특성이 우수하기 때문에, 비정질 구조를 가지는 유전체의 누설 전류 특성을 개선하는 역할을 한다. 도 11은 순수한 Ba0 .6Sr0 .4TiO3를 스퍼터링법을 이용하여 상온에서 증착한 유전체 박막의 TEM 결과로, 비정질의 구조를 가짐을 알 수 있다. 이러한 순수한 Ba0.6Sr0.4TiO3 내에 5 mol% 미만의 MgO를 첨가하여 세라믹 타겟을 만드는 경우, Mg가 억셉터로 Ti 자리에 치환이 되면서, 단일한 페롭스카이트 구조를 가지는 타겟이 형성된다. 이를 상온에서 증착하게 되면, 비정질의 유전체 박막이 형성되는데, MgO가 비정질 유전체 매트릭스 내에 석출되는 것 (도 10 참조)과는 상이한 구조를 가지게 된다. According to the Figure 10 and the embodiment 2 FIG. 11 deposited by sputtering at room temperature, (Ba 0.6 Sr 0.4 TiO 3) 1-x - (MgO) x (x = 0.3) thin film and the composite dielectric, a pure Ba 0 .6 Sr 0 The crystal structure of the .4 TiO 3 thin film was observed by transmission electron microscopy (TEM). As shown in FIG. 10, it can be seen that nanocrystals are partially observed in the amorphous matrix. This (Ba 0 .6 Sr 0 .4 TiO 3) 1-x - to form a (MgO) x (x = 0.3 ) in the composite dielectric thin film (Ba 0 .6 Sr 0 .4 TiO 3) an amorphous matrix, It is shown that (MgO) forms ultrafine nanocrystals and is uniformly distributed in the amorphous (Ba 0.6 Sr 0.4 TiO 3 ) matrix. The bottom right inset (inset) of Figure 10 is a magnified image of the transmission electron microscope, showing that each side meets vertically to form a plane-to-face distance 2.11 Å. This is the same as MgO with the (002) plane and (020) plane orthogonal and the interplanar distance of 2.11 Å, indicating that this nanocrystal is MgO. Since MgO has excellent insulation properties, the MgO serves to improve leakage current characteristics of a dielectric having an amorphous structure. 11 it can be seen that as a result of a TEM dielectric thin film deposited at room temperature using a sputtering method, a pure Ba 0 .6 Sr 0 .4 TiO 3 , having the structure of amorphous. When MgO of less than 5 mol% is added to such pure Ba 0.6 Sr 0.4 TiO 3 to form a ceramic target, Mg is substituted as a acceptor at the Ti site, thereby forming a target having a single perovskite structure. When deposited at room temperature, an amorphous dielectric thin film is formed, which has a structure different from that of MgO precipitated in the amorphous dielectric matrix (see FIG. 10).
도 10 및 도 11의 TEM 결과에서 보이듯이, (유전체)1-x(MgO)x (x=0.21~0.6) 조성의 박막에서 (유전체) 부분은 매트릭스를 형성하고, (MgO)는 나노결정을 형성함을 알 수 있다. 사용되는 유전체의 종류에 따라 MgO는 비정질의 형태로 유전체 내에 분포할 수도 있고, 결정화된 형태로 존재할 수도 있다. As shown in the TEM results of FIGS. 10 and 11, in the (dielectric) 1-x (MgO) x (x = 0.21 to 0.6) thin film, the (dielectric) portion forms a matrix, and (MgO) forms a nanocrystal. It can be seen that forming. Depending on the type of dielectric used, MgO may be distributed in the dielectric in an amorphous form or present in a crystallized form.
[실시예 3] PLD 법을 이용한 ( Bi 1 .5 Zn 1 .0 Nb 1 .5 O 7 ) 1-x -( MgO ) x (x=0.1~0.3) 복합 유전체 박막 및 이를 이용한 커패시터 제조 [Example 3] Using the PLD method (Bi 1 .5 Zn 1 .0 Nb 1 .5 O 7) 1-x - (MgO) x (x = 0.1 ~ 0.3) the composite dielectric thin film and the capacitor produced using the same.
먼저, Bi1 .5Zn1 .0Nb1 .5O7의 조성을 갖는 분말을 제조하기 위해, Bi2O3, ZnO, Nb2O5의 분말을 Bi1 .5Zn1 .0Nb1 .5O7의 조성비에 맞춰 평량하고, 평량된 Bi2O3, ZnO, Nb2O5의 분말을 에탄올 용매에서 볼 밀링을 통해 24시간 동안 혼합하였다. 이때, 볼 밀링 시에 지르코니아 볼을 이용하였다. 이어서, 혼합된 분말을 건조하고, 900 ℃에 서 3시간 동안 열처리하여 Bi1 .5Zn1 .0Nb1 .5O7 분말을 합성하였다. First, Bi Zn 1 .5 1 .5 1 .0 Nb O to produce a powder having a composition of 7, Bi 2 O 3, ZnO, powder of Nb 2 O 5 Bi 1 .5 Zn 1 .0 Nb 1. Basis weight was adjusted to the composition ratio of 5 O 7 , and powders of the weighted Bi 2 O 3 , ZnO, Nb 2 O 5 were mixed for 24 hours by ball milling in an ethanol solvent. At this time, a zirconia ball was used at the time of ball milling. Then, by drying the mixed powder, and heat-treated for 3 hours to document 900 ℃ was synthesized Bi 1 .5 Zn 1 .0 Nb 1 .5 O 7 powder.
그 다음, 합성된 Bi1 .5Zn1 .0Nb1 .5O7 분말에 MgO 10 mol%, 20 mol%, 30 mol%를 각각 첨가하고, 다시 지르코니아 볼 밀링을 24시간 실시하여 혼합, 건조, 성형, 열처리 과정을 거쳐 (Bi1 .5Zn1 .0Nb1 .5O7)1-x-(MgO)x (x=0.1~0.3)의 조성을 갖는 세라믹 타겟을 1 인치 크기로 제조하였다. 최종적으로, 상기 세라믹 타겟을 1100 ℃에서 3시간 소결하여 PLD용 타겟의 제조를 완료하였다. Then, the synthesized Bi 1 .5 Zn 1 .0 Nb 1 .5 O 7 10 mol% MgO in the powder, 20 mol%, 30 mol% was added to each, and by the re-zirconia ball milling performed 24 hours after the mixing, drying, molding and thermal processing (Bi 1 .5 Zn 1 .0 Nb 1. 5 O 7 ) A ceramic target having a composition of 1-x − (MgO) x (x = 0.1˜0.3) was prepared in the size of 1 inch. Finally, the ceramic target was sintered at 1100 ° C. for 3 hours to complete the preparation of the target for PLD.
그 다음, 위에서 얻은 (Bi1 .5Zn1 .0Nb1 .5O7)1-x-(MgO)x (x=0.1~0.3)의 조성을 갖는 타겟을 이용하여 상온에서 PLD법으로 200 nm 두께의 복합 유전체 박막을 형성하였다. 이때, 빔 에너지는 1.0 J/cm2, 산소 분압은 10 mTorr, 펄스 속도는 20 Hz이었다. Then, the above obtained (Bi 1 .5 Zn 1 .0 Nb 1 .5 O 7) 1-x - (MgO) at room temperature using a target having a composition of x (x = 0.1 ~ 0.3) with PLD method 200 nm A composite dielectric thin film of thickness was formed. At this time, the beam energy was 1.0 J / cm 2 , the oxygen partial pressure was 10 mTorr, and the pulse velocity was 20 Hz.
또한, 상기 복합 유전체 박막의 전기적 특성을 평가하기 위해 MIM (metal-insulator-metal) 커패시터를 제조하였다. 구체적으로, TiO2(50nm)/SiO2/Si 기판 상에 하부 전극으로 백금 (Pt)을 100 nm로 증착하였고, 상기 하부 전극 상에 PLD법을 이용하여 200 nm 두께의 복합 유전체 박막을 형성하였으며, 상기 유전체 박막 상에는 새도우 마스크를 이용하여 3.14 X 10-4cm2의 크기를 갖는 원형 도트 (dot)로 상부 전극을 형성하였다 (도 3 참조). 이때, 상기 유전체 박막은 (Bi1 .5Zn1 .0Nb1 .5O7)1-x-(MgO)x (x=0.1~0.3)의 조성을 갖는다. In addition, a metal-insulator-metal (MIM) capacitor was manufactured to evaluate electrical characteristics of the composite dielectric thin film. Specifically, 100 nm of platinum (Pt) was deposited as a lower electrode on a TiO 2 (50 nm) / SiO 2 / Si substrate, and a 200 nm thick composite dielectric thin film was formed on the lower electrode by using a PLD method. On the dielectric thin film, an upper electrode was formed with a circular dot having a size of 3.14 × 10 −4 cm 2 using a shadow mask (see FIG. 3). At this time, the dielectric thin film is (Bi 1 .5 Zn 1 .0 Nb 1 .5 O 7) 1-x - has a composition of (MgO) x (x = 0.1 ~ 0.3).
도 12는 실시예 3에 의해 제조된 복합 유전체 박막의 전압 인가에 따른 누설 전류 특성을 나타낸 그래프이다. 도 12에서 보이는 바와 같이, MgO가 첨가되지 않은 Bi1 .5Zn1 .0Nb1 .5O7 (BZN) 박막은 인가 전압이 0.2 MV/cm까지 약 10-7 A/cm2의 전류밀도를 보이다가, 인가 전압이 증가하면 절연 파괴가 발생함을 확인할 수 있다. 이에 비해, MgO가 10 mol%, 20 mol%, 30 mol%로 첨가된 (Bi1 .5Zn1 .0Nb1 .5O7)1-x-(MgO)x (x=0.1~0.3)의 조성을 갖는 복합 유전체 박막은 상대적으로 큰 인가 전압 대비 낮은 전류밀도 값을 가지며, 절연 파괴 특성이 개선되는 현상을 보여주고 있다. 이는 절연 특성이 우수한 MgO가 과량으로 첨가되어 Bi1 .5Zn1 .0Nb1 .5O7과 함께 복합 유전체 박막을 형성함으로써 얻어지는 결과이다. 12 is a graph showing leakage current characteristics according to voltage application of the composite dielectric thin film manufactured according to Example 3. FIG. As seen in Figure 12, non-MgO is added Bi 1 .5 Zn 1 .0 Nb 1 .5 O 7 The (BZN) thin film showed a current density of about 10 −7 A / cm 2 to an applied voltage of 0.2 MV / cm, and dielectric breakdown occurred when the applied voltage increased. On the other hand, MgO is 10 mol%, 20 mol%, 30 was added in mol% (Bi 1 .5 Zn 1 .0 Nb 1 .5 O 7) 1-x - (MgO) x (x = 0.1 ~ 0.3) The composite dielectric thin film having a composition has a low current density value compared to a relatively large applied voltage, and shows a phenomenon in which dielectric breakdown characteristics are improved. Which is MgO is superior in isolation characteristic is added in excess, the result obtained by forming the composite dielectric thin film with Bi 1 .5 Zn 1 .0 Nb 1 .5 O 7.
도 13은 실시예 3에 의해 제조된 복합 유전체 박막의 전압 인가에 따른 유전 특성을 나타낸 그래프이다. 도 13에서 보이는 바와 같이, MgO가 첨가되지 않은 Bi1.5Zn1.0Nb1.5O7(BZN) 박막은 65 정도의 유전상수 값을 보여주고 있으며, MgO가 10 mol%, 20 mol%, 30 mol%로 첨가된 (Bi1 .5Zn1 .0Nb1 .5O7)1-x-(MgO)x (x=0.1~0.3)의 조성을 갖는 복합 유전체 박막은 유전상수 값이 각각 55, 42, 32를 나타내고 있다. AMLCD 및 AMOLED에서 게이트 절연막으로 활용되는 SiO2 및 Si3N4 박막의 유전상수 값이 4~7 정도로 분포되는 점을 비추어 보면, 상온 증착된 (Bi1 .5Zn1 .0Nb1 .5O7)1-x-(MgO)x (x=0.1~0.3)의 조성을 갖는 복합 유전체 박막이 55, 42, 32의 유전상수 값을 나타 내는 것은 상당히 우수한 유전 특성을 갖고 있음을 증명하는 것이다. FIG. 13 is a graph illustrating dielectric properties of a composite dielectric thin film manufactured according to Example 3 according to voltage application. FIG. As shown in FIG. 13, the Bi 1.5 Zn 1.0 Nb 1.5 O 7 (BZN) thin film without MgO showed a dielectric constant value of about 65, and the MgO was 10 mol%, 20 mol%, 30 mol%. the addition of (Bi 1 .5 Zn 1 .0 Nb 1 .5 O 7) 1-x - (MgO) x (x = 0.1 ~ 0.3) the composite dielectric thin film having a composition of the dielectric constant 55, 42 and 32 respectively Indicates. In light of this point in the AMLCD and AMOLED dielectric constant of SiO 2 and Si 3 N 4 thin film to be used as the gate insulating film to be distributed around 4-7, deposited at room temperature (Bi 1 .5 Zn 1 .0 Nb 1 .5 O 7 ) The composite dielectric thin film having the composition of 1-x- (MgO) x (x = 0.1 ~ 0.3) shows dielectric constant values of 55, 42, 32, which proves to have excellent dielectric properties.
한편, (Bi1 .5Zn1 .0Nb1 .5O7)1-x-(MgO)x (x=0.1~0.3)의 조성을 갖는 복합 유전체 박막에 있어서, MgO가 30 mol% 함유된 유전체 박막의 누설 전류 특성이 가장 우수함을 확인할 수 있다. 또한, 이때의 유전상수 값이 32 정도로 분포됨에 따라, 5 V 이하의 저전압 구동 트랜지스터에 게이트 절연막으로의 적용이 충분히 가능함을 알 수 있다. On the other hand, (Bi 1 .5 Zn 1 .0 Nb 1 .5 O 7) 1-x - (MgO) x in the composite dielectric thin films (x = 0.1 ~ 0.3) of the composition, the dielectric MgO containing 30 mol% It can be seen that the leakage current characteristic of the thin film is the best. In addition, as the dielectric constant value is distributed at about 32, it can be seen that the application to the gate insulating film can be sufficiently applied to the low-voltage driving transistor of 5V or less.
[실시예 4] 스퍼터링법을 이용한 ( Bi 1 .5 Zn 1 .0 Nb 1 .5 O 7 ) 1-x -( MgO ) x (x=0.3) 복합 유전체 박막 및 이를 이용한 커패시터 제조 [Example 4] Using a sputtering method (Bi 1 .5 Zn 1 .0 Nb 1 .5 O 7) 1-x - (MgO) x (x = 0.3) thin film and the composite dielectric capacitor manufactured using the same.
전술한 실시예 3과 같은 방법으로 (Bi1 .5Zn1 .0Nb1 .5O7)1-x-(MgO)x (x=0.3)의 조성을 갖는 타겟 (3 인치)이 준비된 상태에서, RF 마그네트론 스퍼터링 방법을 이용하여 상온에서 200 nm 두께의 복합 유전체 박막을 형성하였다. 이때, RF 파워는 85 W, 공정 압력은 10~50 mTorr로 변화시켰으며, 공정 가스인 Ar 및 O2는 16:4, 12:8, 10:10의 Ar/O2 비로 변화시켰다. In the same way as the above-described embodiment 3 (Bi 1 .5 Zn 1 .0 Nb 1 .5 O 7) 1-x - (MgO) x (x = 0.3) having a composition target (3 in.) In the ready state of the A 200 nm thick composite dielectric thin film was formed at room temperature using the RF magnetron sputtering method. At this time, RF power is stylized 85 W, the process pressure is changed to 10 ~ 50 mTorr, the process gas of Ar and O 2 is 16: 4, 12: 8, it was changed ratio Ar / O 2 of 10:10.
또한, 상기 복합 유전체 박막의 전기적인 특성을 평가하기 위해 MIM 커패시터를 제조하였다. 구체적으로, TiO2(50nm)/SiO2/Si 기판 상에 하부 전극으로 백금 (Pt)을 100 nm로 증착하였고, 상기 하부 전극 상에 PLD법을 이용하여 200 nm 두께의 복합 유전체 박막을 형성하였으며, 상기 복합 유전체 박막 상에는 새도우 마스 크를 이용하여 3.14 X 10-4 cm2의 크기를 갖는 원형 도트 (dot)로 상부 전극을 형성하였다 (도 3 참조). 이때, 상기 복합 유전체 박막은 (Bi1 .5Zn1 .0Nb1 .5O7)1-x-(MgO)x (x=0.3)의 조성을 갖는다. In addition, a MIM capacitor was manufactured to evaluate the electrical characteristics of the composite dielectric thin film. Specifically, 100 nm of platinum (Pt) was deposited as a lower electrode on a TiO 2 (50 nm) / SiO 2 / Si substrate, and a 200 nm thick composite dielectric thin film was formed on the lower electrode by using a PLD method. On the composite dielectric thin film, an upper electrode was formed with a circular dot having a size of 3.14 × 10 −4 cm 2 using a shadow mask (see FIG. 3). In this case, the composite dielectric thin film is (Bi 1 .5 Zn 1 .0 Nb 1 .5 O 7) 1-x - has a composition of (MgO) x (x = 0.3 ).
도 14는 실시예 4에 의해 제조된 (Bi1 .5Zn1 .0Nb1 .5O7)0.7-(MgO)0.3의 조성을 갖는 복합 유전체 박막의 전압 인가에 따른 누설 전류 특성을 나타낸 그래프이다. 참고로, 본 발명의 실시예 4는 스퍼터링법을 이용하여 (Bi1 .5Zn1 .0Nb1 .5O7)0.7-(MgO)0.3의 조성을 갖는 복합 유전체 박막을 형성한 것이며, 스퍼터링법을 이용하여 복합 유전체 박막을 형성한 이유는 복합 유전체 박막의 대면적화로의 용이성을 확인하기 위함이다. 전술한 바와 같이, Ar/O2 비를 16:4, 12:8, 10:10으로 변화시켰는데, 이 중 12:8의 Ar/O2 비에서 낮은 누설 전류 특성을 보여주었으며, 공정 압력은 50 mTorr보다는 10 mTorr에서 더 낮은 누설 전류 특성을 보여주고 있다. 이와 같은 결과는, 실시예 4에 의해 제조된 복합 유전체 박막이 전술한 실시예 3에 의해 제조된 복합 유전체 박막과 마찬가지로 우수한 누설 전류 특성을 갖음을 보여주는 것이다. Figure 14 is an embodiment 4 prepared by (Bi 1 .5 Zn 1 .0 Nb 1 .5 O 7) 0.7 - (MgO) is a graph showing the leakage current characteristics of the voltage applied to the composite dielectric thin film having a composition of 0.3 . For reference, embodiment 4 of the present invention by using a sputtering method (Bi 1 .5 Zn 1 .0 Nb 1 .5 O 7) 0.7 - will form a composite dielectric thin films (MgO) a composition of 0.3, a sputtering method The reason why the composite dielectric thin film is formed by using is to confirm the ease of large-area composite dielectric thin film. As described above, the Ar / O 2 ratio was changed to 16: 4, 12: 8, and 10:10, of which the low leakage current characteristics were shown at the Ar / O 2 ratio of 12: 8, and the process pressure was It shows lower leakage current at 10 mTorr rather than 50 mTorr. These results show that the composite dielectric thin film prepared by Example 4 has excellent leakage current characteristics as the composite dielectric thin film prepared by Example 3 described above.
도 15는 실시예 4에 의해 제조된 (Bi1 .5Zn1 .0Nb1 .5O7)0.7-(MgO)0.3의 조성을 갖는 복합 유전체 박막의 전압 인가에 따른 유전 특성을 나타낸 그래프이며, Ar/O2 비는 12:8의 비율로 고정한 상태에서 공정 압력 변화에 따른 유전상수 변화를 관찰한 것이다. 도 15에 보이는 바와 같이, 공정 압력이 50 mTorr, 30 mTorr, 10 mTorr로 바 뀜에 따라 유전상수 값이 23, 25, 27로 향상됨을 확인할 수 있다. 실시예 3의 결과와 비교하면, PLD법으로 증착한 실시예 3의 복합 유전체 박막이 스퍼터링법으로 증착한 실시예 4의 복합 유전체 박막보다 유전상수 특성이 조금 더 높게 관찰이 됨을 알 수 있다. 스퍼터링 증착에서도 (Bi1 .5Zn1 .0Nb1 .5O7)0.7-(MgO)0.3 박막이 20 이상의 높은 유전상수 값을 보여줌으로써, 커패시터용 유전체 층과 트랜지스터용 게이트 절연막으로 활용 가능성이 높음을 제시하고 있다.15 is a fourth embodiment is manufactured by (Bi 1 .5 Zn 1 .0 Nb 1 .5 O 7) 0.7 - is a graph illustrating the dielectric properties of the voltage applied to the composite dielectric thin films (MgO) a composition of 0.3, The Ar / O 2 ratio was observed at the constant constant of 12: 8 and the change in dielectric constant according to the change in process pressure. As shown in Figure 15, it can be seen that the dielectric constant value is improved to 23, 25, 27 as the process pressure is changed to 50 mTorr, 30 mTorr, 10 mTorr. Compared with the results of Example 3, it can be seen that the dielectric constant of the composite dielectric thin film of Example 3 deposited by the PLD method is slightly higher than the composite dielectric thin film of Example 4 deposited by the sputtering method. In sputter deposition (Bi 1 .5 Zn 1 .0 Nb 1 .5 O 7) 0.7 - (MgO) 0.3 film is utilized as a potential by showing a high dielectric constant of more than 20, the capacitor dielectric layer and a gate insulating film for the transistor Suggests high.
도 16은 실시예 4에 의해 제조된 (Bi1 .5Zn1 .0Nb1 .5O7)0.7-(MgO)0.3의 조성을 갖는 복합 유전체 박막의 결정 구조를 투과전자현미경 (TEM)으로 관찰한 이미지이다. 도 16에서 보이듯이, Bi1 .5Zn1 .0Nb1 .5O7의 나노결정이 부분적으로 관찰되며, 일부 비정질의 Bi1 .5Zn1 .0Nb1 .5O7과, 비정질 내지는 결정질의 MgO가 혼재되어 있음을 확인할 수 있다. 이에 비해, 도 17은 순수한 Bi1 .5Zn1 .0Nb1 .5O7 박막의 투과전자현미경 이미지로서, 5 nm 이하 크기의 Bi1 .5Zn1 .0Nb1 .5O7 박막 결정이 부분적으로 관찰이 됨을 알 수 있다. 도 16과 도 17에서 보이듯이, 비정질 매트릭스와 부분 결정질이 함께 혼재되어 있는 유전체 매트릭스에 충진제가 균일하게 분포됨으로써, 누설 전류 특성을 크게 개선시키는 것이 가능함을 보여주고 있다.Figure 16 is produced by the embodiment 4 (Bi 1 .5 Zn 1 .0 Nb 1 .5 O 7) 0.7 - observed (MgO) composition of a transmission electron microscope (TEM) the crystal structure of the complex dielectric thin film having a 0.3 One image. As shown in Figure 16, Bi 1 .5 Zn 1 .0 Nb 1 .5 O 7 nanocrystals this is partially observed, the part of the amorphous Bi 1 .5 Zn 1 .0 Nb 1 .5 O 7 and amorphous naejineun It can be seen that crystalline MgO is mixed. On the other hand, Figure 17 is a pure Bi 1 .5 Zn 1 .0 Nb 1 .5 O 7 Of a transmission electron microscopy image of a thin film, 5 nm or less in size Bi 1 .5 Zn 1 .0 Nb 1 .5 O 7 It can be seen that thin film crystals are partially observed. As shown in FIG. 16 and FIG. 17, since the filler is uniformly distributed in the dielectric matrix in which the amorphous matrix and the partial crystalline are mixed together, the leakage current characteristics can be greatly improved.
[실시예 5] 플라스틱 기판 위에, ( Ba 0 .6 Sr 0 .4 TiO 3 ) 0.7 -( MgO ) 0.3 복합 유전체 박막을 게이트 절연막을 이용한 트랜지스터의 제조 Example 5 on a plastic substrate, (Ba 0 .6 Sr 0 .4 TiO 3) 0.7 - (MgO) 0.3 Preparation of the complex dielectric thin film transistor using the gate insulating film
전술한 실시예 2에 따라 제조된 (Ba0 .6Sr0 .4TiO3)0.7-(MgO)0.3 복합 유전체 박막을 트랜지스터의 게이트 절연막으로 이용하였을 때의 그 우수성을 증명하기 위해, PET (polyethyleneterephehalat) 기판 위에 박막 트랜지스터를 제조하였다. 게이트 절연막은 핀홀 형성을 최소화하고, 균일한 전면 도포를 위해 100~1,000 nm의 두께가 적당한데, 바람직하게는 300 nm가 좋다. PET는 유리 전이 온도가 70~100 ℃ 정도로 낮기 때문에, 특히 PET 기판 위에서 제조된 트랜지스터의 공정 온도는 상온이 바람직하다. 본 실시예에서는 (Ba0 .6Sr0 .4TiO3)0.7-(MgO)0.3 게이트 절연막 특성 평가에 초점을 맞추어 도 4에서와 같은 하부 게이트 (bottom gate) 구조의 트랜지스터를 구성하였다. 도 5에서와 같은 상부 게이트 (top gate) 구조를 갖는 트랜지스터를 구성하는 것도 가능하며, 특정 트랜지스터 구조에 제약을 두지는 않는다. 기판은 플라스틱 기판, 유리 기판, 절연막이 증착된 Si 웨이퍼 기판 등이 이용 가능하며, 특정 기판의 사용에 제약을 두지 않는다. Prepared according to Example 2 described above (Ba 0 .6 Sr 0 .4 TiO 3) 0.7 - (MgO) 0.3 complex dielectric thin film to demonstrate the superiority of when used as a gate insulating film of a transistor, PET (polyethyleneterephehalat A thin film transistor was prepared on the substrate. The gate insulating film has a thickness of 100 to 1,000 nm is appropriate for minimizing pinhole formation and uniform front coating, preferably 300 nm. Since PET has a low glass transition temperature of about 70 to 100 ° C., a process temperature of a transistor manufactured on a PET substrate is particularly preferably room temperature. In this embodiment, (Ba 0 .6 Sr 0 .4 TiO 3) 0.7 - (MgO) formed the bottom gate (bottom gate) structure of a transistor such as a gate insulating film of 0.3 Properties Figure 4 focusing on the evaluation. It is also possible to construct a transistor having a top gate structure as in FIG. 5, without placing a restriction on a specific transistor structure. The substrate may be a plastic substrate, a glass substrate, a Si wafer substrate on which an insulating film is deposited, and the like, and the use of a specific substrate is not limited.
먼저, PET 기판 위에 게이트 전극을 이베퍼레이션 (evaporation)이나 스퍼터링 방식으로 100 nm의 두께로 증착하였다. 게이트 전극으로 Al, Au, Cr, ITO (Sn doped In2O3), Mo, Pt 등을 이용할 수 있다. 그 위에 게이트 절연막인 (Ba0.6Sr0.4TiO3)0.7-(MgO)0.3 복합 유전체 박막을, 전술한 실시예 2에 따라, 상온에서 스퍼터링 방법을 이용하여 300 nm 두께로 증착하였다. 채널 영역을 구성하는 반도체로는 유기 반도체와 금속산화물 반도체 모두 활용 가능한데, 본 실시예에서는 InGaZnO4를 사용하였으며, 스퍼터링을 이용하여 상온에서 RF 파워 (80 W), 공정 압력 (60 mTorr), Ar 가스 분위기 (5 sccm)에서 40 nm의 두께로 증착하였다. 여기서, 채널 영역의 폭과 길이는 각각 2000 ㎛, 50 ㎛로 하였다. 최종적으로, 알루미늄 (Al)을 이베퍼레이션 (evaporation) 공정을 통해 증착하여 소스 전극과 드레인 전극을 형성하였다. First, a gate electrode was deposited on a PET substrate to a thickness of 100 nm by evaporation or sputtering. As the gate electrode, Al, Au, Cr, ITO (Sn doped In 2 O 3 ), Mo, Pt, or the like may be used. On it, (Ba 0.6 Sr 0.4 TiO 3 ) 0.7- (MgO) 0.3 composite dielectric thin film was deposited to a thickness of 300 nm using a sputtering method at room temperature according to Example 2 described above. As the semiconductor constituting the channel region, both an organic semiconductor and a metal oxide semiconductor can be utilized. In this embodiment, InGaZnO 4 was used, and RF power (80 W), process pressure (60 mTorr), and Ar gas were used at room temperature using sputtering. Deposited at a thickness of 40 nm in atmosphere (5 sccm). Here, the width and the length of the channel region were 2000 µm and 50 µm, respectively. Finally, aluminum (Al) was deposited through an evaporation process to form a source electrode and a drain electrode.
도 18은 실시예 5에 따라 제조된 InGaZnO4 산화물 반도체 기반 트랜지스터의 특성 (output 특성)을 보여준다. 게이트 전압 (VGS)이 0 V일 때, 트랜지스터는 오프 (off) 특성을 보여주다가, VGS 값이 증가함에 따라 소스-드레인 전류 (IDS)가 증가함을 확인할 수 있다. 5 V의 게이트 전압에서 소스-드레인 전류밀도가 300 μA 로 상당히 높다. 이와 같이, (Ba0 .6Sr0 .4TiO3)0.7-(MgO)0.3의 높은 유전상수 값에 기인하여 5 V 미만에서 동작하는 트랜지스터를 PET 기판 위에 제조할 수 있었다. 18 shows the characteristics (output characteristics) of an InGaZnO 4 oxide semiconductor based transistor manufactured according to Example 5. FIG. When the gate voltage V GS is 0 V, the transistor shows an off characteristic, and as the V GS value increases, the source-drain current I DS increases. At a gate voltage of 5 V, the source-drain current density is quite high, 300 μA. Thus, (Ba 0 .6 Sr 0 .4 TiO 3) 0.7 - (MgO) due to the high dielectric constant of 0.3 it was possible to produce the transistor operating below 5 V on the PET substrate.
도 19는 실시예 5에 따라 제조된 InGaZnO4 산화물 반도체 기반 트랜지스터의 전기적 특성 (transfer 특성)을 보여준다. 도 19는 4 V의 VDS에서 게이트 전압 (VGS) 변화에 따른 소스-드레인 전류 특성을 보여주고 있다. (Ba0 .6Sr0 .4TiO3)0.7-(MgO)0.3 복합 유전체 박막을 게이트 절연막으로 이용하여 PET 기판 위에 제조된 InGaZnO4 기반 트랜지스터는 4.13 x 106의 높은 점멸 비 (on/off ratio)를 보여주고 있다. 또한, 전계 효과 이동도 (field effect mobility) 값도 10.86 cm2/V·s로 높다. 문턱 전압 (Vth)은 -0.43 V로 낮고, Subthreshold Swing (SS) 값은 460 mV/dec로 우수한 특성을 플라스틱 기판 위에서도 보여주고 있음을 알 수 있다. FIG. 19 shows electrical characteristics (transfer characteristics) of an InGaZnO 4 oxide semiconductor based transistor manufactured according to Example 5. FIG. 19 shows the source-drain current characteristics according to the gate voltage (V GS ) change in V DS of 4 V. FIG. (Ba 0 .6 Sr 0 .4 TiO 3) 0.7 - (MgO) 0.3 using the composite dielectric thin film as a gate insulating film on the PET substrate prepared InGaZnO 4 based transistor is 4.13 x 10 6 High off ratio (on / off ratio of ) Is showing. In addition, the field effect mobility value is high as 10.86 cm 2 / V · s. The threshold voltage (V th ) is low at -0.43 V and the subthreshold swing (SS) value is 460 mV / dec, which shows excellent characteristics on the plastic substrate.
[실시예 6] 플라스틱 기판 위에, ( Bi 1 .5 Zn 1 .0 Nb 1 .5 O 7 ) 0.7 -( MgO ) 0.3 복합 유전체 박막을 게이트 절연막으로 이용한 트랜지스터의 제조 Example 6 on the plastic substrate, (Bi 1 .5 Zn 1 .0 Nb 1 .5 O 7) 0.7 - (MgO) 0.3 Preparation of the transistor using the composite dielectric thin film as a gate insulating film
전술한 실시예 4에 따라 제조된 (Bi1 .5Zn1 .0Nb1 .5O7)0.7-(MgO)0.3 복합 유전체 박막을 트랜지스터의 게이트 절연막으로 이용하였을 때의 그 우수성을 증명하기 위해 PET (polyethyleneterephehalat) 기판 위에 박막형 트랜지스터를 제조하였다. Prepared according to the above embodiment 4 (Bi 1 .5 Zn 1 .0 Nb 1 .5 O 7) 0.7 - (MgO) 0.3 The composite dielectric films to prove the superiority of when used as a gate insulating film of the transistor A thin film transistor was prepared on a polyethyleneterephehalat (PET) substrate.
PET (polyethylene terephthalate, 3M사 잉크젯 투명용지-CG3480) 기판 상에 새도우 마스크를 이용하고 DC 스퍼터링법을 통해 크롬 (Cr) 재질의 게이트 전극을 100 nm의 두께로 형성하였다. 이어서, 상기 게이트 전극을 포함한 PET 기판 전면 상에 (Bi1 .5Zn1 .0Nb1 .5O7)0.7-(MgO)0.3의 조성을 갖는 게이트 절연막을 RF 스퍼터링법을 이용하여 상온 하에서 250nm의 두께로 형성하였다. 여기서, 기판 상의 균일한 막 도포 및 핀홀 형성을 최소화하기 위해 게이트 절연막은 100~1000 nm의 두께로 형성하는 것이 바람직하며, 본 실시예에서는 250nm의 두께를 적용하였다. A gate mask of chromium (Cr) material was formed on a PET (polyethylene terephthalate, 3M inkjet transparent paper-CG3480) substrate using a shadow mask and DC sputtering to a thickness of 100 nm. Then, on a PET substrate surface including the gate electrode (Bi 1 .5 Zn 1 .0 Nb 1 .5 O 7) 0.7 - of 250nm at room temperature using a (MgO) 0.3 RF sputtering method, the gate insulating film having a composition of It was formed to a thickness. Here, in order to minimize uniform film coating and pinhole formation on the substrate, the gate insulating film is preferably formed to a thickness of 100 to 1000 nm, and in this embodiment, a thickness of 250 nm is applied.
그 다음, 상기 게이트 절연막 상에 산화물 반도체인 n형 ZnO를 RF 스퍼터링법을 통해 30 nm의 두께로 적층하여 채널 영역을 형성하였다. 이때, 공정 온도는 상온이고, RF 파워는 115 W, 공정 압력은 50 mTorr, 20 sccm의 Ar 가스 분위기 하에서 진행되었다. 마지막으로, 알루미늄 (Al)을 이베퍼레이션 (evaporation) 공정 을 통해 증착하여 소스 전극 및 드레인 전극을 형성하였다. 여기서, 박막 트랜지스터의 채널 폭과 길이는 각각 2000 ㎛, 200 ㎛이다. Subsequently, n-type ZnO, which is an oxide semiconductor, was laminated on the gate insulating film to a thickness of 30 nm by RF sputtering to form a channel region. At this time, the process temperature was room temperature, RF power was 115 W, the process pressure was 50 mTorr, it was carried out under an Ar gas atmosphere of 20 sccm. Finally, aluminum (Al) was deposited through an evaporation process to form a source electrode and a drain electrode. Here, the channel width and length of the thin film transistor are 2000 µm and 200 µm, respectively.
도 20은 실시예 6에 의해 제조된 박막 트랜지스터의 출력 (output) 특성을 나타낸 그래프이다. 도 20에서 보는 바와 같이, (Bi1 .5Zn1 .0Nb1 .5O7)0.7-(MgO)0.3 복합 유전체 박막의 높은 유전상수 값에 기인하여 5 V 미만의 저전압에서 구동하는 박막 트랜지스터를 PET 기판 상에 제조할 수 있음을 알 수 있다. 또한, 게이트 전압 (VGS)이 0 V일 때 트랜지스터는 오프 (off) 특성을 나타내다가, 게이트 전압 (VGS)이 점차 증가하면 소스-드레인 전류 (IDS)가 증가함을 확인할 수 있다. 20 is a graph showing the output characteristics of the thin film transistor prepared in Example 6. FIG. As shown in Figure 20, (Bi 1 .5 Zn 1 .0 Nb 1 .5 O 7) 0.7 - (MgO) 0.3 composite dielectric due to the higher dielectric constant of the thin film the thin film transistor for driving at a low voltage of less than 5 V It can be seen that can be prepared on the PET substrate. In addition, when the gate voltage V GS is 0 V, the transistor shows an off characteristic, and as the gate voltage V GS gradually increases, the source-drain current I DS increases.
도 21은 실시예 6에 의해 제조된 박막 트랜지스터의 트랜스퍼 (transfer) 특성을 나타낸 그래프로서, 구체적으로 VDS가 4 V일 때의 게이트 전압 (VGS) 변화에 따른 소스-드레인 전류 (IDS) 특성을 나타낸 것이다. 도 21에 보이는 바와 같이, 실시예 6에 의해 제조된 박막 트랜지스터는 6.45 × 105의 높은 점멸 비 (on/off ratio)를 보여주고 있다. 또한, 전계 효과 이동도 (field effect mobility) 값도 20.43 cm2/V·s로 높고, 문턱 전압 (Vth)은 1.2 V로 낮으며, 서브스레숄드 스윙 (SS, subthreshold swing) 값은 280 mV/dec로 우수한 특성을 나타내고 있다. FIG. 21 is a graph illustrating a transfer characteristic of a thin film transistor manufactured according to Example 6, specifically, source-drain current (I DS ) according to a change in gate voltage (V GS ) when V DS is 4 V. FIG. It is characteristic. As shown in FIG. 21, the thin film transistor manufactured by Example 6 exhibits a high on / off ratio of 6.45 × 10 5 . The field effect mobility is also high at 20.43 cm 2 / V · s, the threshold voltage (V th ) is low at 1.2 V, and the subthreshold swing (SS) is 280 mV /. Excellent characteristics are shown by dec.
[실시예 7] 유리 기판 위에, ( Bi 1 .5 Zn 1 .0 Nb 1 .5 O 7 ) 0.7 -( MgO ) 0.3 의 복합 유전체 박막 을 게이트 절연막으로 이용한 트랜지스터의 제조 On Example 7 the glass substrate, (Bi 1 .5 Zn 1 .0 Nb 1 .5 O 7) 0.7 - (MgO) producing a thin film transistor using the composite dielectric as a gate insulating film of 0.3
유리 기판 상에 새도우 마스크를 이용하고 DC 스퍼터링법을 통해 크롬 (Cr) 재질의 게이트 전극을 100 nm의 두께로 형성하였다. 이어서, 상기 게이트 전극을 포함한 PET 기판 전면 상에 (Bi1 .5Zn1 .0Nb1 .5O7)0.7-(MgO)0.3의 조성을 갖는 게이트 절연막을 RF 스퍼터링법을 이용하여 상온에서 250 nm의 두께로 형성하였다. A gate mask made of chromium (Cr) material was formed to a thickness of 100 nm by using a shadow mask on the glass substrate and by DC sputtering. Subsequently, the PET substrate onto the front including a gate electrode (Bi 1 .5 Zn 1 .0 Nb 1 .5 O 7) 0.7 - (MgO) a gate insulating film having a composition of 0.3 at room temperature by RF sputtering 250 nm It formed in the thickness of.
그 다음, 상기 게이트 절연막 상에 산화물 반도체인 n형 ZnO를 RF 스퍼터링법을 통해 30 nm의 두께로 적층하여 채널 영역을 형성하였다. 이때, 공정 온도는 상온이고, RF 파워는 115 W, 공정 압력은 50 mTorr, 20 sccm의 Ar 가스 분위기 하에서 진행되었다. 마지막으로, 알루미늄 (Al)을 이베퍼레이션 (evaporation) 공정을 통해 증착하여 소스 전극 및 드레인 전극을 형성하였다. 여기서, 박막 트랜지스터의 채널 폭과 길이는 각각 2000 ㎛, 150 ㎛이다. Subsequently, n-type ZnO, which is an oxide semiconductor, was laminated on the gate insulating film to a thickness of 30 nm by RF sputtering to form a channel region. At this time, the process temperature was room temperature, RF power was 115 W, the process pressure was 50 mTorr, it was carried out under an Ar gas atmosphere of 20 sccm. Finally, aluminum (Al) was deposited through an evaporation process to form a source electrode and a drain electrode. Here, the channel width and length of the thin film transistor are 2000 μm and 150 μm, respectively.
도 22는 실시예 7에 의해 제조된 박막 트랜지스터의 아웃풋 특성을 나타낸 그래프이다. 도 22에 보이는 바와 같이, (Bi1 .5Zn1 .0Nb1 .5O7)0.7-(MgO)0.3 복합 유전체 박막의 높은 유전상수 값에 기인하여 5 V 미만의 저전압에서 구동하는 박막 트랜지스터를 PET 기판 상에 제조할 수 있음을 알 수 있다. 또한, 게이트 전압 (VGS)이 0 V 일 때 트랜지스터는 오프 (off) 특성을 나타내다가, 게이트 전압 (VGS)이 점차 증가하면 소스-드레인 전류 (IDS)가 증가함을 확인할 수 있다. 한편, 실시예 6과 같이 플라스틱 기판 상에 형성된 박막 트랜지스터와는 달리, 전류 포화 특성 (current saturation)이 좀 더 명확히 보여지고 있으며, 5 V의 게이트 전압 (VGS)에서 소스-드레인 전류 (IDS) 밀도가 600 ㎂로 상당히 높다. FIG. 22 is a graph showing output characteristics of the thin film transistor manufactured according to Example 7. FIG. As seen in Figure 22, (Bi 1 .5 Zn 1 .0 Nb 1 .5 O 7) 0.7 - (MgO) 0.3 composite dielectric due to the higher dielectric constant of the thin film the thin film transistor for driving at a low voltage of less than 5 V It can be seen that can be prepared on the PET substrate. In addition, when the gate voltage V GS is 0 V, the transistor exhibits an off characteristic, and when the gate voltage V GS gradually increases, the source-drain current I DS increases. On the other hand, unlike the thin film transistor formed on the plastic substrate as in Example 6, the current saturation is more clearly seen, and the source-drain current I DS at the gate voltage V GS of 5 V is shown. ) Density is quite high, 600 ㎂.
도 23은 실시예 7에 의해 제조된 박막 트랜지스터의 트랜스퍼 특성을 나타낸 그래프로서, 구체적으로 VDS가 4 V일 때의 게이트 전압 (VGS) 변화에 따른 소스-드레인 전류 (IDS) 특성을 나타낸 것이다. 도 23에 보이는 바와 같이, 실시예 7에 의해 제조된 박막 트랜지스터는 1.88× 105의 높은 점멸 비 (on/off ratio)를 보여주고 있다. 또한, 전계 효과 이동도 값도 35.33 cm2/V·s로 실시예 6에 의해 플라스틱 기판 상에 제조된 박막 트랜지스터보다 높다. 문턱 전압 (Vth)은 1.68 V로 낮으며, 서브스레숄드 스윙 (SS, subthreshold swing) 값은 440 mV/dec로 우수한 특성을 나타내고 있다. FIG. 23 is a graph illustrating a transfer characteristic of a thin film transistor manufactured according to Example 7, specifically, illustrating a source-drain current (I DS ) characteristic according to a change in gate voltage (V GS ) when V DS is 4 V. FIG. will be. As shown in FIG. 23, the thin film transistor manufactured by Example 7 exhibits a high on / off ratio of 1.88 × 10 5 . The field effect mobility value is also 35.33 cm 2 / V · s, which is higher than the thin film transistor fabricated on the plastic substrate by Example 6. The threshold voltage (V th ) is as low as 1.68 V, and the subthreshold swing (SS) value is excellent at 440 mV / dec.
이러한 저전압 구동 트랜지스터에서 사용된 금속 전극 (소스, 드레인, 게이트 전극)을 투명한 전극으로 바꾸게 되면, 저전압 구동이 가능한 투명 트랜지스터의 제조도 가능하다.If the metal electrode (source, drain, gate electrode) used in such a low voltage driving transistor is replaced with a transparent electrode, it is possible to manufacture a transparent transistor capable of low voltage driving.
[실시예 8] 투명 전극을 이용한 투명 트랜지스터 제조 Example 8 Fabrication of Transparent Transistors Using Transparent Electrodes
(Ba0 .6Sr0 .4TiO3)0.7-(MgO)0.3 복합 유전체 박막의 투명 트랜지스터에의 응용이 가능함을 증명하기 위해, PET (polyethyleneterephehalat) 기판 위에 박막형 투명 트랜지스터를 제조하였다. 게이트 절연막은 핀홀 형성을 최소화하고, 균일한 전면도포를 위해 100~1000 nm의 두께로 고정한다. 바람직하게는 300 nm가 적당하다. PET는 유리 전이 온도가 70~100 ℃ 정도로 낮기 때문에, 특히 PET 기판 위에서 제조된 트랜지스터의 공정 온도는 상온이 바람직하다. 투명 전극은 인듐이 3% 도핑된 ZnO 박막을 사용하였다. 기판은 플라스틱 기판 및 유리 기판 등 투명한 기판을 사용할 수 있다. (Ba 0 .6 Sr 0 .4 TiO 3) 0.7 - (MgO) 0.3 To demonstrate the application of the transparent dielectric thin film transistor are possible in the compound, to prepare a transparent thin-film transistor on a PET (polyethyleneterephehalat) substrate. The gate insulating film minimizes pinhole formation and is fixed to a thickness of 100 to 1000 nm for uniform front coating. Preferably 300 nm is suitable. Since PET has a low glass transition temperature of about 70 to 100 ° C., a process temperature of a transistor manufactured on a PET substrate is particularly preferably room temperature. The transparent electrode was a ZnO thin film doped with 3% indium. The substrate may be a transparent substrate such as a plastic substrate and a glass substrate.
먼저, 게이트 전극을 이베퍼레이션이나 스퍼터링 방식으로 100 nm의 두께로 증착하였다. 게이트 전극으로는 Al, Ga 또는 In이 도핑된 ZnO, SnO2 또는 ITO (Sn doped In2O3) 등을 이용할 수 있다. 그 위에 게이트 절연막으로 (Ba0 .6Sr0 .4TiO3)0.7-(MgO)0.3 복합 유전체 박막을 300 nm의 두께로 증착하였다. 채널 영역을 구성하는 반도체로는 유기 반도체와 금속산화물 반도체 모두 활용이 가능한데, 본 실시예에서는 InGaZnO4를 사용하였으며, 스퍼터링을 이용하여 상온에서 RF 파워 (80 W), 공정 압력 (60 mTorr), Ar 가스 분위기 (5 sccm)에서 40 nm의 두께로 증착하였다. 여기서, 채널 영역의 폭과 길이는 각각 2000 ㎛, 200 ㎛로 하였다. 최종적으로 인듐이 도핑된 ZnO 박막을 스퍼터링 공정을 통해 증착하여 소스 전극 및 드레인 전극을 형성하였다. First, the gate electrode was deposited to a thickness of 100 nm by evaporation or sputtering. As the gate electrode, ZnO, SnO 2 or ITO (Sn doped In 2 O 3 ) doped with Al, Ga, or In may be used. On top of (Ba 0 .6 Sr 0 .4 TiO 3) 0.7 as a gate insulating film - a (MgO) 0.3 complex dielectric thin film was deposited to a thickness of 300 nm. As the semiconductor constituting the channel region, both an organic semiconductor and a metal oxide semiconductor can be utilized. In this embodiment, InGaZnO 4 was used. RF power (80 W), process pressure (60 mTorr), and Ar at room temperature using sputtering Deposited at a thickness of 40 nm in a gas atmosphere (5 sccm). Here, the width and the length of the channel region were 2000 µm and 200 µm, respectively. Finally, an indium-doped ZnO thin film was deposited through a sputtering process to form a source electrode and a drain electrode.
도 24는 PET 기판과 그 위에 순차적으로 3% 인듐이 도핑된 ZnO (200 nm) 박막, (Ba0 .6Sr0 .4TiO3)0.7-(MgO)0.3 (300 nm) 복합 유전체 박막 및 산화물반도체 InGaZnO4 (40 nm) 박막이 형성된 트랜지스터의 투과도 측정 그래프이다. 박막의 모든 구성 층은 투명 소자로서의 요구 조건인 가시광에서 투과도가 80% 이상을 만족하며 이는 투명 소자로서의 응용이 가능함을 보여준다. 24 is a 3% indium-doped ZnO (200 nm) thin film, (Ba 0 .6 Sr 0 .4 TiO 3) 0.7 in sequence over the substrate and the PET - (MgO) 0.3 (300 nm ) and the oxide dielectric thin film composite Transmittance measurement graph of a transistor with a semiconductor InGaZnO 4 (40 nm) thin film formed thereon. All the constituent layers of the thin film satisfy the 80% or more transmittance in visible light, which is a requirement of the transparent element, which shows that the application as a transparent element is possible.
도 25는 실시예 8에 따라 제조된 산화물 반도체 기반 투명 트랜지스터의 특성 (output 특성)을 보여준다. 게이트 전압 (VGS)이 0 V일 때, 트랜지스터는 오프 (off) 특성을 보여주다가, VGS 값이 증가함에 따라 소스-드레인 전류 (IDS)가 증가함을 확인할 수 있다. FIG. 25 shows the characteristics (output characteristics) of an oxide semiconductor-based transparent transistor prepared according to Example 8. FIG. When the gate voltage V GS is 0 V, the transistor shows an off characteristic, and as the V GS value increases, the source-drain current I DS increases.
도 26은 실시예 8에 따라 제조된 산화물 반도체 기반 트랜지스터의 전기적인 특성 (transfer 특성)을 보여준다. (Ba0 .6Sr0 .4TiO3)0.7-(MgO)0.3 복합 유전체 박막을 게이트 절연막으로 이용하여 PET 기판위에 제조된 ZnO 기반 트랜지스터는 7.89 x 106의 높은 점멸 비 (on/off ratio)를 보여주고 있다. 또한, 전계 효과 이동도 (field effect mobility) 값도 17.03 cm2/V·s로 높다. 문턱 전압 (Vth)은 13 V로 플라스틱 기판 위에서 투명 소자로의 응용을 보여주고 있다. FIG. 26 shows electrical characteristics (transfer characteristics) of an oxide semiconductor based transistor manufactured according to Example 8. FIG. (Ba 0 .6 Sr 0 .4 TiO 3) 0.7 - (MgO) 0.3 ZnO -based thin film transistor using the composite dielectric as a gate insulating film on the PET substrate prepared is 7.89 x 10 6 High off ratio (on / off ratio) of Is showing. In addition, the field effect mobility value is high as 17.03 cm 2 / V · s. The threshold voltage (Vth) is 13V, showing its application to transparent devices on plastic substrates.
이상, 본 발명을 도시된 예를 중심으로 하여 설명하였으나 이는 예시에 지나지 아니하며, 본 발명은 본 발명의 기술분야에서 통상의 지식을 가진 자에게 자명한 다양한 변형 및 균등한 기타의 실시예를 수행할 수 있다는 사실을 이해하여야 한다.In the above, the present invention has been described with reference to the illustrated examples, which are merely examples, and the present invention may be embodied in various modifications and other embodiments that are obvious to those skilled in the art. Understand that you can.
도 1 및 도 2는 각각 본 발명에 따른 복합 유전체 박막의 구조를 개략적으로 나타낸 모식도이다. 1 and 2 are schematic diagrams schematically showing the structure of the composite dielectric thin film according to the present invention, respectively.
도 3은 본 발명에 따라 제조된 (유전체)1-x(충진제)x (x=0.21~0.6) 조성의 복합 유전체 박막을 유전체 층으로 사용한 커패시터의 모식도이다.3 is a schematic diagram of a capacitor using a composite dielectric thin film having a (dielectric) 1-x (filler) x (x = 0.21 to 0.6) composition prepared according to the present invention.
도 4 및 도 5는 각각 본 발명에 따라 제조된 (유전체)1-x(충진제)x (x=0.21~0.6) 조성의 복합 유전체 박막을 게이트 절연막으로 사용한 박막 트랜지스터 (전계 효과 트랜지스터)의 단면도이다.4 and 5 are cross - sectional views of a thin film transistor (field effect transistor) using a composite dielectric thin film of (dielectric) 1-x (filler) x (x = 0.21 to 0.6) composition prepared according to the present invention, respectively, as a gate insulating film. .
도 6은 본 발명의 실시예 1에 따라 상온에서 PLD법으로 증착된 (Ba0.6Sr0.4TiO3)1-x-(MgO)x (x=0.1~0.3) 박막의 인가 전압에 따른 누설 전류 특성을 보여준다. Figure 6 is a leakage current characteristics according to the applied voltage of the (Ba 0.6 Sr 0.4 TiO 3 ) 1-x- (MgO) x (x = 0.1 ~ 0.3) thin film deposited by PLD method at room temperature according to Example 1 of the present invention Shows.
도 7은 본 발명의 실시예 1에 따라 상온에서 PLD법으로 증착된 (Ba0.6Sr0.4TiO3)1-x-(MgO)x (x=0.1~0.3) 박막의 인가 전압에 따른 유전 특성을 보여준다. FIG. 7 is a view illustrating dielectric properties of applied (Ba 0.6 Sr 0.4 TiO 3 ) 1-x- (MgO) x (x = 0.1 to 0.3) thin films deposited by PLD at room temperature according to Example 1 of the present invention. Shows.
도 8은 본 발명의 실시예 2에 따라 상온에서 스퍼터링법으로 증착된 (Ba0.6Sr0.4TiO3)0.8-(MgO)0.2 및 (Ba0 .6Sr0 .4TiO3 )0.7-(MgO)0.3 복합 유전체 박막의 인가 전압에 따른 누설 전류 특성을 보여준다. Figure 8 is a according to the second embodiment of the invention deposited by sputtering at room temperature, (Ba 0.6 Sr 0.4 TiO 3) 0.8 - (MgO) 0.2 and (Ba 0 .6 Sr 0 .4 TiO 3) 0.7 - (MgO) It shows leakage current characteristics according to applied voltage of 0.3 composite dielectric thin film.
도 9는 본 발명의 실시예 2에 따라 상온에서 스퍼터링법으로 증착된 (Ba0.6Sr0.4TiO3)0.8-(MgO)0.2 및 (Ba0 .6Sr0 .4TiO3)0.7-(MgO)0.3 복합 유전체 박막의 인가 전압에 따른 유전 특성을 보여준다. Figure 9 is deposited by a sputtering method at room temperature according to the second embodiment of the invention (Ba 0.6 Sr 0.4 TiO 3) 0.8 - (MgO) 0.2 and (Ba 0 .6 Sr 0 .4 TiO 3) 0.7 - (MgO) It shows the dielectric properties according to the applied voltage of 0.3 composite dielectric thin film.
도 10 및 도 11은 본 발명의 실시예 2에 따라 상온에서 스퍼터링법으로 증착된 (Ba0 .6Sr0 .4TiO3)1-x-(MgO)x (x=0.3) 복합 유전체 박막과, 순수한 Ba0 .6Sr0 .4TiO3 박막의 결정 구조를 각각 투과전자현미경 (TEM)으로 관찰한 이미지이다. The 10 and 11 according to the second embodiment of the invention deposited by sputtering at room temperature (Ba 0 .6 Sr 0 .4 TiO 3) 1-x - (MgO) x (x = 0.3) thin film and the composite dielectric a pure Ba 0 .6 Sr 0 .4 image observing the crystal structure of TiO 3 thin film with a transmission electron microscope (TEM), respectively.
도 12는 본 발명의 실시예 3에 의해 제조된 복합 유전체 박막의 전압 인가에 따른 누설 전류 특성을 나타낸 그래프이다. 12 is a graph showing leakage current characteristics according to voltage application of the composite dielectric thin film manufactured according to Example 3 of the present invention.
도 13은 본 발명의 실시예 3에 의해 제조된 복합 유전체 박막의 전압 인가에 따른 유전 특성을 나타낸 그래프이다. FIG. 13 is a graph showing dielectric characteristics according to voltage application of the composite dielectric thin film manufactured according to Example 3 of the present invention. FIG.
도 14는 본 발명의 실시예 4에 의해 제조된 (Bi1 .5Zn1 .0Nb1 .5O7)0.7-(MgO)0.3의 조성을 갖는 복합 유전체 박막의 전압 인가에 따른 누설 전류 특성을 나타낸 그래프이다. 14 is manufactured by the fourth embodiment of the present invention (Bi 1 .5 Zn 1 .0 Nb 1 .5 O 7) 0.7 - the leakage current characteristic of the voltage applied to the composite dielectric thin films (MgO) a composition of 0.3 The graph shown.
도 15는 본 발명의 실시예 4에 의해 제조된 (Bi1 .5Zn1 .0Nb1 .5O7)0.7-(MgO)0.3의 조성을 갖는 복합 유전체 박막의 전압 인가에 따른 유전 특성을 나타낸 그래프이다.15 is the fourth embodiment of the invention in prepared by (Bi 1 .5 Zn 1 .0 Nb 1 .5 O 7) 0.7 - illustrating the dielectric properties of the voltage applied to the composite dielectric thin films (MgO) a composition of 0.3 It is a graph.
도 16은 본 발명의 실시예 4에 의해 제조된 (Bi1 .5Zn1 .0Nb1 .5O7)0.7-(MgO)0.3의 조성을 갖는 복합 유전체 박막의 결정 구조를 투과전자현미경 (TEM)으로 관찰한 이미지이다. 16 is a fourth embodiment of the present invention is manufactured by (Bi 1 .5 Zn 1 .0 Nb 1 .5 O 7) 0.7 - (MgO) transmission electron microscopy (TEM) the crystal structure of the complex dielectric thin film having a composition of 0.3 (TEM Is an image observed with).
도 17은 순수한 Bi1 .5Zn1 .0Nb1 .5O7 박막의 투과전자현미경 이미지이다.17 is a pure Bi 1 .5 Zn 1 .0 Nb 1 .5 O 7 A transmission electron microscope image of a thin film.
도 18은 본 발명의 실시예 5에 따라 제조된 InGaZnO4 산화물 반도체 기반 트랜지스터의 특성 (output 특성)을 보여준다. 18 shows the characteristics (output characteristics) of an InGaZnO 4 oxide semiconductor based transistor manufactured according to Example 5 of the present invention.
도 19는 본 발명의 실시예 5에 따라 제조된 InGaZnO4 산화물 반도체 기반 트랜지스터의 전기적 특성 (transfer 특성)을 보여준다. FIG. 19 shows electrical characteristics (transfer characteristics) of an InGaZnO 4 oxide semiconductor based transistor prepared according to Example 5 of the present invention.
도 20은 본 발명의 실시예 6에 의해 제조된 박막 트랜지스터의 출력 (output) 특성을 나타낸 그래프이다. 20 is a graph showing the output characteristics of the thin film transistor manufactured by Example 6 of the present invention.
도 21은 본 발명의 실시예 6에 의해 제조된 박막 트랜지스터의 트랜스퍼 (transfer) 특성을 나타낸 그래프이다.FIG. 21 is a graph illustrating a transfer characteristic of a thin film transistor manufactured according to Example 6 of the present invention. FIG.
도 22는 본 발명의 실시예 7에 의해 제조된 박막 트랜지스터의 아웃풋 특성을 나타낸 그래프이다. 22 is a graph showing output characteristics of the thin film transistor manufactured by Example 7 of the present invention.
도 23은 본 발명의 실시예 7에 의해 제조된 박막 트랜지스터의 트랜스퍼 특성을 나타낸 그래프이다.23 is a graph showing transfer characteristics of a thin film transistor manufactured according to Example 7 of the present invention.
도 24는 PET 기판과 그 위에 순차적으로 3% 인듐이 도핑된 ZnO (200 nm) 박막, (Ba0 .6Sr0 .4TiO3)0.7-(MgO)0.3 (300 nm) 복합 유전체 박막 및 산화물반도체 InGaZnO4 (40 nm) 박막이 형성된 트랜지스터의 투과도 측정 그래프이다.24 is a 3% indium-doped ZnO (200 nm) thin film, (Ba 0 .6 Sr 0 .4 TiO 3) 0.7 in sequence over the substrate and the PET - (MgO) 0.3 (300 nm ) and the oxide dielectric thin film composite Transmittance measurement graph of a transistor with a semiconductor InGaZnO 4 (40 nm) thin film formed thereon.
도 25는 본 발명의 실시예 8에 따라 제조된 산화물 반도체 기반 투명 트랜지스터의 특성 (output 특성)을 보여준다.25 shows the characteristics (output characteristics) of the oxide semiconductor based transparent transistor manufactured according to Example 8 of the present invention.
도 26은 본 발명의 실시예 8에 따라 제조된 산화물 반도체 기반 트랜지스터의 전기적인 특성 (transfer 특성)을 보여준다.FIG. 26 shows electrical characteristics (transfer characteristics) of an oxide semiconductor based transistor manufactured according to Example 8 of the present invention.
Claims (16)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US12/387,502 US8558324B2 (en) | 2008-05-06 | 2009-05-04 | Composite dielectric thin film, capacitor and field effect transistor using the same, and each fabrication method thereof |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020080041967 | 2008-05-06 | ||
| KR20080041967 | 2008-05-06 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20090116587A KR20090116587A (en) | 2009-11-11 |
| KR101038238B1 true KR101038238B1 (en) | 2011-06-01 |
Family
ID=41601345
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020080064112A KR101038238B1 (en) | 2008-05-06 | 2008-07-02 | Composite dielectric thin film, capacitor and field effect transistor using the same, and each fabrication method thereof |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101038238B1 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20190137266A (en) * | 2018-06-01 | 2019-12-11 | 울산과학기술원 | A manufacturing method for Ta2O5/In2O5 multi-layer structure and a multi-layer structure prepared therefrom |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101144015B1 (en) * | 2010-01-08 | 2012-05-09 | 한국과학기술연구원 | ROOM TEMPERATURE GROWN Mg2Hf5O12 DIELECTRIC FILM, CAPACITOR AND TRANSISTOR COMPOSED THE Mg2Hf5O12 DIELECTRIC FILM, AND THE FABRICATION METHODS THEREOF |
| KR101219474B1 (en) * | 2011-05-24 | 2013-01-11 | 한국과학기술연구원 | Dielectric thin film for low temperature process and method for manufacturing the same |
| CN109761603B (en) * | 2019-03-12 | 2022-02-08 | 广东国华新材料科技股份有限公司 | BCSLTM-SA composite microwave dielectric ceramic and preparation method thereof |
| CN112457026B (en) * | 2020-12-14 | 2023-03-24 | 江西科技学院 | Method for synergistically sintering calcium copper titanate CaCu3Ti4O12 ceramic based on reduction-oxidation atmosphere |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20040085939A (en) * | 2003-04-02 | 2004-10-08 | 한국과학기술연구원 | Low dielectric constant, low temperature fired ceramics |
-
2008
- 2008-07-02 KR KR1020080064112A patent/KR101038238B1/en not_active IP Right Cessation
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20040085939A (en) * | 2003-04-02 | 2004-10-08 | 한국과학기술연구원 | Low dielectric constant, low temperature fired ceramics |
Non-Patent Citations (2)
| Title |
|---|
| Appl. Phys. Lett. 83, 981 (2003.12.31.) |
| J. Appl. Phys. 98, 014107 (2005.07.13.) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20190137266A (en) * | 2018-06-01 | 2019-12-11 | 울산과학기술원 | A manufacturing method for Ta2O5/In2O5 multi-layer structure and a multi-layer structure prepared therefrom |
| KR102180014B1 (en) * | 2018-06-01 | 2020-11-17 | 울산과학기술원 | A manufacturing method for Ta2O5/In2O3 multi-layer structure and a multi-layer structure prepared therefrom |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20090116587A (en) | 2009-11-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8558324B2 (en) | Composite dielectric thin film, capacitor and field effect transistor using the same, and each fabrication method thereof | |
| TWI427796B (en) | Thin-film transistor and process for its fabrication | |
| TWI453915B (en) | Thin film transistor | |
| JP6296463B2 (en) | Thin film transistor and manufacturing method thereof | |
| JP5386084B2 (en) | Semiconductor thin film, manufacturing method thereof, and thin film transistor | |
| KR101291977B1 (en) | Semiconductor thin film, method for producing same, thin film transistor and active-matrix-driven display panel | |
| KR101552975B1 (en) | Oxide semiconductor and thin film transistor comprising the same | |
| KR20090124329A (en) | Oxide semiconductor and thin film transistor comprising the same | |
| JP2010530634A (en) | Oxide semiconductor and thin film transistor including the same | |
| EP2556531A1 (en) | P-type oxide alloys based on copper oxides, tin oxides, tin-copper alloy oxides and metal alloy thereof, and nickel oxide, with embedded metals thereof, fabrication process and use thereof | |
| CN103855194A (en) | Semiconductor materials, transistors including the same, and electronic devices including transistors | |
| Lehninger et al. | A fully integrated ferroelectric thin‐film‐transistor–influence of device scaling on threshold voltage compensation in displays | |
| US9806097B2 (en) | Metal oxide semiconductor thin film, thin film transistor, and their fabricating methods, and display apparatus | |
| KR101038238B1 (en) | Composite dielectric thin film, capacitor and field effect transistor using the same, and each fabrication method thereof | |
| WO2008139859A1 (en) | Thin-film transistor and process for its fabrication | |
| TW201428980A (en) | Semiconductor materials, transistors including the same, and electronic devices including transistors | |
| Liu et al. | Significant reduction of dielectric loss of Ba0. 51Sr0. 34TiO3 film modified by Y/Mn alternate doping and preheating | |
| KR101468590B1 (en) | Oxide Semiconductor and Thin Film Transistor comprising the same | |
| KR20150032279A (en) | Preparing method of metal-doped gallium iron oxide thin film and metal-doped gallium iron oxide thin film using the same | |
| JP2018098222A (en) | Method for manufacturing field-effect transistor | |
| KR100799498B1 (en) | Dielectric thin film and thin film transistor using the same | |
| KR102000829B1 (en) | Thin Film Transistor Including a High-k Insulating Thin Film and Method for Manufacturing The Same | |
| CN107452810B (en) | Metal oxide thin film transistor and preparation method thereof | |
| KR101657345B1 (en) | Thin film transistor, method of fabricating the same, and display device having the same | |
| KR20130118147A (en) | Preparing method of metal-doped gallium iron oxide thin film and metal-doped gallium iron oxide thin film using the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E90F | Notification of reason for final refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20140507 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20180409 Year of fee payment: 8 |
|
| LAPS | Lapse due to unpaid annual fee |