KR101037084B1

KR101037084B1 - Method and apparatus for driving data of liquid crystal display

Info

Publication number: KR101037084B1
Application number: KR1020040038889A
Authority: KR
Inventors: 송병찬
Original assignee: 엘지디스플레이 주식회사
Priority date: 2004-05-31
Filing date: 2004-05-31
Publication date: 2011-05-26
Also published as: KR20050113784A

Abstract

본 발명은 러쉬전류에 의한 노이즈를 저감시킬 수 있도록 한 액정표시장치의 데이터 구동장치 및 방법에 관한 것이다.The present invention relates to a data driving device and method for a liquid crystal display device capable of reducing noise caused by a rush current.

본 발명의 실시 예에 따른 액정표시장치의 데이터 구동장치는 화소 데이터들을 아날로그 화소신호로 변환하는 다수의 디지털-아날로그 변환기가 구비된 디지털-아날로그 변환 어레이와; 상기 화소신호를 완충하여 데이터 라인에 공급하는 다수의 버퍼가 구비된 버퍼 어레이와; 상기 디지털-아날로그 변환기와 상기 버퍼 어레이 사이에 설치되어 상기 디지털-아날로그 변환기로부터의 상기 화소신호와 상기 버퍼로부터 피드백 된 신호를 비교하여 상기 화소신호와 상기 피드백 된 신호가 동일해 질 때 까지 상기 화소신호를 상기 버퍼로 공급하는 다수의 비교기가 구비된 비교기 어레이를 구비한다.
A data driving apparatus of an LCD device according to an embodiment of the present invention includes a digital-analog conversion array including a plurality of digital-analog converters for converting pixel data into analog pixel signals; A buffer array having a plurality of buffers for buffering the pixel signals and supplying the pixel signals; A pixel signal disposed between the digital-analog converter and the buffer array to compare the pixel signal from the digital-analog converter with a signal fed back from the buffer until the pixel signal and the feedback signal become equal. Comparator array is provided with a plurality of comparators for supplying to the buffer.

Description

액정표시장치의 데이터 구동장치 및 방법{METHOD AND APPARATUS FOR DRIVING DATA OF LIQUID CRYSTAL DISPLAY} TECHNICAL AND APPARATUS FOR DRIVING DATA OF LIQUID CRYSTAL DISPLAY}

도 1은 종래 액정표시장치의 구성을 개략적으로 나타내는 도면.1 is a view schematically showing a configuration of a conventional liquid crystal display device.

도 2는 도 1에 도시된 데이터 드라이버를 구성하는 데이터 드라이브 집적 회로의 상세 구성을 나타내는 도면.FIG. 2 is a diagram showing a detailed configuration of a data drive integrated circuit constituting the data driver shown in FIG.

도 3은 도 2에 도시된 버퍼의 상세 구성을 나타내는 도면.3 is a diagram showing a detailed configuration of a buffer shown in FIG.

도 4는 도 3에 도시된 버퍼의 입출력 파형을 나타내는 도면.4 is a diagram illustrating input and output waveforms of the buffer illustrated in FIG. 3.

도 5는 본 발명의 실시 예에 따른 데이터 드라이브 집적 회로의 구성을 나타내는 도면.5 is a diagram illustrating a configuration of a data drive integrated circuit according to an exemplary embodiment of the present invention.

도 6은 도 5에 도시된 비교기와 버퍼의 상세 구성을 나타내는 도면.
FIG. 6 is a diagram showing a detailed configuration of a comparator and a buffer shown in FIG. 5; FIG.

< 도면의 주요 부분에 대한 부호의 설명 ><Description of Symbols for Main Parts of Drawings>

2 : 액정패널 4 : 게이트 드라이버2: liquid crystal panel 4: gate driver

6 : 데이터 드라이버 8 : 타이밍 제어부6: data driver 8: timing controller

10 : 기준 감마 전압부 12, 112 : 데이터 드라이브 IC10: reference gamma voltage section 12, 112: data drive IC

14, 114 : 신호 제어부 16, 116 : 감마 전압부 14, 114: signal control unit 16, 116: gamma voltage unit

18, 118 : 쉬프트 레지스터 어레이 20, 120 : 래치 어레이18, 118: shift register array 20, 120: latch array

22, 122 : DAC 어레이 24, 124 : P 디코더22, 122: DAC array 24, 124: P decoder

26, 126 : N 디코더 28, 128 : MUX26, 126: N decoder 28, 128: MUX

30, 130 : 버퍼 어레이 21, 121 : DAC30, 130: buffer array 21, 121: DAC

32, 132 : 버퍼 36, 136, 142 : 비교기32, 132: buffer 36, 136, 142: comparator

38, 138 : 제어부 40, 140 : 정전류원38, 138: control unit 40, 140: constant current source

144 : 비교기 어레이
144: Comparator Array

본 발명은 액정표시장치의 데이터 구동장치에 관한 것으로, 특히 러쉬전류에 의한 노이즈를 저감시킬 수 있도록 한 액정표시장치의 데이터 구동장치 및 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a data driving device of a liquid crystal display device, and more particularly, to a data driving device and a method of a liquid crystal display device capable of reducing noise caused by a rush current.

액정표시장치는 전계를 이용하여 유전 이방성을 갖는 액정의 광투과율을 조절함으로써 화상을 표시하게 된다. 이를 위하여, 액정표시장치는 화소 매트릭스를 갖는 액정패널과, 액정패널을 구동하기 위한 구동 회로를 구비한다.The liquid crystal display device displays an image by adjusting the light transmittance of the liquid crystal having dielectric anisotropy using an electric field. To this end, the liquid crystal display device includes a liquid crystal panel having a pixel matrix, and a driving circuit for driving the liquid crystal panel.

구체적으로, 액정표시장치는 도 1에 도시된 바와 같이 화소 매트릭스를 갖는 액정패널(2)과, 액정패널(2)의 게이트 라인들(GL0 내지 GLn)을 구동하기 위한 게이트 드라이버(4)와, 액정패널(2)의 데이터 라인들(DL1 내지 DLm)을 구동하기 위한 데이터 드라이버(6)와, 게이트 드라이버(4)와 데이터 드라이버(6)의 구동 타이밍을 제어하기 위한 타이밍 제어부(8)와, 데이터 드라이버(6)에 기준 감마 전압들을 공급하기 위한 기준 감마 전압부(10)를 구비한다.Specifically, the liquid crystal display device includes a liquid crystal panel 2 having a pixel matrix as shown in FIG. 1, a gate driver 4 for driving gate lines GL0 to GLn of the liquid crystal panel 2, A data driver 6 for driving the data lines DL1 to DLm of the liquid crystal panel 2, a timing controller 8 for controlling the driving timing of the gate driver 4 and the data driver 6, A reference gamma voltage unit 10 for supplying reference gamma voltages to the data driver 6 is provided.

액정패널(2)은 게이트 라인들(GL)과 데이터 라인들(DL)의 교차로 정의되는 영역마다 형성된 화소들로 구성된 화소 매트릭스를 구비한다. 화소들 각각은 화소신호에 따라 광투과량을 조절하는 액정셀(Clc)과, 액정셀(Clc)을 구동하기 위한 박막 트랜지스터(Thin Flim Transistor; 이하 "TFT"라 함)들을 구비한다.The liquid crystal panel 2 includes a pixel matrix composed of pixels formed at respective regions defined by intersections of the gate lines GL and the data lines DL. Each of the pixels includes a liquid crystal cell Clc for adjusting light transmittance according to a pixel signal, and thin film transistors (hereinafter referred to as TFTs) for driving the liquid crystal cell Clc.

TFT는 게이트 라인(GL)으로부터의 스캔 신호, 즉 게이트 하이 전압(VGH)이 공급될 때 턴-온 되어 데이터 라인(DL)으로부터의 화소신호를 액정셀(Clc)에 공급한다. 그리고, TFT는 게이트 라인(GL)으로부터 게이트 로우 전압(VGL)이 공급될 때 턴-오프 되어 액정셀(Clc)에 충전된 화소신호가 유지되게 한다. The TFT is turned on when the scan signal from the gate line GL, that is, the gate high voltage VGH is supplied, and supplies the pixel signal from the data line DL to the liquid crystal cell Clc. The TFT is turned off when the gate low voltage VGL is supplied from the gate line GL to maintain the pixel signal charged in the liquid crystal cell Clc.

액정셀(Clc)은 등가적으로 캐패시터로 표현되며, 액정을 사이에 두고 대면하는 공통 전극과 TFT에 접속된 화소 전극으로 구성된다. 그리고, 액정셀(Clc)은 충전된 화소신호가 다음 화소신호가 충전될 때까지 안정적으로 유지되게 하기 위하여 스토리지 캐패시터(Cst)를 더 구비한다. 이러한 액정셀(Clc)은 TFT를 통해 충전되는 화소신호에 따라 유전 이방성을 가지는 액정의 배열 상태가 가변하여 광 투과율을 조절함으로써 계조를 구현하게 된다. The liquid crystal cell Clc is equivalently represented by a capacitor, and is composed of a common electrode facing each other with a liquid crystal interposed therebetween and a pixel electrode connected to the TFT. The liquid crystal cell Clc further includes a storage capacitor Cst so that the charged pixel signal is stably maintained until the next pixel signal is charged. The liquid crystal cell Clc realizes gradation by adjusting the light transmittance by changing the arrangement state of the liquid crystal having dielectric anisotropy according to the pixel signal charged through the TFT.

게이트 드라이버(4)는 타이밍 컨트롤러(8)로부터의 게이트 스타트 펄스(Gate Start Pulse; GSP)를 게이트 쉬프트 클럭(Gate Shift Clock; GSC)에 따라 쉬프트시켜 게이트 라인들(GL1 내지 GLm)에 순차적으로 게이트 하이 전압(VGH)의 스캔 펄스 를 공급한다. 그리고, 게이트 드라이버(4)는 게이트 라인들(GL)에 게이트 하이 전압(VGH)의 스캔 펄스가 공급되지 않는 나머지 기간에서는 게이트 로우 전압(VGL)을 공급하게 된다. 또한, 게이트 드라이버(4)는 스캔 펄스의 펄스 폭을 타이밍 제어부(8)로부터의 게이트 출력 이네이블(Gate Output Enable; 이하, GOE라 함) 신호에 따라 제어하게 된다. 이러한 게이트 드라이버(4)는 게이트 라인들(GL0 내지 DLn)을 분할하여 구동하기 위한 다수개의 게이트 드라이브 IC들(Integrated Circuit)을 포함하게 된다.The gate driver 4 shifts the gate start pulse GSP from the timing controller 8 according to the gate shift clock GSC to sequentially gate the gate lines GL1 to GLm. Supply a scan pulse of high voltage (VGH). The gate driver 4 supplies the gate low voltage VGL to the gate lines GL in the remaining periods when the scan pulse of the gate high voltage VGH is not supplied. In addition, the gate driver 4 controls the pulse width of the scan pulse according to a gate output enable signal (hereinafter referred to as a GOE) signal from the timing controller 8. The gate driver 4 includes a plurality of gate drive ICs (Integrated Circuits) for dividing and driving the gate lines GL0 to DLn.

데이터 드라이버(6)는 타이밍 제어부(8)로부터의 소스 스타트 펄스(Source Start Pulse; 이하, SSP라 함)를 소스 쉬프트 클럭(Source Shift Clock; 이하, SSC라 함)에 따라 쉬프트시켜 샘플링 신호를 발생한다. 그리고, 데이터 드라이버(6)는 SSC에 따라 입력되는 화소 데이터(RGB)를 샘플링 신호에 따라 래치한 후 소스 출력 이네이블(Source Output Enable; 이하, SOE라 함) 신호에 응답하여 라인단위로 공급한다. 이어서, 데이터 드라이버(6)는 라인 단위로 공급되는 화소 데이터(RGB)를 감마 전압부(도시하지 않음)로부터의 감마 전압을 아날로그 화소신호로 변환하여 데이터 라인들(DL1 내지 DLm)에 공급한다. 여기서, 데이터 드라이버(6)는 상기 화소 데이터를 화소신호로 변환할 때 타이밍 제어부(8)로부터의 극성 제어(이하, POL이라 함) 신호에 응답하여 그 화소신호의 극성을 결정하게 된다. 그리고, 데이터 드라이버(6)는 SOE 신호에 응답하여 화소신호가 데이터 라인들(DL1 내지 DLm)에 공급되는 기간을 결정한다. 이러한 데이터 드라이버(6)는 데이터 라인들(DL1 내지 DLm)을 분할하여 구동하기 위한 다수개의 데이터 드라이브 IC들을 포함 하게 된다.The data driver 6 generates a sampling signal by shifting the source start pulse (hereinafter referred to as SSP) from the timing controller 8 according to the source shift clock (hereinafter referred to as SSC). do. The data driver 6 latches the pixel data RGB according to the SSC according to the sampling signal and supplies the line data in line units in response to a source output enable signal (SOE). . Subsequently, the data driver 6 converts the gamma voltage from a gamma voltage unit (not shown) into pixel signals RGB supplied in line units and converts the gamma voltage from an gamma voltage unit (not shown) into analog pixel signals and supplies them to the data lines DL1 through DLm. Here, the data driver 6 determines the polarity of the pixel signal in response to the polarity control (hereinafter referred to as POL) signal from the timing controller 8 when converting the pixel data into the pixel signal. The data driver 6 determines a period in which the pixel signal is supplied to the data lines DL1 to DLm in response to the SOE signal. The data driver 6 includes a plurality of data drive ICs for dividing and driving the data lines DL1 to DLm.

타이밍 제어부(8)는 게이트 드라이버(4)를 제어하기 위한 GSP, GSC, GOE 신호와 데이터 드라이버(6)를 제어하기 위한 SSP, SSC, SOE, POL 신호 등을 생성하게 된다. 다시 말해, 타이밍 제어부(8)는 외부로부터 입력되는 유효 데이터 구간을 알리는 데이터 이네이블(Data Enable; DE) 신호, 수평 동기 신호(Hsync), 수직 동기 신호(Vsync), 화소 데이터(RGB)의 전송 타이밍을 결정하는 도트 클럭(Dot Clock; DCLK)을 이용하여 GSP, GSC, GOE, SSP, SSC, SOE, POL 등과 같은 제어신호들을 생성하게 된다.The timing controller 8 generates the GSP, GSC, and GOE signals for controlling the gate driver 4 and the SSP, SSC, SOE, and POL signals for controlling the data driver 6. In other words, the timing controller 8 transmits a data enable (DE) signal, a horizontal sync signal (Hsync), a vertical sync signal (Vsync), and pixel data (RGB) indicating a valid data section input from the outside. A dot clock (DCLK) for determining timing is used to generate control signals such as GSP, GSC, GOE, SSP, SSC, SOE, and POL.

도 2는 도 1에 도시된 데이터 드라이버에 포함되는 데이터 드라이버 IC의 상세 구성을 나타내는 도면이다.FIG. 2 is a diagram illustrating a detailed configuration of a data driver IC included in the data driver shown in FIG. 1.

도 2를 참조하면, 종래의 데이터 드라이브 IC(12)는 순차적인 샘플링 신호를 생성하기 위한 쉬프트 레지스터 어레이(18)와, 샘플링 신호에 응답하여 화소 데이터들을 래치하여 출력하기 위한 래치 어레이(20)와, 래치 어레이(20)로부터의 화소 데이터들을 아날로그 화소신호로 변환하기 위한 디지털-아날로그 변환(이하, DAC라 함) 어레이(22)와, DAC 어레이(22)로부터의 화소신호를 완충하여 출력하기 위한 버퍼 어레이(30)를 구비한다. 또한, 데이터 드라이브 IC(12)는 타이밍 제어부(8)로부터 공급되는 각종 제어신호들(SSC, SSP, SOE, REV, POL)과 화소 데이터를 중계하는 신호 제어부(14)와, DAC 어레이(22)에서 필요로 하는 감마 전압들을 공급하기 위한 감마 전압부(16)를 추가로 구비한다. 이러한 구성을 가지는 데이터 구동 IC들(12)은 도 1에 도시된 m개의 데이터 라인들(DL1 내지 DLm) 중 k개의 데이터 라인들 (DL1 내지 DLk)을 구동하게 된다.Referring to FIG. 2, the conventional data drive IC 12 includes a shift register array 18 for generating a sequential sampling signal, a latch array 20 for latching and outputting pixel data in response to the sampling signal. A digital-to-analog conversion (hereinafter referred to as DAC) array 22 for converting pixel data from the latch array 20 into an analog pixel signal, and for buffering and outputting the pixel signal from the DAC array 22. A buffer array 30 is provided. In addition, the data drive IC 12 may include various control signals SSC, SSP, SOE, REV, and POL supplied from the timing controller 8, a signal controller 14 relaying pixel data, and a DAC array 22. Further provided with a gamma voltage unit 16 for supplying the gamma voltages required by. The data driving ICs 12 having such a configuration drive the k data lines DL1 to DLk among the m data lines DL1 to DLm shown in FIG. 1.

신호 제어부(14)는 도 1에 도시된 타이밍 제어부(8)로부터의 각종 제어 신호들(SSP, SSC, SOE, REV, POL)과 화소 데이터가 해당 구성 요소들로 출력되도록 중계한다. The signal controller 14 relays the various control signals SSP, SSC, SOE, REV, and POL and the pixel data from the timing controller 8 shown in FIG. 1 to the corresponding components.

감마 전압부(16)는 도 1에 도시된 기준 감마 전압부(10)로부터 입력되는 다수개의 기준 감마 전압들을 계조별로 세분화하여 DAC 어레이(22)로 출력한다. 이 경우, 감마 전압부(16)는 액정셀(Clc) 구동시 기준이 되는 공통 전압(Vcom)을 기준으로 한 정극성(+) 감마 전압 세트와 부극성(-) 감마 전압 세트를 생성하여 공급하게 된다. The gamma voltage unit 16 divides the plurality of reference gamma voltages inputted from the reference gamma voltage unit 10 shown in FIG. 1 by gray level and outputs them to the DAC array 22. In this case, the gamma voltage unit 16 generates and supplies a positive (+) gamma voltage set and a negative (-) gamma voltage set based on the common voltage Vcom that is a reference when driving the liquid crystal cell Clc. Done.

쉬프트 레지스터 어레이(18)에 포함된 k/6개의 쉬프트 레지스터들은 신호 제어부(14)로부터의 SSP를 SSC에 따라 순차적으로 쉬프트시켜 샘플링 신호를 생성한다.The k / 6 shift registers included in the shift register array 18 sequentially shift the SSP from the signal controller 14 according to the SSC to generate a sampling signal.

래치 어레이(20)는 쉬프트 레지스터 어레이(18)로부터의 샘플링 신호에 응답하여 신호 제어부(14)로부터의 화소 데이터들을 일정 단위씩 순차적으로 샘플링하여 래치하게 된다. 이를 위하여, 래치 어레이(20)는 k개의 화소 데이터를 래치하기 위하여 k개의 래치들로 구성되고, 그 래치들 각각은 화소 데이터의 비트 수(3비트 또는 6비트)에 대응하는 크기를 갖게 된다. 특히, 타이밍 제어부(8)는 전송 주파수를 줄이기 위하여 화소 데이터를 이븐 화소 데이터와 오드 화소 데이터로 나누어 각각의 전송 라인을 통해 동시에 출력하게 된다. 여기서 이븐 화소 데이터와 오드 화소 데이터 각각은 적(R), 녹(G), 청(B) 화소데이터를 포함한다. 이에 따라, 래 치 어레이(20)는 샘플링 신호마다 신호 제어부(14)를 경유하여 공급되는 이븐 화소 데이터와 오드 화소 데이터, 즉 6개의 서브 화소 데이터를 동시에 래치하게 된다. 그리고, 래치 어레이(20)는 신호 제어부(14)로부터의 SOE 신호에 응답하여 래치된 k개의 화소 데이터들을 동시에 출력하게 된다. 이 경우, 래치 어레이(20)는 데이터 반전 선택 신호(REV)에 응답하여 트랜지션 비트수가 줄어들게끔 변조된 화소 데이터들을 복원시켜 출력하게 된다. 이는 타이밍 제어부(8)에서 데이터 전송시 전자기적 간섭(EMI)을 최소화하기 위하여 트랜지션되는 비트수가 기준치를 넘어서는 화소 데이터들은 트랜지션 비트수가 줄어들게끔 변조하여 공급하기 때문이다. The latch array 20 sequentially samples and latches pixel data from the signal controller 14 in predetermined units in response to a sampling signal from the shift register array 18. To this end, the latch array 20 is composed of k latches for latching k pixel data, each of which has a size corresponding to the number of bits (3 or 6 bits) of the pixel data. In particular, the timing controller 8 divides the pixel data into even pixel data and odd pixel data so as to reduce the transmission frequency, and outputs the same through the respective transmission lines. The even pixel data and the odd pixel data each include red (R), green (G), and blue (B) pixel data. Accordingly, the latch array 20 simultaneously latches even pixel data and odd pixel data, that is, six sub-pixel data, supplied through the signal controller 14 for each sampling signal. The latch array 20 simultaneously outputs k pixel data latched in response to the SOE signal from the signal controller 14. In this case, the latch array 20 restores and outputs the pixel data modulated to reduce the number of transition bits in response to the data inversion selection signal REV. This is because the timing controller 8 modulates and supplies the pixel data in which the number of transition bits exceeds the reference value in order to minimize electromagnetic interference (EMI) during data transmission so that the number of transition bits is reduced.

DAC 어레이(22)는 래치 어레이(20)로부터의 화소 데이터들을 동시에 정극성 및 부극성의 아날로그 화소신호로 변환하여 출력하게 된다. 이를 위하여, DAC 어레이(22)는 k개의 DAC들(21)을 구비하고, DAC들(21) 각각은 P(Positive) 디코더(24) 및 N(Negative) 디코더(26)와, P 디코더(24) 및 N 디코더(26)의 출력 신호를 선택적으로 출력하기 위한 멀티플렉서(Multiplexer; 이하, MUX라 함)(28)를 구비한다.The DAC array 22 simultaneously converts the pixel data from the latch array 20 into positive and negative analog pixel signals and outputs the same. To this end, the DAC array 22 has k DACs 21, each of which is a positive (P) decoder 24 and a negative (N) decoder 26, and a P decoder 24. And a multiplexer (hereinafter referred to as MUX) 28 for selectively outputting the output signal of the N decoder 26.

DAC들(21) 각각에 포함되는 P 디코더(24)는 래치 어레이(20)로부터 입력되는 디지털 화소 데이터를 감마 전압부(16)로부터의 정극성 감마 전압들을 이용하여 정극성(Vcom 기준) 아날로그 화소신호로 변환하여 출력하게 된다.The P decoder 24 included in each of the DACs 21 uses positive polarity gamma voltages from the gamma voltage unit 16 to convert digital pixel data input from the latch array 20 into a positive polarity (Vcom reference) analog pixel. The signal is converted and output.

DAC들(21) 각각에 포함되는 N 디코더(26)는 래치 어레이(20)로부터 입력되는 디지털 화소 데이터를 감마 전압부(16)로부터의 부극성 감마 전압들을 이용하여 부극성(Vcom 기준) 아날로그 화소신호로 변환하여 출력하게 된다. The N decoder 26 included in each of the DACs 21 uses the negative pixel gamma voltages from the gamma voltage unit 16 to convert the digital pixel data input from the latch array 20 into a negative (Vcom reference) analog pixel. The signal is converted and output.

DAC들(21) 각각에 포함되는 MUX(28)는 신호 제어부(14)로부터의 POL 신호에 응답하여 P 디코더(24)로부터의 정극성 화소신호와 N 디코더(26)로부터의 부극성 화소신호 중 어느 하나의 화소신호를 선택하여 출력하게 된다.The MUX 28 included in each of the DACs 21 includes a positive pixel signal from the P decoder 24 and a negative pixel signal from the N decoder 26 in response to the POL signal from the signal controller 14. One pixel signal is selected and output.

버퍼 어레이(30)는 DAC 어레이(22)로부터의 화소신호들을 신호 완충하여 데이터 라인들(DL1 내지 DLk) 각각으로 출력하게 된다. 이러한, 버퍼 어레이(30)는 k개의 버퍼들(32)로 구성되고, 버퍼들(32) 각각은 도 3에 도시된 바와 같이 비교기(36)와, 정전류를 공급하여 데이터 라인을 충전시키는 정전류원(40)과, 비교기(36)의 출력에 따라 정전류원(40)을 턴-온 또는 턴-오프 시키는 제어부(38)로 구성된다.The buffer array 30 performs signal buffering on the pixel signals from the DAC array 22 and outputs them to each of the data lines DL1 to DLk. This buffer array 30 is composed of k buffers 32, each of the buffers 32 is a constant current source for supplying a constant current and a comparator 36, as shown in Figure 3 to charge the data line And a control unit 38 for turning on or off the constant current source 40 in accordance with the output of the comparator 36.

비교기(36)는 출력되는 전압이 입력되는 전압과 동일한 전압이 될 때 까지 입력전압을 출력하는 전압 추종기(Voltage Follower) 역할을 한다. 다시 말해, 비교기(36)의 제 2 단자(-)에 입력된 출력전압(Vout)이 제 1 단자(+)에 입력된 입력전압(Vdac)과 동일할 때 까지 입력전압(Vdac)을 출력하게 된다.The comparator 36 serves as a voltage follower for outputting the input voltage until the output voltage becomes the same voltage as the input voltage. In other words, the output voltage Vdac is output until the output voltage Vout input to the second terminal (-) of the comparator 36 is equal to the input voltage Vdac input to the first terminal +. do.

제어부(38)는 비교기(36)로부터 공급되는 전압에 따라 정전류원(40)을 턴-온 또는 턴-오프 시키게 된다.The controller 38 turns on or off the constant current source 40 according to the voltage supplied from the comparator 36.

정전류원(40)은 제어부(38)로부터 제 1 전압이 공급될 때 턴-온 되어 데이터 라인을 충전시키고, 제 2 전압이 공급될 때 턴-오프 된다. 이러한, 정전류원(40)은 제 1 공급전압원(VDD)과 데이터 라인 사이에 설치되는 제 1 스위치(Q1)와 제 2 공급전압원(GND)과 데이터 라인 사이에 설치되는 제 2 스위치(Q2)로 구성된다. 이때, 제 1 스위치(Q1)는 PMOS가 사용되고, 제 2 스위치(Q2)는 NMOS가 사용된다. The constant current source 40 is turned on when the first voltage is supplied from the controller 38 to charge the data line, and is turned off when the second voltage is supplied. The constant current source 40 is a first switch Q1 provided between the first supply voltage source VDD and the data line and a second switch Q2 installed between the second supply voltage source GND and the data line. It is composed. In this case, PMOS is used as the first switch Q1 and NMOS is used as the second switch Q2.

이러한 구성을 갖는 버퍼(32)의 동작을 도 4와 결부하여 설명하면 다음과 같다. 먼저, 버퍼(32)의 출력단에 형성된 스위치(SW)를 닫는다. 이때, SOE 신호가 상승되면 SOE 신호의 상승에지 부분에서 버퍼(32)의 출력전압(Vout)은 SOE 신호가 하강할 때 까지 감소하게 된다. 이후, SOE 신호가 하강하는 시점 즉, SOE 신호의 하강 에지부분에서 버퍼(32)의 출력전압(Vout)은 입력전압(Vdac)를 추종함으로써 상승하게 된다. 이러한, 버퍼(32)는 이상적인 경우 입력전압(Vdac)과 동일한 크기의 전압을 데이터 라인에 공급하게 된다. 그러나, 실제 출력전압(Vout)은 입력전압(Vdac)과의 전압차(Voltage Shoot)가 존재하게 된다. 다시 말해, DAC(21)와 버퍼(32)가 직접 접속되기 때문에 입력전압(Vdac)을 추종하는 출력전압(Vout)에 의해 입력전압(Vdac)이 급격하게 변하게 된다. 이로 인해, 제 2 스위치(Q2)의 게이트단자에는 게이트단자와 드레인단자 사이에 형성된 보상 커패시터(도시하지 않음)의 커플링에 의해 전압슈팅(Voltage Shooting)이 발생하게 된다. 이에 따라, 버퍼(32)의 출력단으로부터 제 2 스위치(Q2)를 통해 제 2 공급전압원(GND)으로 러쉬전류(Rush Current)가 발생하게 되어 브로드밴드성 노이즈(Broand Band EMI)를 발생하게 된다.The operation of the buffer 32 having such a configuration will be described with reference to FIG. 4 as follows. First, the switch SW formed at the output terminal of the buffer 32 is closed. At this time, when the SOE signal rises, the output voltage Vout of the buffer 32 decreases until the SOE signal falls on the rising edge of the SOE signal. Thereafter, at the time when the SOE signal falls, that is, at the falling edge of the SOE signal, the output voltage Vout of the buffer 32 increases by following the input voltage Vdac. In this case, the buffer 32 supplies a voltage having the same magnitude as the input voltage Vdac to the data line. However, the actual output voltage Vout has a voltage shoot with the input voltage Vdac. In other words, since the DAC 21 and the buffer 32 are directly connected, the input voltage Vdac is suddenly changed by the output voltage Vout following the input voltage Vdac. As a result, voltage shooting occurs in the gate terminal of the second switch Q2 by coupling of a compensation capacitor (not shown) formed between the gate terminal and the drain terminal. Accordingly, a rush current is generated from the output terminal of the buffer 32 to the second supply voltage source GND through the second switch Q2 to generate broadband noise.

이와 같이 종래의 액정표시장치의 데이터 구동장치는 DAC(21)와 버퍼(32)가 직접 접속되기 때문에 버퍼(32)의 출력전압(Vout)에 의해 DAC(21)의 출력전압 즉, 버퍼(32)의 입력전압(Vdac)이 급격하게 변하게 된다. 이로 인해, 버퍼(32)의 출력전압(Vout)과 입력전압(Vdac) 사이에 전압차가 발생하게 된다. 이러한, 전압차는 러쉬전류가 발생시켜 러쉬전류에 의한 브로드밴드성 노이즈를 유발하게 된다.
As described above, in the data driving apparatus of the conventional liquid crystal display device, since the DAC 21 and the buffer 32 are directly connected, the output voltage of the DAC 21, that is, the buffer 32 by the output voltage Vout of the buffer 32, is used. ), The input voltage Vdac changes abruptly. As a result, a voltage difference occurs between the output voltage Vout and the input voltage Vdac of the buffer 32. Such a voltage difference causes a rush current to generate broadband noise due to the rush current.

따라서, 본 발명의 목적은 러쉬전류에 의한 노이즈를 저감시킬 수 있도록 한액정표시장치의 데이터 구동장치 및 방법을 제공하는 것이다.
Accordingly, an object of the present invention is to provide a data driving apparatus and method for a liquid crystal display device so as to reduce noise caused by a rush current.

상기 목적을 달성하기 위하여, 본 발명의 실시 예에 따른 액정표시장치의 데이터 구동장치는 화소 데이터들을 아날로그 화소신호로 변환하는 다수의 디지털-아날로그 변환기가 구비된 디지털-아날로그 변환 어레이와; 상기 화소신호를 완충하여 데이터 라인에 공급하는 다수의 버퍼가 구비된 버퍼 어레이와; 상기 디지털-아날로그 변환기와 상기 버퍼 어레이 사이에 설치되어 상기 디지털-아날로그 변환기로부터의 상기 화소신호와 상기 버퍼로부터 피드백 된 신호를 비교하여 상기 화소신호와 상기 피드백 된 신호가 동일해 질 때 까지 상기 화소신호를 상기 버퍼로 공급하는 다수의 제 1 비교기가 구비된 비교기 어레이를 구비한다.In order to achieve the above object, a data driving device of a liquid crystal display according to an embodiment of the present invention includes a digital-analog conversion array having a plurality of digital-to-analog converters for converting pixel data into analog pixel signals; A buffer array having a plurality of buffers for buffering the pixel signals and supplying the pixel signals; A pixel signal disposed between the digital-analog converter and the buffer array to compare the pixel signal from the digital-analog converter with a signal fed back from the buffer until the pixel signal and the feedback signal become equal. And a comparator array having a plurality of first comparators for supplying to the buffer.

상기 버퍼는 상기 제 1 비교기로부터 공급되는 상기 화소신호와 상기 버퍼의 출력단으로부터 피드백 된 신호를 비교하여 상기 화소신호와 상기 피드백 된 신호가 동일해 질 때 까지 상기 화소신호를 출력하는 제 2 비교기와, 상기 데이터 라인에 정전류를 공급하기 위한 정전류원과, 상기 제 2 비교기의 출력에 따라 상기 정전류원의 구동을 제어하기 위한 제어부를 구비한다. The buffer may include a second comparator configured to compare the pixel signal supplied from the first comparator with a signal fed back from an output terminal of the buffer and output the pixel signal until the pixel signal and the fed back signal are the same; A constant current source for supplying a constant current to the data line, and a control unit for controlling the driving of the constant current source in accordance with the output of the second comparator.

본 발명의 실시 예에 따른 액정표시장치의 데이터 구동장치는 순차적인 샘플링 신호를 생성하기 위한 쉬프트 레지스터 어레이와, 샘플링 신호에 응답하여 화소 데이터들을 래치하여 출력하기 위한 래치 어레이와, 제어신호들과 화소 데이터를 중계하는 신호 제어부와, 디지털-아날로그 어레이에 감마전압을 공급하기 위한 감마 전압부를 더 구비한다.
상기 제 1 비교기는 제 1 단자(+)에 디지털-아날로그 변환기로부터의 화소신호가 입력되고, 제 2 단자(-)에 상기 제 2 비교기의 출력단으로부터 피드백된 신호가 입력된다. In an exemplary embodiment of the present invention, a data driving apparatus of a liquid crystal display includes a shift register array for generating a sequential sampling signal, a latch array for latching and outputting pixel data in response to the sampling signal, control signals, and a pixel. And a gamma voltage unit for supplying a gamma voltage to the digital-analog array.
The first comparator receives a pixel signal from a digital-analog converter to a first terminal (+), and a signal fed back from an output terminal of the second comparator to a second terminal (−).

삭제delete

상기 제 2 비교기는 제 3 단자(+)에 상기 제 1 비교기의 출력 신호가 입력되고, 제 4 단자(-)에 상기 버퍼의 출력단으로부터 피드백 된 신호가 입력된다. The output signal of the first comparator is input to the third terminal (+), and the signal fed back from the output terminal of the buffer is input to the second terminal (+).

본 발명의 실시 예에 따른 액정표시장치의 데이터 구동방법은 화소 데이터들을 디지털 아날로그 변환 어레이를 이용하여 아날로그 화소신호로 변환하는 단게와; 상기 화소신호를 버퍼 어레이를 이용하여 완충하는 단계와; 상기 화소신호가 완충되기 전에 상기 화소신호를 피드백시킨 후 피드백된 화소신호와 상기 아날로그 화소신호를 비교기 어레이를 통해 비교하여 상기 화소신호와 상기 피드백 된 신호가 동일해 질 때 까지 상기 화소신호를 상기 버퍼 어레이로 공급하는 단계를 포함한다.A data driving method of a liquid crystal display according to an exemplary embodiment of the present invention includes converting pixel data into an analog pixel signal using a digital analog conversion array; Buffering the pixel signal using a buffer array; After the pixel signal is fed back before the pixel signal is buffered, the feedback pixel signal and the analog pixel signal are compared through a comparator array, and the pixel signal is buffered until the pixel signal and the feedback signal are the same. Supplying to the array.

상기 화소신호를 버퍼 어레이를 이용하여 완충하는 단계는 상기 비교기 어레이로부터 공급되는 상기 화소신호와 완충된 화소신호를 비교하여 상기 완충된 화소신호가 상기 비교기 어레이로부터 공급된 상기 화소신호와 동일해 질 때 까지 상기 비교기 어레이로부터 공급되는 상기 화소신호를 출력하는 단계와, 상기 출력된 화소신호에 따라 데이터 라인에 정전류를 공급하는 단계를 포함한다. The buffering of the pixel signal using a buffer array may be performed by comparing the pixel signal supplied from the comparator array with the buffered pixel signal to make the buffered pixel signal equal to the pixel signal supplied from the comparator array. Outputting the pixel signal supplied from the comparator array up to and supplying a constant current to a data line according to the output pixel signal.

상기 목적들 외에 본 발명의 다른 목적 및 이점들은 첨부한 도면을 참조한 실시 예에 대한 상세한 설명을 통하여 명백하게 드러나게 될 것이다.Other objects and advantages of the present invention in addition to the above objects will become apparent from the detailed description of the embodiments with reference to the accompanying drawings.

이하, 본 발명의 바람직한 실시 예들을 도 5 및 도 6을 참조하여 상세하게 설명하기로 한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to FIGS. 5 and 6.

도 5는 본 발명의 실시 예에 따른 액정표시장치의 데이터 드라이브 집적 회로의 구성을 나타내는 도면이고, 도 6은 도 5에 도시된 버퍼와 비교기의 상세 구성을 나타내는 도면이다.5 is a diagram illustrating a configuration of a data drive integrated circuit of a liquid crystal display according to an exemplary embodiment of the present invention, and FIG. 6 is a diagram illustrating a detailed configuration of a buffer and a comparator illustrated in FIG. 5.

도 5 및 도 6을 참조하면, 본 발명의 실시 예에 따른 액정표시장치의 데이터 드라이버 IC(112)는 순차적인 샘플링 신호를 생성하기 위한 쉬프트 레지스터 어레이(118)와, 샘플링 신호에 응답하여 화소 데이터들을 래치하여 출력하기 위한 래치 어레이(120)와, 래치 어레이(120)로부터의 화소 데이터들을 아날로그 화소신호로 변환하기 위한 DAC 어레이(122)와, DAC 어레이(122)로부터의 화소신호와 버퍼 어레이(130)으로부터 피드백된 신호를 비교하기 위한 비교기 어레이(144)와, 비교기 어레이(144)의 출력 신호를 완충하여 출력하기 위한 버퍼 어레이(130)를 구비한다. 또한, 데이터 드라이브 IC(112)는 도시하지 않은 타이밍 제어부로부터 공급되는 각종 제어신호들(SSC, SSP, SOE, REV, POL)과 화소 데이터를 중계하는 신호 제어부(114)와, DAC 어레이(122)에서 필요로 하는 감마 전압들을 공급하기 위한 감마 전 압부(116)를 추가로 구비한다. 이러한 구성을 가지는 데이터 구동 IC들(112)은 도 1에 도시된 m개의 데이터 라인들(DL1 내지 DLm) 중 k개의 데이터 라인들(DL1 내지 DLk)을 구동하게 된다.5 and 6, the data driver IC 112 of the liquid crystal display according to the exemplary embodiment of the present invention may include a shift register array 118 for generating a sequential sampling signal, and pixel data in response to the sampling signal. Latch array 120 for latching and outputting them, a DAC array 122 for converting pixel data from the latch array 120 into an analog pixel signal, and a pixel signal and a buffer array from the DAC array 122 Comparator array 144 for comparing the signal fed back from 130, and buffer array 130 for buffering and outputting the output signal of the comparator array (144). In addition, the data drive IC 112 includes a signal controller 114 for relaying various control signals SSC, SSP, SOE, REV, and POL and pixel data supplied from a timing controller (not shown), and the DAC array 122. Further provided with a gamma voltage unit 116 for supplying the gamma voltages required by. The data driving ICs 112 having such a configuration drive k data lines DL1 to DLk among the m data lines DL1 to DLm shown in FIG. 1.

신호 제어부(114)는 도 1에 도시된 타이밍 제어부(8)로부터의 각종 제어 신호들(SSP, SSC, SOE, REV, POL)과 화소 데이터가 해당 구성 요소들로 출력되도록 중계한다. The signal controller 114 relays the various control signals SSP, SSC, SOE, REV, and POL and the pixel data from the timing controller 8 shown in FIG. 1 to be output to the corresponding components.

감마 전압부(116)는 도 1에 도시된 기준 감마 전압부(10)로부터 입력되는 다수개의 기준 감마 전압들을 계조별로 세분화하여 DAC 어레이(122)로 출력한다. 이 경우, 감마 전압부(116)는 액정셀(Clc) 구동시 기준이 되는 공통 전압(Vcom)을 기준으로 한 정극성(+) 감마 전압 세트와 부극성(-) 감마 전압 세트를 생성하여 공급하게 된다. The gamma voltage unit 116 divides the plurality of reference gamma voltages inputted from the reference gamma voltage unit 10 shown in FIG. 1 by gray levels and outputs them to the DAC array 122. In this case, the gamma voltage unit 116 generates and supplies a positive (+) gamma voltage set and a negative (-) gamma voltage set based on the common voltage Vcom which is a reference when driving the liquid crystal cell Clc. Done.

쉬프트 레지스터 어레이(118)에 포함된 k/6개의 쉬프트 레지스터들은 신호 제어부(114)로부터의 SSP를 SSC에 따라 순차적으로 쉬프트시켜 샘플링 신호를 생성한다.The k / 6 shift registers included in the shift register array 118 sequentially shift the SSP from the signal controller 114 according to the SSC to generate a sampling signal.

래치 어레이(120)는 쉬프트 레지스터 어레이(118)로부터의 샘플링 신호에 응답하여 신호 제어부(114)로부터의 화소 데이터들을 일정 단위씩 순차적으로 샘플링하여 래치하게 된다. 이를 위하여, 래치 어레이(120)는 k개의 화소 데이터를 래치하기 위하여 k개의 래치들로 구성되고, 그 래치들 각각은 화소 데이터의 비트 수(3비트 또는 6비트)에 대응하는 크기를 갖게 된다. 특히, 도 1에 도시된 타이밍 제어부(8)는 전송 주파수를 줄이기 위하여 화소 데이터를 이븐 화소 데이터와 오드 화소 데이터로 나누어 각각의 전송 라인을 통해 동시에 출력하게 된다. 여기서 이븐 화소 데이터와 오드 화소 데이터 각각은 적(R), 녹(G), 청(B) 화소데이터를 포함한다. 이에 따라, 래치 어레이(120)는 샘플링 신호마다 신호 제어부(114)를 경유하여 공급되는 이븐 화소 데이터와 오드 화소 데이터, 즉 6개의 서브 화소 데이터를 동시에 래치하게 된다. 그리고, 래치 어레이(120)는 신호 제어부(114)로부터의 SOE 신호에 응답하여 래치된 k개의 화소 데이터들을 동시에 출력하게 된다. 이 경우, 래치 어레이(120)는 데이터 반전 선택 신호(REV)에 응답하여 트랜지션 비트수가 줄어들게끔 변조된 화소 데이터들을 복원시켜 출력하게 된다. 이는 도 1에 도시된 타이밍 제어부(8)에서 데이터 전송시 전자기적 간섭(EMI)을 최소화하기 위하여 트랜지션되는 비트수가 기준치를 넘어서는 화소 데이터들은 트랜지션 비트수가 줄어들게끔 변조하여 공급하기 때문이다. The latch array 120 sequentially samples and latches pixel data from the signal controller 114 in a predetermined unit in response to a sampling signal from the shift register array 118. To this end, the latch array 120 is composed of k latches to latch k pixel data, each of which has a size corresponding to the number of bits (3 bits or 6 bits) of the pixel data. In particular, the timing controller 8 shown in FIG. 1 divides pixel data into even pixel data and odd pixel data and simultaneously outputs the same through the respective transmission lines in order to reduce the transmission frequency. The even pixel data and the odd pixel data each include red (R), green (G), and blue (B) pixel data. Accordingly, the latch array 120 simultaneously latches even pixel data and odd pixel data, that is, six sub-pixel data, supplied through the signal controller 114 for each sampling signal. The latch array 120 simultaneously outputs k pixel data latched in response to the SOE signal from the signal controller 114. In this case, the latch array 120 restores and outputs the pixel data modulated to reduce the number of transition bits in response to the data inversion selection signal REV. This is because the timing controller 8 shown in FIG. 1 modulates and supplies the pixel data in which the number of transition bits exceeds the reference value in order to minimize electromagnetic interference (EMI) during data transmission so that the number of transition bits is reduced.

DAC 어레이(122)는 래치 어레이(120)로부터의 화소 데이터들을 동시에 정극성 및 부극성의 아날로그 화소신호로 변환하여 출력하게 된다. 이를 위하여, DAC 어레이(122)는 k개의 DAC들(121)을 구비하고, DAC들(121) 각각은 P 디코더(124) 및 N 디코더(126)와, P 디코더(124) 및 N 디코더(126)의 출력 신호를 선택적으로 출력하기 위한 MUX(128)를 구비한다.The DAC array 122 converts pixel data from the latch array 120 into positive and negative analog pixel signals at the same time and outputs the same. To this end, the DAC array 122 has k DACs 121, each of which is a P decoder 124 and an N decoder 126, a P decoder 124 and an N decoder 126. MUX 128 for selectively outputting the output signal.

DAC들(121) 각각에 포함되는 P 디코더(124)는 래치 어레이(120)로부터 입력되는 디지털 화소 데이터를 감마 전압부(116)로부터의 정극성 감마 전압들을 이용하여 정극성(Vcom 기준) 아날로그 화소신호로 변환하여 출력하게 된다.The P decoder 124 included in each of the DACs 121 uses positive polarity gamma voltages from the gamma voltage unit 116 to convert digital pixel data input from the latch array 120 into a positive polarity (Vcom reference) analog pixel. The signal is converted and output.

DAC들(121) 각각에 포함되는 N 디코더(126)는 래치 어레이(120)로부터 입력 되는 디지털 화소 데이터를 감마 전압부(116)로부터의 부극성 감마 전압들을 이용하여 부극성(Vcom 기준) 아날로그 화소신호로 변환하여 출력하게 된다.The N decoder 126 included in each of the DACs 121 converts the digital pixel data input from the latch array 120 to the negative (Vcom reference) analog pixel using the negative gamma voltages from the gamma voltage unit 116. The signal is converted and output.

DAC들(121) 각각에 포함되는 MUX(128)는 신호 제어부(114)로부터의 POL 신호에 응답하여 P 디코더(124)로부터의 정극성 화소신호와 N 디코더(126)로부터의 부극성 화소신호 중 어느 하나의 화소신호를 선택하여 출력하게 된다.The MUX 128 included in each of the DACs 121 includes a positive pixel signal from the P decoder 124 and a negative pixel signal from the N decoder 126 in response to the POL signal from the signal controller 114. One pixel signal is selected and output.

비교기 어레이(144)는 DAC 어레이(122)와 버퍼 어레이(130) 사이에 설치되어 DAC 어레이(122)로부터 공급되는 화소신호와 버퍼 어레이(130)로부터 피드백 된 신호를 비교하여 화소신호가 피드백 된 신호와 동일해 질 때 까지 화소신호를 버퍼 어레이(130)에 공급하게 된다. 이러한, 비교기 어레이(144)는 다수의 제 1 비교기(142)로 구성된다.The comparator array 144 is installed between the DAC array 122 and the buffer array 130 to compare the pixel signal supplied from the DAC array 122 with the signal fed back from the buffer array 130 to feed back the pixel signal. The pixel signal is supplied to the buffer array 130 until it becomes equal to. This comparator array 144 consists of a plurality of first comparators 142.

제 1 비교기(142)는 DAC(121)로부터 제 1 단자(+)에 입력되는 입력전압(Vdac)과 버퍼(132)에 형성된 제 2 비교기(136)의 출력단자에서 피드백 되어 제 2 단자(-)에 입력되는 신호를 비교하여 입력전압(Vdac)과 피드백 된 신호가 동일 해 질 때 까지 입력전압(Vdac)을 제 2 비교기(136)의 제 1 단자(+)에 공급하게 된다. 즉, 제 1 비교기(142)의 출력단자는 버퍼(132)에 형성된 제 2 비교기(136)의 제 1 단자(+)에 접속된다.The first comparator 142 is fed back from the input voltage Vdac input from the DAC 121 to the first terminal (+) and from the output terminal of the second comparator 136 formed in the buffer 132 and the second terminal (−). In comparison with the signal input to the input voltage Vdac is supplied to the first terminal (+) of the second comparator 136 until the input voltage (Vdac) and the feedback signal is the same. That is, the output terminal of the first comparator 142 is connected to the first terminal (+) of the second comparator 136 formed in the buffer 132.

버퍼 어레이(130)는 비교기 어레이(144)로부터 공급되는 화소신호들을 신호 완충하여 데이터 라인들(DL1 내지 DLk) 각각으로 출력하게 된다. 이러한, 버퍼 어레이(130)는 k개의 버퍼들(132)로 구성되고, 버퍼들(132) 각각은 제 2 비교기(136)와, 정전류를 공급하여 데이터 라인을 충전시키는 정전류원(140)과, 제 2 비교기 (136)의 출력에 따라 정전류원(140)을 턴-온 또는 턴-오프 시키는 제어부(138)로 구성된다.The buffer array 130 performs signal buffering on the pixel signals supplied from the comparator array 144 and outputs them to each of the data lines DL1 to DLk. The buffer array 130 is composed of k buffers 132, each of the buffers 132, a second comparator 136, a constant current source 140 for supplying a constant current to charge the data line, The control unit 138 turns on or off the constant current source 140 according to the output of the second comparator 136.

제 2 비교기(136)는 출력되는 전압이 입력되는 전압과 동일한 전압이 될 때 까지 입력전압을 출력하게 된다. 다시 말해, 제 2 비교기(136)의 제 2 단자(-)에 입력된 출력전압(Vout)이 제 1 단자(+)에 입력되는 제 1 비교기(142)의 출력 값과 동일할 때 까지 제 1 비교기(142)의 출력 값을 출력하게 된다.The second comparator 136 outputs the input voltage until the output voltage becomes the same voltage as the input voltage. In other words, the first voltage is output until the output voltage Vout input to the second terminal (−) of the second comparator 136 is equal to the output value of the first comparator 142 input to the first terminal (+). The output value of the comparator 142 is output.

제어부(138)는 제 2 비교기(136)로부터 공급되는 전압에 따라 정전류원(140)의 구동을 제어(턴-온 또는 턴-오프)하게 된다.The controller 138 controls (turn-on or turn-off) driving of the constant current source 140 according to the voltage supplied from the second comparator 136.

정전류원(40)은 제어부(138)로부터 제 1 전압이 공급될 때 턴-온 되어 데이터 라인을 충전시키고, 제 2 전압이 공급될 때 턴-오프 된다. 이러한, 정전류원(140)은 제 1 공급전압원(VDD)과 데이터 라인 사이에 설치되는 제 1 스위치(Q1)와 제 2 공급전압원(GND)과 데이터 라인 사이에 설치되는 제 2 스위치(Q2)로 구성된다. 이때, 제 1 스위치(Q1)는 PMOS가 사용되고, 제 2 스위치(Q2)는 NMOS가 사용된다.The constant current source 40 is turned on when the first voltage is supplied from the controller 138 to charge the data line, and is turned off when the second voltage is supplied. The constant current source 140 is a first switch Q1 provided between the first supply voltage source VDD and the data line, and a second switch Q2 installed between the second supply voltage source GND and the data line. It is composed. In this case, PMOS is used as the first switch Q1 and NMOS is used as the second switch Q2.

이와 같이 본 발명의 실시 예에 따른 액정표시장치의 데이터 구동장치는 버퍼(132)와 DAC(121) 사이에 제 1 비교기(142)를 설치하여 버퍼(132)와 DAC(121)를 분리시킴으로써 버퍼(132)의 출력전압(Vout)에 따라 DAC(121)의 출력전압이 급격히 변하는 것을 방지할 수 있게 된다. 이로 인해, DAC(121)의 출력전압이 안정되어 러쉬전류가 감소되므로 러쉬전류에 따른 브로드밴드성 노이즈를 저감시킬 수 있게 된다.
As described above, in the data driving apparatus of the liquid crystal display according to the exemplary embodiment of the present invention, the first comparator 142 is disposed between the buffer 132 and the DAC 121 to separate the buffer 132 and the DAC 121. It is possible to prevent the output voltage of the DAC 121 from changing abruptly according to the output voltage Vout of 132. As a result, since the output voltage of the DAC 121 is stabilized to reduce the rush current, broadband noise due to the rush current can be reduced.

상술한 바와 같이, 본 발명의 실시 예에 따른 액정표시장치의 데이터 구동장치 및 방법은 버퍼와 디지털-아날로그 변환기 사이에 비교기를 설치하여 버퍼와 디지털-아날로그 변환기를 분리시킴으로써 버퍼의 출력전압에 따라 디지털-아날로그 변환기의 출력전압이 급격히 변하는 것을 방지할 수 있다. 이로 인해, 디지털-아날로그 변환기의 출력전압이 안정되어 러쉬전류가 감소되므로 러쉬전류에 따른 노이즈를 저감시킬 수 있다.As described above, the data driving device and method of the liquid crystal display according to the exemplary embodiment of the present invention provide a comparator between the buffer and the digital-analog converter to separate the buffer and the digital-analog converter so that the digital signal is changed according to the output voltage of the buffer. -It can prevent the output voltage of analog converter from changing suddenly. As a result, the output voltage of the digital-to-analog converter is stabilized to reduce the rush current, thereby reducing noise due to the rush current.

이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여 져야만 할 것이다.Those skilled in the art will appreciate that various changes and modifications can be made without departing from the technical spirit of the present invention. Therefore, the technical scope of the present invention should not be limited to the contents described in the detailed description of the specification, but should be defined by the claims.

Claims

화소 데이터들을 아날로그 화소신호로 변환하는 다수의 디지털-아날로그 변환기가 구비된 디지털-아날로그 변환 어레이와;A digital-analog conversion array having a plurality of digital-analog converters for converting pixel data into analog pixel signals;

상기 화소신호를 완충하여 데이터 라인에 공급하는 다수의 버퍼가 구비된 버퍼 어레이와;A buffer array having a plurality of buffers for buffering the pixel signals and supplying the pixel signals;

상기 디지털-아날로그 변환기와 상기 버퍼 어레이 사이에 설치되어 상기 디지털-아날로그 변환기로부터의 상기 화소신호와 상기 버퍼로부터 피드백 된 신호를 비교하여 상기 화소신호와 상기 피드백 된 신호가 동일해 질 때 까지 상기 화소신호를 상기 버퍼로 공급하는 다수의 제 1 비교기가 구비된 비교기 어레이를 구비하는 것을 특징으로 하는 액정표시장치의 데이터 구동장치.A pixel signal disposed between the digital-analog converter and the buffer array to compare the pixel signal from the digital-analog converter with a signal fed back from the buffer until the pixel signal and the feedback signal become equal. And a comparator array having a plurality of first comparators for supplying the buffers to the buffers.

제 1 항에 있어서,The method of claim 1,

상기 버퍼는,The buffer is

상기 제 1 비교기로부터 공급되는 상기 화소신호와 상기 버퍼의 출력단으로부터 피드백 된 신호를 비교하여 상기 화소신호와 상기 피드백 된 신호가 동일해 질 때 까지 상기 화소신호를 출력하는 제 2 비교기와,A second comparator configured to compare the pixel signal supplied from the first comparator with a signal fed back from an output terminal of the buffer and output the pixel signal until the pixel signal and the fed back signal are the same;

상기 데이터 라인에 정전류를 공급하기 위한 정전류원과,A constant current source for supplying a constant current to the data line,

상기 제 2 비교기의 출력에 따라 상기 정전류원의 구동을 제어하기 위한 제어부를 구비하는 것을 특징으로 하는 액정표시장치의 데이터 구동장치.And a controller for controlling the driving of the constant current source according to the output of the second comparator.

제 2 항에 있어서,The method of claim 2,

순차적인 샘플링 신호를 생성하기 위한 쉬프트 레지스터 어레이와,A shift register array for generating a sequential sampling signal,

샘플링 신호에 응답하여 화소 데이터들을 래치하여 출력하기 위한 래치 어레이와,A latch array for latching and outputting pixel data in response to a sampling signal;

제어신호들과 화소 데이터를 중계하는 신호 제어부와,A signal controller for relaying control signals and pixel data;

디지털-아날로그 어레이에 감마전압을 공급하기 위한 감마 전압부를 더 구비하는 것을 특징으로 하는 액정표시장치의 데이터 구동장치.And a gamma voltage unit for supplying a gamma voltage to the digital-analog array.

제 3 항에 있어서,The method of claim 3, wherein

상기 제 1 비교기는 제 1 단자(+)에 디지털-아날로그 변환기로부터의 화소신호가 입력되고, 제 2 단자(-)에 상기 제 2 비교기의 출력단으로부터 피드백된 신호가 입력되는 것을 특징으로 하는 액정표시장치의 데이터 구동장치.The first comparator is a liquid crystal display, characterized in that the pixel signal from the digital-to-analog converter is input to the first terminal (+), the signal fed back from the output terminal of the second comparator is input to the second terminal (-) Data drive of the device.

제 4 항에 있어서,The method of claim 4, wherein

상기 제 2 비교기는 제 3 단자(+)에 상기 제 1 비교기의 출력 신호가 입력되고, 제 4 단자(-)에 상기 버퍼의 출력단으로부터 피드백 된 신호가 입력되는 것을 특징으로 하는 액정표시장치의 데이터 구동장치.The second comparator inputs an output signal of the first comparator to a third terminal (+) and a signal fed back from an output terminal of the buffer to a fourth terminal (-). Drive system.

화소 데이터들을 디지털 아날로그 변환 어레이를 이용하여 아날로그 화소신 호로 변환하는 단게와;Converting pixel data into an analog pixel signal using a digital analog conversion array;

상기 화소신호를 버퍼 어레이를 이용하여 완충하는 단계와;Buffering the pixel signal using a buffer array;

상기 화소신호가 완충되기 전에 상기 화소신호를 피드백시킨 후 피드백된 화소신호와 상기 아날로그 화소신호를 비교기 어레이를 통해 비교하여 상기 화소신호와 상기 피드백 된 신호가 동일해 질 때 까지 상기 화소신호를 상기 버퍼 어레이로 공급하는 단계를 포함하는 것을 특징으로 하는 액정표시장치의 데이터 구동방법.After the pixel signal is fed back before the pixel signal is buffered, the feedback pixel signal and the analog pixel signal are compared through a comparator array, and the pixel signal is buffered until the pixel signal and the feedback signal are the same. A data driving method of a liquid crystal display comprising the step of supplying to the array.

제 6 항에 있어서,The method of claim 6,

상기 화소신호를 버퍼 어레이를 이용하여 완충하는 단계는,The buffering of the pixel signal using a buffer array may include:

상기 비교기 어레이로부터 공급되는 상기 화소신호와 완충된 화소신호를 비교하여 상기 완충된 화소신호가 상기 비교기 어레이로부터 공급된 상기 화소신호와 동일해 질 때 까지 상기 비교기 어레이로부터 공급되는 상기 화소신호를 출력하는 단계와,Comparing the pixel signal supplied from the comparator array with the buffered pixel signal to output the pixel signal supplied from the comparator array until the buffered pixel signal is identical to the pixel signal supplied from the comparator array. Steps,

상기 출력된 화소신호에 따라 데이터 라인에 정전류를 공급하는 단계를 포함하는 것을 특징으로 하는 액정표시장치의 데이터 구동방법.And supplying a constant current to a data line according to the output pixel signal.