KR101034619B1 - 반도체 웨이퍼 다이싱 방법 - Google Patents

반도체 웨이퍼 다이싱 방법 Download PDF

Info

Publication number
KR101034619B1
KR101034619B1 KR1020090132783A KR20090132783A KR101034619B1 KR 101034619 B1 KR101034619 B1 KR 101034619B1 KR 1020090132783 A KR1020090132783 A KR 1020090132783A KR 20090132783 A KR20090132783 A KR 20090132783A KR 101034619 B1 KR101034619 B1 KR 101034619B1
Authority
KR
South Korea
Prior art keywords
trench
semiconductor wafer
liquid
dicing
cooling
Prior art date
Application number
KR1020090132783A
Other languages
English (en)
Inventor
조일환
허윤경
Original Assignee
명지대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 명지대학교 산학협력단 filed Critical 명지대학교 산학협력단
Priority to KR1020090132783A priority Critical patent/KR101034619B1/ko
Application granted granted Critical
Publication of KR101034619B1 publication Critical patent/KR101034619B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Dicing (AREA)

Abstract

본 발명은 반도체의 후처리공정 중의 하나인 다이싱 방법에 관한 것이다.
본 발명의 반도체 웨이퍼의 다이싱 방법은, 반도체 웨이퍼의 절단 예정선을 따라서 트렌치를 형성하는 트렌치 형성단계; 상기 트렌치가 형성된 상기 반도체 웨이퍼의 표면에 액체를 도포하여 상기 트렌치 내부로 액체를 주입하는 액체 도포단계; 및 상기 트렌치에 상기 액체가 주입된 상기 반도체 웨이퍼를 냉각하는 냉각단계를 포함하며, 상기 액체가 냉각에 의하여 부피가 팽창하는 액체이고, 상기 냉각단계에서 상기 액체가 팽창되어 상기 반도체 웨이퍼가 분리되는 것을 특징으로 한다.
본 발명에 따르면, 액체를 냉각할 때 발생하는 팽창력을 이용해서 다이싱을 실시함으로써, 공정의 신뢰성을 유지하면서 미세한 다이싱 공정이 가능한 효과가 있다. 또한 부분적으로 절단하지 않고, 반도체 웨이퍼 전체를 동시에 절단하여 배치공정으로 구성할 수 있어 다이싱 공정의 공정 수율을 개선할 수 있다.
반도체 웨이퍼, 반도체 후처리공정, 다이싱

Description

반도체 웨이퍼 다이싱 방법{METHOD FOR DICING SEMICONDUCTOR WAFER}
본 발명은 반도체의 후처리공정 중의 하나인 다이싱 방법에 관한 것이며, 더욱 자세하게는 액체의 팽창 특성을 이용하여 배치공정의 형태로 진행할 수 있는 다이싱 방법에 관한 것이다.
일반적으로 반도체 공정은 소자를 제작하는 전(前)공정과 소자를 분리하여 개별 소자를 제작하는 후(後)공정으로 나눌 수 있다.
반도체 후공정에서 가장 핵심이 되는 공정은 전공정이 완료된 반도체 웨이퍼를 각각의 단위 칩으로 절단하는 다이싱 공정이다. 종래에는 다이아몬드와 같은 강한 경도의 물질로 제작한 원형 블레이드를 고속 회전시켜서 반도체 웨이퍼를 절단하는 기계적 다이싱 방법을 주로 사용하였다.
이러한 기계적인 다이싱 방법은, 웨이퍼를 접착성을 갖는 다이싱 테이프로 고정한 뒤, 정해진 라인을 따라 블레이드로 절단하는 방법을 사용하였다. 따라서 기계적인 다이싱 방법은 그 특성상 동시에 절단하는 배치공정으로 수행할 수는 없으며, 부분적으로 여러 번의 절단 공정을 실시하여야 하므로, 많은 시간이 필요하게 된다. 또한 블레이드를 이용한 절단과정에서 반도체 웨이퍼에 발생하는 기계적 데미지와 마찰열에 의한 데미지도 문제가 되고 있으며, 제한적인 수명을 갖는 블레이드의 교체로 인하여 공정비용이 높다.
한편, 강도를 유지하고 장비에 고정하기 위해서 블레이드는 일정 정도 이상의 두께를 가질 수 밖에 없기 때문에, 기계적 다이싱 방법으로는 미세한 다이싱 공정을 수행하기 어렵다. 나아가 절단부 주위에서 발생하는 기계적, 열적 데미지로부터 소자를 보호하기 위한 절단부 사이의 간격으로 인하여, 수십 마이크론 이하의 작은 패키징 공정에 적용이 어려운 문제가 있다.
최근에 전자소자 기술이 발달함에 따라 칩이 미세화되고 있으며, 기존의 메모리 이외에도 플렉서블 소자, 카본 계열의 물질을 이용한 소자 등 다양한 분야가 개척되고 있다. 그러나 종래의 기계적 다이싱 방법으로는 칩의 미세화를 따라가지 못하고 있는 실정이다.
따라서 공정 신뢰성을 유지하면서도, 미세한 공정이 가능하고, 공정 수율을 높일 수 있으며, 경제성을 개선할 수 있는 새로운 다이싱 방법이 요구되고 있다.
본 발명은 상기 문제점을 해결하기 위하여 발명된 것으로서, 배치공정이 가능하여 공정 수율 및 경제성이 향상되고 미세한 공정이 가능한 다이싱 방법을 제공하는 것이 목적이다.
상기 목적을 달성하기 위한 본 발명의 반도체 웨이퍼의 다이싱 방법은, 반도 체 웨이퍼의 절단 예정선을 따라서 트렌치를 형성하는 트렌치 형성단계; 상기 트렌치가 형성된 상기 반도체 웨이퍼의 표면에 액체를 도포하여 상기 트렌치 내부로 액체를 주입하는 액체 도포단계; 및 상기 트렌치에 상기 액체가 주입된 상기 반도체 웨이퍼를 냉각하는 냉각단계를 포함하며, 상기 액체가 냉각에 의하여 부피가 팽창하는 액체이고, 상기 냉각단계에서 상기 액체가 팽창되어 상기 반도체 웨이퍼가 분리되는 것을 특징으로 한다.
액체 도포단계에 앞서서, 트렌치 내부의 젖음성을 향상시키는 표면 처리단계를 더 포함하는 것이 좋으며, 표면 처리단계는 플라즈마 표면 처리 공정으로 이루어지는 것이 바람직하다.
또 트렌치 형성단계의 뒤에, 반도체 웨이퍼의 뒷면을 연마하는 뒷면 연마단계를 더 포함하는 것이 바람직하다.
트렌치 형성단계는 비등방성 식각 공정으로 이루어지는 바람직하다.
또 액체 도포단계는 스프레이 도포법 또는 스핀 코팅법으로 이루어지고, 액체는 물인 것이 바람직하다.
한편 본 발명에 따라 형성되는 트렌치는 폭이 0.1-20㎛인 것이 바람직하다. 폭이 0.1㎛ 미만이면 액체가 균일하게 스며들기가 어렵다. 또 20㎛를 초과하면 기존의 다이싱을 그대로 사용해도 신뢰성 있는 결과를 얻을 수 있기 때문에 본 발명을 적용하는 의미가 없다. 또 트렌치의 깊이는 1-200㎛가 바람직하다. 1㎛는 본 발명의 실시에 적용되는 종횡비에 의한 최소 폭에 대응하는 깊이이다. 따라서 이 값이 트렌치 깊이의 하한으로서 의미를 가진다. 트렌치를 형성하기 위한 식각 공 정을 고려한 최대 깊이는 200㎛가 적절하다. 따라서 이 값을 트렌치 깊이의 상한값으로 한다. 한편 트렌치의 종횡비는 액체의 팽창에 의해 좌우로 갈리지가 위해 필요한 값으로서 1:2-1:10의 범위를 갖는 것이 바람직하다.
본 발명에 따르면, 액체를 냉각할 때 발생하는 팽창력을 이용해서 다이싱을 실시함으로써, 공정의 신뢰성을 유지하면서 미세한 다이싱 공정이 가능한 효과가 있다.
또한 부분적으로 절단하지 않고, 반도체 웨이퍼 전체를 동시에 절단하여 배치공정으로 구성할 수 있어 다이싱 공정의 공정 수율을 개선할 수 있다.
본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 상세히 설명하면 다음과 같다.
도 1은 본 발명에 따른 반도체 웨이퍼의 다이싱 방법을 나타내는 공정도이다.
본 실시예에 따른 반도체 웨이퍼의 다이싱 방법은 트렌치 형성단계(S10), 표면 처리단계(S20), 뒷면 연마단계(S30), 액체 도포단계(S40) 및 냉각단계(S50)로 구성된다.
트렌치 형성단계(S10)는 액체가 주입될 틀인 트렌치(trench)를 형성하는 단계이다. 트렌치는 반도체 웨이퍼의 절단 예정부분인 다이싱 선을 따라서 형성된 다. 트렌치의 깊이와 폭은 내부에 주입되는 액체의 양을 결정하게 되고, 액체의 양은 최종적으로 팽창되는 양을 결정하게 된다. 따라서 트렌치의 깊이와 폭은 분리되는 다이의 크기와 최종적인 웨이퍼 두께를 고려하여 결정된다.
트렌치를 형성하는 방법은 특별히 한정되지 않고 다양한 방법을 사용할 수 있으며, 특히 비등방성 식각 공정을 이용할 수 있다. 비등방성 식각 공정 시에 웨이퍼의 표면을 보호하는 마스크를 형성할 수 있다.
이때 트렌치의 바닥은 웨이퍼 분리에 유리하도록 U자형 또는 V자형이 되게 하는 것이 바람직하다. 실제 트렌치 공정을 수행할 경우, 트렌치의 프로필은 U자 또는 V자 형태로 형성되는 경우가 많다.
도면에서는 U자형 트렌치를 도시하였지만, 이하의 설명은 V자형의 경우에 대해서도 동일하게 적용된다.
표면 처리단계(S20)는 트렌치 내부 표면의 젖음성을 향상시켜, 액체가 트렌치의 내부로 주입되도록 하는 단계이다. 웨이퍼 사용의 효율을 높이기 위해서는 트렌치를 가능한 한 작게 형성하여야 하며, 트렌치 내부 표면의 젖음성이 낮은 경우 액체의 주입이 어려우므로 표면처리를 실시한다.
트렌치 내부 표면의 젖음성을 향상시키는 방법은 특별히 한정되지 않고 다양한 방법을 사용할 수 있으며, 특히 플라즈마를 이용한 표면처리공정을 이용할 수 있다.
뒷면 연마단계(S30)는 반도체 웨이퍼의 두께를 감소시키는 단계이다.
반도체 웨이퍼의 두께가 줄어들면, 최종적인 분리단계에서 필요한 팽창력이 줄어든다. 트렌치 형성단계(S10)에서 트렌치의 깊이와 폭을 결정하는 기준은 뒷면 연마단계(S30) 이후의 최종적인 반도체 웨이퍼의 두께를 기준으로 결정한다.
또한, 뒷면 연마단계(S30)에서 연마되는 범위는 반도체 웨이퍼 뒷면 전체일 수도 있고, 다이싱 선에 대응되는 일부분일 수도 있다.
액체 도포단계(S40)는 반도체 웨이퍼의 표면에 액체를 도포하여 트렌치 내부로 액체를 주입하는 단계이다. 본 발명에서 사용되는 액체는 냉각과정에서 부피가 팽창하는 특성을 갖는 모든 종류, 특히 고체로 응고되는 상변화과정에서 팽창되는 액체라면 특별히 제한되지 않고 사용할 수 있다. 응고과정에서 부피가 팽창하는 대표적인 액체는 물이며, 반도체 공정에서 사용되는 초순수(D.I.water; de-ionized water)를 본 발명에 이용할 수 있다.
액체를 도포하는 방법은 특별히 제한되지 않으며, 스프레이 도포 방식이나 스핀코팅 방식 등의 방법을 이용할 수 있다.
냉각단계(S50)는 기판을 냉각하여 트렌치에 주입된 액체를 팽창시키는 단계이다. 트렌치 내부의 액체가 팽창되면서 발생하는 힘에 의하여 반도체 웨이퍼가 분리된다.
도 2 내지 도 7은 본 발명의 실시예에 따른 반도체 웨이퍼의 다이싱 방법을 진행하는 과정을 나타내는 모식도이다.
도 2는 반도체 웨이퍼에 감광막 패턴을 형성한 모습을 나타낸다.
먼저 트렌치를 형성할 위치를 지정하기 위하여, 반도체 웨이퍼(10)의 표면에 감광막 패턴(20)을 형성한다. 감광막 패턴(20)은 다이싱 공정이 이루어질 절단 예 정선를 따라서 형성된다. 감광막 패턴(20)의 모양은 이후에 형성될 트렌치의 폭을 결정하므로, 반도체 웨이퍼의 두께와 분리되는 다이의 크기에 따라서 모양이 결정된다.
도 3은 감광막 패턴을 따라서 트렌치를 형성한 모습을 나타낸다.
감광막 패턴(20)을 마스크로 비등방성 식각 공정을 적용해서 반도체 웨이퍼(10)에 트렌치(30)를 형성한다. 트렌치의 깊이는 식각 공정 시간을 조절하여 결정한다.
비등방성 식각 공정으로 형성되는 트렌치(30)의 폭은 감광막 패턴(20)의 모양에 의하여 결정되며, 깊이는 최종적인 반도체 웨이퍼의 두께와 분리되는 다이의 크기에 따라서 결정한다.
도 4는 트렌치의 내면을 표면 처리한 모습을 나타낸다.
비등방성 식각 공정으로 형성된 트렌치(30)는 미세한 폭을 가지므로 액체의 유입이 쉽지 않다. 따라서 트렌치(30)의 내부로 액체가 쉽게 유입되도록 하기위하여, 플라즈마를 이용해 트렌치(30) 내면을 표면 처리하여 친수성 내면(32)을 형성한다.
도 5는 반도체 웨이퍼의 뒷면을 연마하여 반도체 웨이퍼의 두께를 감소시킨 모습을 나타낸다.
트렌치(30) 내면을 표면처리한 뒤에 반도체 웨이퍼(10)의 뒷면을 연마하여 두께를 줄인다. 반도체 웨이퍼(10)의 두께를 줄임으로써 웨이퍼의 분리에 필요한 힘을 줄일 수 있다.
도 6은 감광막을 제거하고 물을 도포하여 트렌치 내부를 물로 채운 모습을 나타낸다.
감광막 패턴을 제거한 반도체 웨이퍼(10)의 표면에 반도체 공정에서 사용되는 초순수수를 스프레이로 도포하면, 친수성 내면(32)을 따라서 트렌치(30) 내부로 물(40)이 주입된다.
도 7은 액체를 도포한 반도체 웨이퍼를 냉각하여 칩을 분리한 모습을 나타낸다.
트렌치(30) 내부에 물(40)이 주입된 반도체 웨이퍼(10)를 냉각하면, 물(40)이 팽창하는 팽창력에 의하여 반도체 웨이퍼(10)가 트렌치를 따라서 분리된다.
이상에서는 본 발명을 특정의 바람직한 실시예에 대해서 도시하고 설명하였다. 그러나 본 발명은 상술한 실시예에만 국한되는 것은 아니며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자라면 본 발명의 기술적 사상을 벗어남이 없이 얼마든지 다양하게 변경 실시할 수 있을 것이다. 따라서 본 발명의 권리범위는 특정 실시예에 한정되는 것이 아니라, 첨부된 특허청구범위에 의해 정해지는 것으로 해석되어야 할 것이다.
도 1은 본 발명에 따른 반도체 웨이퍼의 다이싱 방법을 나타내는 공정도이다.
도 2 내지 도 7은 본 발명의 실시예에 따른 반도체 웨이퍼의 다이싱 방법을 진행하는 과정을 나타내는 모식도이다.
< 도면의 주요부분에 대한 부호의 설명 >
10: 반도체 웨이퍼 20: 감광막 패턴
30: 트렌치 40: 물

Claims (10)

  1. 반도체 웨이퍼의 절단 예정선을 따라서 트렌치를 형성하는 트렌치 형성단계;
    상기 트렌치가 형성된 상기 반도체 웨이퍼의 표면에 액체를 도포하여 상기 트렌치 내부로 액체를 주입하는 액체 도포단계; 및
    상기 트렌치에 상기 액체가 주입된 상기 반도체 웨이퍼를 냉각하는 냉각단계를 포함하며,
    상기 액체가 냉각에 의하여 부피가 팽창하는 액체이고, 상기 냉각단계에서 상기 액체가 팽창되어 상기 반도체 웨이퍼가 분리되는 것을 특징으로 하는 반도체 웨이퍼 다이싱 방법.
  2. 청구항 1에 있어서,
    상기 액체 도포단계에 앞서서, 상기 트렌치 내부의 젖음성을 향상시키는 표면 처리단계를 더 포함하는 것을 특징으로 하는 반도체 웨이퍼 다이싱 방법.
  3. 청구항 2에 있어서,
    상기 표면 처리단계가 플라즈마 표면 처리 공정으로 이루어지는 것을 특징으로 하는 반도체 웨이퍼 다이싱 방법.
  4. 청구항 1에 있어서,
    상기 트렌치 형성단계의 뒤에, 상기 반도체 웨이퍼의 뒷면을 연마하는 뒷면 연마단계를 더 포함하는 것을 특징으로 하는 반도체 웨이퍼 다이싱 방법.
  5. 청구항 1 내지 청구항 4 중에 어느 한 항에 있어서,
    상기 액체 도포단계가 스프레이 도포법 또는 스핀 코팅법으로 이루어지는 것을 특징으로 하는 반도체 웨이퍼 다이싱 방법.
  6. 청구항 1 내지 청구항 4 중에 어느 한 항에 있어서,
    상기 액체가 물인 것을 특징으로 하는 반도체 웨이퍼 다이싱 방법.
  7. 청구항 1에 있어서,
    상기 트렌치의 폭이 0.1-20㎛인 것을 특징으로 하는 반도체 웨이퍼 다이싱 방법.
  8. 청구항 1에 있어서,
    상기 트렌치의 깊이가 1-200㎛인 것을 특징으로 하는 반도체 웨이퍼 다이싱 방법.
  9. 청구항 1에 있어서,
    상기 트렌치의 종횡비가 1:2-1:10인 것을 특징으로 하는 반도체 웨이퍼 다이 싱 방법.
  10. 청구항 1에 있어서,
    상기 트렌치의 바닥이 U자 또는 V자 형상인 것을 특징으로 하는 반도체 웨이퍼 다이싱 방법.
KR1020090132783A 2009-12-29 2009-12-29 반도체 웨이퍼 다이싱 방법 KR101034619B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090132783A KR101034619B1 (ko) 2009-12-29 2009-12-29 반도체 웨이퍼 다이싱 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090132783A KR101034619B1 (ko) 2009-12-29 2009-12-29 반도체 웨이퍼 다이싱 방법

Publications (1)

Publication Number Publication Date
KR101034619B1 true KR101034619B1 (ko) 2011-05-12

Family

ID=44366031

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090132783A KR101034619B1 (ko) 2009-12-29 2009-12-29 반도체 웨이퍼 다이싱 방법

Country Status (1)

Country Link
KR (1) KR101034619B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101293990B1 (ko) 2012-02-02 2013-08-07 희성촉매 주식회사 촉매담체 재생방법
CN115521055A (zh) * 2022-10-25 2022-12-27 深圳市益铂晶科技有限公司 一种玻璃激光切割的结冰裂片方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980051002A (ko) * 1996-12-21 1998-09-15 서두칠 웨이퍼 다이싱방법
KR20010082405A (ko) * 2001-05-11 2001-08-30 김양태 플라즈마 다이싱 방법 및 장치
KR20030019848A (ko) * 2001-08-28 2003-03-07 도쿄 세이미츄 코퍼레이션 리미티드 판상 피가공물의 다이싱 방법 및 장치

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980051002A (ko) * 1996-12-21 1998-09-15 서두칠 웨이퍼 다이싱방법
KR20010082405A (ko) * 2001-05-11 2001-08-30 김양태 플라즈마 다이싱 방법 및 장치
KR20030019848A (ko) * 2001-08-28 2003-03-07 도쿄 세이미츄 코퍼레이션 리미티드 판상 피가공물의 다이싱 방법 및 장치

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101293990B1 (ko) 2012-02-02 2013-08-07 희성촉매 주식회사 촉매담체 재생방법
CN115521055A (zh) * 2022-10-25 2022-12-27 深圳市益铂晶科技有限公司 一种玻璃激光切割的结冰裂片方法

Similar Documents

Publication Publication Date Title
CN105280473B (zh) 减少单颗化半导体片芯中残余污染物的方法
KR102096823B1 (ko) 반도체 다이 싱귤레이션 방법
US7064069B2 (en) Substrate thinning including planarization
KR20060049005A (ko) 웨이퍼에 장착된 접착필름의 파단방법 및 파단장치
US8058150B2 (en) Particle free wafer separation
US8062958B2 (en) Microelectronic device wafers and methods of manufacturing
KR100394572B1 (ko) 복합특성을 가지는 씨엠피 패드구조와 그 제조방법
US6933211B2 (en) Semiconductor device whose semiconductor chip has chamfered backside surface edges and method of manufacturing the same
US10854516B2 (en) Method of separating a back layer on a substrate using exposure to reduced temperature and related apparatus
JP2016174146A (ja) ウェハを分割する方法
KR101034619B1 (ko) 반도체 웨이퍼 다이싱 방법
US6180527B1 (en) Method and apparatus for thinning article, and article
Matsubara et al. Plasma dicing technology
US9105465B2 (en) Wafer edge conditioning for thinned wafers
JP2007251098A (ja) 半導体チップの製造方法
CN109411359B (zh) 用于处理半导体装置结构的方法和设备
JP2009239195A (ja) 半導体装置の製法
JP2007005366A (ja) 半導体装置の製造方法
KR100398704B1 (ko) 실리콘 웨이퍼 제조 방법
JP7285731B2 (ja) 円形基板の形成方法
KR102498148B1 (ko) 반도체 장치의 제조 방법
CN117790418A (zh) 一种从晶圆切单得到裸片的方法
KR100994477B1 (ko) 웨이퍼 백그라인딩 및 소잉 방법
Landesberger et al. 16 Backside Thinning and Stress-Relief Techniques for Thin Silicon Wafers
JP2002043273A (ja) 半導体装置の製造法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140508

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150506

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee