KR101034130B1 - 발광 소자 패키지 및 그 제조방법 - Google Patents

발광 소자 패키지 및 그 제조방법 Download PDF

Info

Publication number
KR101034130B1
KR101034130B1 KR1020100022753A KR20100022753A KR101034130B1 KR 101034130 B1 KR101034130 B1 KR 101034130B1 KR 1020100022753 A KR1020100022753 A KR 1020100022753A KR 20100022753 A KR20100022753 A KR 20100022753A KR 101034130 B1 KR101034130 B1 KR 101034130B1
Authority
KR
South Korea
Prior art keywords
metal layer
light emitting
emitting device
diode
package body
Prior art date
Application number
KR1020100022753A
Other languages
English (en)
Inventor
김준형
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020100022753A priority Critical patent/KR101034130B1/ko
Application granted granted Critical
Publication of KR101034130B1 publication Critical patent/KR101034130B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched

Landscapes

  • Led Device Packages (AREA)

Abstract

실시 예는 발광소자 패키지 및 그 제조방법에 관한 것이다.
실시 예에 따른 발광소자 패키지는, 패키지 몸체; 상기 패키지 몸체 위에 절연층; 상기 절연층 위에 서로 이격된 제1금속층 내지 제4금속층; 상기 제1금속층 및 상기 제2금속층에 전기적으로 연결되며 상기 패키지 몸체의 제1웰 영역에 형성된 제1다이오드; 상기 제2금속층 및 상기 제3금속층에 전기적으로 연결된 발광 소자; 상기 제3금속층 및 상기 제4금속층에 전기적으로 연결되며 상기 패키지 몸체의 제2웰 영역에 형성된 제2다이오드; 상기 제4금속층 및 상기 제2금속층에 전기적으로 연결되며 상기 패키지 몸체의 제3웰 영역에 형성된 제3다이오드; 및 상기 제3금속층 및 상기 제1금속층에 전기적으로 연결되며 상기 패키지 몸체의 제4웰 영역에 형성된 제4다이오드를 포함한다.

Description

발광 소자 패키지 및 그 제조방법{LIGHT EMITTING DEVICE PACKAGE AND FACBRICATION METHOD THEREOF}
실시 예는 발광 소자 패키지 및 그 제조방법에 관한 것이다.
발광다이오드(LED: Light Emitting Diode)는 예컨대, GaAs 계열, AlGaAs 계열, GaN 계열, InGaN 계열 및 InGaAlP 계열 등의 화합물 반도체 재료를 이용하여 발광 원을 구성할 수 있다.
이러한 발광다이오드는 패키지화되어 다양한 색을 발광하는 장치로 이용되고 있다. 예컨대, 칼라를 표시하는 점등 표시기, 문자 표시기 및 영상 표시기 등의 다양한 분야에 광원으로 사용되고 있다.
실시 예는 브리지 다이오드를 갖는 발광 소자 패키지 및 그 제조방법을 제공한다.
실시 예는 브리지 다이오드를 갖고 교류 또는 직류 구동의 선택이 가능한 발광 소자 패키지 및 그 제조방법을 제공한다.
실시 예에 따른 발광소자 패키지는, 패키지 몸체; 상기 패키지 몸체 위에 절연층; 상기 절연층 위에 서로 이격된 제1금속층 내지 제4금속층; 상기 제1금속층 및 상기 제2금속층에 전기적으로 연결되며 상기 패키지 몸체의 제1웰 영역에 형성된 제1다이오드; 상기 제2금속층 및 상기 제3금속층에 전기적으로 연결된 발광 소자; 상기 제3금속층 및 상기 제4금속층에 전기적으로 연결되며 상기 패키지 몸체의 제2웰 영역에 형성된 제2다이오드; 상기 제4금속층 및 상기 제2금속층에 전기적으로 연결되며 상기 패키지 몸체의 제3웰 영역에 형성된 제3다이오드; 및 상기 제3금속층 및 상기 제1금속층에 전기적으로 연결되며 상기 패키지 몸체의 제4웰 영역에 형성된 제4다이오드를 포함한다.
실시 예에 따른 발광소자 패키지 제조방법은, 패키지 몸체의 표면에 절연층을 형성하는 단계; 상기 패키지 몸체에 제1다이오드 내지 제4다이오드를 형성하기 위해 제1웰 영역 내지 제4웰 영역을 형성하는 단계; 상기 절연층 위에 서로 이격된 제1금속층 내지 제4금속층를 형성하는 단계; 및 상기 제2금속층 및 상기 제3금속층에 발광 소자를 전기적으로 연결하는 단계를 포함하며,
상기 제1다이오드는 상기 제1금속층 및 상기 제2금속층에 전기적으로 연결되며, 상기 제2다이오드는 상기 제2금속층 및 상기 제3금속층에 전기적으로 연결되며, 상기 제3다이오드는 상기 제3금속층 및 상기 제4금속층에 전기적으로 연결되며, 상기 제4다이오드는 상기 제4금속층 및 상기 제2금속층에 전기적으로 연결되는 것을 특징으로 한다.
실시 예는 발광 소자 패키지를 교류 전원으로 구동 가능한 효과가 있다.
실시 예는 브리지 다이오드를 갖는 발광 소자 패키지를 제공함으로써, 교류 전원 또는 직류 전원으로 구동 가능한 효과가 있다.
실시 예는 브리지 다이오드를 갖는 실리콘 재질의 패키지를 제공할 수 있다.
도 1은 제1실시 예에 따른 발광소자 패키지를 나타낸 사시도이다.
도 2는 도 1의 A-A 측 단면도이다.
도 3은 도 1의 B-B 측 단면도이다.
도 4는 도 1의 패키지에서의 전류 흐름을 나타낸 도면이다.
도 5는 도 1의 패키지의 회로 구성도이다.
도 6은 제2실시 예에 따른 발광소자 패키지를 나타낸 사시도이다.
도 7은 도 6의 패키지의 회로 구성도이다.
도 8 및 도 9는 제3실시 예에 따른 발광소자 패키지를 나타낸 도면이다.
도 10은 제4실시 예에 따른 발광소자 패키지를 나타낸 도면이다.
도 11은 제5실시 예에 따른 발광소자 패키지를 나타낸 도면이다.
도 12 및 도 13은 제6실시 예에 따른 발광 소자 패키지의 리드 단자 및 그 회로 구성도이다.
도 14 및 도 15는 제7실시 예에 따른 발광 소자 패키지의 평면도 및 그 배면도이다.
도 16은 제8실시 예에서 복수의 발광 소자 패키지를 어레이한 회로 구성도이다.
도 17 및 도 18은 제9실시 예에 따른 발광소자 패키지의 회로 구성도이다.
도 19는 제10실시 예에 따른 발광소자 패키지의 몸체 형상을 나타낸 도면이다.
실시 예를 설명함에 있어서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드 또는 패턴들의 "위(on)"에 또는 "아래(under)"에 형성되는 것으로 기재되는 경우에 있어, "위(on)"와 "아래(under)"는 "directly"와 "indirectly"의 의미를 모두 포함한다. 또한 각 층의 위 또는 아래에 대한 기준은 도면을 기준으로 설명한다.
이하, 첨부된 도면을 참조하여 실시 예에 대하여 설명하면 다음과 같다. 이하, 실시 예를 설명함에 있어서, 각 층의 도면의 일 예이며, 도면의 두께로 한정하지는 않는다.
도 1은 제1실시 예에 따른 발광 소자 패키지를 나타낸 사시도이며, 도 2는 도 1의 A-A측 단면도이고, 도 3은 도 1의 B-B 측 단면도이다.
도 1 내지 도 3을 참조하면, 발광 소자 패키지(100)는 패키지 몸체(110), 절연층(112), 제1내지 제4금속층(121,122,123,124), 제1내지 제4다이오드(130,140,150,160), 및 발광 소자(170)를 포함한다.
상기 패키지 몸체(110)는 실리콘(silicon) 재질을 이용한 wafer level package(WLP) 또는 집적이 가능한 제1도전형의 기판으로 형성될 수 있다. 상기 패키지 몸체(110)의 상부에는 소정 깊이의 캐비티(115)가 형성된다. 상기 캐비티(115)는 오목한 베이스 튜브 형상, 오목한 다각형 형상 또는 오목한 원형 형상 중 어느 한 형태로 형성될 수 있다.
상기 패키지 몸체(110)는 에칭 프로세스로서, 벌크 식각 방법을 사용하여 에칭될 수 있으며, 상기 에칭 방법은 습식식각(wet etching) 방법, 건식식각(dry etching) 방법, 레이저 드릴링(laser drilling) 방법 등이 이용될 수 있으며, 또한 상기 방법들 중 2가지 이상 방법들을 함께 이용할 수도 있다. 상기의 건식 식각 방법의 대표적인 방법으로는 딥 반응성 이온 식각(deep reactive ion etching) 방법이 있다. 상기 캐비티 형성 방법은 마스크로 패터닝한 후, 습식 식각액 예컨대, KOH 용액, TMAH, EDP와 같은 이방성 습식 식각 용액을 사용하여 형성할 수 있다.
상기 패키지 몸체(110)의 표면에는 절연층(112)이 형성된다. 상기 절연층(112)은 실리콘 산화물, AlN, SiC, 알루미나, 실리콘 질화막 등의 절연 재질로 선택적으로 형성할 수 있다.
상기 패키지 몸체(110)에는 복수의 웰 영역이 형성되며, 상기 복수의 웰 영역은 제1내지 제4다이오드(130,140,150,160)를 형성하게 된다. 상기 제1내지 제4다이오드(130,140,150,160)에는 도 2 및 도 3과 같이, 제2도전형 웰(131,141,151,161)과 상기 제2도전형 웰(131,141,151,161) 내에 형성된 제1도전형 웰(132,142,152,162)로 형성된다.
상기 제2도전형 웰(131,141,151,161)은 상기 패키지 몸체(110)에 P형 도펀트가 확산 또는 주입되어 형성되며, 상기 제1도전형 웰(132,142,152,162)은 상기 패키지 몸체(110)에 N형 도펀트가 확산 또는 주입되어 형성된다. 상기 제1 내지 제4다이오드(130,140,150,160)은 P-N 접합으로 구현될 수 있으며, 또는 N-P 접합으로 구현될 수 있다.
여기서, 상기 복수의 웰 영역과 상기 절연층(112)의 형성 순서는 변경될 수 있으며, 이에 대해 한정하지는 않는다.
상기 절연층(112)에는 제1 내지 제4금속층(121,122,123,124)이 형성된다. 상기 금속층(121,122,123,124)은 상기 패키지 몸체(110) 상에서 분리부(113)에 의해 서로 이격되며, 상기 캐비티 영역, 상기 패키지 몸체(110)의 상면, 측면 및 하면 일부에 선택적으로 형성된다. 제1실시 예는 상기 제2 및 제3금속층(122,123)은 상기 패키지 몸체(110)의 캐비티(115)의 바닥면에 배치될 수 있으며, 상기 제1 및 제4금속층(121,124)은 상기 캐비티(115) 바닥면부터 패키지 몸체(110)의 하면까지 연장되도록 형성할 수 있다.
상기 제1 내지 제4금속층(121,122,123,124)은 구리(Cu), 니켈(Ni), 금(Au), 티타늄(Ti), 알루미늄(Al) 등의 금속 중 적어도 하나 또는 합금을 이용하여 단층 또는 멀티 층으로 형성될 수 있으며, 이에 대해 한정하지는 않는다. 상기 제 1 및 제4금속층(121,124)은 적어도 2개의 리드 단자(P1,P2)로 이용될 수 있으며, 이러한 리드 단자의 개수는 금속층에 따라 달라질 수 있다.
상기 금속층(121,122,123,124)은 포토 리소그라피(photo-lithography) 공정을 통해 포토 레지스트를 코팅하고, 노광, 현상하여 선택 영역을 노출하게 패터닝한 다음, 스퍼터링, e-beam 증착, 또는 도금 방식 등의 방법을 이용하여 선택적으로 형성할 수 있으며, 이에 대해 한정하지는 않는다.
도 2에 도시된 바와 같이, 상기 제1다이오드(130)는 상기 제1금속층(121) 및 상기 제2금속층(122)에 연결된다. 즉, 상기 제1다이오드(130)의 제1도전형 웰(131)은 상기 제1금속층(121)에 연결되며, 상기 제2도전형 웰(132)은 상기 제2금속층(122)에 연결된다.
상기 제2다이오드(140)는 상기 제3금속층(123) 및 상기 제4금속층(124)에 연결된다. 즉, 상기 제2다이오드(140)의 제1도전형 웰(141)은 상기 제3금속층(123)에 연결되며, 상기 제2도전형 웰(142)은 상기 제4금속층(124)에 연결된다.
도 3에 도시된 바와 같이, 상기 제3다이오드(150)는 상기 제4금속층(124) 및 상기 제2금속층(122)에 연결된다. 즉, 상기 제3다이오드(150)의 제1도전형 웰(151)은 상기 제4금속층(124)에 연결되며, 상기 제2도전형 웰(152)은 상기 제2금속층(122)에 연결된다.
상기 제4다이오드(160)는 상기 제3금속층(123) 및 상기 제1금속층(121)에 연결된다. 즉, 상기 제4다이오드(160)의 제1도전형 웰(161)은 상기 제3금속층(123)에 연결되며, 상기 제2도전형 웰(162)은 상기 제1금속층(121)에 연결된다.
여기서, 다른 예로서, 상기 패키지 몸체(110)가 제1도전형이고 다이오드 간의 간격이 이격된 경우, 상기 제2도전형 웰(131,141,151,161) 내에 형성된 제1도전형 웰(132,142,152,162)을 형성하지 않고, 상기 제1도전형의 패키지 몸체(110)와 상기 제2도전형 웰(131,141,151,161)를 이용하여 P-N접합 구조의 다이오드를 각각 구현할 수 있다.
상기 발광 소자(170)는 예컨대, 청색 LED 칩, 녹색 LED 칩, 적색 LED 칩, 황색 LED 칩 등의 유색 LED 칩이거나, 자외선(UV) LED 칩으로 이루어질 수 있으며, 이러한 발광 소자(170)의 종류나 개수에 대해 한정하지는 않는다.
여기서, 상기 발광 소자(170)는 상기 패키지 몸체(110)의 캐비티(115) 내에 배치되고, 상기 제2 및 제3금속층(122,123)과 전기적으로 연결된다.
상기 발광소자(170)는 상기 제2 또는/및 제3금속층(122,123) 위에 부착될 수 있으며, 복수의 와이어(172)로 상기 제2금속층(122)와 상기 제3금속층(123)에 전기적으로 연결된다. 상기 발광 소자(170)는 제2전극이 제2금속층(122)에 연결되고, 제1전극은 제3금속층(123)에 연결된다.
상기 캐비티(115)에는 수지물(미도시)이 형성될 수 있다. 상기 수지물(115)은 투명한 실리콘 또는 에폭시로 형성될 수 있으며, 필요에 따라 적어도 한 종류의 형광체가 첨가될 수 있다.
실시 예에 따른 발광 소자 패키지(100)는 복수의 다이오드(130,140,150,160)를 집적하여 브리지 회로를 구성한 후, 그 브리지 회로의 중심부에 발광 소자(170)를 연결시켜 줌으로써, 상기 발광 소자(170)는 교류 전원에 의해 발광하게 된다.
도 4는 제1실시 예에 따른 발광 소자 패키지의 전류 흐름을 나타낸 도면이다. 도 5는 도 1의 회로도를 나타낸 도면이다.
도 4 및 도 5를 참조하면, 교류 전원의 제1극성의 전류(I1)는 1/2주기 동안은 제1금속층(121), 제1다이오드(130), 제2금속층(122), 발광소자(170), 제3금속층(123), 제2다이오드(140), 및 제4금속층(124)의 순서로 흘러, 상기 발광소자(170)를 발광시켜 준다.
교류 전원의 제2극성의 전류(I2)는 2/2주기 동안 제4금속층(124), 제3다이오드(150), 제2금속층(122), 발광소자(170), 제3금속층(123), 제4다이오드(160), 및 제1금속층(121)의 순서로 흘러, 상기 발광소자(170)를 발광시켜 준다. 이에 따라 상기 발광 소자(170)는 교류 전원에 의해 발광하게 된다.
여기서, 상기 각 다이오드(130,140,150,160)와 상기 발광 소자(170)의 극성 배치에 따라 반대의 구조로 연결할 수 있으며, 이에 대해 한정하지는 않는다.
도 6은 제2실시 예에 따른 발광소자 패키지를 나타낸 사시도이며, 도 7은 도 6의 회로를 나타낸 도면이다. 상기 제2실시 예를 설명함에 있어서, 제1실시 예에 동일한 부분에 대해서는 제1실시 예를 참조하며 중복 설명은 생략하기로 한다.
도 6 및 도 7을 참조하면, 발광소자 패키지는 제2금속층(122)과 상기 제3금속층(123)에 전기적으로 연결되며 상기 패키지 몸체(110)에 집적된 제5다이오드(165)를 포함하며, 상기 제5다이오드(165)는 상기 제2금속층(122)과 상기 제3금속층(123)에 연결되고 상기 발광 소자(170)와 역 방향으로 연결된다. 즉, 상기 제5다이오드(165)는 역 방향으로 유입되는 비 정상적인 전압에 의해 상기 발광 소자(170)를 보호하는 보호소자로 기능하게 된다.
도 8은 제3실시 예에 따른 발광소자 패키지를 나타낸 평면도이며, 도 9는 도 8의 사시도이다. 상기 제3실시 예를 설명함에 있어서, 제1실시 예에 동일한 부분에 대해서는 제1실시 예를 참조하며 중복 설명은 생략하기로 한다.
도 8 및 도 9를 참조하면, 발광소자 패키지는 패키지 몸체(110)의 상면(107,108) 아래에 제 1내지 제4다이오드(130,140,150,160)가 집적된다. 상기 제2 및 제3금속층(122,123)는 상기 패키지 몸체(110)의 양측 상면(107,108)까지 연장될 수 있으며, 상기 제1내지 제4다이오드(130,140,150,160)는 상기 패키지 몸체(110)의 양측 상면(107,108)에 집적되어, 제1내지 제4금속층(121,122,123,124)과 전기적으로 연결될 수 있다. 상기 발광 소자(170)는 교류 전원을 공급받아 발광하게 된다.
상기 발광 소자(170)는 복수의 와이어, 또는 적어도 하나의 와이어와 다이 본딩 방식, 또는 플립 방식으로 제2 및 제3금속층(122,123)에 탑재될 수 있다. 상기 제2금속층(122) 및 상기 제3금속층(123)은 패키지 중앙 분리부(113)을 기준으로 선 대칭 형상으로 형성될 수 있다.
도 10은 제4실시 예에 따른 발광소자 패키지를 나타낸 평면도이다. 상기 제4실시 예를 설명함에 있어서, 제1실시 예에 동일한 부분에 대해서는 제1실시 예를 참조하며 중복 설명은 생략하기로 한다.
도 10을 참조하면, 발광소자 패키지는 캐비티(115) 내의 분리부(113)를 캐비티 바닥면의 둘레에 배치하여, 제3금속층(123)의 크기를 상기 캐비티 바닥면에 비해 80~90% 이상이 되도록 배치할 수 있다. 이 경우, 상기 발광 소자(170)는 제3금속층(123) 위에 배치되며, 상기 패키지의 광 반사율은 개선될 수 있다.
도 11은 제5실시 예에 따른 발광소자 패키지를 나타낸 평면도이다. 상기 제5실시 예를 설명함에 있어서, 제1실시 예에 동일한 부분에 대해서는 제1실시 예를 참조하며 중복 설명은 생략하기로 한다.
도 11을 참조하면, 발광소자 패키지는 패키지 몸체(110)의 일측 상면에 배치된 제2금속층(122)와 제3금속층(123) 사이에 제5다이오드(165)를 형성하게 되며, 상기 제5다이오드(165)는 제너 다이오드와 같은 보호 소자로서 발광 소자(170A)와 반대로 연결될 수 있다. 여기서, 상기 발광 소자(170A)는 하면은 상기 제3금속층(123)에 다이 본딩되고, 상부는 상기 제2금속층(122)에 와이어로 본딩된다. 이에 따라 상기 발광 소자(170A)는 수직형 LED 칩으로서 예컨대, 상부가 P형 극성이고 하부가 N형 극성이거나 이의 반대로 구성할 수 있다. 상기 발광소자(170A)는 제5다이오드(165)와 역 병렬로 연결될 수 있다. 이러한 패키지는 브리지 다이오드 및 제너 다이오드를 갖는 발광 소자 패키지를 제공할 수 있다.
도 12 및 도 13은 제6실시 예이다. 상기 제6실시 예를 설명함에 있어서, 제1실시 예에 동일한 부분에 대해서는 제1실시 예를 참조하며 중복 설명은 생략하기로 한다.
도 12 및 도 13을 참조하면, 제1금속층 내지 제4금속층(121~124)는 패키지 몸체(110)의 하면에 배치될 수 있다. 상기 제1금속층(121) 및 제4금속층(124)는 제1 및 제4리드 단자(P1,P4)에 교류 전원의 양 단자가 연결될 수 있어, 교류 전원으로 발광 소자(170)를 구동시켜 줄 수 있다. 상기 제2 및 제3금속층(122,123)은 제2 및 제3리드 단자(P3,P4)로 직류 전원의 양 단자가 연결될 수 있어, 직류 전원으로 발광 소자(170)를 구동시켜 줄 수 있다.
도 14 및 도 15는 제7실시 예이다. 상기 제7실시 예를 설명함에 있어서, 제1실시 예에 동일한 부분에 대해서는 제1실시 예를 참조하며 중복 설명은 생략하기로 한다.
도 14 및 도 15를 참조하면, 발광 소자 패키지는 패키지 몸체(110) 위의 캐비티(115)에 발광 소자(170)를 배치하고, 패키지 몸체(110)의 하면에 제1 내지 제4다이오드(130,140,150,160)가 집적될 수 있다. 상기 제1 내지 제4다이오드(130,140,150,160)가 집적됨으로써, 캐비티 내에서의 전극 패턴을 간단하게 할 수 있으며, 다른 구조에 비해 방열 효율이 개선될 수 있다. 상기 패키지 몸체(110)의 하부 및 상부의 전극층(121,122,123,124)의 패턴은 달라질 수 있으며, 이에 대해 한정하지는 않는다.
도 16은 제8실시 예에 따른 복수의 발광소자 패키지를 어레이한 회로 구성도이다.
도 16을 참조하면, 복수의 발광 소자 패키지(100)를 직렬로 배열하여, 교류 전원으로 복수의 발광 소자(170)를 발광시켜 줄 수 있다. 또는 복수의 발광 소자 패키지(100)를 병렬로 연결하여, 교류 전원으로 복수의 발광 소자(170)를 발광시켜 줄 수 있다.
도 17 및 도 18은 제9실시 예에 따른 발광 소자 패키지의 회로 구성도이다.
도 17을 참조하면, 발광 소자 패키지는 복수의 발광 소자(171,172,...,17N)를 직렬로 연결하여, 교류 전원으로 구동시켜 줄 수 있다. 또한 복수의 발광 소자(171,172,...,17N)를 직렬로 연결하고, 직류 전원으로 구동시켜 줄 수 있다.
도 18을 참조하면, 발광 소자 패키지는 복수의 발광 소자(181,182,...,18N)를 병렬로 연결하여, 교류 전원으로 구동시켜 줄 수 있다. 또한 복수의 발광 소자(181,182,...,18N)를 병렬로 연결하고, 직류 전원으로 구동시켜 줄 수 있다.
도 16 내지 도 18에는 발광 소자를 보호하기 위한 다이오드가 배치될 수 있으며, 이에 대해 한정하지는 않는다.
도 19는 제10실시 예에 따른 발광 소자 패키지의 몸체 형상을 나타낸 도면이다.
도 19를 참조하면, (A)와 같이 패키지 몸체(110)는 캐비티(115)의 둘레면(101)이 경사지게 하고, 몸체 적어도 양 측면(102)이 다단으로 꺾여 형성할 수 있다. (B)와 같이 패키지 몸체(110)는 캐비티(115)의 둘레면(101A)이 그 바닥면에 대해 수직하게 형성될 수 있으며, 몸체 외측면에 수직하게 형성될 수 있다. (C)와 같이 패키지 몸체(110)의 캐비티(115)는 둘레면이 소정 곡률을 갖는 곡면(101C)로 처리될 수 있다. (D)와 같이 패키지 몸체(110)는 상부(103)에 캐비티가 형성되지 않을 수 있다.
이러한 패키지 몸체(110)는 상부에 대해 에칭할 수도 있고 에칭하지 않을 수 있으며, 이러한 캐비티 형성 여부에 따라 패키지의의 광 지향각을 변경시켜 줄 수 있다. 상기 에칭 방법은 습식식각(wet etching) 방법, 건식식각(dry etching) 방법, 레이저 드릴링(laser drilling) 방법 등이 이용될 수 있으며, 또한 상기 방법들 중 2가지 이상 방법들을 함께 이용할 수도 있다. 상기의 건식 식각 방법의 대표적인 방법으로는 딥 반응성 이온 식각(deep reactive ion etching) 방법이 있다. 상기 캐비티 형성 방법은 마스크로 패터닝한 후, 습식 식각액 예컨대, KOH 용액, TMAH, EDP와 같은 이방성 습식 식각 용액을 사용하여 형성할 수 있다.
실시 예에 따른 발광소자 패키지는 각 실시 예의 특징에 한정하지 않고, 다른 실시 예에 선택적으로 적용될 수 있다. 또한 발광 소자 또는 발광 소자 패키지는 지시 장치와, 램프, 전조등, 전광판 등의 조명장치, LCD 패널과 같은 표시 장치 등의 광원으로 사용될 수 있으며, 이러한 분야는 실시 예의 기술적 범위 내에서 선택적으로 채택할 수 있다.
이상에서 본 발명에 대하여 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 발명의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
100:발광소자 패키지, 110: 패키지 몸체, 112:절연층, 121,122,123,124: 제1내지 제4금속층, 130,140,150,160: 제1내지 제4다이오드, 170: 발광소자

Claims (17)

  1. 도전형의 패키지 몸체;
    상기 패키지 몸체 위에 절연층;
    상기 절연층 위에 서로 이격된 제1금속층 내지 제4금속층;
    상기 제1금속층 및 상기 제2금속층에 전기적으로 연결되며 상기 패키지 몸체의 제1웰 영역에 형성된 제1다이오드;
    상기 제2금속층 및 상기 제3금속층에 전기적으로 연결된 발광 소자;
    상기 제3금속층 및 상기 제4금속층에 전기적으로 연결되며 상기 패키지 몸체의 제2웰 영역에 형성된 제2다이오드;
    상기 제4금속층 및 상기 제2금속층에 전기적으로 연결되며 상기 패키지 몸체의 제3웰 영역에 형성된 제3다이오드;
    상기 제3금속층 및 상기 제1금속층에 전기적으로 연결되며 상기 패키지 몸체의 제4웰 영역에 형성된 제4다이오드; 및
    상기 제2금속층과 상기 제3금속층에 상기 발광 소자와 반대의 극성으로 연결되고 상기 패키지 몸체에 집적된 제5웰 영역을 갖는 제5다이오드를 포함하는 발광 소자 패키지.
  2. 제1항에 있어서, 상기 패키지 몸체는 실리콘계의 재질을 포함하며,
    상기 제1웰 영역 내지 상기 제4웰 영역 중 적어도 하나는 상기 패키지 몸체의 위 또는 아래에 형성되는 발광 소자 패키지.
  3. 제1항 또는 제2항에 있어서, 상기 패키지 몸체의 상부에 상기 발광 소자가 배치된 캐비티를 포함하는 발광 소자 패키지.
  4. 제3항에 있어서, 상기 캐비티에 형성된 수지물을 포함하는 발광 소자 패키지.
  5. 제1항에 있어서, 상기 패키지 몸체는 제1도전형이며,
    상기 제1웰 영역 내지 제4웰 영역에는 상기 패키지 몸체에 형성된 제2도전형 웰과, 상기 제1도전형의 패키지 몸체로 각각 형성되는 발광 소자 패키지.
  6. 제1항에 있어서, 상기 제1내지 제4웰 영역은 상기 패키지 몸체에 형성된 제2도전형 웰과, 상기 제2도전형 웰에 형성된 제1도전형 웰로 각각 형성되는 발광 소자 패키지.
  7. 삭제
  8. 제1항에 있어서, 상기 제1금속층 및 상기 제4금속층는 교류 전원의 제2극성의 단자 및 제1극성의 단자에 연결되는 발광 소자 패키지.
  9. 제8항에 있어서, 상기 제2금속층 및 상기 제3금속층는 직류 전원의 제1극성의 단자 및 제2극성의 단자에 연결되는 발광 소자 패키지.
  10. 제8항에 있어서, 상기 제1다이오드, 상기 발광 소자, 및 상기 제2다이오드는 제1극성의 경로를 제공하고, 상기 제3다이오드, 상기 발광 소자 및 상기 제4다이오드는 제2극성의 경로를 제공하는 발광 소자 패키지.
  11. 제3항에 있어서, 상기 발광 소자는 상기 캐비티 내에 복수개가 직렬 또는 병렬로 연결되는 발광 소자 패키지.
  12. 제1항에 있어서, 상기 제1금속층 내지 제4금속층 중 적어도 2개는 상기 패키지 몸체의 하면까지 연장되어 형성되는 발광 소자 패키지.
  13. 도전형의 패키지 몸체의 표면에 절연층을 형성하는 단계;
    상기 패키지 몸체의 서로 다른 영역에 제1다이오드 내지 제5다이오드를 형성하기 위해 제1웰 영역 내지 제5웰 영역을 상기 패키지 몸체 내에 집적하는 단계;
    상기 절연층 위에 서로 이격된 제1금속층 내지 제4금속층를 형성하는 단계; 및
    상기 제2금속층 및 상기 제3금속층에 발광 소자를 전기적으로 연결하는 단계; 를 포함하며,
    상기 제1다이오드는 상기 제1금속층 및 상기 제2금속층에 전기적으로 연결되며, 상기 제2다이오드는 상기 제2금속층 및 상기 제3금속층에 전기적으로 연결되며, 상기 제3다이오드는 상기 제3금속층 및 상기 제4금속층에 전기적으로 연결되며, 상기 제4다이오드는 상기 제4금속층 및 상기 제2금속층에 전기적으로 연결되며, 상기 제5다이오드는 상기 제2금속층 및 상기 제3금속층에 상기 발광 소자의 극성 연결과 반대로 연결되는 발광 소자 패키지 제조방법.
  14. 제13항에 있어서, 상기 제1다이오드, 상기 발광 소자, 및 상기 제2다이오드는 교류 전원의 제1극성의 경로를 제공하기 위해 전기적으로 연결되고,
    상기 제3다이오드, 상기 발광 소자 및 상기 제4다이오드는 교류 전원의 제2극성의 경로를 제공하기 위해 전기적으로 연결되는 발광 소자 패키지 제조방법.
  15. 제13항에 있어서, 상기 패키지 몸체 상부에 캐비티를 형성하며, 상기 캐비티 형성 후 상기 절연층을 형성하는 발광 소자 패키지 제조방법.
  16. 제13항에 있어서, 상기 제1 내지 제5다이오드는 각 웰 영역에 불순물을 주입 또는 확산시켜 P-N 접합 또는 N-P 접합되는 발광 소자 패키지 제조방법.
  17. 삭제
KR1020100022753A 2010-03-15 2010-03-15 발광 소자 패키지 및 그 제조방법 KR101034130B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100022753A KR101034130B1 (ko) 2010-03-15 2010-03-15 발광 소자 패키지 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100022753A KR101034130B1 (ko) 2010-03-15 2010-03-15 발광 소자 패키지 및 그 제조방법

Publications (1)

Publication Number Publication Date
KR101034130B1 true KR101034130B1 (ko) 2011-05-13

Family

ID=44365908

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100022753A KR101034130B1 (ko) 2010-03-15 2010-03-15 발광 소자 패키지 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR101034130B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100746783B1 (ko) * 2006-02-28 2007-08-06 엘지전자 주식회사 발광소자 패키지 및 그 제조방법
KR100767681B1 (ko) * 2006-12-04 2007-10-17 엘지전자 주식회사 발광 소자 패키지 및 그 제조방법
KR20080051877A (ko) * 2006-12-07 2008-06-11 엘지전자 주식회사 발광 소자 패키지 및 그 제조방법
KR20090044667A (ko) * 2007-11-01 2009-05-07 엘지전자 주식회사 발광 소자 패키지 및 그 제조방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100746783B1 (ko) * 2006-02-28 2007-08-06 엘지전자 주식회사 발광소자 패키지 및 그 제조방법
KR100767681B1 (ko) * 2006-12-04 2007-10-17 엘지전자 주식회사 발광 소자 패키지 및 그 제조방법
KR20080051877A (ko) * 2006-12-07 2008-06-11 엘지전자 주식회사 발광 소자 패키지 및 그 제조방법
KR20090044667A (ko) * 2007-11-01 2009-05-07 엘지전자 주식회사 발광 소자 패키지 및 그 제조방법

Similar Documents

Publication Publication Date Title
US9786827B2 (en) Light emitting diode package
TWI422044B (zh) 封裝發光裝置之晶片尺度方法及經晶片尺度封裝之發光裝置
TWI470824B (zh) 電極結構及其發光元件
US7755099B2 (en) Light emitting device package
US9082921B2 (en) Multi-die LED package
KR101047801B1 (ko) 발광 디바이스 패키지 및 그 제조방법
TWI535077B (zh) 發光單元及其發光模組
US9627361B2 (en) Multiple configuration light emitting devices and methods
TWI570962B (zh) A light emitting unit and a semiconductor light emitting device
JP2008505508A (ja) 発光デバイスをパッケージするためのチップスケール方法およびチップスケールにパッケージされた発光デバイス
US20120187862A1 (en) Light emitting die (led) packages and related methods
KR100999746B1 (ko) 발광 디바이스 패키지 및 그 제조방법
KR101179579B1 (ko) 엘이디 조명 모듈 및 그의 제조 방법
KR102131853B1 (ko) 발광다이오드 어레이
TWI470836B (zh) 發光二極體封裝結構
KR101034130B1 (ko) 발광 소자 패키지 및 그 제조방법
KR101072143B1 (ko) 발광소자 패키지 및 그 제조방법
KR101104760B1 (ko) 발광 장치
KR101063997B1 (ko) 발광소자 패키지 및 그 제조방법
KR101119015B1 (ko) 발광 장치
KR101104767B1 (ko) 발광 장치
KR101104763B1 (ko) 발광 장치
KR101034114B1 (ko) 발광 소자 및 그 제조방법
KR20120093008A (ko) 발광 다이오드 패키지
JP2007227675A (ja) 光源装置

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140407

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160412

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20170405

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20180409

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20190411

Year of fee payment: 9