KR101032941B1 - Thin film transistor array panel - Google Patents

Thin film transistor array panel Download PDF

Info

Publication number
KR101032941B1
KR101032941B1 KR1020030093252A KR20030093252A KR101032941B1 KR 101032941 B1 KR101032941 B1 KR 101032941B1 KR 1020030093252 A KR1020030093252 A KR 1020030093252A KR 20030093252 A KR20030093252 A KR 20030093252A KR 101032941 B1 KR101032941 B1 KR 101032941B1
Authority
KR
South Korea
Prior art keywords
line
gate
gate driver
driver
dummy gate
Prior art date
Application number
KR1020030093252A
Other languages
Korean (ko)
Other versions
KR20050061132A (en
Inventor
김철호
김철민
박태형
김일곤
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020030093252A priority Critical patent/KR101032941B1/en
Publication of KR20050061132A publication Critical patent/KR20050061132A/en
Application granted granted Critical
Publication of KR101032941B1 publication Critical patent/KR101032941B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13452—Conductors connecting driver circuitry and terminals of panels
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13454—Drivers integrated on the active matrix substrate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136259—Repairing; Defects
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)

Abstract

절연 기판 위에 형성되어 있는 게이트선, 게이트선과 절연되어 교차하여 표시 영역을 정의하고 있는 데이터선, 게이트선에 주사 신호를 인가하는 게이트 구동부, 데이터선에 화상 신호를 인가하는 데이터 구동부, 표시 영역을 중심으로 하여 게이트 구동부의 맞은편에 형성되어 있는 더미 게이트 구동부를 포함하는 박막 트랜지스터 표시판을 마련한다. A gate line formed on an insulating substrate, a data line insulated from and crossing the gate line to define a display area, a gate driver for applying a scan signal to the gate line, a data driver for applying an image signal to the data line, and a display area As a result, a thin film transistor array panel including a dummy gate driver formed on the opposite side of the gate driver is provided.

박막트랜지스터표시판, 더미게이트구동부Thin film transistor display panel, dummy gate driver

Description

박막 트랜지스터 표시판{Thin film transistor array panel}Thin film transistor array panel

도 1은 본 발명의 일 실시예에 따른 박막 트랜지스터 표시판의 배치도이고,1 is a layout view of a thin film transistor array panel according to an exemplary embodiment of the present invention.

도 2a는 도 1의 A 부분을 확대하여 나타낸 도면이고,FIG. 2A is an enlarged view of a portion A of FIG. 1;

도 2b는 도 2a의 IIb-IIb'선에 대한 단면도이고,FIG. 2B is a cross sectional view taken along the line IIb-IIb ′ of FIG. 2A;

도 3a는 도 1의 B 부분을 확대하여 나타낸 도면이고,3A is an enlarged view of a portion B of FIG. 1,

도 3b는 도 3a의 IIIb-IIIb'선에 대한 단면도이다.FIG. 3B is a cross-sectional view taken along line IIIb-IIIb 'of FIG. 3A.

121 게이트선, 121 gate line,

171 데이터선, 171 data lines,

400 게이트 구동부,400 gate driver,

410 더미 게이트 구동부,410 dummy gate driver,

401, 402, 403 더미 게이트 연결선401, 402, 403 dummy gate leads

500 데이터 구동부,500 data driver,

600 데이터 구동 IC,600 data drive ic,

610 FPC(flexible printed circuit)610 FPC (flexible printed circuit)

700 PCB(printed circuit board)700 printed circuit board

본 발명은 박막 트랜지스터 표시판에 관한 것이다.The present invention relates to a thin film transistor array panel.

박막 트랜지스터 표시판은 액정 표시 장치나 유기 이엘 표시 장치 등의 평판 표시 장치에서 각 화소를 독립적으로 구동하기 위한 스위칭 소자인 박막 트랜지스터를 소정의 배열로 형성해 놓은 기판이다.The thin film transistor array panel is a substrate in which a thin film transistor, which is a switching element for driving each pixel independently in a flat panel display such as a liquid crystal display or an organic EL display, is formed in a predetermined arrangement.

박막 트랜지스터 표시판에는 복수의 게이트선과 데이터선이 서로 교차하고 있고, 이들 두 선이 교차하여 구획하는 각 화소 영역마다 박막 트랜지스터가 형성된다. 여기서 게이트선은 주사 신호를 전달하고, 데이터선은 화상 신호를 전달한다. In the thin film transistor array panel, a plurality of gate lines and a data line cross each other, and a thin film transistor is formed in each pixel region where the two lines cross each other. The gate line transfers a scan signal and the data line transfers an image signal.

주사 신호와 화상 신호는 각각 게이트 구동 회로와 데이터 구동 회로가 각 게이트선과 데이터선에 인가한다. 이들 구동 회로는 별도의 IC(integrated circuit)칩을 실장하여 구성하기도 하고, 표시판 위에 박막 트랜지스터를 형성하는 과정에서 함께 형성하기도 한다. 후자의 경우는 주로 박막 트랜지스터의 성능이 우수한 다결정 규소 박막 트랜지스터 표시판에 적용하는 기술이다.In the scan signal and the image signal, a gate driving circuit and a data driving circuit are applied to each gate line and data line, respectively. These driving circuits may be configured by mounting separate integrated chip (IC) chips, or may be formed together in the process of forming a thin film transistor on a display panel. The latter case is mainly applied to a polysilicon thin film transistor array panel having excellent performance of a thin film transistor.

그런데 박막 트랜지스터 표시판에 형성되는 게이트선과 데이터선은 매우 미세한 금속 패턴으로 그 형성 과정에서 단선될 가능성이 상존한다. 이러한 배선의 단선에 대비하여 추후 수리할 수 있는 구조를 형성해 놓거나 또는 단선을 예방할 수 있는 구조를 형성해 둔다. 게이트선의 경우에는 게이트선을 이중으로 형성하여 단선을 예방하는 방식을 취하는 것이 보통이나 이러한 방식의 경우 게이트선이 차지하는 면적이 넓어 개구율이 낮은 단점이 있다. 또, 표시 영역 둘레로 수리선을 형성해 두고 게이트선이 단선된 경우에는 수리선을 경유하여 주사 신호가 전달될 수 있도록 수리선과 단선된 게이트선을 연결한다. 그러나 이러한 방식의 경우에는 게이트선의 부하가 증가하여 주사 신호가 왜곡되는 문제가 발생한다.However, the gate line and the data line formed on the thin film transistor array panel are very fine metal patterns, and there is a possibility that the gate lines and the data lines may be disconnected during the formation process. In preparation for the disconnection of such wiring, a structure that can be repaired later is formed or a structure that prevents disconnection is formed. In the case of the gate line, it is common to take a method of preventing the disconnection by forming the gate line in double, but in this case, the gate line has a large area and thus has a low opening ratio. If a repair line is formed around the display area and the gate line is disconnected, the repair line and the disconnected gate line are connected to each other so that the scan signal can be transmitted via the repair line. However, in this case, the load of the gate line increases, causing a problem that the scan signal is distorted.

본 발명이 이루고자 하는 기술적 과제는 개구율 저하나 게이트선 부하 증가의 문제점이 없는 게이트선 단선 대비 구조를 마련하는 것이다.The technical problem to be achieved by the present invention is to provide a structure compared to the gate line disconnection without the problem of lowering the aperture ratio or increasing the gate line load.

이러한 과제를 해결하기 위하여 본 발명에서는 더미 게이트 구동부를 형성한다.In order to solve this problem, the present invention forms a dummy gate driver.

구체적으로는, 절연 기판, 상기 절연 기판 위에 형성되어 있는 게이트선, 상기 게이트선과 절연되어 교차하여 표시 영역을 정의하고 있는 데이터선, 상기 게이트선에 주사 신호를 인가하는 게이트 구동부, 상기 데이터선에 화상 신호를 인가하는 데이터 구동부, 상기 표시 영역을 중심으로 하여 상기 게이트 구동부의 맞은편에 형성되어 있는 더미 게이트 구동부를 포함하는 박막 트랜지스터 표시판을 마련한다.Specifically, an insulating substrate, a gate line formed on the insulating substrate, a data line insulated from and intersecting the gate line to define a display area, a gate driver for applying a scan signal to the gate line, and an image on the data line. A thin film transistor array panel including a data driver configured to apply a signal and a dummy gate driver disposed opposite the gate driver based on the display area is provided.

이 때, 상기 게이트 구동부와 상기 더미 게이트 구동부 사이를 연결하기 위한 더미 게이트 연결선을 더 포함할 수 있고, 상기 더미 게이트 연결선은 상기 더미 게이트 구동부의 입력 단자와 연결되어 있고, 상기 게이트 구동부의 인출선과 절연막을 사이에 두고 중첩할 수 있다. 상기 더미 게이트 구동부의 인출선 및 게이트선과 절연막을 사이에 두고 중첩하는 연결편을 더 포함할 수 있다. The dummy gate connection line may further include a dummy gate connection line for connecting between the gate driver and the dummy gate driver. The dummy gate connection line is connected to an input terminal of the dummy gate driver. You can nest them with. The dummy gate driver may further include a connection line overlapping the lead line and the gate line and the insulating layer therebetween.                     

첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.DETAILED DESCRIPTION Embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art may easily implement the present invention. The present invention may, however, be embodied in many different forms and should not be construed as limited to the embodiments set forth herein.

도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.In the drawings, the thickness of layers, films, panels, regions, etc., are exaggerated for clarity. Like parts are designated by like reference numerals throughout the specification. When a part of a layer, film, region, plate, etc. is said to be "on" another part, this includes not only the other part being "right over" but also another part in the middle. On the contrary, when a part is "just above" another part, there is no other part in the middle.

이하에서는 액정 표시 장치용 박막 트랜지스터를 예로 들어 본 발명을 설명한다.Hereinafter, the present invention will be described using a thin film transistor for a liquid crystal display as an example.

그러면 도면을 참고로 하여 본 발명의 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 구조에 대하여 설명한다.Next, a structure of a thin film transistor substrate for a liquid crystal display according to an exemplary embodiment of the present invention will be described with reference to the drawings.

도 1은 본 발명의 일 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판의 배치도이고, 도 2a는 도 1의 A 부분을 확대하여 나타낸 도면이고, 도 2b는 도 2a의 IIb-IIb'선에 대한 단면도이고, 도 3a는 도 1의 B 부분을 확대하여 나타낸 도면이고, 도 3b는 도 3a의 IIIb-IIIb'선에 대한 단면도이다.1 is a layout view of a thin film transistor array panel for a liquid crystal display according to an exemplary embodiment of the present invention, FIG. 2A is an enlarged view of a portion A of FIG. 1, and FIG. 2B is a line IIb-IIb ′ of FIG. 2A. 3A is an enlarged view of a portion B of FIG. 1, and FIG. 3B is a cross-sectional view taken along line IIIb-IIIb ′ of FIG. 3A.

액정 표시 장치는 하부 표시판과 이와 마주보고 있는 상부 표시판 및 하부 표시판과 상부 표시판 사이에 주입되어 있는 액정 분자를 포함하는 액정층으로 이 루어진다. The liquid crystal display device includes a liquid crystal layer including a lower panel, an upper panel facing the lower panel, and liquid crystal molecules injected between the lower panel and the upper panel.

이중, 하부 표시판에 게이트선(121), 데이터선(171)을 비롯한 박막 트랜지스터 어레이와 게이트 구동부(400), 데이터 구동부(500) 등이 형성되어 있고, 데이터 구동부(500)는 FPC(flexible printed circuit: 610)에 실장되어 있는 데이터 구동 IC(600)와 연결되어 있다. 데이터 구동 IC(600)는 PCB(printed circuit board: 700)에 실장되어 있는 계조 전압 생성 회로나 신호 제어 회로 등과 연결되어 있다. 게이트 구동부(400)도 FPC(610) 또는 데이터 구동 IC(600)의 핀을 경유하여 PCB(700)의 구동 전압 생성 회로 등과 연결되어 있다.A thin film transistor array including a gate line 121 and a data line 171, a gate driver 400, and a data driver 500 are formed on the lower panel, and the data driver 500 is a flexible printed circuit (FPC). And a data driver IC 600 mounted at 610. The data driver IC 600 is connected to a gray voltage generator circuit or a signal control circuit mounted on a printed circuit board 700. The gate driver 400 is also connected to a driving voltage generation circuit of the PCB 700 via a pin of the FPC 610 or the data driver IC 600.

또, 점선으로 표시되어 있는 표시 영역을 사이에 두고 게이트 구동부(400)와 마주하도록 더미 게이트 구동부(410)가 형성되어 있다. 더미 게이트 구동부(410)는 게이트 구동부(400)와 동일한 구조를 가지며, 필요할 경우 게이트 구동부(400)와 연결할 수 있도록 더미 게이트 연결선(401, 402, 403)을 구비하고 있다. 도면에는 더미 게이트 연결선(401, 402, 403)은 3개로 예시되어 있으나 이는 예시일 뿐이고 더 많이 또는 더 적은 수로 형성할 수도 있다. 또한, 더미 게이트 구동부(410)는 필요할 경우 각 게이트선(121)과도 연결할 수 있도록 연결 구조를 가지고 있다.In addition, the dummy gate driver 410 is formed to face the gate driver 400 with the display area indicated by a dotted line therebetween. The dummy gate driver 410 has the same structure as the gate driver 400 and includes dummy gate connection lines 401, 402, and 403 so that the dummy gate driver 410 may be connected to the gate driver 400 if necessary. Although three dummy gate connection lines 401, 402, and 403 are illustrated in the drawing, this is only an example and may be formed in more or less. In addition, the dummy gate driver 410 has a connection structure so that the dummy gate driver 410 can also be connected to each gate line 121 if necessary.

그러면, 더미 게이트 연결선(401, 402, 403)과 게이트 구동부(400)의 연결 구조와 더미 게이트 구동부(410)와 게이트선(121)의 연결 구조를 도 2a, 2b 및 도 3a, 3b를 참고로 하여 설명한다.Then, the connection structure between the dummy gate connection lines 401, 402, and 403 and the gate driver 400, and the connection structure between the dummy gate driver 410 and the gate line 121 will be described with reference to FIGS. 2A, 2B, 3A, and 3B. Will be explained.

먼저, 도 2a 및 도 2b에 나타낸 바와 같이, 절연 기판(110) 위에 차단막(111)이 형성되어 있고, 차단막(111) 위에 게이트 절연막(130)이 형성되어 있으며, 게이트 절연막(130) 위에 게이트 구동부 인출선(122)이 형성되어 있다. 여기서, 차단막(111)은 표시 영역에 형성되는 박막 트랜지스터의 다결정 규소층에 유리 등으로 이루어지는 절연 기판(110)으로부터 이물질이 침투하는 것을 방지하기 위하여 형성하는 것이다. 게이트 구동부 인출선(122)은 게이트선(121)과 동일한 물질로 형성되어 있으며 게이트 구동부(400)로부터 인출된 신호선으로서 게이트 구동부(400)에 입력된 것과 동일한 신호를 출력한다. First, as shown in FIGS. 2A and 2B, a blocking film 111 is formed on the insulating substrate 110, a gate insulating film 130 is formed on the blocking film 111, and a gate driver is formed on the gate insulating film 130. A leader line 122 is formed. Here, the blocking film 111 is formed to prevent foreign matter from penetrating into the polycrystalline silicon layer of the thin film transistor formed in the display region from the insulating substrate 110 made of glass or the like. The gate driver lead line 122 is formed of the same material as the gate line 121 and outputs the same signal as that input to the gate driver 400 as a signal line drawn from the gate driver 400.

게이트 구동부 인출선(122) 위에는 제1 층간 절연막(801)이 형성되어 있고, 제1 층간 절연막(801) 위에는 더미 게이트 연결선(172)이 형성되어 있으며, 더미 게이트 연결선(172) 위에는 제2 층간 절연막(801)이 형성되어 있다. 여기서 더미 게이트 연결선(172)은 게이트 구동부 인출선(122)과 일부가 중첩하고 있고, 데이터선(171)과 동일한 물질로 형성되어 있다. A first interlayer insulating layer 801 is formed on the gate driver lead line 122, a dummy gate connection line 172 is formed on the first interlayer insulating layer 801, and a second interlayer insulating layer is formed on the dummy gate connection line 172. 801 is formed. The dummy gate connection line 172 overlaps with the gate driver lead-out line 122 and is formed of the same material as the data line 171.

이상과 같이, 게이트 구동부 인출선(122)과 더미 게이트 연결선(172)은 제1 층간 절연막(801)을 사이에 두고 중첩하고 있다. 따라서 필요할 경우 레이저를 조사함으로써 이들 두 배선(122, 172)을 단락할 수 있다. As described above, the gate driver lead line 122 and the dummy gate connection line 172 overlap with the first interlayer insulating film 801 therebetween. Therefore, these two wires 122 and 172 can be shorted by irradiating a laser if necessary.

본 실시예에서는 게이트 구동부 인출선(122)을 게이트선(121)과 동일한 층에 형성하고 더미 게이트 연결선(172)을 데이터선(171)과 동일한 층에 형성하고 있으나 이와 반대로 게이트 구동부 인출선(122)을 데이터선(171)과 동일한 층에 형성하고 더미 게이트 연결선(172)을 게이트선(121)과 동일한 층에 형성할 수도 있다.In the present exemplary embodiment, the gate driver lead line 122 is formed on the same layer as the gate line 121, and the dummy gate connection line 172 is formed on the same layer as the data line 171. ) May be formed on the same layer as the data line 171, and the dummy gate connection line 172 may be formed on the same layer as the gate line 121.

다음, 도 3a 및 도 3b에 나타낸 바와 같이, 절연 기판(110) 위에 차단막 (111)이 형성되어 있고, 차단막(111) 위에 게이트 절연막(130)이 형성되어 있으며, 게이트 절연막(130) 위에 게이트선(121)과 더미 게이트 구동부 인출선(123)이 형성되어 있다. 게이트선(121)과 더미 게이트 구동부 인출선(123) 위에는 제1 층간 절연막(801)이 형성되어 있고, 제1 층간 절연막(801) 위에는 연결편(174)이 형성되어 있으며, 연결편(174) 위에는 제2 층간 절연막(802)이 형성되어 있다. 여기서 연결편(174)은 제1 층간 절연막(801)을 사이에 두고 게이트선(121) 및 더미 게이트 구동부 인출선(123)과 각각 중첩하고 있다. 따라서 필요할 경우 레이저를 조사함으로써 이들 연결편(174)과 게이트선(121) 사이 및 연결편(174) 및 더미 게이트 구동부 인출선(123) 사이를 단락할 수 있다. 3A and 3B, the blocking film 111 is formed on the insulating substrate 110, the gate insulating film 130 is formed on the blocking film 111, and the gate line is formed on the gate insulating film 130. The 121 and the dummy gate driver lead line 123 are formed. A first interlayer insulating film 801 is formed on the gate line 121 and the dummy gate driver lead line 123, a connecting piece 174 is formed on the first interlayer insulating film 801, and a first interlayer insulating film 801 is formed on the connecting piece 174. A two interlayer insulating film 802 is formed. The connection piece 174 overlaps the gate line 121 and the dummy gate driver lead line 123 with the first interlayer insulating layer 801 therebetween. Therefore, if necessary, the laser can be irradiated to short-circuit between the connecting piece 174 and the gate line 121 and between the connecting piece 174 and the dummy gate driver lead line 123.

본 실시예에서는 더미 게이트 구동부 인출선(123)을 게이트선(121)과 동일한 층에 형성하고 연결편(174)을 따로 형성하여 연결하고 있으나 더미 게이트 구동부 인출선(123)을 게이트선(121)과는 다른 층에 형성하고 더미 게이트 구동부 인출선(123)을 직접 게이트선(121)과 중첩하도록 형성할 수도 있다.In the present exemplary embodiment, the dummy gate driver lead line 123 is formed on the same layer as the gate line 121, and the connecting piece 174 is separately formed and connected. However, the dummy gate driver lead line 123 is connected to the gate line 121. May be formed in another layer, and the dummy gate driver lead line 123 may be directly overlapped with the gate line 121.

이상과 같은 구조에서 어떤 게이트선(121)이 단선될 경우 게이트 구동부 인출선(122)과 더미 게이트 연결선(401, 402, 403)을 연결하고, 더미 게이트 구동부 인출선(123)과 단선된 게이트선(121)을 연결한다. 이렇게 하면, 더미 게이트 구동부(410)가 게이트 구동부(400)와 동일하게 주사 신호를 출력하여 단선된 게이트선(121)에도 주사 신호가 인가될 수 있다.In the above structure, when a gate line 121 is disconnected, the gate driver lead line 122 and the dummy gate connection lines 401, 402, and 403 are connected, and the gate line disconnected from the dummy gate driver lead line 123. Connect (121). In this case, the scan signal may be applied to the disconnected gate line 121 by the dummy gate driver 410 outputting the scan signal in the same manner as the gate driver 400.

이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다. 특히, 화소 전극과 공통 전극에 형성하는 절개부의 배치는 여러 다양한 변형이 있을 수 있다.Although the preferred embodiments of the present invention have been described in detail above, the scope of the present invention is not limited thereto, and various modifications and improvements of those skilled in the art using the basic concepts of the present invention defined in the following claims are also provided. It belongs to the scope of rights. In particular, the arrangement of the cutouts formed in the pixel electrode and the common electrode may be variously modified.

이상과 같은 구성으로 게이트선 수리 구조를 형성하면 표시 영역에는 게이트선 수리를 위하여 추가되는 배선이 없으므로 개구율 저하를 초래하지 않고, 더미 게이트 구동부가 출력하는 주사 신호가 직접 게이트선에 전달되므로 부하 증가로 인한 신호 왜곡도 발생하지 않는다.If the gate line repair structure is formed in the above configuration, since there is no additional wiring to repair the gate line in the display area, the opening ratio is not reduced and the scan signal output from the dummy gate driver is directly transmitted to the gate line, thereby increasing the load. No signal distortion occurs.

Claims (4)

삭제delete 삭제delete 절연 기판,Insulation board, 상기 절연 기판 위에 형성되어 있는 게이트선,A gate line formed on the insulating substrate, 상기 게이트선과 절연되어 교차하여 표시 영역을 정의하고 있는 데이터선,A data line insulated from and intersecting the gate line to define a display area; 상기 게이트선에 주사 신호를 인가하는 게이트 구동부,A gate driver applying a scan signal to the gate line; 상기 데이터선에 화상 신호를 인가하는 데이터 구동부,A data driver for applying an image signal to the data line; 상기 표시 영역을 중심으로 하여 상기 게이트 구동부의 맞은편에 형성되어 있는 더미 게이트 구동부,A dummy gate driver formed opposite the gate driver with respect to the display area; 상기 게이트 구동부와 상기 더미 게이트 구동부 사이를 연결하기 위한 더미 게이트 연결선을 포함하고,A dummy gate connection line for connecting the gate driver and the dummy gate driver; 상기 더미 게이트 연결선은 상기 더미 게이트 구동부의 입력 단자와 연결되어 있고, 상기 게이트 구동부의 인출선과 절연막을 사이에 두고 중첩하는 박막 트랜지스터 표시판.The dummy gate connection line is connected to an input terminal of the dummy gate driver and overlaps the lead line of the gate driver and an insulating layer therebetween. 절연 기판,Insulation board, 상기 절연 기판 위에 형성되어 있는 게이트선,A gate line formed on the insulating substrate, 상기 게이트선과 절연되어 교차하여 표시 영역을 정의하고 있는 데이터선,A data line insulated from and intersecting the gate line to define a display area; 상기 게이트선에 주사 신호를 인가하는 게이트 구동부,A gate driver applying a scan signal to the gate line; 상기 데이터선에 화상 신호를 인가하는 데이터 구동부,A data driver for applying an image signal to the data line; 상기 표시 영역을 중심으로 하여 상기 게이트 구동부의 맞은편에 형성되어 있는 더미 게이트 구동부,A dummy gate driver formed opposite the gate driver with respect to the display area; 상기 더미 게이트 구동부의 인출선 및 게이트선과 절연막을 사이에 두고 중첩하는 연결편을 포함하는 박막 트랜지스터 표시판.And a connecting piece overlapping the lead line of the dummy gate driver and the gate line and the insulating layer therebetween.
KR1020030093252A 2003-12-18 2003-12-18 Thin film transistor array panel KR101032941B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030093252A KR101032941B1 (en) 2003-12-18 2003-12-18 Thin film transistor array panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030093252A KR101032941B1 (en) 2003-12-18 2003-12-18 Thin film transistor array panel

Publications (2)

Publication Number Publication Date
KR20050061132A KR20050061132A (en) 2005-06-22
KR101032941B1 true KR101032941B1 (en) 2011-05-06

Family

ID=37253747

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030093252A KR101032941B1 (en) 2003-12-18 2003-12-18 Thin film transistor array panel

Country Status (1)

Country Link
KR (1) KR101032941B1 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108646486A (en) * 2018-05-04 2018-10-12 昆山国显光电有限公司 Display panel and display device
CN108646485A (en) * 2018-05-04 2018-10-12 昆山国显光电有限公司 Display panel and display device

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5365284A (en) 1989-02-10 1994-11-15 Sharp Kabushiki Kaisha Liquid crystal display device and driving method thereof
KR19990052420A (en) * 1997-12-22 1999-07-05 김영환 LCD
KR20030043672A (en) * 2001-11-28 2003-06-02 샤프 가부시키가이샤 Liquid crystal display device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5365284A (en) 1989-02-10 1994-11-15 Sharp Kabushiki Kaisha Liquid crystal display device and driving method thereof
KR19990052420A (en) * 1997-12-22 1999-07-05 김영환 LCD
KR20030043672A (en) * 2001-11-28 2003-06-02 샤프 가부시키가이샤 Liquid crystal display device

Also Published As

Publication number Publication date
KR20050061132A (en) 2005-06-22

Similar Documents

Publication Publication Date Title
US6636288B2 (en) Liquid crystal display
US6307216B1 (en) Thin film transistor panels for liquid crystal displays
US9244317B2 (en) Active matrix substrate and display device
TWI427380B (en) Thin film transistor array panel
CN102473368B (en) Active matrix substrate and active matrix display device
KR20040060619A (en) Liquid crystal display
JP2000171818A (en) Liquid crystal display device
US20240096906A1 (en) Display device, photomask, and manufacturing method of display device
US11239202B2 (en) Display panel and display device
KR20100022762A (en) Liquid crystal display
US6646694B2 (en) Method of repairing LCD data lines
WO2020224172A1 (en) Display panel and display apparatus
JP2000019549A (en) Liquid crystal display device
KR101621559B1 (en) Liquid crystal display device
KR101032941B1 (en) Thin film transistor array panel
US7148509B2 (en) Thin film transistor array panel for display
KR20060052885A (en) Electronic apparatus with a wiring terminal
KR20060015176A (en) Thin film transistor array panel for display
KR100218509B1 (en) Liquid crystal display device
US20050146666A1 (en) Liquid crystal display device
JP3429443B2 (en) Active matrix substrate and liquid crystal display
KR100458839B1 (en) Flat Panel Display
KR100767362B1 (en) Liquid crystal display
KR101054342B1 (en) Thin Film Transistor Display Panels for Display Devices
KR20080050689A (en) Liquid crystal display

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140401

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160329

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180403

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20190401

Year of fee payment: 9