KR101031702B1 - Fabrication method of liquid crystal display device using metal induced crystallization - Google Patents
Fabrication method of liquid crystal display device using metal induced crystallization Download PDFInfo
- Publication number
- KR101031702B1 KR101031702B1 KR1020030097955A KR20030097955A KR101031702B1 KR 101031702 B1 KR101031702 B1 KR 101031702B1 KR 1020030097955 A KR1020030097955 A KR 1020030097955A KR 20030097955 A KR20030097955 A KR 20030097955A KR 101031702 B1 KR101031702 B1 KR 101031702B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- forming
- metal
- amorphous silicon
- silicon layer
- Prior art date
Links
- 229910052751 metal Inorganic materials 0.000 title claims abstract description 66
- 239000002184 metal Substances 0.000 title claims abstract description 61
- 238000002425 crystallisation Methods 0.000 title claims abstract description 53
- 238000000034 method Methods 0.000 title claims abstract description 51
- 239000004973 liquid crystal related substance Substances 0.000 title claims abstract description 15
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 11
- 230000008025 crystallization Effects 0.000 title claims description 41
- 239000000758 substrate Substances 0.000 claims abstract description 32
- 238000000059 patterning Methods 0.000 claims abstract description 7
- 230000006698 induction Effects 0.000 claims abstract description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 40
- 229910052710 silicon Inorganic materials 0.000 claims description 40
- 239000010703 silicon Substances 0.000 claims description 40
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical group [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 39
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 38
- 229910052759 nickel Inorganic materials 0.000 claims description 17
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 claims description 15
- 238000010438 heat treatment Methods 0.000 claims description 15
- 230000008569 process Effects 0.000 claims description 14
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 claims description 9
- 229910021419 crystalline silicon Inorganic materials 0.000 claims description 8
- 239000010931 gold Substances 0.000 claims description 7
- 239000011651 chromium Substances 0.000 claims description 6
- 239000010949 copper Substances 0.000 claims description 6
- 239000010948 rhodium Substances 0.000 claims description 6
- 239000010936 titanium Substances 0.000 claims description 6
- 229910052763 palladium Inorganic materials 0.000 claims description 5
- 229910052782 aluminium Inorganic materials 0.000 claims description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 4
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 4
- 229910052737 gold Inorganic materials 0.000 claims description 4
- 239000012535 impurity Substances 0.000 claims description 4
- 150000002500 ions Chemical class 0.000 claims description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 3
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims description 3
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 claims description 3
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 claims description 3
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 3
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 3
- 229910052787 antimony Inorganic materials 0.000 claims description 3
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 claims description 3
- 229910052793 cadmium Inorganic materials 0.000 claims description 3
- BDOSMKKIYDKNTQ-UHFFFAOYSA-N cadmium atom Chemical compound [Cd] BDOSMKKIYDKNTQ-UHFFFAOYSA-N 0.000 claims description 3
- 229910052804 chromium Inorganic materials 0.000 claims description 3
- 229910017052 cobalt Inorganic materials 0.000 claims description 3
- 239000010941 cobalt Substances 0.000 claims description 3
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 claims description 3
- 229910052802 copper Inorganic materials 0.000 claims description 3
- 229910052750 molybdenum Inorganic materials 0.000 claims description 3
- 239000011733 molybdenum Substances 0.000 claims description 3
- 229910052697 platinum Inorganic materials 0.000 claims description 3
- 229910052703 rhodium Inorganic materials 0.000 claims description 3
- MHOVAHRLVXNVSD-UHFFFAOYSA-N rhodium atom Chemical compound [Rh] MHOVAHRLVXNVSD-UHFFFAOYSA-N 0.000 claims description 3
- 229910052707 ruthenium Inorganic materials 0.000 claims description 3
- 229910052709 silver Inorganic materials 0.000 claims description 3
- 239000004332 silver Substances 0.000 claims description 3
- 229910052719 titanium Inorganic materials 0.000 claims description 3
- 238000000137 annealing Methods 0.000 claims description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 claims 2
- 238000005224 laser annealing Methods 0.000 claims 1
- 239000012466 permeate Substances 0.000 claims 1
- 239000004065 semiconductor Substances 0.000 abstract description 11
- 239000010410 layer Substances 0.000 description 142
- 239000010408 film Substances 0.000 description 19
- 239000010409 thin film Substances 0.000 description 19
- 238000005229 chemical vapour deposition Methods 0.000 description 10
- 238000007715 excimer laser crystallization Methods 0.000 description 8
- 238000000151 deposition Methods 0.000 description 7
- 239000011229 interlayer Substances 0.000 description 7
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 7
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 7
- 229910052581 Si3N4 Inorganic materials 0.000 description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 6
- 229920005591 polysilicon Polymers 0.000 description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 6
- 229910052814 silicon oxide Inorganic materials 0.000 description 6
- -1 chromium Metals Chemical class 0.000 description 5
- 239000002019 doping agent Substances 0.000 description 5
- 239000011521 glass Substances 0.000 description 5
- 230000007547 defect Effects 0.000 description 4
- 150000002739 metals Chemical class 0.000 description 4
- 230000008859 change Effects 0.000 description 3
- 238000001704 evaporation Methods 0.000 description 3
- 230000008020 evaporation Effects 0.000 description 3
- 229910052739 hydrogen Inorganic materials 0.000 description 3
- 239000001257 hydrogen Substances 0.000 description 3
- 239000012071 phase Substances 0.000 description 3
- 230000001681 protective effect Effects 0.000 description 3
- 229910004205 SiNX Inorganic materials 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 239000002131 composite material Substances 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000005984 hydrogenation reaction Methods 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 229910021334 nickel silicide Inorganic materials 0.000 description 2
- RUFLMLWJRZAWLJ-UHFFFAOYSA-N nickel silicide Chemical compound [Ni]=[Si]=[Ni] RUFLMLWJRZAWLJ-UHFFFAOYSA-N 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- 229910021332 silicide Inorganic materials 0.000 description 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 229910020818 PH 3 Inorganic materials 0.000 description 1
- KMTYGNUPYSXKGJ-UHFFFAOYSA-N [Si+4].[Si+4].[Ni++] Chemical compound [Si+4].[Si+4].[Ni++] KMTYGNUPYSXKGJ-UHFFFAOYSA-N 0.000 description 1
- 238000001994 activation Methods 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000003054 catalyst Substances 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 229910052736 halogen Inorganic materials 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 229910021645 metal ion Inorganic materials 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229920001296 polysiloxane Polymers 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 239000007790 solid phase Substances 0.000 description 1
- 229910052724 xenon Inorganic materials 0.000 description 1
- FHNFHKCVQCLJFQ-UHFFFAOYSA-N xenon atom Chemical compound [Xe] FHNFHKCVQCLJFQ-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
- H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Crystallography & Structural Chemistry (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Nonlinear Science (AREA)
- Manufacturing & Machinery (AREA)
- Mathematical Physics (AREA)
- Optics & Photonics (AREA)
- Recrystallisation Techniques (AREA)
- Thin Film Transistor (AREA)
Abstract
본 발명은 금속유도결정화 방법에 의한 액정표시소자 제조방법에 관한 것으로, 기판 상에 금속막을 형성하는 단계, 상기 금속막 상에 버퍼층을 형성하는 단계, 상기 버퍼층 상에 반도체 층을 형성하는 단계, 상기 반도체층을 결정화하는 단계, 상기 반도체층을 패턴닝하여 액티브층을 형성하는 단계를 포함하는 것을 특징으로 하는 것으로 금속유도결정화 방법에 의해 반도체층을 먼저 결정화한 다음, 상기 결정화된 반도체층을 패턴닝하여 액티브층을 형성함으로써 액티브층의 패턴변형을 원천적으로 방지하여 화질을 개선하는 효과를 얻을 수 있다.The present invention relates to a method for manufacturing a liquid crystal display device by a metal induction crystallization method, comprising: forming a metal film on a substrate, forming a buffer layer on the metal film, forming a semiconductor layer on the buffer layer, and Crystallizing the semiconductor layer, and patterning the semiconductor layer to form an active layer, wherein the semiconductor layer is first crystallized by a metal induction crystallization method, and then the crystallized semiconductor layer is patterned. By forming the active layer, the pattern deformation of the active layer is prevented at the source, thereby improving the image quality.
금속유도 결정화 방법, MIC, 액티브 변형Metal-Induced Crystallization Method, MIC, Active Strain
Description
도 1a~1d는 일반적인 금속유도결정화방법에 의해 반도체층을 결정화하는 단계를 나타내는 수순도.1A to 1D are flow charts illustrating the steps of crystallizing a semiconductor layer by a general metal induced crystallization method.
도 2a~2d는 본 발명의 금속유도결정화방법에 의해 액정표시소자를 제조하는 방법을 나타내는 수순도.2A to 2D are flowcharts showing a method of manufacturing a liquid crystal display device by the metal induction crystallization method of the present invention.
********** 도면의 주요부분에 대한 부호의 설명 ******************** Explanation of symbols for the main parts of the drawings **********
201:기판 202:금속막201: substrate 202: metal film
203:버퍼층 204:반도체층203: buffer layer 204: semiconductor layer
204a:액티브층 205:게이트 절연층204a: active layer 205: gate insulating layer
206:게이트 전극 207a,207b:소오스,드레인 영역206:
207c:채널 영역 208:층간 절연층207c: channel region 208: interlayer insulating layer
209a,209b:소오스, 드레인 전극 209a and 209b: source and drain electrodes
210:보호막 211:화소전극210: protective film 211: pixel electrode
본 발명은 액정표시장치(Liquid Crystal Display; LCD), 유기발광 다이오드(Organic Light Emitting Diode; OLED) 등의 디스플레이 장치에 사용되는 박막트랜지스터(Thin Film Transistor; TFT)에 관한 것으로서, 특히, 박막트랜지스터의 액티브층(active layer)이 결정질 실리콘(crystalline silicone)으로 형성된 박막트랜지스터의 제조 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to thin film transistors (TFTs) used in display devices, such as liquid crystal displays (LCDs) and organic light emitting diodes (OLEDs). The present invention relates to a method of manufacturing a thin film transistor in which an active layer is formed of crystalline silicone.
LCD등의 디스플레이 장치에 사용되는 박막트랜지스터는 통상 유리 또는 석영 등의 투명 기판에 실리콘을 증착시킨 후 게이트 절연층 및 게이트 전극을 형성하고, 소스 및 드레인 영역에 불순물 이온이 주입된 액티브층을 형성하여 구성된다. 박막트랜지스터의 소스, 드레인 영역 및 채널을 구성하는 액티브층은 보통, 유리등의 투명 기판 상에 화학 기상 증착(CVD) 방법을 사용하여 실리콘층을 증착하여 형성된다. 그러나 CVD 등의 방법에 의하여 직접 기판에 증착된 실리콘층은 비정질(amorphous) 실리콘층으로서 낮은 전자 이동도(electron mobility)를 가진다.Thin film transistors used in display devices, such as LCDs, are usually formed by depositing silicon on a transparent substrate such as glass or quartz, forming a gate insulating layer and a gate electrode, and forming an active layer implanted with impurity ions in the source and drain regions. It is composed. The active layer constituting the source, drain region, and channel of the thin film transistor is usually formed by depositing a silicon layer on a transparent substrate such as glass by using a chemical vapor deposition (CVD) method. However, the silicon layer deposited directly on the substrate by a method such as CVD has a low electron mobility as an amorphous silicon layer.
스위칭 소자로 박막트랜지스터를 사용하는 디스플레이 장치는 빠른 동작 속도가 요구되며, 소형화됨에 따라 구동 IC의 집적도가 커지고 화소영역의 개구율이 감소되기 때문에, 실리콘층의 전자 이동도를 높여 구동회로를 화소부의 TFT와 동시에 형성하고 단위 화소 개구율을 높일 필요가 있다. 이러한 목적을 달성하기 위해 비정질 실리콘층을 열처리하여 높은 전자 이동도를 가지는 결정질 구조의 결정질 실리콘층으로 결정화하는 기술이 소개되었다.A display device using a thin film transistor as a switching element is required to have a high operating speed, and as the size of the display device decreases, the integration of the driving IC increases and the aperture ratio of the pixel region decreases. Therefore, the TFT increases the electron mobility of the silicon layer. It is necessary to form simultaneously with and increase the unit pixel aperture ratio. In order to achieve the above object, a technology of crystallizing a crystalline silicon layer having a crystalline structure having a high electron mobility by heat-treating the amorphous silicon layer has been introduced.
박막트랜지스터의 채널로 사용되는 비정질 실리콘층을 결정질 실리콘층으로 결정화시키기 위하여 여러 가지 방법이 제안되었는데, 결정화 방법에는 고상 결정화법(Solid Phase Crystallization; SPC), 엑시머 레이저 결정화 방(Excimer Laser Crystallization; ELC)법(Excimer Laser Crystallization; ELC)등이 있다. Various methods have been proposed to crystallize an amorphous silicon layer used as a channel of a thin film transistor into a crystalline silicon layer. The crystallization method includes solid phase crystallization (SPC) and excimer laser crystallization (ELC). Excimer Laser Crystallization (ELC).
상기 SPC은 통상 기판으로 사용되는 유리의 변형 온도인 600℃ 이하의 온도에서 수시간 내지 수십시간에 걸쳐 비정질 실리콘층을 어닐링하는 방법이다. SPC법은 열처리에 장시간을 요하므로 생산성이 낮고, 기판의 면적이 큰 경우에는 600℃ 이하의 온도에서도 기판을 장시간의 열처리하면 기판의 변형이 일어날 수 있는 문제점이 있다. The SPC is a method of annealing an amorphous silicon layer over several hours to several tens of hours at a temperature of 600 ° C. or less, which is a deformation temperature of glass commonly used as a substrate. Since the SPC method requires a long time for heat treatment, when the productivity is low and the area of the substrate is large, there is a problem that deformation of the substrate may occur when the substrate is heat treated for a long time even at a temperature of 600 ° C. or less.
엑시머 레이저 결정화 방법(Excimer Laser Crystallization; ELC)은 실리콘층에 엑시머 레이저를 매우 짧은 시간 동안 주사하여 국부적으로 높은 온도를 발생시켜 순간적으로 실리콘층을 결정화시키는 방법이다. ELC법은 레이저광의 주사를 정교하게 제어하는데 기술적 어려움이 있고, 한 번에 하나의 기판만을 가공할 수 있기 때문에 생산성이 떨어지는 문제가 있다.Excimer Laser Crystallization (ELC) is a method of scanning an excimer laser in a silicon layer for a very short time to generate a locally high temperature to crystallize the silicon layer instantaneously. The ELC method has a technical difficulty in precisely controlling the scanning of the laser light, and there is a problem in that productivity is lowered because only one substrate can be processed at a time.
이러한 종래의 실리콘층 결정화 방법의 단점을 극복하기 위하여 니켈, 금, 알루미늄 등의 금속을 비정질 실리콘과 접촉시키거나 이들 금속을 실리콘에 주입시키는 방법이 소개되었는데, 이 방법은 200℃ 정도의 저온에서도 금속 원소에 의해 비정질 실리콘이 결정질 실리콘으로 상변화가 유도되는 현상을 이용하는 것이다.In order to overcome the disadvantages of the conventional silicon layer crystallization method, a method of contacting metals such as nickel, gold and aluminum with amorphous silicon or injecting these metals into silicon has been introduced. This is to use the phenomenon that the phase change is induced to amorphous silicon by the element to crystalline silicon.
이와 같은 현상을 금속 유도 결정화(Metal Induced Crystallization; MIC)라고 부르는데, MIC 현상을 이용하여 박막트랜지스터를 제조한 경우에는 박막트랜지스터의 액티브층을 구성하는 결정질 실리콘 내에 금속이 잔류하기 때문에 특히, 이 를 박막트랜지스터의 채널부에 적용할 경우에는 누설 전류가 발생하는 문제가 발생한다. This phenomenon is called metal induced crystallization (MIC). In the case where a thin film transistor is manufactured using the MIC phenomenon, a metal remains in the crystalline silicon constituting the active layer of the thin film transistor. When applied to the channel portion of the transistor, a problem that a leakage current occurs.
최근에는 MIC와 같이 금속이 직접 실리콘의 상변화를 유도하지 아니하고, 금속과 실리콘이 반응하여 생성된 실리사이드가 측면으로 계속하여 전파되면서 순차로 실리콘의 결정화를 유도하는 금속유도측면결정화(Metal Induced Lateral Crystallization; MILC) 현상을 이용하여 실리콘층을 결정화시키는 방법이 제안되었다. In recent years, metal induced side crystallization (Metal Induced Lateral Crystallization) does not directly induce the phase change of silicon, but the silicide generated by the reaction of metal and silicon continues to propagate to the side, thereby inducing the crystallization of silicon. A method of crystallizing a silicon layer using a MILC) phenomenon has been proposed.
이러한 MILC 현상을 일으키는 금속으로는 특히 니켈(Ni)과 팔라듐(Pd) 등이 알려져 있는데, 상기 MILC 현상은 금속을 포함한 실리사이드 계면이 실리콘층의 상변화가 전파됨에 따라 측면으로 이동하는 것으로 MILC 현상을 이용하여 실리콘층을 결정화시키는 경우에는 결정화된 실리콘층에는 결정화를 유도하기 위하여 사용된 금속 성분이 거의 잔류하지 않아 전류 누설 및 기타 동작 특성이 개선된 박막트랜지스터를 형성할 수 있는 장점이 있다. Nickel (Ni) and palladium (Pd) are known as metals that cause the MILC phenomenon. The MILC phenomenon is a silicide interface including a metal that moves sideways as the phase change of the silicon layer propagates. In the case of crystallizing the silicon layer by using the crystallized silicon layer has almost no metal component used to induce crystallization has the advantage of forming a thin film transistor with improved current leakage and other operating characteristics.
또한, MILC 현상을 이용하는 경우에는 300℃ 내지 500℃의 비교적 저온에서 실리콘의 결정화를 유도할 수 있어 고로(furnace)를 이용하여 결정화하는 경우보다 기판 손상없이 여러 장의 기판을 동시에 결정화시킬 수 있는 장점이 있다. In addition, in the case of using the MILC phenomenon, the crystallization of silicon can be induced at relatively low temperatures of 300 ° C to 500 ° C, so that several substrates can be crystallized at the same time without damaging the substrate than crystallization using a blast furnace. have.
도 1a 내지 도 1d는 MIC 및 MILC 현상을 이용하여 TFT를 구성하는 실리콘층을 결정화시키는 종래 기술의 공정을 도시하는 단면도이다.1A to 1D are cross-sectional views showing prior art processes for crystallizing a silicon layer constituting a TFT using MIC and MILC phenomena.
도 1a와 같이 비정질 실리콘층은 버퍼층(11)이 형성되어 있는 절연 기판(10) 상에 증착되고, 포토리소그래피에 의하여 비정질 실리콘을 패터닝하여 액티브(12) 이 형성된다. 다음으로 게이트 절연층(13) 및 게이트 전극(14)은 통상의 방법을 사용하여 상기 액티브층(12) 위에 형성된다. As shown in FIG. 1A, an amorphous silicon layer is deposited on an
다음으로, 도 1b와 같이 상기 게이트 전극(14)을 마스크로 사용하여 절연 기판(10)의 전체를 도펀트로 도핑하여 상기 액티브층(12)에 소스 영역(15a), 채널 영역(15c) 및 드레인 영역(15b)을 형성한다. Next, as shown in FIG. 1B, the entire
그런 다음, 도 1c에서 보는 바와 같이 게이트 전극(14), 액티브층 및 기판 전체에 금속층(16)을 얇게 증착시킨다. Then, as shown in FIG. 1C, the
다음으로 기판 전체를 300℃ 내지 700℃의 온도에서 어닐링하면 잔류된 금속층(16)의 바로 아래의 소스 및 드레인 영역(15a,15b)은 MIC 현상에 의하여 결정화 되고, 금속층(16)이 덮혀 있지 않은 게이트 전극 아래의 채널 영역(15c)은 잔류된 금속층(17)으로부터 유도되는 MILC 현상에 의하여 결정화가 유도된다.Next, when the entire substrate is annealed at a temperature of 300 ° C to 700 ° C, the source and
도 1d는 액티브층(12) 중 소오스 및 드레인 영역(15a,15b)은 MIC에 의해, 채널영역(15c)은 MILC에 의해 결정화되는 모습을 도시하고 있다.FIG. 1D shows that the source and
그런데 상기 MIC방법에 의해 형성되는 박막트랜지스터는 박막트랜지스터의 채널로 적용되는 비정질 실리콘의 액티브층이 먼저 패터닝되고 열처리에 의해 MIC결정화가 이루어지기 때문에 액티브 패턴이 변형되는 문제가 발생한다.However, in the thin film transistor formed by the MIC method, the active pattern of amorphous silicon applied to the channel of the thin film transistor is first patterned, and MIC crystallization is performed by heat treatment.
또한, 상기 MIC방법에 의해 결정화되는 액티브층 내에는 MIC결정화에 사용된 니켈등의 금속이온이 그대로 잔존하여 결함으로 작용한다. 그러므로 MIC 결정화 방법에서는 어떻게 사용하는 금속 원소를 최소화하고 결정화는 최대화하는가가 중요한 화두가 되고 있다.In addition, in the active layer crystallized by the MIC method, metal ions such as nickel remaining in the MIC crystallization remain as it is and act as a defect. Therefore, in the MIC crystallization method, how to minimize the metal elements used and maximize the crystallization is an important topic.
본 발명은 상기와 같이 MIC방법에 의해 결정화가 이루어질 경우, 먼저 액티브층 패턴이 형성되고 나중에 상기 액티브층의 결정화가 진행되기 때문에 액티브 패턴이 변형되는 문제가 발생하는 것을 방지하고 결정화를 위해 적은 량의 금속원소를 사용하여 MIC결정화를 이루어 고순도의 채널을 포함하는 액정표시소자를 제조하는 것을 목적으로 한다.According to the present invention, when the crystallization is performed by the MIC method, the active layer pattern is formed first, and the crystallization of the active layer proceeds later, thereby preventing the problem of deforming the active pattern and reducing the amount of crystals for crystallization. It is an object of the present invention to manufacture a liquid crystal display device including a channel of high purity by performing MIC crystallization using a metal element.
상기 목적을 이루기 위하여 본 발명의 액정표시소자는 기판상에 금속층을 형성하는 단계; 상기 금속층 상에 산화질화실리콘층(SiON)층을 형성하는 단계; 상기 산화질화실리콘층 상에 반도체층을 형성하는 단계; 상기 반도체층을 결정화하는 단계; 상기 반도체층을 패턴닝하여 액티브층을 형성하는 단계; 상기 액티브층 상에 제 1절연층이 개재된 게이트 전극을 형성하는 단계; 상기 게이트 전극상에 제 2 절연층을 형성하는 단계; 상기 제 2 절연층상에 소오스 및 드레인 전극을 형성하는 단계를 포함하는 것을 특징으로 한다. 특히, 상기 반도체층을 결정화하는 방법으로는 금속유도결정화방법을 사용하는 것을 특징으로 한다.In order to achieve the above object, the liquid crystal display of the present invention comprises the steps of forming a metal layer on the substrate; Forming a silicon oxynitride layer (SiON) layer on the metal layer; Forming a semiconductor layer on the silicon oxynitride layer; Crystallizing the semiconductor layer; Patterning the semiconductor layer to form an active layer; Forming a gate electrode having a first insulating layer interposed on the active layer; Forming a second insulating layer on the gate electrode; And forming a source and a drain electrode on the second insulating layer. In particular, the method of crystallizing the semiconductor layer is characterized by using a metal induction crystallization method.
본 발명은 MIC 결정화 방법에서 액티브층이 먼저 패터닝되고 결정화가 이루어지므로 고온의 결정화 과정에서 유리 기판의 변형으로 인해 액티브층이 변형되는 문제를 해결하기 위하여 안출되었다.In the present invention, since the active layer is first patterned and crystallized in the MIC crystallization method, the present invention has been devised to solve the problem of deformation of the active layer due to deformation of the glass substrate during the crystallization process at high temperature.
상기 문제를 해결하기 위해 본 발명은 기판 상에 니켈(Ni) 또는 팔라듐(Pd) 등의 금속을 먼저 도핑한다. 상기 금속의 도핑 농도는 미세하게 제어되어야 한다. 상기 도핑되는 금속원소는 비정질 실리콘층을 결정화하는 촉매역할을 수행하지만 결정화가 완료된 후에는 결함(defect)으로 작용하기 때문에 미세하게 제어되어 기판 상에 도핑될 필요가 있다.In order to solve the above problem, the present invention first dope a metal such as nickel (Ni) or palladium (Pd) on the substrate. The doping concentration of the metal must be finely controlled. The doped metal element acts as a catalyst for crystallizing the amorphous silicon layer, but since it acts as a defect after the crystallization is completed, it needs to be finely controlled and doped onto the substrate.
기판 상에 니켈등의 금속박막을 도핑한 후에 상기 금속박막 상에 산화질화실리콘층(SiON)을 버퍼층으로 형성한다. 상기 산화질화실리콘층을 사용하는 것은 MIC결정화를 위하여 비정질의 실리콘층을 가열할 때 상기 니켈등의 금속 원소가 버퍼층을 뚫고 진행하여 버퍼층 상에 형성되는 비정질 실리콘층에 도달하여야 하는데, 기존에 버퍼층을 주로 사용되는 실리콘 산화막 또는 실리콘 산화막 및 실리콘 질화막의 적층 구조에서는 니켈등의 금속원소가 버퍼층을 통과하지 못하는 문제가 있었다. After doping a metal thin film such as nickel on the substrate, a silicon oxynitride layer (SiON) is formed as a buffer layer on the metal thin film. The use of the silicon oxynitride layer requires that when the amorphous silicon layer is heated for MIC crystallization, a metal element such as nickel proceeds through the buffer layer to reach an amorphous silicon layer formed on the buffer layer. In the stacked structure of a silicon oxide film or a silicon oxide film and a silicon nitride film mainly used, a metal element such as nickel does not pass through the buffer layer.
그러나 상기 산화질화실리콘층은 결정화시 니켈등의 금속원소의 투과가 가능하고, 결정화 과정에서 기판에 존재하는 이물이 액티브층으로 확산되는 것을 방지하는 버퍼층으로서의 역할을 동시에 수행할 수 있기 때문에 본 발명의 버퍼층으로 채용한다.However, since the silicon oxynitride layer can transmit metal elements such as nickel during crystallization, and can act as a buffer layer to prevent foreign substances existing in the substrate from diffusing into the active layer during crystallization, the silicon oxynitride layer can be used at the same time. It is adopted as a buffer layer.
버퍼층이 형성된 다음, 상기 버퍼층 상에 비정질의 실리콘층을 형성하고 300℃~600℃내에서 상기 비정질 실리콘층을 가열하여 상기 비정질 실리콘층을 결정화한다.After the buffer layer is formed, an amorphous silicon layer is formed on the buffer layer, and the amorphous silicon layer is heated to crystallize the amorphous silicon layer within 300 ° C to 600 ° C.
상기 결정화 과정은 상기 산화질화실리콘으로 구성되는 버퍼층 아래의 금속원소들이 상기 버퍼층을 뚫고 비정질 실리콘층에 이르러 MIC결정화를 수행한다. In the crystallization process, metal elements under the buffer layer made of silicon oxynitride penetrate the buffer layer to reach an amorphous silicon layer to perform MIC crystallization.
상기 MIC결정화 메커니즘에 대한 이론은 다수 있으나 일 이론으로는 니켈 등의 금속원소가 실리콘과 결합하여 니켈실리사이드(NiSi2)를 형성하고 상기 니켈실리사이드가 이동하면서 이동하는 니켈실리사이드의 후위의 실리콘층을 결정화한다는 것이 알려져 있다. There are many theories about the MIC crystallization mechanism, but in one theory, a metal element such as nickel combines with silicon to form nickel silicide (NiSi 2 ), and crystallizes the silicon layer behind the nickel silicide that moves as the nickel silicide moves. It is known.
한편, 상기 MIC결정화 과정에서 상기 니켈등의 금속원소는 버퍼층을 통과하여 실리콘층을 결정화하여야 하므로 매우 제한된 금속원소만 결정화에 참여할 수 있어 결정화한 다음에도 상기 금속원소가 결함으로 작용하는 것을 제한할 수 있는 장점이 있다.Meanwhile, in the MIC crystallization process, the metal element such as nickel must pass through the buffer layer to crystallize the silicon layer, so that only a very limited metal element can participate in the crystallization, so that the metal element acts as a defect even after crystallization. There is an advantage.
상기 방법에 의해 비정질 실리콘층을 결정화한 다음, 상기 결정질 실리콘층을 패터닝하여 액티브층을 형성하고 이후 박막트랜지스터 형성공정을 진행한다.After the amorphous silicon layer is crystallized by the above method, the crystalline silicon layer is patterned to form an active layer, and then a thin film transistor forming process is performed.
상기 방법에 의하면, 액티브층은 결정화가 이루어진 다음, 패터닝되어 형성되기 때문에 가온에 의한 기판 변형 등으로 액티브층이 변형되는 문제를 해결할 수 있다.According to the above method, since the active layer is formed after crystallization and is patterned, the problem that the active layer is deformed due to deformation of the substrate due to heating can be solved.
이하 도 2를 통하여 본 발명에 의한 액정표시소자의 제조공정을 자세히 살펴본다.Hereinafter, the manufacturing process of the liquid crystal display device according to the present invention will be described in detail with reference to FIG. 2.
도 2a에 도시된 바와 같이, 유리와 같은 투명한 기판(201) 상에 니켈(Ni) 등의 금속막(202)을 얇게 형성한다. 상기 니켈 대신에 팔라듐(Pd), 티타늄(Ti), 은(Ag), 금(Au), 알루미늄(Al), 주석(Sn), 안티몬(Sb), 구리(Cu), 코발트(Co), 크롬(Cr), 몰리브덴(Mo), 루테늄(Ru), 로듐(Rh), 카드뮴(Cd), 백금(Pt) 등의 금속이 사용될 수 있는데, 이 금속 중에 한 가지 이상을 사용할 수 있다.As shown in FIG. 2A, a
형성되는 금속층(202)의 두께는 비정질 실리콘층의 결정화를 유도하기에 필요한 한도 내에서 임의로 선택할 수 있으나, 대략 1 ∼ 10,000Å 양호하게는 10 ∼ 200Å의 두께로 형성할 수 있다.The thickness of the
그후 상기 금속막(202) 상에 산화질화실리콘(SiON)층을 버퍼층(203)으로 적용하여 증착한다. 상기 산화질화실리콘층(203)은 PECVD (Plasma-Enhanced Chemical Vapor Deposition), LPCVD (Low-Pressure Chemical Vapor Deposition), APCVD (Atmosphere Pressure Chemical Vapor Deposition), ECR CVD (Electron Cyclotron Resonance CVD) 등의 증착법을 이용하여 형성될 수 있다.Thereafter, a silicon oxynitride (SiON) layer is applied to the
상기 산화질화실리콘층(203)을 사용하는 것은 MIC결정화를 위하여 비정질의 실리콘층(204)을 가열할 때 상기 니켈 등의 금속 원소가 상기 버퍼층을 뚫고 진행하여 버퍼층(203) 상에 형성되는 비정질 실리콘층(204)에 도달하여야 하는데, 기존에 버퍼층으로 주로 사용되는 실리콘 산화막 또는 실리콘 산화막 및 실리콘 질화막의 적층에서는 니켈등의 금속원소가 버퍼층을 통과하지 못하는 문제가 있었다. 또한 버퍼층으로 실리콘 질화막을 사용할 경우에는 상기 실리콘 질화막에는 수소이온이 다량 포함되어 있어 결정화 과정에서 액티브층에 손상을 가하거나 결함으로 작용할 수 있어 소자 특성을 악화시킨다.The use of the
그런데 상기 산화질화실리콘층(203)은 니켈 등의 금속원소의 침투가 가능하고 결정화 과정에서 기판에 존재하는 이물이 액티브층으로 확산하는 것을 방지하는 버퍼층으로서의 역할을 동시에 수행할 수 있기 때문에 본 발명의 버퍼층으로 채용한다.However, since the
이후, 비정질의 실리콘층(204)을 상기 산화질화실리콘층(203) 상에 형성한다. 상기 비정질 실리콘층(204)은 PECVD, LPCVD 또는 스퍼터링을 이용하여 비정질 실리콘을 100 내지 3,000Å 양호하게는 500 내지 1,000Å 두께로 증착시켜 형성된다.Thereafter, an
상기 비정질 실리콘층(204)를 형성한 후, 상기 비정질 실리콘층을 MIC 방법에 의해 결정화한다. 즉, 300 ∼ 700℃의 온도에서 가열하여 상기 비정질 실리콘(204)을 결정질 실리콘으로 결정화시킨다. 상기 비정질 실리콘층의 결정화는 양호하게는 고로(furnace) 내에서 300 ∼ 700℃의 온도로 0.1 ∼ 50 시간, 양호하게는 0.5 ∼ 20 시간 동안 진행되어 형성될 수 있다. 상기 방법이외에 가열하는 다른 방식으로는 텅스텐-할로겐 또는 크세논 아크 가열 램프를 사용하여 700 내지 800℃ 정도의 온도에서 수분 이내의 짧은 시간 동안 가열하는 고속 어닐링(RTA)법, 또는 엑시머 레이저를 사용하여 아주 짧은 시간 동안 가열하는 ELC법 등이 사용될 수 있다.After the
상기 결정화 과정에서 버퍼층 하부에 형성된 상기 금속막의 금속원소들이 버퍼층을 지나 상기 실리콘층에 도달하여 MIC결정화를 이룬다.In the crystallization process, metal elements of the metal film formed under the buffer layer reach the silicon layer through the buffer layer to form MIC crystallization.
상기 비정질 실리콘층의 결정화가 완료된 후, 도 2b에 도시된 바와 같이, 상기 결정화된 실리콘층을 패턴닝하여 액티브층(204a)을 형성한다.After crystallization of the amorphous silicon layer is completed, as shown in FIG. 2B, the crystallized silicon layer is patterned to form an
액티브층이 형성된 다음, 상기 액티브층 상에 게이트 절연막(205) 및 금속막을 연속 증착한다. 상기 게이트 절연층(205)은 PECVD, LPCVD, APCVD, ECR CVD 등의 증착법을 이용하여 산화 실리콘(SiO2), 실리콘 질화물(SiNx), 실리콘 산화질화물(SiOxNy) 또는 이들의 복합층을 300 내지 3,000Å 양호하게는 500 내지 1,000Å 두께로 증착시켜 형성된다. 상기 게이트 절연층(205) 상에 금속 재료 또는 도핑된 폴리실리콘 등의 도전성 재료를 스퍼터링, 가열 증착(evaporation), PECVD, LPCVD, APCVD, ECR CVD 등의 방법을 사용하여 1,000 내지 8,000Å 양호하게는 2,000 내지 4,000Å 두께로 게이트 전극층을 증착시키고 이를 패터닝하여 게이트 전극(206)이 형성된다. 게이트 절연층(205)과 게이트 전극(206)은 하나의 마스크를 이용하여 패터닝, 에칭된다.After the active layer is formed, a
상기 게이트 전극(206)을 형성한 다음, 상기 게이트 전극을 마스크로 적용하여 상기 액티브층(204a)의 소오스(207a) 및 드레인 영역(207b)에 고농도 불순물 이온을 도핑한다. N-MOS TFT를 제조하는 경우에는 이온 주입법을 사용하여 PH3, P, As 등의 도펀트를 도핑하고, P-MOS TFT를 제조하는 경우에는 B2H6, B, BH3 등의 도펀트를 도핑한다. After the
상기 도펀트를 주입한 후, 상기 도펀트를 활성화시키기 위하여 가열하는 활성화 과정을 더 포함할 수 있다.After the dopant is injected, an activation process of heating to activate the dopant may be further included.
이온주입에 의해 소오스 및 드레인 영역이 형성된 경우, 도 2c에 도시된 바와 같이, 상기 기판 전면에 층간 절연층(208)을 형성한다.When the source and drain regions are formed by ion implantation, an
상기 층간 절연층(208)은 산화 실리콘(SiO2), 실리콘 질화물(SiNx), 실리콘 산화질화물(SiOxNy) 또는 이들의 복합층을 PECVD, LPCVD, APCVD, ECR CVD 등의 증 착법을 이용하여 형성할 수 있다. 상기 층간 절연층은 증착되는 물질 및 형성되는 박막트랜지스터의 규격에 따라 다를 수 있으며 약 3000Å 두께로 형성할 수 있다.The interlayer insulating
상기 층간 절연층(208)이 형성된 다음, 상기 소오스 및 드레인 영역((207a,207b) 위에 형성되는 층간 절연층을 제거하여 컨택홀을 형성한다. 상기 컨택홀을 통하여 소오스 및 드레인 전극이 액티브층과 연결된다.After the
상기 컨택홀을 형성한 다음, 소오스 및 드레인 전극으로 사용될 금속 재료 또는 도핑된 폴리실리콘 등의 도전성 재료를 상기 층간 절연층 상에 스퍼터링, 가열 증착(evaporation), PECVD, LPCVD, APCVD, ECR CVD 등의 방법을 사용하여 형성하고 패터닝하여 도 2d에 도시된 바와 같이 소오스 및 드레인 전극(209a,209b)을 형성한다. After forming the contact hole, a conductive material such as a metal material or doped polysilicon to be used as a source and drain electrode is sputtered, evaporation, PECVD, LPCVD, APCVD, ECR CVD, etc. on the interlayer insulating layer. Formed and patterned using the method, source and
특히, 상기 방법에 의해 형성된 소자를 액정표시소자의 화소부 박막트랜지스터로 적용하고자 할 경우에는 상기 소오스 및 드레인 전극(209a,209b)상에 무기막 또는 유기막의 보호막(210)을 형성하고 상기 보호막(210) 상에 화소전극이 상기 드레인 전극(209b)와 연결되는 컨택홀을 형성하고 상기 보호막(210) 상에 ITO(Indium Tin Oxide) 등으로 구성되는 화소전극 물질을 도포하고 패턴닝하여 화소전극(211)을 형성한다.In particular, when the element formed by the method is to be applied as the pixel portion thin film transistor of the liquid crystal display device, a
상기 공정을 통해 화소부의 박막트랜지스터가 완성될 수 있다.Through the above process, the thin film transistor of the pixel portion may be completed.
한편, 상기 보호막을 형성한 다음, 화소전극을 형성하기 전에 폴리실리콘으로 구성되는 채널층을 안정화하기 위하여 수소화 열처리 공정을 진행할 수 있다. 수소화 열처리 공정은 결정화 과정 및 성막 과정에서 손상을 입은 폴리실리콘층을 안정화하는 것으로써 특히, 채널 영역의 폴리실리콘층에 수소이온을 주입하므로써 잉여 결합기와 수소이온을 결합하여 폴리실리콘 조직을 안정화시킨다.Meanwhile, after forming the passivation layer, a hydrogenation heat treatment process may be performed to stabilize the channel layer made of polysilicon before forming the pixel electrode. The hydrogenation heat treatment process stabilizes the polysilicon layer damaged during the crystallization process and the film formation process, and in particular, by injecting hydrogen ions into the polysilicon layer in the channel region, the excess bond group and the hydrogen ions are bonded to stabilize the polysilicon structure.
상기한 본 발명에 의해 형성되는 액정표시소자는 균일한 동작특성을 가지는 박막트랜지스터를 구비하기 때문에 균일한 화면구동이 가능하다. 또한 MIC 방법에 의해 결정화된 채널층을 사용하므로 동작속도가 증가된 액정표시소자를 형성할 수 있으며, 고속 동작 특성을 가지는 박막트랜지스터를 구현할 수 있어 하나의 기판 상에 동시에 구동회로부 및 화면표시부를 형성할 수 있다.The liquid crystal display device formed by the present invention described above is provided with a thin film transistor having a uniform operating characteristics, it is possible to uniform screen driving. In addition, since the channel layer crystallized by the MIC method is used, a liquid crystal display device having an increased operation speed can be formed, and a thin film transistor having a high speed operation characteristic can be realized, thereby simultaneously forming a driving circuit unit and a screen display unit on one substrate. can do.
본 발명의 또 다른 효과로는 MIC방법에 의해 저온에서 결정화된 액티브층을 대량으로 동시에 생산할 수 있어 경제성 및 생산성이 우수한 액정표시소자를 형성할 수 있다.Another effect of the present invention is to produce a large amount of the active layer crystallized at a low temperature by the MIC method at the same time to form a liquid crystal display device having excellent economic efficiency and productivity.
Claims (11)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020030097955A KR101031702B1 (en) | 2003-12-26 | 2003-12-26 | Fabrication method of liquid crystal display device using metal induced crystallization |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020030097955A KR101031702B1 (en) | 2003-12-26 | 2003-12-26 | Fabrication method of liquid crystal display device using metal induced crystallization |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20050066645A KR20050066645A (en) | 2005-06-30 |
KR101031702B1 true KR101031702B1 (en) | 2011-04-29 |
Family
ID=37257694
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020030097955A KR101031702B1 (en) | 2003-12-26 | 2003-12-26 | Fabrication method of liquid crystal display device using metal induced crystallization |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR101031702B1 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100748309B1 (en) | 2006-02-10 | 2007-08-09 | 삼성에스디아이 주식회사 | Organic light-emitting display device and method for fabricating the same |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20020033373A (en) * | 2000-10-31 | 2002-05-06 | 주승기 | Thin film transistor including a polycrystalline active layer and method making same |
KR20020076625A (en) * | 2001-03-29 | 2002-10-11 | 삼성에스디아이 주식회사 | Method for fabricating TFT using MILC |
KR20030057654A (en) * | 2001-12-29 | 2003-07-07 | 엘지.필립스 엘시디 주식회사 | Method for fabricating of poly silicon Thin film transistor |
-
2003
- 2003-12-26 KR KR1020030097955A patent/KR101031702B1/en active IP Right Grant
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20020033373A (en) * | 2000-10-31 | 2002-05-06 | 주승기 | Thin film transistor including a polycrystalline active layer and method making same |
KR20020076625A (en) * | 2001-03-29 | 2002-10-11 | 삼성에스디아이 주식회사 | Method for fabricating TFT using MILC |
KR20030057654A (en) * | 2001-12-29 | 2003-07-07 | 엘지.필립스 엘시디 주식회사 | Method for fabricating of poly silicon Thin film transistor |
Also Published As
Publication number | Publication date |
---|---|
KR20050066645A (en) | 2005-06-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3713232B2 (en) | Method of manufacturing thin film transistor including crystalline silicon active layer | |
US6841433B2 (en) | Method of fabricating polysilicon thin film transistor | |
US20030102478A1 (en) | Storage capacitor structure for LCD and OELD panels | |
KR20020057382A (en) | Method and apparatus for fabricating a semiconductor device | |
KR100958826B1 (en) | Poly Crystalline Silicon Thin Film Transistor Having Bottom Gate Structure Using Metal Induced Lateral Crystallization and Method for Fabricating the Same | |
US20020102781A1 (en) | Method for fabricating polysilicon thin film transistor | |
US20020139979A1 (en) | Method of crystallizing a silicon layer and method of fabricating a semiconductor device using the same | |
KR100525436B1 (en) | Process for crystallizing amorphous silicon and its application - fabricating method of TFT-LCD | |
KR100929093B1 (en) | Crystallization method of amorphous silicon thin film using metal induced vertical crystallization and manufacturing method of polycrystalline thin film transistor using same | |
US6306692B1 (en) | Coplanar type polysilicon thin film transistor and method of manufacturing the same | |
KR101031702B1 (en) | Fabrication method of liquid crystal display device using metal induced crystallization | |
KR100504538B1 (en) | Method For Crystallizing Amorphous Layer And Method For Fabricating Liquid Crystal Display Device By Using Said Method | |
US20030102479A1 (en) | Crystalline silicon thin film transistor panel for LCD and method of fabricating the same | |
KR100669499B1 (en) | Crystallization method of amorphous silicon thin film by metal induced lateral crystallization | |
KR100421907B1 (en) | Process for crystallizing amorphous silicon and its application - fabricating method of TFT-LCD | |
KR100620888B1 (en) | Method of Manufacturing Thin Film Transistor Using Crystallization Method of Amorphous Semiconductor Thin Film | |
KR100425156B1 (en) | Process for crystallizing amorphous silicon and its application - fabricating method of TFT-LCD | |
KR100525434B1 (en) | Process for crystallizing amorphous silicon and its application - fabricating method of TFT-LCD | |
KR100796607B1 (en) | Poly silicon crystallization method and fabricating method for thin film transistor using the same | |
KR101036726B1 (en) | Fabrication method of liquid crystal display device using metal induced crystallization | |
KR100442289B1 (en) | Process for crystallizing amorphous silicon and fabricating method of liquid crystal display device | |
KR100434314B1 (en) | Process for crystallizing amorphous silicon and its application - fabricating method of TFT-LCD | |
KR100421906B1 (en) | Process for crystallizing amorphous silicon and its application - fabricating method of TFT-LCD | |
KR101036749B1 (en) | Fabrication method of liquid crystal display device using metal induced crystallization | |
KR100566893B1 (en) | Method for fabricating a thin film transistor including crystalline active layer |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
AMND | Amendment | ||
E601 | Decision to refuse application | ||
AMND | Amendment | ||
J201 | Request for trial against refusal decision | ||
B701 | Decision to grant | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20160329 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20170320 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20190318 Year of fee payment: 9 |