KR101024630B1 - 부스터 회로 - Google Patents
부스터 회로 Download PDFInfo
- Publication number
- KR101024630B1 KR101024630B1 KR1020040069037A KR20040069037A KR101024630B1 KR 101024630 B1 KR101024630 B1 KR 101024630B1 KR 1020040069037 A KR1020040069037 A KR 1020040069037A KR 20040069037 A KR20040069037 A KR 20040069037A KR 101024630 B1 KR101024630 B1 KR 101024630B1
- Authority
- KR
- South Korea
- Prior art keywords
- switch
- capacitor
- voltage
- output
- output voltage
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
- H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
- H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/0003—Details of control, feedback or regulation circuits
- H02M1/0009—Devices or circuits for detecting current in a converter
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Dc-Dc Converters (AREA)
Abstract
Description
Claims (13)
- 입력전압을 전달하기 위한 제1 스위치와, 제1 스위치로부터 전달된 상기 입력전압을 저장하기 위한 캐패시터와, 상기 캐패시터를 접지전원단에 접속시키기 위한 제2 스위치를 구비하는 제1 내지 제N 부스팅부;제N번째 부스팅부 내 캐패시터 및 제2 스위치의 연결노드에 접속된 제3 스위치와, 제3 스위치의 다른 노드와 접지전원단 사이에 배치되어 2N배수로 승압된 출력전압을 출력하는 출력캐패시터; 및상기 제N번째 부스팅부 내 캐패시터 및 제2 스위치의 연결노드와 상기 제3 스위치 사이에 연결되어 상기 출력전압의 레벨이 원하는 레벨의 출력전압인지 여부를 감지하기 위한 감지부;를 포함하며,상기 제1 부스팅부는 초기전압을 입력전압으로 인가받으며, 제M 번째(단, M은 2이상의 자연수) 부스팅부는 제M-1번째 부스팅부 내 캐패시터 및 제2 스위치의 연결노드에 걸린 전압을 입력전압으로 인가받으며,상기 감지부는,상기 출력전압의 레벨을 디바이딩하기 위한 디바이딩부;상기 디바이딩부의 출력전압과 기준전압의 레벨차이를 증폭하기 위한 차동증폭기;상기 차동증폭기의 출력전압을 레벨 쉬프팅시켜 출력하는 레벨 쉬프터부; 및상기 레벨 쉬프터부의 출력에 제어받으며, 상기 제N번째 부스팅부의 제2 스위치 및 캐패시터의 연결노드와 상기 제3 스위치 사이에 위치하는 제4 스위치를 구비하는 부스터 회로.
- 삭제
- 삭제
- 제1항에 있어서,제k번째(단, k는 1이상의 자연수) 부스팅부는 제1 및 제2 스위치를 턴온시켜 상기 입력전압이 상기 캐패시터에 저장되면, 상기 제2 스위치를 턴오프시키는 과정을 상기 제1번째 부스팅부터 상기 제N번째 부스팅부까지 순차적으로 반복하는 것을 특징으로 하는 부스터 회로.
- 초기전압을 전달하기 위한 제1 스위치와, 상기 제1 스위치의 다른 노드에 연결되어 전하를 저장하기 위한 제1 캐패시터와, 상기 제1 캐피시터의 다른 노드를 접지전원단에 접속시키기 위한 제2 스위치와, 상기 제2 스위치 및 상기 제1 캐패시터의 연결노드에 걸린 전압을 전달하기 위한 제3 스위치와, 상기 제3 스위치의 다른 노드에 연결되어 전하를 저장하기 위한 제2 캐패시터와, 상기 제2 캐패시터의 다른 노드를 접지전원단에 접속시키기 위한 제4 스위치와, 상기 제4 스위치 및 제2 캐패시터의 접속노드에 걸린 전압을 전달하기 위한 제5 스위치와, 상기 제5 스위치의 다른 노드에 연결되어 전하를 저장하기 위한 제3 캐패시터와, 상기 제3 캐패시터의 다른 노드를 접지전원단에 접속시키기 위한 제6 스위치와, 상기 제6 스위치와 상기 제3 캐패시터의 연결노드에 걸린 전압을 인가받아 원하는 레벨의 출력전압인지 여부를 감지하기 위한 감지부와, 상기 감지부의 출력전압을 전달하기 위한 제7 스위치와, 상기 제7 스위치의 다른노드에 접속되어 전하를 저장하기 위한 출력캐패시터를 포함하며,상기 감지부는,상기 출력전압의 레벨을 디바이딩하기 위한 디바이딩부;상기 디바이딩부의 출력전압과 기준전압의 레벨차이를 증폭하기 위한 차동증폭기;상기 차동증폭기의 출력전압을 레벨 쉬프팅시켜 출력하는 레벨 쉬프터부; 및상기 레벨 쉬프터부의 출력에 제어받으며, 상기 제6 스위치와 상기 제3 캐패시터의 연결노드와 상기 제7 스위치 사이에 위치하는 제8 스위치를 구비하는 부스터 회로.
- 삭제
- 제5항의 부스터 회로를 구동하는 방법에 있어서,상기 제1 및 제2 스위치를 턴온시켜 제1 캐패시터를 충전하는 단계;상기 제2 스위치를 턴오프시키고, 상기 제3 및 제4 스위치를 턴온하여 상기 제2 캐패시터를 충전하는 단계;상기 제4 스위치를 턴 오프시키고, 상기 제5 및 제6 스위치를 턴온하여 상기 제3 캐패시터를 충전하는 단계; 및상기 제6 스위치를 턴오프시키고, 상기 제7 스위치를 턴온하여 출력 캐패시터를 충전하므로서, 23배 승압된 출력전압을 출력하는 단계를 갖는 부스터 회로의 구동방법.
- 초기전압이 입력되는 입력단에 연결된 제1 내지 제4 스위치;상기 제1 내지 제3 스위치에 각각 연결된 제5 내지 제7 스위치;상기 제3 및 제7 스위치의 연결노드에 연결된 제1 캐패시터;상기 제2 및 제6 스위치의 연결노드에 연결된 제2 캐패시터;상기 제1 및 제5 스위치의 연결노드에 연결된 제3 캐패시터;상기 제1 내지 제3 캐패시터와 접지전압 사이에 연결된 제8 내지 제10 스위치;상기 제1 캐패시터 및 상기 제8 스위치의 연결노드와, 상기 제2 스위치 및 제2 캐패시터의 연결노드 사이에 연결된 제11 스위치;상기 제2 캐패시터 및 제9 스위치의 연결노드와, 상기 제1 스위치 및 제3 캐패시터의 연결노드 사이에 연결된 제12 스위치;상기 제5 스위치에 연결되어 제1 출력 전압을 출력하는 제1 출력캐패시터;상기 제3 캐패시터 및 제10 스위치의 연결노드에 연결된 제13 스위치; 및상기 제13 스위치에 연결되어 제2 출력 전압을 출력하는 제2 출력캐패시터;를 포함하며,상기 제2 출력전압은, 상기 제1 출력전압보다 큰 것을 특징으로 하는 부스터 회로.
- 제8항에 있어서,상기 제1 스위치 및 제3 캐패시터의 연결노드와 상기 제5 스위치 사이에 위차하여, 상기 제1 출력캐패시터에 충전된 전압의 레벨이 원하는 레벨을 갖는지 감지하기 위한 제1 감지부; 및상기 제3 캐패시터 및 제10 스위치의 연결노드와 상기 제13 스위치 사이에 위치하여, 상기 제2 출력캐패시터에 충전된 전압의 레벨이 원하는 레벨을 갖는지 감지하기 위한 제2 감지부;를 구비하는 부스터 회로.
- 제9항에 있어서,상기 제1 감지부는,상기 제1 출력전압의 레벨을 디바이딩하기 위한 디바이딩부;상기 디바이딩부의 출력전압과 기준전압의 레벨차이를 증폭하기 위한 차동증폭기;상기 차동증폭기의 출력전압을 레벨 쉬프팅시켜 출력하는 레벨 쉬프터부; 및상기 레벨 쉬프터부의 출력에 제어받으며, 상기 제1 스위치와 상기 제3 캐패시터의 연결노드와 상기 제5 스위치 사이에 위치하는 제14 스위치를 구비하는 부스터 회로.
- 제9항에 있어서,상기 제2 감지부는,상기 제2 출력전압의 레벨을 디바이딩하기 위한 디바이딩부;상기 디바이딩부의 출력전압과 기준전압의 레벨차이를 증폭하기 위한 차동증폭기;상기 차동증폭기의 출력전압을 레벨 쉬프팅시켜 출력하는 레벨 쉬프터부; 및상기 레벨 쉬프터부의 출력에 제어받으며, 상기 제10 스위치와 상기 제3 캐패시터의 연결노드와 상기 제13 스위치 사이에 위치하는 제15 스위치를 구비하는 부스터 회로.
- 제8항의 부스터 회로를 구동하는 방법에 있어서,상기 제3 및 제8 스위치를 턴온시켜 제1 캐패시터를 충전하는 단계;상기 제8 스위치를 턴오프시키고, 상기 제9 및 제11 스위치를 턴온하여 상기 제2 캐패시터를 충전하는 단계;상기 제9 스위치를 턴 오프시키고, 상기 제10 및 제12 스위치를 턴온하여 상기 제3 캐패시터를 충전하는 단계; 및상기 제10 스위치를 턴오프시키고, 상기 제13 스위치를 턴온하여 상기 제2 출력캐패시터를 충전하므로서, 23배 승압된 상기 제2 출력전압을 출력하는 단계를 갖는 부스터 회로의 구동방법.
- 제8항의 부스터 회로를 구동하는 방법에 있어서,상기 제1 내지 제3 스위치 및 상기 제8 내지 제10 스위치를 턴온시켜 상기 제1 내지 제3 캐패시터를 충전하는 단계; 및상기 제1 내지 제3 스위치 및 상기 제8 내지 제10 스위치를 턴오프시키고 상기 제4 내지 제7 스위치를 턴온하여 상기 제1 출력캐패시터를 충전하므로서, 22배 승압된 상기 제1 출력전압을 출력하는 단계를 갖는 부스터 회로의 구동방법.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020040069037A KR101024630B1 (ko) | 2004-08-31 | 2004-08-31 | 부스터 회로 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020040069037A KR101024630B1 (ko) | 2004-08-31 | 2004-08-31 | 부스터 회로 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20060020235A KR20060020235A (ko) | 2006-03-06 |
KR101024630B1 true KR101024630B1 (ko) | 2011-03-25 |
Family
ID=37127418
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020040069037A KR101024630B1 (ko) | 2004-08-31 | 2004-08-31 | 부스터 회로 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR101024630B1 (ko) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100741471B1 (ko) | 2006-09-29 | 2007-07-20 | 삼성전자주식회사 | 래치-업이 발생하지 않는 부스팅 스킴 |
KR100844874B1 (ko) | 2006-12-27 | 2008-07-09 | 삼성전자주식회사 | 복수의 부스팅 전압들을 발생하는 전압 발생기 및 그것을 포함하는 액정 표시 장치 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5587194U (ko) * | 1978-12-09 | 1980-06-16 | ||
JPH0345085U (ko) * | 1989-09-04 | 1991-04-25 | ||
US6198645B1 (en) | 1998-07-02 | 2001-03-06 | National Semiconductor Corporation | Buck and boost switched capacitor gain stage with optional shared rest state |
US6834001B2 (en) | 2001-09-26 | 2004-12-21 | Sanyo Electric Co., Ltd. | Multi-stage switched capacitor DC-DC converter |
-
2004
- 2004-08-31 KR KR1020040069037A patent/KR101024630B1/ko active IP Right Grant
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5587194U (ko) * | 1978-12-09 | 1980-06-16 | ||
JPH0345085U (ko) * | 1989-09-04 | 1991-04-25 | ||
US6198645B1 (en) | 1998-07-02 | 2001-03-06 | National Semiconductor Corporation | Buck and boost switched capacitor gain stage with optional shared rest state |
US6834001B2 (en) | 2001-09-26 | 2004-12-21 | Sanyo Electric Co., Ltd. | Multi-stage switched capacitor DC-DC converter |
Also Published As
Publication number | Publication date |
---|---|
KR20060020235A (ko) | 2006-03-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1913364B (zh) | 数字/模拟转换器 | |
US20030071666A1 (en) | Ramp generator for image sensor ADC | |
US7282985B2 (en) | Charge pump with at least two outputs | |
US20180128689A1 (en) | Signal generation circuit and temperature sensor | |
US20130222335A1 (en) | Multi-channel sample-and-hold circuit and analog-to-digital converter using the same | |
CN104615314B (zh) | 电容式触控感测器及其自容与互容的切换方法 | |
CN100433122C (zh) | 取样和保持电路及驱动电路 | |
JP2008167523A (ja) | 昇圧回路 | |
JP3418676B2 (ja) | 液晶駆動回路 | |
JPH0456519A (ja) | A/d変換器 | |
CN1716785B (zh) | D/a转换器以及使用d/a转换器的驱动电路 | |
US8319677B2 (en) | Semiconductor integrated circuit device having A/D converter with impedance matching circuit | |
JP2000013234A (ja) | スイッチトキャパシタ型d/a変換器及びディスプレイ駆動回路 | |
US7995047B2 (en) | Current driving device | |
TW526465B (en) | Display apparatus, digital/analog converting circuit and digital/analog converting method | |
KR101024630B1 (ko) | 부스터 회로 | |
EP3674991A1 (en) | Multibit neural network | |
KR20070049004A (ko) | Dcdc 변환기 및 그를 이용한 유기발광표시장치 | |
US6747489B2 (en) | Frequency multiplying circuitry with a duty ratio varying little | |
KR100713995B1 (ko) | Dcdc 변환기 및 그를 이용한 유기발광표시장치 | |
JPWO2002061931A1 (ja) | 昇圧型電源回路および液晶表示装置並びに携帯用電子機器 | |
WO2010038575A1 (ja) | 逐次比較型ad変換回路および制御用半導体集積回路 | |
CN113472326A (zh) | 一种管脚状态的配置电路、配置方法及电子设备 | |
US7705762B2 (en) | Voltage random access memory (VRAM) | |
JP2004336904A (ja) | 昇圧回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
N231 | Notification of change of applicant | ||
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20140218 Year of fee payment: 4 |
|
FPAY | Annual fee payment |
Payment date: 20150223 Year of fee payment: 5 |
|
FPAY | Annual fee payment |
Payment date: 20160219 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20170216 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20180221 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20190218 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20200218 Year of fee payment: 10 |