KR101023975B1 - 액정 표시 장치 및 이를 형성하기 위한 박막 트랜지스터기판의 제조방법 - Google Patents
액정 표시 장치 및 이를 형성하기 위한 박막 트랜지스터기판의 제조방법 Download PDFInfo
- Publication number
- KR101023975B1 KR101023975B1 KR1020030051072A KR20030051072A KR101023975B1 KR 101023975 B1 KR101023975 B1 KR 101023975B1 KR 1020030051072 A KR1020030051072 A KR 1020030051072A KR 20030051072 A KR20030051072 A KR 20030051072A KR 101023975 B1 KR101023975 B1 KR 101023975B1
- Authority
- KR
- South Korea
- Prior art keywords
- electrode
- liquid crystal
- substrate
- crystal display
- gate
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Liquid Crystal (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
Abstract
하이 픽셀 불량률이 크게 감소된 액정 표시 장치 및 이를 형성하기 위한 박막 트랜지스터 기판의 제조방법이 개시되어 있다. 상기 액정 표시 장치는 제1 투명 기판상에 형성된 박막 트랜지스터 및 상기 박막 트랜지스터와 전기적으로 연결되도록 형성되며 서로 분리된 반사부와 투과부를 포함하는 화소 전극을 포함하는 제1 기판을 포함한다. 또한 제2 투명 기판상에 형성된 유기막 및 상기 유기막 상면에 형성되어 상기 화소 전극과 대향하는 공통 전극을 포함하는 제2 기판 및 상기 제1 기판 및 제2 기판 사이에 주입된 액정을 포함한다. 2중 셀갭을 갖는 반투과 소자에서, 하나의 화소 내에서 투과부와 반사부를 전기적으로 분리함으로써, 반사부에서의 쇼트 불량이 발생하더라도 투과부에는 영향을 미치지 않게 되어 하이 픽셀 불량을 크게 감소시킬 수 있다.
Description
도 1은 종래의 반투과 구조를 갖는 액정 표시 장치에 대한 개략적인 단면도이다.
도 2는 종래의 반투과 구조를 갖는 액정 표시 장치의 박막 트랜지스터 기판에 대한 평면도이다.
도 3a 및 3b는 도 2에 나타난 박막 트랜지스터 기판에 대한 부분적인 단면도로서, 도 3a는 정상 화소에 대한 것이고, 도 3b는 하이 픽셀 불량이 발생된 화소에 대한 것이다.
도 4a는 본 발명에 바람직한 제1 실시예에 따른 반투과 구조를 갖는 액정 표시 장치의 박막 트랜지스터 기판에 대한 평면도이다.
도 4b는 도 4a에 나타난 박막 트랜지스터 기판에 대한 부분적인 단면도이다.
도 5a는 본 발명의 바람직한 제2 실시예에 따른 액정 표시 장치의 박막 트랜지스터 기판에 대한 평면도이다.
도 5b는 도 5a에 나타난 박막 트랜지스터 기판에 대한 부분적인 단면도이다.
도 6은 본 발명의 바람직한 제3 실시예에 따른 액정 표시 장치의 박막 트랜 지스터 기판에 대한 부분적인 단면도이다.
도 7a 내지 7d는 도 5a 및 5b에 나타난 본 발명의 바람직한 제2 실시예에 따른 액정 표시 장치의 박막 트랜지스터 기판에 대한 제조 공정을 나타내는 단면도들이다.
도 8은 본 발명의 바람직한 제4 실시예에 따른 액정 표시 장치의 박막 트랜지스터 기판에 대한 평면도이다.
본 발명은 액정 표시 장치 및 이를 형성하기 위한 박막 트랜지스터 기판의 제조 방법에 관한 것으로서, 상세하게는 낮은 비저항을 갖는 이중막 배선을 적용한 액정 표시 장치 및 이를 형성하기 위한 박막 트랜지스터 기판의 용이한 제조 방법에 관한 것이다.
오늘날과 같은 정보화 사회에서 전자 디스플레이 장치(electronic display device)의 역할은 갈수록 중요해지며, 각종 전자 디스플레이 장치가 다양한 산업 분야에 광범위하게 사용되고 있다.
일반적으로 전자 디스플레이 장치란 다양한 정보를 시각을 통하여 인간에게 전달하는 장치를 말한다. 즉, 전자 디스플레이 장치란 각종 전자 기기로부터 출력되는 전기적 정보 신호를 인간의 시각으로 인식 가능한 광 정보 신호로 변환하는 전자 장치라고 정의될 수 있으며, 인간과 전자기기를 연결하는 가교적인 역할을 담 당하는 장치로 정의될 수 있다.
반도체 기술이 급속하게 진보함에 따라 각종 전자 장치의 고체화, 저전압화 및 저전력화, 소형 및 경량화에 따라 평판 디스플레이 장치에 대한 요구가 급격히 증대하고 있다. 이러한 평판 디스플레이 장치 중 액정 표시 장치는 다른 디스플레이 장치에 비해 얇고 가벼우며, 낮은 소비 전력 및 낮은 구동 전압을 갖추고 있어서 광범위하게 사용되고 있다.
액정 표시 장치는 광의 이용 방법에 따라 투과형, 반사형 및 반투과형으로 구분된다. 즉, 투과형 액정 표시 장치는 액정 패널의 후면에 광 발생장치를 구비하여 액정 패널을 투과하는 자체 광에 의해 영상을 표시하고, 반사형 액정 표시 장치는 외부로부터 제공되는 외부광을 반사하여 영상을 표시한다. 반투과형 액정 표시 장치는 외부 광량에 따라 적절하게 반응하여 광 발생 장치로부터 발생된 자체광 또는 외부광을 이용하여 영상을 표시한다.
이러한 액정 표시 장치는 전극이 형성된 두 장의 기판과 그 사이에 주입된 액정층으로 이루어진 액정 표시 패널을 구비하고, 액정 표시 패널의 전극에 전압을 인가하여 액정층의 액정 분자들을 재배열시킴으로써 투과되는 빛의 양을 조절하여 화상을 표시한다.
도 1은 종래 기술에 따른 반투과 구조를 갖는 액정 표시 장치의 단면도이다.
도 1에 도시된 바와 같이, 일반적인 반투과 구조를 갖는 액정표시장치는 박막 트랜지스터(TFT; thin film transistor)가 매트릭스 형태로 형성된 TFT 기판(100), TFT 기판(100)과 대향하여 구비되는 컬러필터 기판(140) 및 상기 TFT 기판(100)과 컬러필터 기판(140)과의 사이에 주입된 액정층(150)을 포함하여 이루어진다.
여기서, TFT 기판(100)은 제1 유리기판(102) 상에 형성된 TFT(110), TFT(110)를 포함하는 제1 유리기판(102) 상에 형성된 유기 절연막(120), 유기 절연막(120) 상에 형성된 화소 전극(130)으로 이루어진 단위 화소가 매트릭스 형태로 형성된 기판이다. 화소 전극(130)은 박막 트랜지스터와 전기적으로 연결되고, 내부광을 투과시키기 위한 투과 전극 및 투과 전극의 일부 영역을 노출시키며 외부광을 반사시키기 위한 반사 전극을 포함한다. 박막 트랜지스터는 복수개의 게이트 라인(도시되지 않음) 및 데이터 라인(도시되지 않음)으로부터 분기된 전극들로 이루어진다.
이때, TFT(110)는 게이트 전극(111), 소오스 전극(112) 및 드레인 전극(113)을 포함한다. 또한, 게이트 전극(111)은 게이트 절연막(114)을 통하여 소오스 전극(112) 및 드레인 전극(113)과 절연 상태를 유지한다. 게이트 절연막(114) 상에는 게이트 전극(111)에 전원이 인가됨에 따라 소오스 전극(112)으로부터 드레인 전극(113)으로 전원을 인가하기 위한 액티브 패턴(115) 및 오믹 콘택 패턴(116)이 형성된다. 상기 액티브 패턴(115) 및 오믹 콘택 패턴(116) 상에 소오스 전극(112) 및 드레인 전극(113)이 형성된다.
또한, TFT(110)와 화소 전극(130)과의 사이에는 유기 절연막(120)이 개재되고, 유기 절연막(120)에는 드레인 전극(113)을 노출시키기 위한 콘택홀(125)이 형성되어 있다. 여기서, 콘택홀(125)을 통해 드레인 전극(113)과 소오스 전극(112)이 전기적으로 연결된다.
이후, 상기 유기 절연막(120) 및 콘택홀(125)에 의해 노출된 드레인 전극(113)에는 화소 전극(130)이 균일한 두께로 도포된다. 상기 화소 전극(130)은 투명 전극(132)과 반사 전극(134)을 포함한다.
구체적으로, 상기 유기 절연막(120) 및 콘택홀(125) 상에는 인듐 틴 옥사이드(Indium Tin Oxide: 이하, ITO라 칭함) 또는 인듐 징크 옥사이드(Indium Zinc Oxide : 이하, IZO라 칭함)로 이루어진 투명 전극(132)이 균일한 두께로 적층되고, 투명 전극(132) 위로는 반사율이 뛰어난 알루미늄(Al)으로 이루어진 반사 전극(134)이 균일한 두께로 적층된다. 여기서, 단위 화소 내에서 반사 영역은 상기 반사 전극(134)이 형성된 영역이고, 투과 영역은 투명 전극(132)이 노출된 영역이다.
한편, 컬러필터 기판(140)은 제2 유리기판(142) 상에 광 누출을 방지하기 위한 블랙 매트릭스(143), 컬러필터(144), 평탄화막(over coating layer; 146) 및 공통 전극(148)이 순차적으로 형성된 기판이다.
구체적으로, 상기 컬러필터(144)는 광에 의해서 적색으로 발현되는 R(Red) 색화소, 광에 의해서 녹색으로 발현되는 G(Green) 색화소 및 광에 의해서 청색으로 발현되는 B(Blue) 색화소로 이루어진다.
또한, 각각의 색화소들은 블랙 매트릭스(143)와 부분적으로 오버랩되면서 블랙 매트릭스(143)가 형성되지 않은 제2 유리 기판(142) 상에 형성되어, 컬러 필터(144)와 블랙 매트릭스(143) 사이에 단차가 형성된다. 이러한 단차를 제거하기 위한 평탄화막(146)이 형성되고, 상기 평탄화막(146) 상에는 균일한 두께로 공통 전극(148)이 형성된다. 상기 공통 전극(148)은 ITO 또는 IZO 막과 같은 투명성 도전막으로 이루어진다. 이때, 평탄화막(146)은 감광성 유기 절연막 중 하나인 아크릴 수지 또는 폴리아미드 수지로 이루어진 유기막이다.
또한 컬러 필터 기판(140)은 액정 표시 장치의 반사 효율을 최대화하기 위하여 색화소들 사이에 블랙 매트릭스를 형성하지 않고 색화소들이 인접하는 색화소들과 부분적으로 오버랩되도록 형성될 수도 있다.
상술한 바와 같이, 종래 기술에 따른 액정 표시 장치는 블랙 매트릭스와 컬러 필터 사이에 형성된 단차 또는 컬러 필터의 색화소들 사이에 형성된 단차를 제거하기 위한 평탄화막이 필수적으로 사용된다. 그러나 상기한 평탄화막에는 공정 환경 여건에 의해 미세 먼지 또는 물질 자체의 뭉침 등에 따른 돌기가 형성된다. 이때, 평탄화막에 의해 형성되는 돌기는 1.0 내지 10㎛ 까지 다양한 크기를 갖는다. 평탄화막상에 형성된 돌기로 인하여 동일한 두께로 형성되는 공통 전극상에도 돌기가 형성된다. 평탄화막뿐만 아니라 여러 가지 이유로 공통전극 자체의 형성시에도 불균일한 막이 형성되어 돌기가 형성될 수도 있다. 공통전극에 형성된 돌기는 컬러필터 기판의 공통 전극과 TFT 기판의 화소 전극간의 쇼트(short)를 유발한다. 이에 더하여, 어느 한 픽셀의 화소 전극이 인접한 픽셀의 화소 전극과 쇼트가 되었을 경우에도 R, G, B 등의 색구현을 할 때 인접 색의 휘점이 나타나기도 한다.
이와 같이 화소 전극간의 쇼트가 유발되는 현상을 좀 더 상세히 알아보기로 한다. 특히, 이러한 불량은 반투과 구조를 갖는 소자가 2중 셀갭을 가지면서 심각 하게 대두된다.
도 2는 종래의 2중 셀갭으로 반투과 구조를 갖는 액정 표시 장치의 박막 트랜지스터 기판에 대한 평면도이고, 도 3a 및 3b는 도 2에 나타난 박막 트랜지스터 기판에 대한 부분적인 단면도로서, 도 3a는 정상 화소에 대한 것이고, 도 3b는 하이 픽셀 불량이 발생된 화소에 대한 것이다. 도 2를 동시에 참조하면서 설명하기로 한다.
도 3a를 참고하면, 전압이 인가되어 픽셀을 구동시킨 경우에 TFT 기판의 투명 전극(132)과 반사 전극(134)으로 이루어진 화소 전극과 컬러필터 기판의 평탄화막(146)상에 형성된 공통전극(148) 사이에 주입된 액정이 일렬로 배열되어 있음을 확인할 수 있다. TFT는 게이트 전극(111), 소오스 전극(112) 및 드레인 전극(113)을 포함한다. 또한, 게이트 전극(111)은 게이트 절연막(114)을 통하여 소오스 전극(112) 및 드레인 전극(113)과 절연 상태를 유지한다. 게이트 절연막(114) 상에는 게이트 전극(111)에 전원이 인가됨에 따라 소오스 전극(112)으로부터 드레인 전극(113)으로 전원을 인가하기 위한 액티브 패턴(115) 및 오믹 콘택 패턴(미도시)이 형성되어 있다.
또한, TFT와 화소 전극 사이에는 유기 절연막(120)이 개재되고, 유기 절연막(120)에는 형성된 콘택홀을 통하여 드레인 전극(113)과 화소 전극은 전기적으로 연결되어 있다.
도 3b를 참고하면, 컬러필터 기판상에 평탄화막(146)의 형성시에 뭉침 현상 등으로 인하여 막상에 돌기(147)가 형성되고, 이로 인하여 공통전극(148)상에도 돌 기(149)가 형성되어 TFT 기판의 반사 전극(134)과 접촉되는 불량이 발생된 경우이다.
통상 투과부의 셀갭은 3.2㎛ 이고, 반사부의 셀갭은 1.6㎛ 정도가 되므로 이러한 접촉 불량은 주로 공통전극(148)과 반사 전극(134) 간에 발생된다. 즉, 단일 셀갭 구조에서는 상하판 쇼트 불량이 일어날 위치적인 확률이 반사부나 투과부나 동일한 반면에, 2중 셀갭 구조에서는 반사부의 셀갭이 1.6㎛, 투과부의 셀갭이 3.2㎛ 정도이므로 동일 크기의 이물이나 돌출 잔유물에 의한 불량이 일어날 가능성이 반사부가 훨씬 더 큰 것이다.
이러한 불량이 발생할 경우, TFT 기판의 화소 전극과 컬러필터 기판의 공통전극(148)이 전기적으로 쇼트되어 액정 내에 유효로 가해지는 전압이 0이 된다. 특히, 전압이 인가되지 않았을 때 (normally) 백색 모드로 설계된 픽셀에 최대 전압을 가하여 픽셀을 흑색 모드로 구동시키도록 된 제품의 경우, 이러한 불량이 발생되면 흑색이 아니라 백색으로 구동되는 하이 픽셀 불량을 나타내는데, 이는 제품에 치명적인 불량을 가져온다.
본 발명의 목적은 상기한 문제점을 해결하기 위한 것으로, 공통전극과 반사전극간에 쇼트가 발생하더라도 인접한 투과부에는 영향을 주지 않기 때문에 검사시에 하이 픽셀 불량으로 검출되지 않는 액정 표시 장치를 제공하는 것이다.
본 발명의 다른 목적은 상기한 바와 같이 하이 픽셀 불량이 크게 개선된 액정 표시 장치를 제조하기 위한 박막 트랜지스터 기판의 용이한 제조 방법을 제공하 는 것이다.
상기 목적을 달성하기 위하여 본 발명에서는
제1 투명 기판상에 형성된 박막 트랜지스터 및 상기 박막 트랜지스터와 전기적으로 연결되도록 형성되며 서로 분리된 반사부와 투과부를 포함하는 화소 전극을 포함하는 제1 기판;
제2 투명 기판상에 형성된 유기막 및 상기 유기막 상면에 형성되어 상기 화소 전극과 대향하는 공통 전극을 포함하는 제2 기판; 및
상기 제1 기판 및 제2 기판 사이에 주입된 액정을 포함하는 액정 표시 장치를 제공한다.
특히, 본 발명은 상기 반사부와 상기 공통 전극간의 간격이 상기 투과부와 상기 공통 전극간의 간격보다 작은 경우에 용이하게 적용되며, 상기 반사부와 상기 투과부 사이에 형성된 간격으로 인한 빛샘을 방지하기 위하여 광차단층을 더 구비하는 것이 바람직하다.
상기 광차단층은 박막 트랜지스터의 게이트 형성용 물질로 형성되거나, 데이터선 형성용 물질로 형성되는 것이 바람직하다. 다르게는, 상기 광차단층은 상기 제2 기판상에 블랙 매트릭스 패턴 및 컬러 필터가 구비되고, 상기 블랙 매트릭스 형성용 물질로 형성할 수도 있다.
상기한 본 발명의 다른 목적은,
기판상에 금속층을 적층하고 식각하여 게이트선, 게이트 패드 및 게이트 전 극을 포함하는 게이트 패턴을 형성하는 단계;
상기 게이트 패턴의 상부에 게이트 절연막을 적층하는 단계;
상기 게이트 절연막 상부에 반도체층 및 도핑된 비정질 규소층을 형성한 후, 사진 식각 공정을 수행하여 반도체층 패턴 및 저항성 접촉층 패턴을 형성하는 단계;
배선 물질을 도포한 후 사진 식각하여 데이터선, 데이터 패드 및 소스/드레인 전극을 포함하는 데이터 패턴을 형성하는 단계;
상기 데이터 패턴 위에 보호막을 적층한 후 표면에 다수의 요철을 형성함과 동시에 상기 드레인 전극의 일부가 드러나도록 상기 보호막에 접촉 구멍을 형성하는 단계;
투명 도전 물질을 적층하고 패터닝하여 투명 전극을 형성하는 단계; 및
반사 물질을 적층하고 패터닝하여 상기 투명 전극과 소정의 간격을 두고 반사 전극을 형성하는 단계를 포함하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법에 의해서 달성된다.
본 발명에 의하면 하나의 화소 안에서 반사부와 투과부를 서로 분리하여 형성하는 것으로, 통상적인 디스플레이 사용 환경이나 검사 환경이 투과 모드인 점을 감안할 때 비록 반사부에서 쇼트가 발생하여 하이 픽셀 불량이 발생하더라도 인접된 투과부에는 영향을 미치지 않기 때문에 불량 검출이 어려워서 투과부는 정상으로 인식된다.
이하, 본 발명을 첨부된 도면을 참고로 하여 더욱 상세히 설명하기로 한다.
도 4a는 본 발명의 바람직한 제1 실시예에 따른 반투과 구조를 갖는 액정 표시 장치의 박막 트랜지스터 기판에 대한 평면도이고, 도 4b는 도 4a에 나타난 박막 트랜지스터 기판에 대한 부분적인 단면도이다.
도 4a를 참고하면, 세로 방향으로 형성된 데이터선(222)과 가로 방향으로 형성된 게이트선(211)에 의해 정의된 화소 전극이 투명 전극(332)과 반사 전극(334)으로 분리되어 있으며, 이들 사이에는 소정의 간격이 존재하고 있음을 확인할 수 있다. 또한, 데이터선(222)으로부터 분기된 소스 전극(312)을 공통 소스 전극으로 하면서 유기 절연막(320)상에 형성된 콘택홀을 통하여 투명 전극(332)과 전기적으로 접촉되는 제1 드레인 전극(313a) 및 유기 절연막(320)상에 형성된 콘택홀을 통하여 반사 전극(334)과 전기적으로 접촉되는 제2 드레인 전극(313b)이 형성되어 있다. 게이트 절연막(314)을 통하여 소스 전극(312) 및 드레인 전극(313a, 313b)과 절연된 게이트 전극(311)에 전원이 인가됨에 따라 소스 전극(312)으로부터 드레인 전극(313a, 313b)으로 전원을 인가하기 위한 액티브 패턴(315) 및 오믹 콘택 패턴(미도시)이 또한 형성되어 있다.
도 4b를 참고하면, 전압이 인가되어 픽셀을 구동시킨 경우에 TFT 기판의 투명 전극(332)과 반사 전극(334)으로 이루어진 화소 전극과 컬러필터 기판의 평탄화막(346)상에 형성된 공통전극(348) 사이에 액정(336)이 주입되어 있다. 컬러필터 기판상에 평탄화막(346)의 형성시에 뭉침 현상 등으로 인하여 막상에 돌기(347)가 형성되고, 이로 인하여 공통전극(348)상에도 돌기(349)가 형성되어 TFT 기판의 반사 전극(334)과 접촉되는 불량이 발생되었다.
이러한 쇼트 불량이 발생됨에 따라 공통전극(348)과 반사 전극(334) 사이에 존재하는 액정(336a)은 배열되지 않지만, 공통전극(348)과 투명 전극(332) 사이에 존재하는 액정(336b)은 상기한 쇼트 불량과 상관없이 일정 각도로 배열됨을 확인할 수 있다. 이는 결국 반사 전극(334)과 투명 전극(332)을 이격되게 형성함으로써 반사부에서 하이 픽셀 불량이 발생하더라도 투과부에는 영향을 미치지 않도록 함으로써 얻어지는 효과인 것이다.
그런데, 상술한 제1 실시예에 의하면 반사 전극과 투명 전극이 분리됨으로써 이들간에 존재하는 간격으로 인하여 빛샘 현상이 나타날 수 있다. 이 경우, 이들간의 간격을 메워줄 수 있는 광차단막을 형성하는 것으로 빛샘 현상을 방지할 수 있다. 광차단막은 게이트 전극, 게이트선 및 게이트 패드를 포함하는 게이트 패턴의 형성시에 형성할 수도 있고, 데이터선, 소스/드레인 전극 및 데이트 패드를 포함하는 데이터 패턴의 형성시에 형성할 수도 있다. 다르게는 컬러필터 기판상에 형성되는 블랙 매트릭스 패턴의 형성시에 형성하는 것도 가능하다. 그러나, 블랙 매트릭스 패턴을 이용하는 경우는 미스-얼라인 마진(mis-align margin)이 크기 때문에 바람직한 것은 아니지만 배재할 수는 없다. 이러한 광차단막을 갖는 예를 구체적으로 설명하면 다음과 같다.
도 5a에는 본 발명의 바람직한 제2 실시예에 따른 액정 표시 장치의 박막 트랜지스터 기판에 대한 평면도이고 도 5b는 도 5a에 나타난 박막 트랜지스터 기판에 대한 부분적인 단면도이다.
도 5a에 나타난 도면은 도 4a에 나타난 도면과 거의 동일하나 투명 전극(332)과 반사 전극(334) 사이에 게이트 광차단막(211S)을 형성시킨 점에 차이가 있다. 즉, 투명 전극(332)과 반사 전극(334)을 분리하여 형성하되, 분리함에 따라 피할 수 없이 형성되는 간격을 통하여 빛이 새는 것을 방지하기 위하여 기판상에 게이트 전극, 게이트선 및 게이트 패드를 포함하는 게이트 패턴의 형성시에, 상기 간격이 형성될 영역에 일명 게이트 광차단막(211S)을 형성한 것이다.
다르게는 상기 투명 전극(332)과 반사 전극(334) 사이에 형성되는 간격을 메우기 위하여 데이터 패턴의 형성을 위한 공정의 수행시에 데이터 광차단막을 형성하는 것도 가능하다.
도 6은 본 발명의 바람직한 제3 실시예에 따른 액정 표시 장치의 박막 트랜지스터 기판에 대한 부분적인 단면도이다.
도 6을 참고하면, 도 5b에 도시한 도면과 거의 동일하되, 투명 전극(332)과 반사 전극(334) 사이의 간격을 메워주기 위한 광차단막으로서, 데이터선, 소스/드레인 전극 및 데이터 패드를 포함하는 데이터 패턴의 형성시에, 일명 데이터 광차단막(222S)을 형성하도록 한 것이다.
상기한 제2 및 제3 실시예에 의하면 기존의 공정을 이용함으로써 별도의 공정을 추가함이 없이 반사부와 투과부의 경계 영역에 광차단막의 형성이 가능하므로, 적용이 매우 용이하다 할 것이다.
이하, 본 발명의 액정 표시 장치용 박막 트랜지스터 기판의 형성 방법을 상세하게 설명하기로 한다.
도 7a 내지 7d는 도 5a 및 5b에 나타난 본 발명의 바람직한 제2 실시예에 따 른 액정 표시 장치의 박막 트랜지스터 기판에 대한 제조 공정을 나타내는 단면도들이다.
먼저, 도 7a에 도시한 바와 같이, 절연 기판(302) 위에 크롬, 알루미늄-네오듐 합금 등으로 이루어진 제1 게이트 배선층과 알루미늄-네오듐 합금, 몰리브덴 등으로 이루어진 제2 게이트 배선층의 게이트 배선층을 적층한 다음, 패터닝하여 가로 방향으로 뻗어 있는 게이트선(211), 박막 트랜지스터의 게이트 전극(311) 및 게이트선(211)의 끝에 연결되어 있어 외부로부터의 게이트 신호를 인가받아 게이트선(211)으로 전달하는 게이트 패드(미도시)를 포함하며 가로 방향으로 뻗어 있는 게이트 패턴을 형성한다. 이러한 게이트 패턴의 형성시에 이후 형성될 반사 전극과 투명 전극간의 사이에 존재하게될 간격을 통하여 빛샘을 방지할 수 있는 게이트 광차단막(211S)을 형성하도록 한다.
다음, 질화 규소로 이루어진 게이트 절연막(314), 비정질 규소로 이루어진 반도체층, 도핑된 비정질 규소층의 삼층막을 연속하여 적층하고, 반도체층과 도핑된 비정질 규소층을 사진 식각하여 게이트 전극(311) 상부의 게이트 절연막(314) 위에 섬 모양의 반도체층(315)과 저항성 접촉층(316)을 형성한다.
다음, 도 7b에 도시한 바와 같이, 저항성 접촉층(316) 및 게이트 절연막(314) 상부에 몰리브덴-텅스텐 합금막 등으로 이루어진 데이터 배선층을 형성하도록 한다. 이후 사진 식각 공정을 수행하여 상기 배선층을 식각함으로써 게이트선(211)과 교차하는 데이터선(222), 데이터선(222)과 연결되어 게이트 전극(311) 상부까지 연장되어 있는 소스 전극(312), 데이터선(222)의 한쪽 끝에 연결되어 있 으며 외부로부터의 화상 신호를 인가받는 데이터 패드(미도시) 및 소스 전극(312)과 분리되어 있으며 게이트 전극(311)을 중심으로 소스 전극(312)과 마주하는 드레인 전극(313)을 포함하는 데이터 패턴을 형성한다.
이어, 데이터 패턴으로 가리지 않는 도핑된 비정질 규소층 패턴을 식각하여 게이트 전극(311)을 중심으로 양쪽으로 분리시키는 한편, 양쪽의 도핑된 비정질 규소층(316) 사이의 반도체층 패턴(315)을 노출시킨다. 이어, 노출된 반도체층(315)의 표면을 안정화시키기 위하여 산소 플라스마를 실시하는 것이 바람직하다. 다음으로, 층간절연막 및 보호막으로 사용되는 유기 절연막(319)을 증착한 후, 감광성 유기물질을 도포하여 유기 절연막(320)을 형성한다.
도 7c를 참고하면, 마스크를 이용한 노광 공정으로 상기 유기 절연막(320)의 표면을 렌즈 노광한 후, 박막 트랜지스터 영역, 투과 영역, 게이트 패드 및 데이터 패드의 유기 절연막을 노광 및 현상한다. 그러면, 상기 유기 절연막(320)의 표면에 광 산란을 위한 다수의 요철이 형성됨과 동시에 박막 트랜지스터 영역 및 투과 영역의 유기 절연막이 제거된다. 바람직하게, 상기 요철은 약 5∼15°의 주경사도를 갖는다. 드레인 전극(313)상의 무기 절연막(319)을 제거하여 드레인 전극(313)을 드러내는 접촉 구멍(325)을 형성한다.
결과물의 전면에 ITO, IZO 등의 투명 전극용 물질을 증착하고 사진 식각하여 접촉 구멍(325)을 통하여 드레인 전극(313)과 연결되는 투명 전극(332)을 형성한다. 이와 동시에, 도시하지는 않았으나 제2 및 제3 접촉 구멍을 통하여 게이트 패드 및 데이터 패드와 각각 연결되는 보조 게이트 패드 및 보조 데이터 패드를 형성 한다.
도 7d를 참고하면, 결과물의 전면에 알루미늄 등의 반사 물질을 증착하고 식각하여 상기 투명 전극(332)과 분리된 반사 전극(334)을 형성하도록 한다. 형성된 박막 트랜지스터는 반투과 구조로서 반사부 하면의 절연층이 투과부 하면의 절연층 보다 두껍게 형성된다. 이는 이후 컬러 필터 기판과의 본딩시, 공통전극과 반사 전극간의 간격이 공통전극과 투명 전극간의 간격보다 작도록 하기 위함이다. 바람직하게는 상기 공통 전극과 반사 전극간의 간격이 공통전극과 투명 전극간의 간격의 반이 되도록 한다.
상술한 제3 실시예를 통하여 게이트 광차단막을 포함하는 박막 트랜지스터 기판의 제조 방법을 설명하였으나, 이러한 방식은 데이터 광차단막을 형성하는 실시예에도 용이하게 적용될 수 있을 것이다.
이상과 같은 본 발명에 따른 박막 트랜지스터 기판의 제조 방법은 2중 분할 화소 구조를 다음과 같은 2중 셀갭 구조로 배치할 경우 더욱 우수한 효과를 얻을 수 있다.
도 8은 본 발명의 바람직한 제4 실시예에 따른 액정 표시 장치의 박막 트랜지스터 기판에 대한 평면도이다.
도 8을 참고하면, 하나의 화소를 투과부와 반사부로 분리하되, 데이터선(222)이 중심부를 지나는 구조로 함으로써 인접 화소 쇼트에 의한 하이 픽셀 불량률을 크게 감소시킨 구조이다. 또한 투명 전극(332)과 반사 전극(334)은 교대로 배열되며 하나의 화소에서 투명 전극(332)과 반사 전극(334)은 소스 전극(312)을 공유하고 각각 별도의 드레인 전극(313a, 313b)과 전기적으로 연결되는 구조를 갖는다.
이러한 배치는 본 발명의 실시예로서 하나의 일례이며 투과부와 반사부를 전기적으로 분리한 다양한 화소 구조가 적용될 수 있음이 이해되어야 할 것이다.
이상과 같은 본 발명에 의하면 2중 셀갭을 갖는 반투과 소자에서, 하나의 화소 내에서 투과부와 반사부를 전기적으로 분리함으로써, 반사부에서의 쇼트 불량이 발생하더라도 투과부에는 영향을 미치지 않게 되어 하이 픽셀 불량을 크게 감소시킬 수 있다.
특히, 본 발명의 바람직한 실시예에 의하면 투과부와 반사부의 분리된 간격을 통한 빛샘을 방지하기 위하여 이 영역에 광차단막을 설치하되, 기존의 공정을 응용함으로써 우수한 품질의 구현이 용이하게 이루어질 수 있다.
이상, 본 발명의 바람직한 실시예를 참조하여 설명하였지만 해당 기술분야의 숙련된 당업자라면 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
Claims (16)
- 제1 투명 기판상에 형성된 게이트 선과, 상기 게이트 선과 연결된 게이트 전극과, 상기 게이트 선과 교차하는 데이터 선과, 상기 데이터 선과 연결된 소스 전극과, 상기 소스 전극과 이격된 제1 드레인 전극과, 상기 제1 드레인 전극과 연결된 투명 전극과, 상기 소스 전극과 이격된 제2 드레인 전극과, 상기 제2 드레인 전극과 연결되고 상기 투명 전극과 이격된 반사 전극을 포함하는 제1 기판;제2 투명 기판상에 형성된 유기막 및 상기 유기막 상면에 형성되어, 상기 투명 전극 및 상기 반사 전극과 대향하는 공통 전극을 포함하는 제2 기판; 및상기 제1 기판 및 제2 기판 사이에 주입된 액정을 포함하는 액정 표시 장치.
- 제1항에 있어서, 상기 반사 전극과 상기 공통 전극간의 간격이 상기 투명 전극과 상기 공통 전극간의 간격보다 작은 것을 특징으로 하는 액정 표시 장치.
- 제1항에 있어서, 상기 반사 전극과 상기 투명 전극 사이에 형성되어 빛샘을 방지하는 광차단층을 더 구비하는 것을 특징으로 하는 액정 표시 장치.
- 제3항에 있어서, 상기 광차단층은 상기 게이트선 형성용 물질로 형성되는 것을 특징으로 하는 액정 표시 장치.
- 제3항에 있어서, 상기 광차단층은 상기 데이터선 형성용 물질로 형성되는 것을 특징으로 하는 액정 표시 장치.
- 제3항에 있어서, 상기 제2 기판상에 블랙 매트릭스 패턴 및 컬러 필터가 구비되고, 상기 블랙 매트릭스 형성용 물질로 상기 광차단층이 형성되는 것을 특징으로 하는 액정 표시 장치.
- 제1항에 있어서, 상기 투명 전극과 상기 반사 전극은 단위 화소 내에서 서로 나란하게 형성되는 것을 특징으로 하는 액정 표시 장치.
- 삭제
- 제1항에 있어서, 상기 투명 전극과 상기 반사 전극은 교대로 형성되어 있는 것을 특징으로 하는 액정 표시 장치.
- 기판상에 금속층을 적층하고 식각하여 게이트선, 게이트 패드 및 게이트 전극을 포함하는 게이트 패턴을 형성하는 단계;상기 게이트 패턴의 상부에 게이트 절연막을 적층하는 단계;상기 게이트 절연막 상부에 반도체층 및 도핑된 비정질 규소층을 형성한 후, 사진 식각 공정을 수행하여 반도체층 패턴 및 저항성 접촉층 패턴을 형성하는 단계;배선 물질을 도포한 후 사진 식각하여 데이터선, 데이터 패드, 소스 전극, 제1 드레인 전극 및 제2 드레인 전극을 포함하는 데이터 패턴을 형성하는 단계;상기 데이터 패턴 위에 보호막을 적층한 후 표면에 다수의 요철을 형성함과 동시에 상기 제1 및 제2 드레인 전극들의 일부가 드러나도록 상기 보호막에 접촉 구멍들을 형성하는 단계;투명 도전 물질을 적층하고 패터닝하여 단위 화소 내에서 상기 제1 드레인 전극 상에 형성된 접촉 구멍을 통해 상기 제1 드레인 전극과 접촉되는 투명 전극을 형성하는 단계; 및반사 물질을 적층하고 패터닝하여 상기 단위 화소 내에서 상기 투명 전극과 이격되고, 상기 제2 드레인 전극 상에 형성된 접촉 구멍을 통해 상기 제2 드레인 전극과 접촉되는 반사 전극을 형성하는 단계를 포함하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
- 제10항에 있어서, 상기 반사 전극 하면의 보호막이 상기 투명 전극 저면의 보호막 보다 두껍게 형성되는 것을 특징으로 하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
- 제10항에 있어서, 상기 게이트 패턴의 형성 단계에서, 상기 반사 전극과 상기 투명 전극 사이에 대응하는 영역에 빛샘을 방지하기 위한 광차단층을 형성하는 것을 특징으로 하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
- 제10항에 있어서, 상기 데이터 패턴의 형성 단계에서, 상기 반사 전극과 상기 투명 전극 사이에 대응하는 영역에 빛샘을 방지하기 위한 광차단층을 형성하는 것을 특징으로 하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
- 제10항에 있어서, 상기 투명 전극과 상기 반사 전극이 단위 화소 내에서 서로 나란하게 형성되는 것을 특징으로 하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
- 삭제
- 제10항에 있어서, 상기 투명 전극과 상기 반사 전극은 교대로 형성되어 있는 것을 특징으로 하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020030051072A KR101023975B1 (ko) | 2003-07-24 | 2003-07-24 | 액정 표시 장치 및 이를 형성하기 위한 박막 트랜지스터기판의 제조방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020030051072A KR101023975B1 (ko) | 2003-07-24 | 2003-07-24 | 액정 표시 장치 및 이를 형성하기 위한 박막 트랜지스터기판의 제조방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20050011993A KR20050011993A (ko) | 2005-01-31 |
KR101023975B1 true KR101023975B1 (ko) | 2011-03-29 |
Family
ID=37223910
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020030051072A KR101023975B1 (ko) | 2003-07-24 | 2003-07-24 | 액정 표시 장치 및 이를 형성하기 위한 박막 트랜지스터기판의 제조방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR101023975B1 (ko) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101108292B1 (ko) * | 2005-03-08 | 2012-01-25 | 엘지디스플레이 주식회사 | 박막 트랜지스터 기판의 제조 방법 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR19990014250A (ko) * | 1997-07-28 | 1999-02-25 | 쯔지 하루오 | 액정 표시 장치 |
KR20010048251A (ko) * | 1999-11-26 | 2001-06-15 | 구본준 | 반사투과형 액정 표시장치 |
KR20010047095A (ko) * | 1999-11-17 | 2001-06-15 | 구본준 | 반사투과형 액정 표시장치 |
KR20030058012A (ko) * | 2001-12-29 | 2003-07-07 | 엘지.필립스 엘시디 주식회사 | 반투과형 액정 표시 장치 |
-
2003
- 2003-07-24 KR KR1020030051072A patent/KR101023975B1/ko active IP Right Grant
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR19990014250A (ko) * | 1997-07-28 | 1999-02-25 | 쯔지 하루오 | 액정 표시 장치 |
KR20010047095A (ko) * | 1999-11-17 | 2001-06-15 | 구본준 | 반사투과형 액정 표시장치 |
KR20010048251A (ko) * | 1999-11-26 | 2001-06-15 | 구본준 | 반사투과형 액정 표시장치 |
KR20030058012A (ko) * | 2001-12-29 | 2003-07-07 | 엘지.필립스 엘시디 주식회사 | 반투과형 액정 표시 장치 |
Also Published As
Publication number | Publication date |
---|---|
KR20050011993A (ko) | 2005-01-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3361278B2 (ja) | 反射型液晶表示装置とその製造方法、ならびに回路基板の製造方法 | |
JP3270821B2 (ja) | 反射型液晶表示装置およびその製造方法 | |
US7791695B2 (en) | Liquid crystal display device | |
US9244320B2 (en) | Liquid crystal display and manufacturing method thereof | |
JP3269787B2 (ja) | 液晶表示装置 | |
KR100741537B1 (ko) | 반투과형 액정표시장치 및 그 제조방법 | |
US20060119772A1 (en) | Liquid crystal display device and fabricating method thereof | |
US20070188682A1 (en) | Method for manufacturing a display device | |
JP4646018B2 (ja) | 液晶表示装置およびその製造方法 | |
JP2000122094A (ja) | 反射型液晶表示装置 | |
JP2004004572A (ja) | 液晶表示装置およびその製造方法 | |
US20090079920A1 (en) | Display device and method of manufacturing the same | |
JP3564358B2 (ja) | 液晶表示装置 | |
JP4875702B2 (ja) | 半透過型液晶表示装置及びその製造方法 | |
JP4107047B2 (ja) | 半透過型液晶表示装置 | |
JP4712402B2 (ja) | 下部表示板及び下部表示板を含む液晶表示装置およびその製造方法 | |
KR101023975B1 (ko) | 액정 표시 장치 및 이를 형성하기 위한 박막 트랜지스터기판의 제조방법 | |
JP2009093145A (ja) | 表示装置及び表示装置の製造方法 | |
KR20070072113A (ko) | 액정표시소자 및 그 제조방법 | |
KR100953436B1 (ko) | 액정 표시 장치의 박막 트랜지스터 기판 및 이의 제조방법 | |
JP2004109797A (ja) | 半透過型液晶表示装置 | |
JP3519272B2 (ja) | 液晶表示装置およびその製造方法 | |
JP4511248B2 (ja) | 液晶表示装置 | |
JP2010091854A (ja) | 液晶表示装置及びその製造方法 | |
KR20110029921A (ko) | 반사투과형 액정표시장치 및 그 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E90F | Notification of reason for final refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20140303 Year of fee payment: 4 |
|
FPAY | Annual fee payment |
Payment date: 20150227 Year of fee payment: 5 |
|
FPAY | Annual fee payment |
Payment date: 20180302 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20190304 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20200227 Year of fee payment: 10 |