KR101019368B1 - 반도체 메모리 모듈 및 그와 결합 되는 전자 부품 소켓 - Google Patents
반도체 메모리 모듈 및 그와 결합 되는 전자 부품 소켓 Download PDFInfo
- Publication number
- KR101019368B1 KR101019368B1 KR1020080103350A KR20080103350A KR101019368B1 KR 101019368 B1 KR101019368 B1 KR 101019368B1 KR 1020080103350 A KR1020080103350 A KR 1020080103350A KR 20080103350 A KR20080103350 A KR 20080103350A KR 101019368 B1 KR101019368 B1 KR 101019368B1
- Authority
- KR
- South Korea
- Prior art keywords
- signal
- circuit board
- printed circuit
- signal pad
- array
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
- H01R12/00—Structural associations of a plurality of mutually-insulated electrical connecting elements, specially adapted for printed circuits, e.g. printed circuit boards [PCB], flat or ribbon cables, or like generally planar structures, e.g. terminal strips, terminal blocks; Coupling devices specially adapted for printed circuits, flat or ribbon cables, or like generally planar structures; Terminals specially adapted for contact with, or insertion into, printed circuits, flat or ribbon cables, or like generally planar structures
- H01R12/50—Fixed connections
- H01R12/51—Fixed connections for rigid printed circuits or like structures
- H01R12/52—Fixed connections for rigid printed circuits or like structures connecting to other rigid printed circuits or like structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
- H01R12/00—Structural associations of a plurality of mutually-insulated electrical connecting elements, specially adapted for printed circuits, e.g. printed circuit boards [PCB], flat or ribbon cables, or like generally planar structures, e.g. terminal strips, terminal blocks; Coupling devices specially adapted for printed circuits, flat or ribbon cables, or like generally planar structures; Terminals specially adapted for contact with, or insertion into, printed circuits, flat or ribbon cables, or like generally planar structures
- H01R12/70—Coupling devices
- H01R12/71—Coupling devices for rigid printing circuits or like structures
- H01R12/72—Coupling devices for rigid printing circuits or like structures coupling with the edge of the rigid printed circuits or like structures
- H01R12/73—Coupling devices for rigid printing circuits or like structures coupling with the edge of the rigid printed circuits or like structures connecting to other rigid printed circuits or like structures
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Coupling Device And Connection With Printed Circuit (AREA)
Abstract
본 발명은 반도체 메모리 모듈 및 그와 결합되는 전자 부품 소켓에 관한 것으로서, 제1면과 제2면 그리고 제3면을 갖는 인쇄 회로 기판에서 상기 제1면과 제2면 그리고 제3면의 각 일측에 횡 방향으로 길게 형성되는 세개의 신호 패드 배열들을 구비하고, 상기 인쇄 회로 기판과 결합되는 전자 부품 소켓에도 세개의 핀 배열을 구비하여 상기 메모리 모듈과 전자 부품 소켓의 크기가 커지지 않으면서도 많은 신호 패드들을 구비할 수 있다.
메모리 모듈, 인쇄 회로 기판, 전자 부품 소켓
Description
본 발명은 컴퓨터 메모리 분야에 관한 것으로서, 특히 다수개의 반도체 메모리 장치들이 장착되는 메모리 모듈 및 그와 결합 되는 전자 부품 소켓에 관한 것이다.
최근 인터넷을 포함한 정보산업의 급속한 발달과 또한 이를 뒷받침하는 반도체 산업의 급속한 발달로 컴퓨터가 점차 고용량화 및 고성능화되고 있다. 이에 따라 상기 컴퓨터에 이용되는 반도체 메모리 장치도 고용량화 및 고성능화되고 있으며, 이처럼 컴퓨터의 메모리 용량을 증대시키기 위해 하나의 메모리 모듈에 다수개의 반도체 메모리 장치들을 장착하여 사용하고 있다. 오늘날 가장 많이 사용되고 있는 듀얼 인라인 메모리 모듈은 신호 패드들이 인쇄 회로 기판의 제1면과 제2면의 일측에 각 1열씩 전체 2열로 배열되어 있다.
도 1을 참조하면, 종래의 듀얼 인라인 메모리 모듈(101)은 인쇄 회로 기판 (102)과 상기 기판의 제1면과 제2면 중 적어도 한면에 실장되어 있는 반도체 메모리 장치들(103)과 상기 메모리 장치들(103)을 외부 시스템과 전기적으로 연결시키는 제1신호 패드 배열(104)과 제2신호 패드 배열(105)을 가지고 있다. 상기 신호 패드 배열(104, 105)은 다수개의 신호용 패드들을 일정한 간격으로 구비한다.
도 2를 참조하면, 종래의 전자 부품 소켓(201)이 외부 회로 기판(301)에 장착되어 있고, 상기 전자 부품 소켓(201)은 제1핀 배열(204)과 제2핀 배열(205)을 가지고 있으며, 각 핀 배열들(204, 205)은 다수개의 금속 핀들로 구성된다. 상기 전자 부품 소켓(201)은 도 1에 도시된 듀얼 인라인 메모리 모듈(101)과 결합되어 사용된다. 듀얼 인라인 메모리 모듈(101)이 전자 부품 소켓(201)에 결합되면 듀얼 인라인 메모리 모듈(101)의 신호 패드들은 전자 부품 소켓(201)에 있는 금속 핀들과 전기적으로 연결되어 외부 회로 기판(301)에 장착되어 있는 신호 패드들(304, 305)과 전기적으로 연결된다.
종래의 듀얼 인라인 메모리 모듈(101)의 성능과 메모리 용량을 더 크게 발전시키기 위해서는 상기 제1면과 제2면에 있는 신호 패드의 수를 증가시켜야 하며, 이를 위해서는 상기 신호 패드들간의 피치(pitch)를 줄이거나 인쇄 회로 기판(102)의 크기를 더 크게 해야 한다. 그런데, 상기 신호 패드들 간의 피치를 줄이는 것에는 기술적 한계가 따를 수 밖에 없다. 따라서, 다수개의 신호 패드들의 수를 증가시키기 위해서는 인쇄 회로 기판(102)의 크기를 크게 할 수밖에 없으며, 이는 또한 상기 인쇄 회로 기판과 결합되는 전자 부품 소켓(201)의 크기를 증가시켜 최종적으로는 시스템 보드의 크기를 증가시키게 된다. 이는 오늘날 시스템의 소형화 및 경 량화 추세에 크게 반하는 것이다.
또한 종래와 동일한 성능의 메모리 모듈의 크기를 줄이고 싶어도 도 3에서 보는 바와 같이 제1면과 제2면에 형성되어 있는 제1신호 패드 배열(204)과 제2신호 패드 배열(205) 때문에 그 크기를 줄일 수가 없다. 이 역시 오늘날 시스템의 소형화와 경량화 요구에 반하는 것이다.
본 발명이 이루고자하는 기술적 과제는 인쇄 회로 기판의 크기를 키우지 않으면서도 핀 수를 늘릴 수 있는 메모리 모듈을 제공함과 동시에, 또한 신호 패드 피치(Pitch)를 줄이지 않으면서도 동일한 기능의 크기가 감소된 반도체 메모리 모듈과 상기 메모리 모듈에 적합한 전자 부품 소켓을 제공하는 것이다.
상기 기술적 과제를 이루기 위하여 본 발명은 제1면과 제2면 그리고 제3면의 회로면을 갖고 상기 제1면과 제2면 중 적어도 한 곳에는 다수개의 반도체 장치들이 장착되는 인쇄 회로 기판에 있어서, 상기 제1면의 일측에 횡 방향으로 길게 형성되며 다수개의 신호 패드를 갖는 제1신호 패드 배열; 및
상기 제1면의 맞은편에 있는 제2면의 일측에 횡 방향으로 길게 형성되며 제1신호 패드 배열과 평행한 다수개의 신호 패드를 갖는 제2신호 패드 배열; 및
상기 제1면과 인접하며 수직인 제3면에 횡 방향으로 길게 형성되며 다수개의 신호 패드를 갖는 제3신호 패드 배열을 구비하되,
상기 제3신호 패드 배열은 상기 인쇄 회로 기판의 내층회로가 절연물 밖으로 돌출되어 있는 돌출부를 신호 패드로 하는 것을 특징으로 한다.
상기 돌출부는 상기 내층회로의 단면을 도금하여 두께를 키운 것을 특징으로 하며, 또한 상기 제3신호 패드 배열에서 다수개의 신호 패드는 돌출부가 서로 평행하며 상기 인쇄 회로 기판의 내부에서 비아홀(Via Hole)을 통하여 전기적으로 연결되어 있는 것을 특징으로 한다. 상기와 같이 제1신호 패드 배열과 제2신호 패드 배열에 제3신호 패드 배열을 추가함으로써 인쇄 회로 기판의 크기를 키우지 않고도 신호 패드의 수를 증가시킬 수 있다.
상기의 기술적 과제를 이루기 위하여 본 발명은 또한 상기의 인쇄 회로 기판이 결합되는 전자 부품 소켓에 있어서, 상기 인쇄 회로 기판의 제1면과 제2면의 일측과 그리고 제3면이 동시에 삽입되는 삽입부; 및
상기 삽입부의 내부 일측 벽면에 횡 방향으로 길게 형성되며 다수개의 신호 핀을 갖는 제1핀 배열; 및
상기 삽입부의 또 다른 일측 벽면에 횡 방향으로 길게 형성되며 제1핀 배열과 마주 보며 평행한 다수개의 신호 핀을 갖는 제2핀 배열; 및
상기 삽입부의 바닥면에 길게 형성되며 다수개의 신호 핀을 갖는 제3핀 배열을 구비하는 것을 특징으로 한다.
상기 신호 핀들은 탄성을 갖는 것을 특징으로 하며, 또한 제3핀 배열의 신호 핀은 동시에 다수개의 신호 패드와 접촉하는 것을 특징으로 한다.
한편, 상기와 같은 목적을 해결하고자 하는 본 발명의 또 다른 기술은
제1면과 제2면 그리고 제3면의 회로면을 갖고 상기 제1면과 제2면 중 적어도 한 곳에는 다수개의 반도체 장치들이 장착되는 인쇄 회로 기판에 있어서,
상기 제1면의 일측에 횡 방향으로 길게 형성되며 다수개의 신호 패드를 갖는 제1신호 패드 배열; 및
상기 제1면의 맞은편에 있는 제2면의 일측에 횡 방향으로 길게 형성되며 제1신호 패드 배열과 평행한 다수개의 신호 패드를 갖는 제2신호 패드 배열; 및
상기 제1면과 인접하며 수직인 제3면에 횡 방향으로 길게 형성되며 상기 인쇄 회로 기판의 내층회로와 수직으로 교차하며 연결되는 다수개의 신호 패드를 갖는 제3신호 패드 배열을 구비하는 것을 특징으로 한다.
상기 제3신호 패드 배열의 신호 패드는 도금면 또는 도전성 페이스트로 형성되며, 상기 신호 패드 사이에는 홈(Notch)이 형성되어 있어 각 신호 패드와 신호 패드 사이를 전기적으로 분리시켜 주는 것을 특징으로 한다.
상술한 바와 같이 본 발명에 따른 메모리 모듈은 인쇄 회로 기판이 3개의 신호 패드 배열을 가지고 있으므로 메모리 모듈의 크기는 커지지 않으면서도 보다 많은 신호 패드들을 구비할 수 있다.
또한, 종래 2개의 신호 패드 배열을 3개의 신호 패드 배열로 바꾸어 적용하 면 신호 패드의 수가 많아짐에 따라 발생한 기판의 불필요한 공간을 제거할 수 있어 종래의 메모리 모듈보다 크기가 작으면서도 성능은 동일한 메모리 모듈을 구현할 수 있다. 따라서, 본 발명에 따른 메모리 모듈과 전자 부품 소켓을 이용하는 많은 시스템에 대해서 성능의 저하 없이도 소형화 및 경량화를 실현할 수 있다.
또한, 메모리 모듈(401)의 크기가 증대되지 않으면서도 신호 패드 수가 증가됨으로 인하여, 향후 보다 복잡한 성능을 이용하는 메모리 모듈을 종래와 동일한 면적의 외부 회로 기판에 장착할 수도 있다.
이하에서는 첨부된 도면을 참조하여 본 발명의 구성을 상세히 설명하기로 한다. 도 4는 본 발명의 일 실시예에 따른 인쇄 회로 기판(402)의 초기 구조로서 제1면과 제3면의 도면 및 단면 구조를 나타내고 있다. 먼저 도 4에서 보듯이 초기 인쇄 회로 기판(402)에는 통상적인 제조 방법에 의하여 제1면에는 제1신호 패드 배열 (404), 제2면에는 제2신호 패드 배열(405), 그리고 다수개의 내층회로(407)가 형성되어 있으며, 특히 제3면에 연결되어 있는 내층회로(407)는 비아홀(409)에 의해 전기적으로 연결되어 있다.
이렇게 제조된 상기 인쇄 회로 기판(402)의 제3면에 노출되어 있는 내층회로 (407)의 단면에 도 5에서 보는 바와 같이 구리(Cu) 전기도금을 실시하여 상기 내층회로(407)가 절연물(408) 밖으로 0.015~0.03mm정도 돌출되도록 하고 그 위에 다시 니켈(Ni)과 금(Au)을 도금하여 제3신호 패드 배열(406)을 만든다.
이렇게 세개의 신호 패드 배열(404,405,406)이 구비된 상기 인쇄 회로 기판 (402)의 적어도 한개 면에 반도체 메모리 장치들(403)을 장착하여 본 발명의 메모리 모듈(401)을 완성한다.
상기의 메모리 모듈(401)을 도 6과 같이 시스템 보드(외부 회로 기판(301))에 장착하기 위하여 상기 메모리 모듈(401)에 적합한 전자 부품 소켓(501)을 제작한다. 상기 전자 부품 소켓(501)은 상기 인쇄 회로 기판(402)의 제1면 일측과 제2면 일측 그리고 제3면이 동시에 삽입되어 지는 삽입부와 그 외곽을 둘러 싸고 있는 절연물(502)로 되어 있으며, 상기 삽입부의 일측 내벽에는 상기 인쇄 회로 기판 (402)의 제1신호 패드 배열(404)과 동일한 피치(Pitch)로 제1핀 배열(504)이 구비되어 있으며, 또 다른 일측 내벽에는 상기 제1핀 배열(504)과 마주보며 평행한 제2핀 배열(505)이 상기 제2신호 패드 배열(405)과 동일한 피치로 구비되어 있다. 또한, 삽입부의 바닥면에는 상기 제3신호 패드 배열(406)과 동일한 피치의 제3핀 배열(506)이 구비되어 있어 상기의 메모리 모듈(401)이 삽입되어 결합되었을 때 상기 제1, 제2, 제3신호 패드 배열(404, 405, 406)이 상기 제1, 제2, 제3핀 배열(504, 505, 506)과 서로 접촉하여 전기적으로 연결되도록 되어 있다.
이때 상기의 제1, 제2, 제3핀 배열에 있는 신호 핀은 상기 신호 패드와의 접촉 신뢰성을 높이기 위하여 탄성을 갖도록 만들어 준다.
이때, 상기 제3핀 배열(506)의 신호핀은 접촉 신뢰성을 높이고 전기 접촉 저항을 줄이기 위하여 하나의 신호 핀에 다수개의 신호 패드가 나란히 접촉되도록 충분한 핀 넓이를 갖도록 제작한다.
도 7~9는 본 발명의 다른 실시예에 따라 제조된 인쇄 회로 기판을 나타낸다.도 7에서 보는 바와 같이 통상적인 제조 방법에 의하여 내층회로(707)의 형성이 완료된 인쇄 회로 기판(702)에 도 8과 같이 제1면, 제2면, 그리고 제3면에 메탈층(710)을 형성하고, 이때 제3면에 노출된 내층회로(707)는 상기 메탈층(710)과 연결된다. 여기서 제1면과 제2면에는 이미 인쇄 회로 기판 통상의 메탈 필름이 붙어 있어 그 위에 새로운 메탈층(710)이 형성될 수도 있으며, 상기 메탈층(710)을 형성하는 방법은 무전해 화학도금과 그 위에 다시 전해도금을 실시하면 된다. 상기의 메탈층(710)이 형성되어 있는 인쇄 회로 기판(702)을 도 9와 같이 에칭 공정을 사용하여 제1면과 제2면에 회로를 구현한다. 이때 제1신호 패드 배열(704)와 제2신호 패드 배열(705)도 함께 형성된다. 또한 제3면에도 한 개의 큰 패드(711)가 형성된다. 도 10과 같이 상기의 인쇄 회로 기판(702)의 제3면에 형성되어 있는 큰 패드(711)의 정해진 위치에 홈(Notch)를 가공하여 상기 패드(711)을 다수개의 작은 신호 패드로 분리하여 제3신호 패드 배열(706)을 형성한다.
이상 다수의 실시예를 들어 본 발명을 상세하게 설명하였으나, 본 발명의 권리범위는 이러한 실시예로 국한되어 해석되지 아니하며, 본 발명은 특허청구범위에 기재된 기술사상을 벗어나지 않는 범위 내에서 다양하게 변형실시될 수 있다
도 1은 종래기술의 메모리 모듈의 제1면 도면과 단면도,
도 2는 종래기술의 메모리 모듈과 전자 부품 소켓의 결합 구조를 보여주는 단면도,
도 3은 종래기술의 실제 메모리 모듈을 보여주는 실시 예,
도 4는 본 발명의 일 실시예를 구현하기 위한 통상의 인쇄 회로 기판의 제1면과 제3면의 도면 및 단면도,
도 5는 본 발명의 일 실시예에 따른 제1, 제2, 제3신호 패드 배열이 구비된 완성된 인쇄 회로 기판의 제1면과 제3면의 도면 및 단면도,
도 6은 본 발명의 일 실시예에 따른 메모리 모듈과 전자 부품 소켓의 결합 구조를 보여주는 단면도 및 제3신호 패드 배열의 연결 구조를 보여주는 가상도면,
도 7은 본 발명의 다른 실시예를 구현하기 위한 통상의 인쇄 회로 기판의 제1면과 제3면의 도면 및 단면도,
도 8은 본 발명의 다른 실시예에 따른 제1면, 제2면 그리고 제3면에 메탈층이 형성되어 있는 인쇄 회로 기판의 제1면과 제3면의 도면 및 단면도,
도 9는 본 발명의 다른 실시예에 따른 제1면, 제2면에 회로가 형성된 인쇄 회로 기판의 제1면과 제3면의 도면 및 단면도,
도 10은 본 발명의 다른 실시예에 따른 제1, 제2, 제3신호 패드 배열이 구비된 완성된 인쇄 회로 기판의 제1면과 제3면의 도면 및 단면도 이다.
<도면의 주요 부분에 대한 부호의 설명>
101 : 종래 기술의 메모리 모듈
102 : 인쇄 회로 기판
104 : 제1신호 패드 배열
105 : 제2신호 패드 배열
201 : 종래 기술의 전자 부품 소켓
202 : 절연물
204 : 제1핀 배열
205 : 제2핀 배열
301 : 외부 회로 기판
304 : 제1신호 패드 배열
305 : 제2신호 패드 배열
306 : 제3신호 패드 배열
401, 701 : 본 발명의 메모리 모듈
402, 702 : 인쇄 회로 기판
404, 704 : 제1신호 패드 배열
405, 705 : 제2신호 패드 배열
406, 706 : 제3신호 패드 배열
408, 708 : 절연물
501 : 본 발명의 전자 부품 소켓
502 : 절연물
504 : 제1핀 배열
505 : 제2핀 배열
506 : 제3핀 배열
Claims (9)
- 제1면과 제2면 그리고 제3면의 회로면을 갖고 상기 제1면과 제2면 중 적어도 한 곳에는 다수개의 반도체 장치들이 장착되는 인쇄 회로 기판에 있어서,상기 제1면의 일측에 횡 방향으로 길게 형성되며 다수개의 신호 패드를 갖는 제1신호 패드 배열; 및상기 제1면의 맞은편에 있는 제2면의 일측에 횡 방향으로 길게 형성되며 제1신호 패드 배열과 평행하며 다수개의 신호 패드를 갖는 제2신호 패드 배열; 및상기 제1면과 인접하며 수직인 제3면에 횡 방향으로 길게 형성되며 다수개의 신호 패드를 갖는 제3신호 패드 배열을 구비하되,상기 제3신호 패드 배열은 다수개의 신호 패드가 서로 평행하며 상기 인쇄 회로 기판 내부에서 비아홀(Via Hole)을 통하여 전기적으로 연결되어 있는 것을 특징으로 하는 인쇄 회로 기판
- 제1항에 있어서, 상기 제3 신호 패드 배열은 상기 제3면 밖으로 돌출되어 있는 돌출부를 신호 패드로 하는 것을 특징으로 하는 인쇄 회로 기판.
- 제2항에 있어서, 상기 돌출부는 전기 동도금에 의해 형성되는 것을 특징으로 하는 인쇄 회로 기판.
- 제1면과 제2면 그리고 제3면의 회로면을 갖고 상기 제1면과 제2면 중 적어도 한 곳에는 다수개의 반도체 부품들이 장착되는 인쇄 회로 기판에 있어서,상기 제1면의 일측에 횡 방향으로 길게 형성되며 다수개의 신호 패드를 갖는 제1신호 패드 배열; 및상기 제1면의 맞은편에 있는 제2면의 일측에 횡 방향으로 길게 형성되며 제1신호 패드 배열과 평행한 다수개의 신호 패드를 갖는 제2신호 패드 배열; 및상기 제1면과 인접하며 수직인 제3면에 횡 방향으로 길게 형성되며 상기 인쇄 회로 기판의 내층 회로와 수직으로 교차하며 연결되는 다수개의 신호 패드를 갖는 제3신호 패드 배열을 구비하되,상기 제3 신호 패드 배열은 신호 패드 사이에 홈(Notch)이 형성되어 전기적으로 서로 분리되는 것을 특징으로 하는 인쇄 회로 기판.
- 인쇄 회로 기판이 삽입되어 결합하는 삽입부; 및상기 삽입부의 내부 일측 벽면에 횡 방향으로 길게 형성되며 다수개의 신호 핀을 갖는 제1핀 배열; 및상기 삽입부의 또 다른 일측 벽면에 횡 방향으로 길게 형성되며 제1핀 배열과 마주 보며 평행한 다수개의 신호 핀을 갖는 제2핀 배열; 및상기 삽입부의 바닥면에 길게 형성되며 다수개의 신호 핀을 갖는 제3핀 배열을 구비하되,상기 제3핀 배열의 신호 핀은 동시에 다수개의 신호 패드와 접촉하는 것을 특징으로 하는 전자 부품 소켓.
- 삭제
- 삭제
- 삭제
- 삭제
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020080103350A KR101019368B1 (ko) | 2008-10-21 | 2008-10-21 | 반도체 메모리 모듈 및 그와 결합 되는 전자 부품 소켓 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020080103350A KR101019368B1 (ko) | 2008-10-21 | 2008-10-21 | 반도체 메모리 모듈 및 그와 결합 되는 전자 부품 소켓 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20100044046A KR20100044046A (ko) | 2010-04-29 |
KR101019368B1 true KR101019368B1 (ko) | 2011-03-07 |
Family
ID=42218940
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020080103350A KR101019368B1 (ko) | 2008-10-21 | 2008-10-21 | 반도체 메모리 모듈 및 그와 결합 되는 전자 부품 소켓 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR101019368B1 (ko) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101804460B1 (ko) * | 2015-11-30 | 2017-12-04 | 주식회사 유라코퍼레이션 | 피씨비 연결구조 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN214751346U (zh) * | 2020-07-29 | 2021-11-16 | 珠海艾派克微电子有限公司 | 处理盒 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05347485A (ja) * | 1992-06-15 | 1993-12-27 | Fujitsu Ltd | 多層印刷配線基板のエッジコネクタ |
JPH07170044A (ja) * | 1993-10-29 | 1995-07-04 | Whitaker Corp:The | 回路基板及び基板用電気コネクタ |
KR0143950B1 (ko) * | 1993-12-21 | 1998-10-01 | 윌리엄 티. 엘리스 | 부표면 입력/출력 패드를 갖는 인쇄 회로 카드 |
JP2002329944A (ja) | 2001-05-07 | 2002-11-15 | Oki Electric Ind Co Ltd | 電子回路基板接続構造、電子回路基板及びコネクタ |
-
2008
- 2008-10-21 KR KR1020080103350A patent/KR101019368B1/ko not_active IP Right Cessation
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05347485A (ja) * | 1992-06-15 | 1993-12-27 | Fujitsu Ltd | 多層印刷配線基板のエッジコネクタ |
JPH07170044A (ja) * | 1993-10-29 | 1995-07-04 | Whitaker Corp:The | 回路基板及び基板用電気コネクタ |
KR0143950B1 (ko) * | 1993-12-21 | 1998-10-01 | 윌리엄 티. 엘리스 | 부표면 입력/출력 패드를 갖는 인쇄 회로 카드 |
JP2002329944A (ja) | 2001-05-07 | 2002-11-15 | Oki Electric Ind Co Ltd | 電子回路基板接続構造、電子回路基板及びコネクタ |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101804460B1 (ko) * | 2015-11-30 | 2017-12-04 | 주식회사 유라코퍼레이션 | 피씨비 연결구조 |
Also Published As
Publication number | Publication date |
---|---|
KR20100044046A (ko) | 2010-04-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7238044B2 (en) | Connection structure of printed wiring board | |
US7172465B2 (en) | Edge connector including internal layer contact, printed circuit board and electronic module incorporating same | |
JP2642051B2 (ja) | 可撓回路カード弾性ケーブル・コネクタ | |
JP2620502B2 (ja) | らせん接触部による電気的相互接続子及びアセンブリ | |
US9768536B2 (en) | Socket with routed contacts | |
US8821188B2 (en) | Electrical connector assembly used for shielding | |
WO2001017324A1 (en) | Bottom or top jumpered foldable electronic assembly, and method for manufacture | |
JP2003272774A (ja) | Fpcケーブル用コネクタ | |
US8110751B2 (en) | Semiconductor memory module and electronic component socket for coupling with the same | |
US20130029500A1 (en) | Connector and fabrication method thereof | |
US6345989B1 (en) | Circuit board side interconnect | |
JP4210049B2 (ja) | スパイラル状接触子 | |
CN110891369A (zh) | 低成本高速印刷电路板的连接器 | |
US7692281B2 (en) | Land grid array module with contact locating features | |
US7458821B2 (en) | Electrical interface for memory connector | |
US20070238324A1 (en) | Electrical connector | |
KR101019368B1 (ko) | 반도체 메모리 모듈 및 그와 결합 되는 전자 부품 소켓 | |
JPH0831527A (ja) | 基板用コネクタ | |
US7918668B1 (en) | Socket connector assembly with conductive posts | |
US6575763B1 (en) | Dense contact tail alignment of connector | |
US7524193B2 (en) | Connector excellent in high-frequency characteristics | |
US8215966B2 (en) | Interposer connector assembly | |
JP2012164654A (ja) | 電気コネクタ | |
JP2008004368A (ja) | コネクタ | |
CN217825529U (zh) | 电路板以及电子模组 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
LAPS | Lapse due to unpaid annual fee |