KR101012740B1 - Resolver digital converter and position detecting apparatus - Google Patents

Resolver digital converter and position detecting apparatus Download PDF

Info

Publication number
KR101012740B1
KR101012740B1 KR1020090037069A KR20090037069A KR101012740B1 KR 101012740 B1 KR101012740 B1 KR 101012740B1 KR 1020090037069 A KR1020090037069 A KR 1020090037069A KR 20090037069 A KR20090037069 A KR 20090037069A KR 101012740 B1 KR101012740 B1 KR 101012740B1
Authority
KR
South Korea
Prior art keywords
value
error
offset
output
resolver
Prior art date
Application number
KR1020090037069A
Other languages
Korean (ko)
Other versions
KR20100118307A (en
Inventor
정세교
Original Assignee
경상대학교산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 경상대학교산학협력단 filed Critical 경상대학교산학협력단
Priority to KR1020090037069A priority Critical patent/KR101012740B1/en
Publication of KR20100118307A publication Critical patent/KR20100118307A/en
Application granted granted Critical
Publication of KR101012740B1 publication Critical patent/KR101012740B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/64—Analogue/digital converters with intermediate conversion to phase of sinusoidal or similar periodical signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Transmission And Conversion Of Sensor Element Output (AREA)

Abstract

레졸버 디지털 변환장치 및 위치 측정 장치를 제공한다. 본 레졸버 디지털 변환장치는 레졸버에서 출력되는 신호의 오프셋 오차 및 크기 오차를 보상하는 오차 보상부를 포함한다. 이에 따라, 레졸버 디지털 변환장치는 레졸버 출력전압의 크기 오차와 오프셋 전압에 의한 오차가 보상된 위치 데이터를 출력할 수 있게 된다

Figure R1020090037069

레졸버, 크기, 오프셋, 오차

A resolver digital converter and a position measuring device are provided. The resolver digital converter includes an error compensator for compensating an offset error and a magnitude error of a signal output from the resolver. Accordingly, the resolver digital converter can output position data in which the magnitude error of the resolver output voltage and the offset voltage are compensated for.

Figure R1020090037069

Resolver, size, offset, error

Description

레졸버 디지털 변환장치 및 이를 이용한 위치 측정 장치{Resolver digital converter and position detecting apparatus}Resolver digital converter and position detecting apparatus using the same

본 발명은 레졸버 디지털 변환장치 및 위치 측정 장치에 관한 것으로, 더욱 상세하게는 오프셋 오차 및 크기 오차를 보상할 수 있는 레졸버 디지털 변환장치 및 위치 측정 장치에 관한 것이다. The present invention relates to a resolver digital converter and a position measuring device, and more particularly, to a resolver digital converter and a position measuring device capable of compensating an offset error and a size error.

레졸버 디지털 변환기는 레졸버에서 출력되는 아날로그 신호를 디지털 데이터로 변환해 주는 변환기를 의미한다. 구체적으로, 레졸버 디지털 변환기는 레졸버에서 발생되는 Sine(Vsin) 및 Cosine(Vcos) 전압을 이용하여 디지털 각도 변위 데이터를 발생시킨다. The resolver digital converter refers to a converter that converts an analog signal output from the resolver into digital data. Specifically, the resolver digital converter generates digital angular displacement data by using the Sine (Vsin) and Cosine (Vcos) voltages generated by the resolver.

고주파의 사인파형이 레졸버에 인가되면, 레졸버는 샤프트의 위치에 따라 크기가 정현적으로 변하는 출력파형을 발생시킨다. 그리고 출력 파형이 레졸버 디지털 변환기에 인가되어 그 결과로 레졸버의 디지털 위치 값을 얻을 수 있게 된다. When a high frequency sinusoidal waveform is applied to the resolver, the resolver generates an output waveform whose size varies sine depending on the position of the shaft. The output waveform is then applied to the resolver digital converter, resulting in a digital position value of the resolver.

하지만, 레졸버 출력전압의 크기가 다른 경우 또는 직류 오프셋이 발생하는 경우, 레졸버 디지털 변환기는 위치 측정오차가 발생하게 된다. 구체적으로, 레졸버 권선과 측정회로의 부정합(mismatch)은 레졸버 출력파형의 불균형과 오프셋을 발생시키게 된다. However, when the magnitude of the resolver output voltage is different or a DC offset occurs, the resolver digital converter generates a position measurement error. Specifically, a mismatch between the resolver winding and the measurement circuit causes an imbalance and offset of the resolver output waveform.

종래의 레졸버 디지털 변환기는 레졸버 출력전압의 크기 오차와 오프셋 전압에 의해 측정오차가 발생하게 된다. 따라서, 이러한 레졸버 출력전압의 크기 오차와 오프셋 전압에 의한 오차를 보상하기 위한 방안의 모색이 요청된다.In a conventional resolver digital converter, a measurement error occurs due to a magnitude error of the resolver output voltage and an offset voltage. Therefore, a search for a method for compensating the error caused by the magnitude of the resolver output voltage and the offset voltage is required.

본 발명은 상술한 문제점을 해결하기 위한 것으로, 본 발명의 목적은, 레졸버 출력전압의 크기 오차와 오프셋 전압에 의한 오차를 보상하기 위한 방안으로써, 레졸버에서 출력되는 신호의 오프셋 오차 및 크기 오차를 보상하는 오차 보상부를 포함하는 레졸버 디지털 변환장치 및 위치 측정 장치를 제공함에 있다. The present invention is to solve the above-described problems, an object of the present invention, a method for compensating the error due to the magnitude error and the offset voltage of the resolver output voltage, the offset error and magnitude error of the signal output from the resolver To provide a resolver digital converter and a position measuring device comprising an error compensator to compensate for.

상기 목적을 달성하기 위한 본 발명의 일 실시예에 따른, 레졸버 디지털 변환장치는, 레졸버에서 출력되는 아날로그 신호를 디지털 신호로 변환하는 디지털 변환부; 및 상기 레졸버에서 출력되는 신호의 오프셋 오차 및 크기 오차를 보상하는 오차 보상부;를 포함하고, 상기 오차 보상부는, 레졸버에서 출력되는 신호의 오프셋에 대한 오차의 보상값을 산출하는 오프셋 오차 보상부;및 상기 레졸버에서 출력되는 신호의 진폭의 크기에 대한 오차의 보상값을 산출하는 크기 오차 보상부;를 포함한다. Resolver digital converter according to an embodiment of the present invention for achieving the above object, the digital converter for converting the analog signal output from the resolver into a digital signal; And an error compensator for compensating an offset error and a magnitude error of the signal output from the resolver, wherein the error compensator includes an offset error compensation for calculating a compensation value of an error with respect to the offset of the signal output from the resolver. And a magnitude error compensation unit calculating a compensation value of an error with respect to the magnitude of the amplitude of the signal output from the resolver.

또한, 상기 오차 보상부는, 상기 레졸버에서 출력되는 신호의 사인 성분으로부터 위치 성분을 추출하는 제1 저역통과필터; 및 상기 레졸버에서 출력되는 신호 의 코사인 성분으로부터 위치 성분을 추출하는 제2 저역통과필터;를 더 포함하고, 상기 오프셋 오차 보상부는, 상기 제1 저역통과필터에서 출력된 신호의 제1 오프셋값을 계산하는 제1 오프셋 계산부; 상기 제2 저역통과필터에서 출력된 신호의 제2 오프셋값을 계산하는 제2 오프셋 계산부; 및 상기 계산된 제1 오프셋값 및 제2 오프셋값을 이용하여 오프셋 오차에 대한 오프셋 보상값을 산출하는 오프셋 보상값 산출부;를 포함할 수도 있다. The error compensator may include: a first low pass filter configured to extract a position component from a sine component of a signal output from the resolver; And a second low pass filter for extracting a position component from the cosine component of the signal output from the resolver, wherein the offset error compensator comprises: a first offset value of the signal output from the first low pass filter; A first offset calculator for calculating; A second offset calculator configured to calculate a second offset value of the signal output from the second low pass filter; And an offset compensation value calculator configured to calculate an offset compensation value for an offset error using the calculated first offset value and the second offset value.

그리고, 상기 제1 오프셋 계산부는, 상기 제1 저역통과필터에서 출력된 신호의 최대값과 최소값을 계산하여 출력하는 제1 최대값/최소값 계산부; 상기 제1 최대값/최소값 계산부에서 출력된 상기 최대값과 상기 최소값을 더한 값을 출력하는 제1 가산기; 및 상기 제1 가산기에서 출력되는 값을 절반으로 나눈 값을 출력하는 제1 나눗셈기;를 포함하고, 상기 제2 오프셋 계산부는, 상기 제2 저역통과필터에서 출력된 신호의 최대값과 최소값을 계산하여 출력하는 제2 최대값/최소값 계산부; 상기 제2 최대값/최소값 계산부에서 출력된 상기 최대값과 상기 최소값을 더한 값을 출력하는 제2 가산기; 및 상기 제2 가산기에서 출력되는 값을 절반으로 나눈 값을 출력하는 제2 나눗셈기;를 포함할 수도 있다. The first offset calculator includes: a first maximum value / minimum value calculator that calculates and outputs a maximum value and a minimum value of a signal output from the first low pass filter; A first adder configured to output a value obtained by adding up the maximum value and the minimum value output from the first maximum value / minimum value calculator; And a first divider configured to output a value obtained by dividing a value output from the first adder by half, wherein the second offset calculator is configured to calculate a maximum value and a minimum value of a signal output from the second low pass filter. A second maximum value / minimum value calculation unit for outputting; A second adder configured to output a value obtained by adding the maximum value and the minimum value output from the second maximum value / minimum value calculator; And a second divider for outputting a value obtained by dividing the value output from the second adder by half.

또한, 상기 크기 오차 보상부는, 상기 제1 저역통과필터에서 출력되는 신호의 진폭과 제2 저역통과필터에서 출력되는 신호의 진폭의 크기 오차값을 계산하는 크기 오차 계산부; 및 상기 계산된 크기 오차값을 이용하여 크기 오차 보상값을 산출하는 크기 오차 보상값 산출부;를 포함하고, 상기 크기 오차 계산부는, 상기 제1 저역통과필터로부터 출력된 신호에서 상기 제1 오프셋 계산부로부터 출력되는 제1 오프셋을 뺀 신호를 출력하는 제1 감산기; 상기 제1 감산기에서 출력되는 신호의 제1 최대값을 계산하여 출력하는 제1 최대값 계산부; 상기 제2 저역통과필터로부터 출력된 신호에서 상기 제2 오프셋 계산부로부터 출력되는 제2 오프셋을 뺀 신호를 출력하는 제2 감산기; 상기 제2 감산기에서 출력되는 신호의 제2 최대값을 계산하여 출력하는 제2 최대값 계산부; 및 상기 제1 최대값과 상기 제2 최대값의 차이값을 상기 크기 오차값으로써 출력하는 제3 감산기;를 포함할 수도 있다. The magnitude error compensator may include a magnitude error calculator configured to calculate magnitude error values of amplitudes of the signals output from the first low pass filter and amplitudes of the signals output from the second low pass filter; And a magnitude error compensation value calculator configured to calculate a magnitude error compensation value using the calculated magnitude error value, wherein the magnitude error calculation part comprises: calculating the first offset in the signal output from the first low pass filter; A first subtractor configured to output a signal obtained by subtracting the first offset output from the negative unit; A first maximum value calculator for calculating and outputting a first maximum value of a signal output from the first subtractor; A second subtractor configured to output a signal obtained by subtracting a second offset output from the second offset calculator from a signal output from the second low pass filter; A second maximum value calculator for calculating and outputting a second maximum value of the signal output from the second subtractor; And a third subtractor configured to output a difference value between the first maximum value and the second maximum value as the magnitude error value.

또한, 상기 디지털 변환부에서 출력되는 디지털 신호에 상기 오차 보상 장치에서 출력되는 상기 오프셋에 대한 오차 보상값과 상기 크기에 대한 오차 보상값을 가산하여 출력하는 제3 가산기;를 더 포함할 수도 있다. The digital adder may further include a third adder configured to add an error compensation value for the offset and an error compensation value for the magnitude to the digital signal output from the digital converter.

한편, 본 발명의 일 실시예에 따른 레졸버를 이용한 위치 측정장치는 상술된 레졸버 디지털 변환장치를 포함할 수도 있다. On the other hand, the position measuring device using a resolver according to an embodiment of the present invention may include the above-described resolver digital converter.

본 발명의 다양한 실시 예에 따르면, 레졸버에서 출력되는 신호의 오프셋 오차 및 크기 오차를 보상하는 오차 보상부를 포함하는 레졸버 디지털 변환장치 및 위치 측정 장치를 제공할 수 있게 되어, 레졸버 출력전압의 크기 오차와 오프셋 전압에 의한 오차가 보상된 위치 데이터를 얻을 수 있게 된다. According to various embodiments of the present disclosure, it is possible to provide a resolver digital converter and a position measuring device including an error compensator for compensating an offset error and a magnitude error of a signal output from the resolver. The position data compensated for the magnitude error and the offset voltage can be obtained.

이하에서는 도면을 참조하여 본 발명을 보다 상세하게 설명한다. Hereinafter, with reference to the drawings will be described the present invention in more detail.

도 1은 본 발명의 일 실시예에 따른, 레졸버(Resolver)를 이용한 위치 측정 장치(100)의 구성을 도시한 블럭도이다. 도 1에 도시된 바와 같이, 레졸버를 이용 한 위치 측정 장치(100)는 레졸버(110), 레졸버 디지털 변환장치(120), 전류 증폭기(130), 및 정현파 발생기(140)를 포함한다. 1 is a block diagram illustrating a configuration of a position measuring apparatus 100 using a resolver according to an embodiment of the present invention. As shown in FIG. 1, the position measuring apparatus 100 using the resolver includes a resolver 110, a resolver digital converter 120, a current amplifier 130, and a sine wave generator 140. .

레졸버(110)는 하나의 입력권선을 가진 회전자와 직각으로 배치된 두 개의 출력권선을 가진 고정자로 구성된 일종의 변압기로, 회전자의 각 변위에 따라 변화는 출력신호를 검출하여 각 변위 정보를 얻는 센서이다. The resolver 110 is a kind of transformer composed of a stator having two output windings arranged at right angles with a rotor having one input winding. The change according to each displacement of the rotor detects an output signal and outputs each displacement information. It is a sensor to get.

도 1에 도시된 바와 같이, 레졸버 디지털 변환장치(120)는 오차 보상부(200) 및 레졸버 디지털 변환부(240)를 포함한다. As shown in FIG. 1, the resolver digital converter 120 includes an error compensator 200 and a resolver digital converter 240.

오차 보상부(200)는 레졸버(110)에서 출력되는 신호의 오프셋 오차 및 크기 오차를 보상한다. 여기에서, 오프셋 오차는 오프셋 전압(즉, 전압의 최대값과 최소값의 중간값)이 0V가 아닌 경우 그 오차를 의미한다. 그리고, 크기 오차는 레졸버(110)에서 출력되는 신호의 사인 성분 신호(Vsin)의 진폭과 코사인 성분 신호(Vcos)의 진폭이 서로 다른 경우 그 진폭의 차이를 의미한다. 오차 보상부(200)의 구성에 대해서는 도 2 및 도 3을 참고하여 추후 상세히 설명한다. The error compensator 200 compensates for the offset error and the magnitude error of the signal output from the resolver 110. Here, the offset error means the error when the offset voltage (that is, the middle value between the maximum value and the minimum value of the voltage) is not 0V. When the amplitude of the sine component signal Vsin of the signal output from the resolver 110 and the amplitude of the cosine component signal Vcos are different from each other, the magnitude error means a difference between the amplitudes. The configuration of the error compensator 200 will be described later in detail with reference to FIGS. 2 and 3.

레졸버 디지털 변환부(240)는 레졸버(110)에서 출력되는 아날로그 위치 신호를 디지털 위치 데이터 신호로 변환하여 출력한다. 레졸버 디지털 변환부(240)의 상세한 구조에 대해서는 추후 도 4를 참고하여 설명한다. The resolver digital converter 240 converts an analog position signal output from the resolver 110 into a digital position data signal and outputs the digital position data signal. The detailed structure of the resolver digital converter 240 will be described later with reference to FIG. 4.

전류 증폭기(130)는 정현파 발생기에서 출력되는 정현파의 전류를 증폭하여 레졸버에 인가한다. The current amplifier 130 amplifies and applies the current of the sine wave output from the sine wave generator to the resolver.

정현파 발생기(140)는 레졸버(110)의 입력단자에 높은 주파수의 정현파를 입력해 주기 위해 정현파를 발생시킨다. The sinusoidal wave generator 140 generates a sinusoidal wave to input a high frequency sinusoidal wave to an input terminal of the resolver 110.

이하에서는, 도 2 및 도 3을 참고하여, 레졸버 디지털 변환장치(120)에 대해 상세히 설명한다. 도 2는 본 발명의 일 실시예에 따른, 레졸버 디지털 변환장치(120)의 상세한 구조를 도시한 블럭도이다. Hereinafter, the resolver digital converter 120 will be described in detail with reference to FIGS. 2 and 3. 2 is a block diagram showing a detailed structure of the resolver digital converter 120 according to an embodiment of the present invention.

도 2에 도시된 바와 같이, 레졸버 디지털 변환장치(120)는 오차 보상부(200), 레졸버 디지털 변환부(240) 및 제3 가산기(250)를 포함한다. 그리고, 오차 보상부(200)는 제1 LPF(Low Pass Filter : 저역통과필터)(210), 제2 LPF(215), 오프셋 오차 보상부(220) 및 크기 오차 보상부(230)를 포함한다. As shown in FIG. 2, the resolver digital converter 120 includes an error compensator 200, a resolver digital converter 240, and a third adder 250. The error compensator 200 includes a first low pass filter (LPF) 210, a second LPF 215, an offset error compensator 220, and a size error compensator 230. .

제1 LPF(210)는 레졸버(110)에서 출력되는 사인 신호의 저대역 부분의 신호만을 통과시킴으로써, 레졸버(110)에서 출력되는 고주파 신호의 사인 성분으로부터 위치 성분을 추출한다. 그리고, 제2 LPF(215)는 레졸버(110)에서 출력되는 코사인 신호의 저대역 부분의 신호만을 통과시킴으로써, 레졸버(110)에서 출력되는 고주파 신호의 코사인 성분으로부터 위치 성분을 추출한다. The first LPF 210 extracts the position component from the sine component of the high frequency signal output from the resolver 110 by passing only a signal of the low band portion of the sine signal output from the resolver 110. The second LPF 215 extracts the position component from the cosine component of the high frequency signal output from the resolver 110 by passing only a signal of the low band portion of the cosine signal output from the resolver 110.

오프셋 오차 보상부(220)는 레졸버(110)에서 출력되는 신호의 오프셋에 대한 오차의 보상값을 산출한다. 도 2에 도시된 바와 같이, 오프셋 오차 보상부(200)는 제1 오프셋 계산부(222), 제2 오프셋 계산부(224), 및 오프셋 보상값 산출부(226)를 포함한다. The offset error compensator 220 calculates a compensation value of an error with respect to the offset of the signal output from the resolver 110. As shown in FIG. 2, the offset error compensator 200 includes a first offset calculator 222, a second offset calculator 224, and an offset compensation value calculator 226.

제1 오프셋 계산부(222)는 제1 LPF(210)에서 출력된 신호의 제1 오프셋값을 계산한다. 그리고, 제2 오프셋 계산부(224)는 제2 LPF(215)에서 출력된 신호의 제2 오프셋값을 계산한다. 제1 오프셋 계산부(222) 및 제2 오프셋 계산부(224)의 구성에 대해서는 도 3을 참고하여 추후 설명한다. The first offset calculator 222 calculates a first offset value of the signal output from the first LPF 210. The second offset calculator 224 calculates a second offset value of the signal output from the second LPF 215. The configurations of the first offset calculator 222 and the second offset calculator 224 will be described later with reference to FIG. 3.

그리고, 오프셋 보상값 산출부(226)는 계산된 제1 오프셋값 및 제2 오프셋값을 이용하여 오프셋 오차에 대한 오프셋 보상값을 산출하고, 산출된 오프셋 보상값을 제3 가산기(250)로 출력한다. The offset compensation value calculator 226 calculates an offset compensation value for the offset error using the calculated first offset value and the second offset value, and outputs the calculated offset compensation value to the third adder 250. do.

구체적으로, 오프셋 보상값 산출부(226)에서는 제1 오프셋 계산부(222)의 출력 Vs.off 와 제 2 오프셋 계산부(224)의 출력 Vc.off를 이용하여 오프셋에 의해 발생되는 위치오차의 보상 값을 계산한다. 레졸버 출력 값의 오프셋 의해 발생되는 위치측정 오차는 도 6c에 나타낸 것과 같으며 레졸버의 회전 주파수와 동일한 주파수를 가진다. 따라서 오프셋 보상값 산출부(226)은 제1 오프셋 계산부(222)의 출력 Vs.off와 제 2 오프셋 계산부(224)의 출력 Vc.off를 이용하여, 도 6c의 오차파형과 크기가 같고 위상이 반대인 값을 오프셋 보상값으로 출력한다. 이 오프셋 보상값은 도 2의 제3 가산기(250)에서 레졸버 디지털 변환부(240)의 출력과 더해지며 그 결과로 오프셋에 의한 위치 측정 오차가 보상된다.Specifically, the offset compensation value calculator 226 uses the output Vs.off of the first offset calculator 222 and the output Vc.off of the second offset calculator 224 to determine the position error generated by the offset. Calculate the compensation value. The positioning error caused by the offset of the resolver output value is as shown in FIG. 6C and has the same frequency as the rotation frequency of the resolver. Therefore, the offset compensation value calculator 226 uses the output Vs.off of the first offset calculator 222 and the output Vc.off of the second offset calculator 224 to have the same magnitude as the error waveform of FIG. 6C. The value of reversed phase is output as an offset compensation value. The offset compensation value is added to the output of the resolver digital converter 240 in the third adder 250 of FIG. 2, and as a result, the position measurement error due to the offset is compensated.

크기 오차 보상부(230)는 레졸버(110)에서 출력되는 신호의 진폭의 크기에 대한 오차의 보상값을 산출한다. 도 2에 도시된 바와 같이, 크기 오차 보상부(230)는 크기 오차 계산부(232) 및 크기 오차 보상값 산출부(234)를 포함한다. The magnitude error compensator 230 calculates a compensation value of an error with respect to the magnitude of the amplitude of the signal output from the resolver 110. As shown in FIG. 2, the size error compensator 230 includes a size error calculator 232 and a size error compensation value calculator 234.

크기 오차 계산부(232)는 제1 LPF(210)에서 출력되는 신호의 진폭과 제2 LPF(215)에서 출력되는 신호의 진폭의 크기 오차값을 계산한다. 크기 오차 계산부(232)에 대해서는 추후 도 3을 참고하여 상세히 설명한다. The magnitude error calculator 232 calculates a magnitude error value of the amplitude of the signal output from the first LPF 210 and the amplitude of the signal output from the second LPF 215. The size error calculator 232 will be described in detail later with reference to FIG. 3.

그리고, 크기 오차 보상값 산출부(234)는 크기 오차 계산부(232)에서 계산된 크기 오차값을 이용하여 크기 오차 보상값을 산출한다. The size error compensation value calculator 234 calculates the size error compensation value using the size error value calculated by the size error calculator 232.

구체적으로, 크기오차 보상값 산출부(234)에서는 크기오차 계산부(232)의 출력 Vub를 이용하여 크기오차에 의해 발생되는 위치 오차의 보상 값을 계산한다. 레졸버에 발생되는 두 출력 신호의 크기 오차에 의해 발생되는 위치측정 오차는 도 7c와 같으며 레졸버 회전 주파수의 2배에 해당하는 주파수를 가진다. 따라서 크기오차 보상값 산출부(234)는 크기오차 계산부(232)의 출력 Vub를 이용하여 도 7c의 오차파형과 크기는 같고 위상이 반대인 보상 값을 크기오차 보상값으로 출력한다. 이 크기 오차 보상값은 도 2의 제3 가산기(250)에서 레졸버 디지털 변환부(240)의 출력과 더해지며 그 결과로 크기 오차에 의한 위치 측정 오차가 보상된다. In detail, the magnitude error compensation value calculation unit 234 calculates a compensation value of the position error generated by the magnitude error using the output Vub of the magnitude error calculation unit 232. The positioning error caused by the magnitude error of the two output signals generated in the resolver is shown in FIG. 7C and has a frequency corresponding to twice the resolver rotation frequency. Accordingly, the magnitude error compensation value calculator 234 outputs a compensation value having the same magnitude as that of the error waveform of FIG. 7C and the opposite phase by using the output Vub of the magnitude error calculation unit 232 as the magnitude error compensation value. The magnitude error compensation value is added to the output of the resolver digital converter 240 in the third adder 250 of FIG. 2, and as a result, the position measurement error due to the magnitude error is compensated.

레졸버 디지털 변환부(240)는 레졸버(110)에서 출력되는 아날로그 위치 신호를 디지털 위치 데이터 신호로 변환하여 출력한다. 레졸버 디지털 변환부(240)의 상세한 구조에 대해서는 추후 도 4를 참고하여 설명한다.The resolver digital converter 240 converts an analog position signal output from the resolver 110 into a digital position data signal and outputs the digital position data signal. The detailed structure of the resolver digital converter 240 will be described later with reference to FIG. 4.

그리고, 제3 가산기(250)는 레졸버 디지털 변환부(240)에서 변환된 디지털 위치 데이터에 오프셋 오차 보상부(230)에서 산출된 오프셋 보상값과 크기 오차 보상부(230)에서 산출된 크기 오차 보상값을 더함으로써, 오프셋 오차와 크기 오차가 보상된 디지털 위치 데이터를 출력하게 된다. In addition, the third adder 250 may use the offset compensation value calculated by the offset error compensator 230 and the magnitude error calculated by the size error compensator 230 to the digital position data converted by the resolver digital converter 240. By adding the compensation value, the digital position data of which the offset error and the magnitude error are compensated for is output.

도 3은 본 발명의 일 실시예에 따른, 제1 오프셋 계산부(222), 제2 오프셋 계산부(224) 및 크기 오차 계산부(232)의 상세한 구성을 도시한 블럭도이다. 도 3에 도시된 바와 같이, 제1 오프셋 계산부(222)는 제1 최대값/최소값 계산부(310), 제1 가산기(312), 제1 나눗셈기(314)를 포함한다. 그리고, 제2 오프셋 계산부(224)는 제2 최대값/최소값 계산부(320), 제2 가산기(322), 제2 나눗셈기(324)를 포함한 다.3 is a block diagram illustrating a detailed configuration of the first offset calculator 222, the second offset calculator 224, and the size error calculator 232 according to an embodiment of the present invention. As shown in FIG. 3, the first offset calculator 222 includes a first maximum / minimum value calculator 310, a first adder 312, and a first divider 314. The second offset calculator 224 includes a second maximum / minimum value calculator 320, a second adder 322, and a second divider 324.

제1 최대값/최소값 계산부(310)는 제1 LPF(210)에서 출력된 사인 신호의 최대값과 최소값을 계산하여 각각 출력한다. 그리고, 제1 가산기(312)는 제1 최대값/최소값 계산부(310)에서 출력된 최대값과 최소값을 더한 값을 출력한다. 제1 나눗셈기(314) 제1 가산기(312)에서 출력되는 값을 절반으로 나눈 값을 출력한다. 이와 같은 과정을 거쳐 제1 나눗셈기(314)에서 출력되는 값이 입력된 사인 신호에 대한 제1 오프셋값(Vs.off)이 된다. The first maximum value / minimum value calculator 310 calculates the maximum value and the minimum value of the sine signal output from the first LPF 210 and outputs the calculated maximum and minimum values. The first adder 312 outputs a value obtained by adding the maximum value and the minimum value output from the first maximum value / minimum value calculator 310. The first divider 314 outputs a value obtained by dividing the value output from the first adder 312 by half. Through this process, the value output from the first divider 314 becomes the first offset value Vs.off of the input sine signal.

마찬가지로, 제2 최대값/최소값 계산부(320)는 제2 LPF(215)에서 출력된 코사인 신호의 최대값과 최소값을 계산하여 각각 출력한다. 그리고, 제2 가산기(322)는 제2 최대값/최소값 계산부(320)에서 출력된 최대값과 최소값을 더한 값을 출력한다. 제2 나눗셈기(324) 제2 가산기(322)에서 출력되는 값을 절반으로 나눈 값을 출력한다. 이와 같은 과정을 거쳐 제2 나눗셈기(324)에서 출력되는 값이 입력된 사인 신호에 대한 제2 오프셋값(Vc.off)이 된다. Similarly, the second maximum value / minimum value calculator 320 calculates and outputs the maximum and minimum values of the cosine signal output from the second LPF 215, respectively. The second adder 322 outputs a value obtained by adding the maximum value and the minimum value output from the second maximum value / minimum value calculator 320. The second divider 324 outputs a value obtained by dividing the value output from the second adder 322 by half. Through this process, the value output from the second divider 324 becomes the second offset value Vc.off with respect to the input sine signal.

그리고, 오프셋 보상값 산출부(226)는 제1 오프셋값(Vs.off)과 제2 오프셋값(Vc.off)을 이용하여 오프셋 오차에 대한 오프셋 보상값을 산출하게 된다. The offset compensation value calculator 226 calculates the offset compensation value for the offset error using the first offset value Vs.off and the second offset value Vc.off.

오프셋값이 불균형한 경우에 대해서는, 도 5a 내지 도 5c와 도 6a 내지 도 6c를 참고하여 이하에서 설명한다. 도 5a 내지 도 5c는 본 발명의 일 실시예에 따른, 레졸버의 정상적인 입력전압과 출력전압의 그래프를 도시한 도면이다. The case where the offset value is unbalanced will be described below with reference to FIGS. 5A to 5C and 6A to 6C. 5A to 5C are graphs showing normal input voltages and output voltages of resolvers according to an exemplary embodiment of the present invention.

도 5a는 전류 증폭기(130)에서 레졸버(110)로 인가되는 입력전압(Vin)을 도시한 그래프이다. 입력전압은 일정 주기의 정현파인 것을 확인할 수 있다. FIG. 5A is a graph illustrating an input voltage Vin applied from the current amplifier 130 to the resolver 110. It can be seen that the input voltage is a sine wave of a certain period.

도 5b는 레졸버(110)에서 정상적으로 출력되는 사인 성분 신호(Vsin)를 도시한 도면이다. 그리고, 도 5c는 레졸버(110)에서 정상적으로 출력되는 코사인 성분 신호(Vcos)를 도시한 도면이다. 5B illustrates a sinusoidal component signal Vsin that is normally output from the resolver 110. 5C is a diagram illustrating a cosine component signal Vcos that is normally output from the resolver 110.

도 5b 및 도 5c에 도시된 바와 같이, 정상적으로 출력되는 사인 성분 신호 및 코사인 성분 신호는 오프셋 값이 0V이고, 서로 진폭의 최대값이 같은 것을 확인할 수 있다. As shown in FIGS. 5B and 5C, the sine component signal and the cosine component signal normally output have an offset value of 0 V and a maximum amplitude value.

도 6a 내지 도 6c는 본 발명의 일 실시예에 따른, 진폭의 크기가 불균형한 경우의 출력 전압과 측정 오차의 그래프를 도시한 도면이다. 6A to 6C are graphs illustrating output voltages and measurement errors when amplitudes are unbalanced according to an embodiment of the present invention.

도 6a는 레졸버(110)의 사인 성분 신호의 오프셋 값이 0 V가 아닌 양의 값을 가지는 경우의 그래프를 도시하고 있다. 그리고, 도 6b는 레졸버(110)의 코사인 성분 신호의 오프셋 값이 0 V가 아닌 음의 값을 가지는 경우의 그래프를 도시하고 있다. FIG. 6A shows a graph when the offset value of the sine component signal of the resolver 110 has a positive value other than 0 V. As shown in FIG. 6B illustrates a graph in which the offset value of the cosine component signal of the resolver 110 has a negative value instead of 0V.

그리고 도 6c는 레졸버(110)의 사인 성분 신호와 코사인 성분 신호가 도 6a 및 도 6b와 같이 오프셋 오차가 있는 경우, 측정된 위치 데이터의 오차 크기를 그래프로 도시한 도면이다. 도 6c에 도시된 바와 같이, 레졸버 출력전압의 오프셋 오차는, 레졸버 회전 주파수와 동일한 주파수를 가진 위치 측정오차를 발생시키는 것을 확인할 수 있다. 6C is a graph illustrating an error magnitude of measured position data when the sine component signal and the cosine component signal of the resolver 110 have offset errors as shown in FIGS. 6A and 6B. As shown in FIG. 6C, the offset error of the resolver output voltage generates a position measurement error having the same frequency as the resolver rotation frequency.

하지만, 도 2에 도시된 오프셋 오차 보상부(220)의 오프셋 보상값이 레졸버 디지털 변환부(240)에서 변환된 디지털 위치 데이터에 더해지면, 오프셋 오차로 인한 위치 측정의 오차를 제거할 수 있게 된다. 즉, 오프셋 오차 보상부(220)의 오프 셋 보상값이 레졸버 디지털 변환부(240)에서 변환된 디지털 위치 데이터에 더해지면, 도 6a 및 도 6b의 신호가 각각 도 5b 및 도 5c의 정상적인 신호로 보상되게 된다. However, when the offset compensation value of the offset error compensator 220 illustrated in FIG. 2 is added to the digital position data converted by the resolver digital converter 240, the error of the position measurement due to the offset error may be removed. do. That is, when the offset compensation value of the offset error compensator 220 is added to the digital position data converted by the resolver digital converter 240, the signals of FIGS. 6A and 6B are normal signals of FIGS. 5B and 5C, respectively. To be compensated for.

다시 도 3으로 돌아가서, 크기 오차 계산부(232)는 제1 감산기(330), 제1 최대값 계산부(332), 제2 감산기(340), 제2 최대값 계산부(342), 및 제3 감산기(350)를 포함한다. 3, the size error calculator 232 may include a first subtractor 330, a first maximum value calculator 332, a second subtractor 340, a second maximum value calculator 342, and a second subtractor 342. And three subtractors 350.

제1 감산기(330)는 제1 LPF(210)로부터 출력된 사인 성분 신호에서 제1 오프셋 계산부(222)로부터 출력되는 제1 오프셋(Vs.off)을 뺀 신호를 출력한다. 그리고, 제1 최대값 계산부(332)는 제1 감산기(330)에서 출력되는 신호의 최대값인 제1 최대값을 계산하여 출력한다. The first subtractor 330 outputs a signal obtained by subtracting the first offset Vs.off output from the first offset calculator 222 from the sine component signal output from the first LPF 210. The first maximum value calculator 332 calculates and outputs a first maximum value, which is the maximum value of the signal output from the first subtractor 330.

제2 감산기(340)는 제2 LPF(215)로부터 출력된 코사인 신호에서 제2 오프셋 계산부(224)로부터 출력되는 제2 오프셋(Vs.off)을 뺀 신호를 출력한다. 그리고, 제2 최대값 계산부(342)는 제2 감산기(340)에서 출력되는 신호의 최대값인 제2 최대값을 계산하여 출력한다. The second subtractor 340 outputs a signal obtained by subtracting the second offset Vs.off output from the second offset calculator 224 from the cosine signal output from the second LPF 215. The second maximum value calculator 342 calculates and outputs a second maximum value, which is the maximum value of the signal output from the second subtractor 340.

그리고, 제3 감산기(350)는 제1 최대값과 제2 최대값의 차이값을 크기 오차값(Vub)으로써 출력한다. 즉, 크기 오차값(Vub)는 사인 성분 신호의 진폭과 코사인 성분 신호의 진폭의 차이를 의미하게 된다. The third subtractor 350 outputs the difference between the first maximum value and the second maximum value as a magnitude error value Vub. That is, the magnitude error value Vub means the difference between the amplitude of the sine component signal and the amplitude of the cosine component signal.

그리고, 크기 보상값 산출부(234)는 크기 오차값(Vub)을 이용하여 오프셋 오차에 대한 오프셋 보상값을 산출하게 된다. The size compensation value calculator 234 calculates an offset compensation value for the offset error using the size error value Vub.

사인성분 신호와 코사인 성분 신호의 진폭이 다른 경우에 대해서는, 도 7a 내지 도 7c를 참고하여 이하에서 설명한다. 도 7a 내지 도 7c는 본 발명의 일 실시예에 따른, 오프셋에 의한 오차가 발생한 경우의 출력 전압과 측정 오차의 그래프를 도시한 도면이다. The case where the amplitudes of the sinusoidal signal and the cosine component signal are different will be described below with reference to FIGS. 7A to 7C. 7A to 7C illustrate graphs of an output voltage and a measurement error when an error due to an offset occurs according to an embodiment of the present invention.

도 7a는 레졸버(110)의 사인 성분 신호의 최대전압 값이 Vm인 경우의 그래프를 도시하고 있다. 그리고, 도 7b는 레졸버(110)의 코사인 성분 신호의 최대전압 값이 (1+α)Vm인 그래프를 도시하고 있다. 즉, 레졸버(110)의 사인 성분 신호의 최대 전압과 코사인 성분 신호의 최대 전압의 오차(즉, 진폭의 크기 오차)는 αVm인 것을 알 수 있다. FIG. 7A shows a graph when the maximum voltage value of the sine component signal of the resolver 110 is Vm. 7B illustrates a graph in which the maximum voltage value of the cosine component signal of the resolver 110 is (1 + α) Vm. That is, it can be seen that the error (that is, amplitude magnitude error) between the maximum voltage of the sine component signal of the resolver 110 and the maximum voltage of the cosine component signal is αVm.

그리고, 도 7c는 레졸버(110)의 사인 성분 신호와 코사인 성분 신호가 도 7a 및 도 7b와 같이 진폭의 크기 오차가 αVm만큼 있는 경우, 측정된 위치 데이터의 측정 오차 크기를 그래프로 도시한 도면이다. 도 7c에 도시된 바와 같이, 레졸버 출력전압의 크기 오차는, 레졸버 회전 주파수의 2배 주파수를 가진 위치 측정오차를 발생시키는 것을 확인할 수 있다. 7C is a graph illustrating measurement error magnitudes of measured position data when the sine component signal and the cosine component signal of the resolver 110 have amplitude amplitude errors of αVm as shown in FIGS. 7A and 7B. to be. As shown in FIG. 7C, it can be seen that the magnitude error of the resolver output voltage generates a position measurement error having a frequency twice the resolver rotation frequency.

하지만, 도 2에 도시된 크기 오차 보상부(230)의 크기 오차 보상값이 레졸버 디지털 변환부(240)에서 변환된 디지털 위치 데이터에 더해지면, 크기 오차로 인한 위치 측정의 오차를 제거할 수 있게 된다. 즉, 크기 오차 보상부(230)의 크기 오차 보상값이 레졸버 디지털 변환부(240)에서 변환된 디지털 위치 데이터에 더해지면, 도 7a 및 도 7b의 신호가 각각 도 5b 및 도 5c의 정상적인 신호로 보상되게 된다. However, when the magnitude error compensation value of the magnitude error compensation unit 230 illustrated in FIG. 2 is added to the digital position data converted by the resolver digital converter 240, an error of position measurement due to the size error may be eliminated. Will be. That is, when the magnitude error compensation value of the magnitude error compensator 230 is added to the digital position data converted by the resolver digital converter 240, the signals of FIGS. 7A and 7B are normal signals of FIGS. 5B and 5C, respectively. To be compensated for.

상술한 바와 같이, 오차 보상부(200)는 오프셋 오차와 크기 오차를 보상할 수 있게 된다. As described above, the error compensator 200 may compensate for the offset error and the size error.

이하에서는 도 4를 참고하여, 레졸버 디지털 변환부(240)의 구조에 대해 상세히 설명한다. 도 4는 본 발명의 일 실시예에 따른, 레졸버 디지털 변환부의 상세하나 구성을 도시한 블럭도이다. Hereinafter, the structure of the resolver digital converter 240 will be described in detail with reference to FIG. 4. FIG. 4 is a block diagram illustrating a detailed configuration of a resolver digital converter according to an embodiment of the present invention.

도 4에 도시된 바와 같이, 레졸버 디지털 변환부(240)는 제1 곱셈기(410), 사인파 발생기(412), 제2 곱셈기(420), 코사인파 발생기(422), 제4 감산기(414), 복조기(430) 및 추종 제어기(440)를 포함한다. As shown in FIG. 4, the resolver digital converter 240 includes a first multiplier 410, a sine wave generator 412, a second multiplier 420, a cosine wave generator 422, and a fourth subtractor 414. , Demodulator 430 and follower controller 440.

제1 곱셈기(410)는 사인파 발생기(412)에서 발생된 사인파(sinφ)를 레졸버(110)에서 출력되는 사인 성분 신호와 곱하여 제4 감산기(414)로 출력한다. The first multiplier 410 multiplies the sine wave sinφ generated by the sine wave generator 412 with the sine component signal output from the resolver 110 and outputs the sine wave sinφ to the fourth subtractor 414.

사인파 발생기(412)는 추종 제어기(440)에서 만들어지는 임의의 위치 출력인 각도 값 φ를 입력받아 그에 대응되는 사인파(sinφ)를 생성한다. The sine wave generator 412 receives an angle value φ, which is an arbitrary position output generated by the tracking controller 440, and generates a sine wave sin φ corresponding thereto.

제2 곱셈기(420)는 코사인파 발생기(422)에서 발생된 코사인파(cos φ)를 레졸버(110)에서 출력되는 코사인 성분 신호와 곱하여 제4 감산기(414)로 출력한다. The second multiplier 420 multiplies the cosine wave cos φ generated by the cosine wave generator 422 with the cosine component signal output from the resolver 110 and outputs the cosine component signal to the fourth subtractor 414.

코사인파 발생기(422)는 추종 제어기(440)에서 만들어지는 임의의 위치 출력인 각도 값 φ를 입력받아 그에 대응되는 코사인파(cos φ)를 생성한다. The cosine wave generator 422 receives an angle value φ, which is an arbitrary position output generated by the tracking controller 440, and generates a corresponding cosine wave (cos φ).

제4 감산기(414)는 제1 곱셈기(410)와 제2 곱셈기(420)에서 출력되는 신호의 차에 해당되는 고주파의 전압오차(Verr)를 출력한다. The fourth subtractor 414 outputs a voltage error Verr of a high frequency corresponding to the difference between the signals output from the first multiplier 410 and the second multiplier 420.

복조기(430)는 정현파 발생기(140)에서 생성된 기준 전압 신호(Vref)를 이용하여 고주파의 전압오차(Verr)를 복조함으로써, 저주파의 오차값(E)를 생성하게 된다.The demodulator 430 demodulates the high frequency voltage error Verr using the reference voltage signal Vref generated by the sinusoidal wave generator 140 to generate an error value E of the low frequency.

추종제어기(440)에서는 오차값(E)이 최소가 되도록 새로운 위치출력(φ)을 발생시킨다. 이와같은 동작을 반복함으로써, 추종제어기(440)의 위치출력(φ)은 레졸버의 위치 값을 추종하게 된다. 그 결과로 추종제어기(440)는 오차값(E)이 0이 되는 레졸버(110)의 위치 값을 검출하게 된다. 그리고, 추종제어기(440)는 최종적인 디지털 위치 데이터를 출력하게 된다. The tracking controller 440 generates a new position output φ such that the error value E is minimized. By repeating such an operation, the position output φ of the follower controller 440 follows the position value of the resolver. As a result, the tracking controller 440 detects the position value of the resolver 110 whose error value E becomes zero. The tracking controller 440 outputs the final digital position data.

상술한 바와 같이, 오차 보상부(200)를 포함하는 레졸버 디지털 변환장치(120)를 레졸버(110)를 이용한 위치 측정 장치(100)에 적용하면, 위치 측정 장치(100)는 오프셋 오차와 크기 오차가 보상된 디지털 위치 데이터를 출력할 수 있게 된다. As described above, when the resolver digital converter 120 including the error compensator 200 is applied to the position measuring apparatus 100 using the resolver 110, the position measuring apparatus 100 may have an offset error. The digital position data compensated for the magnitude error can be output.

또한, 이상에서는 본 발명의 바람직한 실시예에 대하여 도시하고 설명하였지만, 본 발명은 상술한 특정의 실시예에 한정되지 아니하며, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 기술분야에서 통상의 지식을 가진자에 의해 다양한 변형실시가 가능한 것은 물론이고, 이러한 변형실시들은 본 발명의 기술적 사상이나 전망으로부터 개별적으로 이해되어져서는 안될 것이다.In addition, although the preferred embodiment of the present invention has been shown and described above, the present invention is not limited to the specific embodiments described above, but the technical field to which the invention belongs without departing from the spirit of the invention claimed in the claims. Of course, various modifications can be made by those skilled in the art, and these modifications should not be individually understood from the technical spirit or the prospect of the present invention.

도 1은 본 발명의 일 실시예에 따른, 레졸버를 이용한 위치 측정 장치의 구성을 도시한 블럭도, 1 is a block diagram showing the configuration of a position measuring device using a resolver according to an embodiment of the present invention;

도 2는 본 발명의 일 실시예에 따른, 레졸버 디지털 변환장치의 상세한 구조를 도시한 블럭도, 2 is a block diagram showing a detailed structure of a resolver digital converter according to an embodiment of the present invention;

도 3은 본 발명의 일 실시예에 따른, 제1 오프셋 계산부, 제2 오프셋 계산부 및 크기 오차 계산부의 상세한 구성을 도시한 블럭도,3 is a block diagram illustrating a detailed configuration of a first offset calculator, a second offset calculator, and a size error calculator according to an embodiment of the present invention;

도 4는 본 발명의 일 실시예에 따른, 레졸버 디지털 변환부의 상세하나 구성을 도시한 블럭도,4 is a block diagram showing a detailed one or configuration of a resolver digital conversion unit according to an embodiment of the present invention;

도 5a 내지 도 5c는 본 발명의 일 실시예에 따른, 레졸버의 정상적인 입력전압과 출력전압의 그래프를 도시한 도면, 5A to 5C are graphs showing normal input voltages and output voltages of resolvers according to an embodiment of the present invention;

도 6a 내지 도 6c는 본 발명의 일 실시예에 따른, 진폭의 크기가 불균형한 경우의 출력 전압과 측정 오차의 그래프를 도시한 도면, 6A to 6C are graphs illustrating output voltages and measurement errors when amplitudes are unbalanced according to one embodiment of the present invention;

도 7a 내지 도 7c는 본 발명의 일 실시예에 따른, 오프셋에 의한 오차가 발생한 경우의 출력 전압과 측정 오차의 그래프를 도시한 도면이다. 7A to 7C illustrate graphs of an output voltage and a measurement error when an error due to an offset occurs according to an embodiment of the present invention.

* 도면의 주요 부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings

100 : 위치 측정 장치 110 : 레졸버100: position measuring device 110: resolver

120 : 레졸버 디지털 변환장치 200 : 오차 보상부120: resolver digital converter 200: error compensation unit

240 : 레졸버 디지털 변환부 130 : 전류 증폭기240: resolver digital converter 130: current amplifier

140 : 정현파 발생기 210 : 제1 LPF140: sinusoidal wave generator 210: first LPF

215 : 제2 LPF 220 : 오프셋 오차 보상부215: second LPF 220: offset error compensation unit

222 : 제1 오프셋 계산부 224 : 제2 오프셋 계산부222: first offset calculator 224: second offset calculator

226 : 오프셋 보상값 산출부 230 : 크기 오차 보상부226: offset compensation value calculation unit 230: magnitude error compensation unit

232 : 크기 오차 보상부 234 : 크기 오차 보상값 산출부232: magnitude error compensation unit 234: magnitude error compensation value calculation unit

240 : 레졸버 디지털 변환부 250 : 제3 가산기240: resolver digital conversion unit 250: third adder

310 : 제1 최대값/최소값 계산부 312 : 제1 가산기310: first maximum value / minimum value calculation unit 312: first adder

314 : 제1 나눗셈기 320 : 제2 최대값/최소값 계산부314: first divider 320: second maximum / minimum value calculator

322 : 제2 가산기 324 : 제2 나눈셈기322: second adder 324: second divider

330 : 제1 감산기 332 : 제1 최대값 계산부330: first subtractor 332: first maximum value calculator

340 : 제2 감산기 342 : 제2 최대값 계산부340: second subtractor 342: second maximum value calculator

350 : 제3 감산기 410 : 제1 곱셈기350: third subtractor 410: first multiplier

412 : 사인파 발생기 414 : 제4 감산기412: sine wave generator 414: fourth subtractor

420 : 제2 곱셈기 422 : 코사인파 발생기420: second multiplier 422: cosine wave generator

430 : 복조기 440 : 추종 제어기430: demodulator 440: following controller

Claims (6)

레졸버에서 출력되는 아날로그 신호를 디지털 신호로 변환하는 디지털 변환부; 및A digital converter for converting an analog signal output from the resolver into a digital signal; And 상기 레졸버에서 출력되는 신호의 오프셋 오차 및 크기 오차를 보상하는 오차 보상부;를 포함하고, And an error compensator configured to compensate for an offset error and a magnitude error of the signal output from the resolver. 상기 오차 보상부는,The error compensator, 레졸버에서 출력되는 신호의 오프셋에 있는 오차에 대한 보상값을 산출하는 오프셋 오차 보상부;및An offset error compensator for calculating a compensation value for an error in an offset of a signal output from the resolver; and 상기 레졸버에서 출력되는 신호의 진폭의 크기에 대한 오차의 보상값을 산출하는 크기 오차 보상부;를 포함하고, And a magnitude error compensator configured to calculate a compensation value of an error with respect to the magnitude of the amplitude of the signal output from the resolver. 상기 오차 보상부는,The error compensator, 상기 레졸버에서 출력되는 신호의 사인 성분의 저대역 신호를 통과시키는 제1 저역통과필터; 및A first low pass filter for passing a low band signal of a sine component of the signal output from the resolver; And 상기 레졸버에서 출력되는 신호의 코사인 성분의 저대역 신호를 통과시키는 제2 저역통과필터;를 더 포함하고, And a second low pass filter for passing a low band signal of a cosine component of the signal output from the resolver. 상기 오프셋 오차 보상부는,The offset error compensation unit, 상기 제1 저역통과필터에서 출력된 신호의 제1 오프셋값을 계산하는 제1 오프셋 계산부; A first offset calculator configured to calculate a first offset value of the signal output from the first low pass filter; 상기 제2 저역통과필터에서 출력된 신호의 제2 오프셋값을 계산하는 제2 오프셋 계산부; 및A second offset calculator configured to calculate a second offset value of the signal output from the second low pass filter; And 상기 계산된 제1 오프셋값 및 제2 오프셋값을 이용하여 오프셋 오차에 대한 오프셋 보상값을 산출하는 오프셋 보상값 산출부;를 포함하고,And an offset compensation value calculator configured to calculate an offset compensation value for an offset error using the calculated first offset value and second offset value. 상기 크기 오차 보상부는,The size error compensation unit, 상기 제1 저역통과필터에서 출력되는 신호의 진폭과 제2 저역통과필터에서 출력되는 신호의 진폭의 크기 오차값을 계산하는 크기 오차 계산부; 및A magnitude error calculator configured to calculate magnitude error values of the amplitude of the signal output from the first low pass filter and the amplitude of the signal output from the second low pass filter; And 상기 계산된 크기 오차값을 이용하여 크기 오차 보상값을 산출하는 크기 오차 보상값 산출부;를 포함하고, And a magnitude error compensation value calculator configured to calculate a magnitude error compensation value using the calculated magnitude error value. 상기 크기 오차 계산부는,The size error calculation unit, 상기 제1 저역통과필터로부터 출력된 신호에서 상기 제1 오프셋 계산부로부터 출력되는 제1 오프셋을 뺀 신호를 출력하는 제1 감산기;A first subtractor configured to output a signal obtained by subtracting a first offset output from the first offset calculator from a signal output from the first low pass filter; 상기 제1 감산기에서 출력되는 신호의 제1 최대값을 계산하여 출력하는 제1 최대값 계산부;A first maximum value calculator for calculating and outputting a first maximum value of a signal output from the first subtractor; 상기 제2 저역통과필터로부터 출력된 신호에서 상기 제2 오프셋 계산부로부터 출력되는 제2 오프셋을 뺀 신호를 출력하는 제2 감산기;A second subtractor configured to output a signal obtained by subtracting a second offset output from the second offset calculator from a signal output from the second low pass filter; 상기 제2 감산기에서 출력되는 신호의 제2 최대값을 계산하여 출력하는 제2 최대값 계산부; 및A second maximum value calculator for calculating and outputting a second maximum value of the signal output from the second subtractor; And 상기 제1 최대값과 상기 제2 최대값의 차이값을 상기 크기 오차값으로써 출력하는 제3 감산기;를 포함하는 것을 특징으로 하는 레졸버 디지털 변환장치.And a third subtractor configured to output a difference value between the first maximum value and the second maximum value as the magnitude error value. 삭제delete 제1항에 있어서,The method of claim 1, 상기 제1 오프셋 계산부는,The first offset calculator, 상기 제1 저역통과필터에서 출력된 신호의 최대값과 최소값을 계산하여 출력하는 제1 최대값/최소값 계산부;A first maximum / minimum value calculator for calculating and outputting a maximum value and a minimum value of the signal output from the first low pass filter; 상기 제1 최대값/최소값 계산부에서 출력된 상기 최대값과 상기 최소값을 더한 값을 출력하는 제1 가산기; 및A first adder configured to output a value obtained by adding up the maximum value and the minimum value output from the first maximum value / minimum value calculator; And 상기 제1 가산기에서 출력되는 값을 절반으로 나눈 값을 출력하는 제1 나눗셈기;를 포함하고,And a first divider configured to output a value obtained by dividing a value output from the first adder by half. 상기 제2 오프셋 계산부는,The second offset calculator, 상기 제2 저역통과필터에서 출력된 신호의 최대값과 최소값을 계산하여 출력하는 제2 최대값/최소값 계산부;A second maximum / minimum value calculator for calculating and outputting a maximum value and a minimum value of the signal output from the second low pass filter; 상기 제2 최대값/최소값 계산부에서 출력된 상기 최대값과 상기 최소값을 더한 값을 출력하는 제2 가산기; 및A second adder configured to output a value obtained by adding the maximum value and the minimum value output from the second maximum value / minimum value calculator; And 상기 제2 가산기에서 출력되는 값을 절반으로 나눈 값을 출력하는 제2 나눗셈기;를 포함하는 것을 특징으로 하는 레졸버 디지털 변환장치.And a second divider for outputting a value obtained by dividing the value output by the second adder in half. 2. 삭제delete 제1항에 있어서, The method of claim 1, 상기 디지털 변환부에서 출력되는 디지털 신호에 상기 오차 보상 장치에서 출력되는 상기 오프셋에 있는 오차에 대한 오차 보상값과 상기 크기에 대한 오차 보상값을 가산하여 출력하는 제3 가산기;를 더 포함하는 것을 특징으로 하는 레졸버 디지털 변환장치.And a third adder configured to add the error compensation value for the error at the offset and the error compensation value for the magnitude to the digital signal output from the digital converter, and output the added error compensation value. Resolver digital inverter. 제1항, 제3항 및 제5항 중 어느 한 항에 기재된 레졸버 디지털 변환장치를 포함하는 것을 특징으로 하는 레졸버를 이용한 위치 측정 장치.A position measuring device using a resolver, comprising the resolver digital converter according to any one of claims 1, 3, and 5.
KR1020090037069A 2009-04-28 2009-04-28 Resolver digital converter and position detecting apparatus KR101012740B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090037069A KR101012740B1 (en) 2009-04-28 2009-04-28 Resolver digital converter and position detecting apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090037069A KR101012740B1 (en) 2009-04-28 2009-04-28 Resolver digital converter and position detecting apparatus

Publications (2)

Publication Number Publication Date
KR20100118307A KR20100118307A (en) 2010-11-05
KR101012740B1 true KR101012740B1 (en) 2011-02-09

Family

ID=43404639

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090037069A KR101012740B1 (en) 2009-04-28 2009-04-28 Resolver digital converter and position detecting apparatus

Country Status (1)

Country Link
KR (1) KR101012740B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103256946A (en) * 2013-05-23 2013-08-21 合肥工业大学 Rotating transformer digital converter capable of on-line failure detection and fault-tolerant control

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101294566B1 (en) 2010-12-01 2013-08-07 기아자동차주식회사 An apparatus for adaptively compensating position error of resolver
KR20180060314A (en) 2016-11-28 2018-06-07 창원대학교 산학협력단 Resolver digital converter interface apparatus for BLDC motor driving
CN116817739B (en) * 2023-08-23 2024-01-02 北京紫光芯能科技有限公司 Error compensation control method and equipment for rotary transformer

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004045286A (en) * 2002-07-12 2004-02-12 Denso Corp Method of correcting resolver
JP2005208028A (en) * 2003-12-22 2005-08-04 Minebea Co Ltd Angle operation method for variable reluctance resolver, and angle operation unit for the same

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004045286A (en) * 2002-07-12 2004-02-12 Denso Corp Method of correcting resolver
JP2005208028A (en) * 2003-12-22 2005-08-04 Minebea Co Ltd Angle operation method for variable reluctance resolver, and angle operation unit for the same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103256946A (en) * 2013-05-23 2013-08-21 合肥工业大学 Rotating transformer digital converter capable of on-line failure detection and fault-tolerant control
CN103256946B (en) * 2013-05-23 2015-04-22 合肥工业大学 Rotating transformer digital converter capable of on-line failure detection and fault-tolerant control

Also Published As

Publication number Publication date
KR20100118307A (en) 2010-11-05

Similar Documents

Publication Publication Date Title
US7513169B2 (en) Rotational position measuring device
JP2007315856A (en) Compensation method in resolver angle detection, and angle detection device using the same
NO864053L (en) CIRCUIT FOR CREATING A MULTIPLE PHASE SINUS SHAPED OUTPUT.
KR101012740B1 (en) Resolver digital converter and position detecting apparatus
Szymczak et al. Precision resolver-to-digital converter measures angular position and velocity
KR101834526B1 (en) Apparatus for compensating output signal of magnetic encoder
JP2008304249A (en) Encoder signal processing device and its signal processing method
EP2077621B1 (en) Reference signal generation circuit, angle converter, and angle detection apparatus
US10187067B2 (en) Phase-locked loop (PLL)-type resolver/converter method and apparatus
JP6454965B2 (en) Rotation angle detection device and method for detecting abnormality of rotation angle detection device
KR101012741B1 (en) Resolver digital converter and method compensating phase thereof
KR101768800B1 (en) Offset and Scale Error Reduction Method According to Tracing Grid Phase Angle of Three-phase Grid-connected Inverters
JP5733251B2 (en) Position detection device
JP2013224865A (en) Signal processing device
US20120209562A1 (en) Assembly and method for determining an angular position
Hwang et al. Signal compensation for analog rotor position errors due to nonideal sinusoidal encoder signals
US9863986B2 (en) Electric power measuring system
JP5895680B2 (en) Signal processing device
Karabeyli et al. Enhancing the accuracy for the open-loop resolver to digital converters
US9647590B2 (en) Apparatus for compensating phase error in inverter output voltage
Sivappagari et al. High accuracy resolver to digital converter based on modified angle tracking observer method
RU2533305C1 (en) Angle digital converter
JP4710634B2 (en) Motor control device
Khattab et al. A precise converter for resolvers and sinusoidal encoders based on a novel ratiometric technique
Ben-Brahim et al. A new angle determination method for resolvers

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20131231

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20141230

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee