KR101007693B1 - Image processing circuit, and method of calculating Auto White Balance and Auto Exposure Parameter - Google Patents

Abstract

이미지 프로세싱 회로가 개시된다. 상기 이미지 프로세싱 회로는 각각이 입력 데이터의 레드 성분값, 그린 성분값, 및 블루 성분값 중에서 대응하는 성분값을 누적 저장하기 위한 다수의 레지스터들과, 각각이 상기 다수의 레지스터들 각각에 연결되고, 상기 레드 성분값, 상기 그린 성분값, 상기 블루 성분값 중에서 어느 하나를 비트 쉬프트하기 위한 다수의 제1비트 쉬프터들과, 상기 다수의 레지스터들에 저장된 상기 레드 성분값, 상기 그린 성분값, 및 상기 블루 성분값 중에서 적어도 하나와 상기 다수의 제1비트 쉬프터들에서 출력된 값들 중에서 적어도 하나를 가산하기 위한 가산기와, 상기 가산기에서 출력된 값을 비트 쉬프트하여 현재 프레임의 밝기값을 산출하기 위한 제2비트 쉬프터를 포함한다.An image processing circuit is disclosed. The image processing circuit comprises a plurality of registers each for accumulating and storing corresponding component values among red component values, green component values, and blue component values of the input data, each of which is coupled to each of the plurality of registers, A plurality of first bit shifters for bit shifting any one of the red component value, the green component value, and the blue component value, the red component value stored in the plurality of registers, the green component value, and the An adder for adding at least one of the blue component values and at least one of the values output from the plurality of first bit shifters, and a second for bit shifting the value output from the adder to calculate a brightness value of the current frame It includes a bit shifter.

Description

이미지 프로세싱 회로, 및 자동 화이트 밸런스와 자동 노출 조절 파라미터 산출 방법{Image processing circuit, and method of calculating Auto White Balance and Auto Exposure Parameter}Image processing circuit, and method of calculating Auto White Balance and Auto Exposure Parameter

본 발명에 따른 실시예는 이미지 프로세싱 기술에 관한 것으로, 특히 AWB와 AE를 통합적으로 수행할 수 있는 장치와 방법에 관한 것이다.Embodiments according to the present invention relate to image processing techniques, and more particularly, to an apparatus and a method capable of performing AWB and AE integrally.

이미지 픽업 장치(예컨대, 카메라 등)에 의하여 픽업되는 피사체의 이미지는 상기 이미지 픽업 장치에 포함된 이미지 프로세서에 의해 처리될 수 있다. 일반적인 이미지 픽업 장치는 자동 화이트 밸런스(AWB; Auto White Balance), 자동 노출 조절(AE; Auto Exposure), 자동 초점 조절(AF; Auto Focusing) 등의 기능을 수행할 수 있다.An image of a subject picked up by an image pickup device (eg, a camera, etc.) may be processed by an image processor included in the image pickup device. A general image pickup device may perform functions such as auto white balance (AWB), auto exposure (AE), auto focus (AF), and the like.

상기 AWB는 픽업된 이미지가 광원의 색 온도에 따라 변하지 않도록 픽업된 이미지의 색 분포를 일정하게 하는 기술이고, 상기 AE는 피사체와 배경의 평균 밝기값을 일정하게 유지시켜주는 기술이다. 또한, 상기 AF는 자동으로 초점을 맞추어 주는 기술이다. The AWB is a technology that makes the color distribution of the picked-up image constant so that the picked-up image does not change with the color temperature of the light source, and the AE is a technology that keeps the average brightness value of the subject and the background constant. In addition, the AF is a technique for automatically focusing.

이 중에서 상기 AWB와 상기 AE의 처리를 위해서는 다양한 파라미터들이 필요 하다. 광학특성 검출장치(ODM; Optical Detection Module)는 상기 AWB 및 상기 AE의 연산에 필요한 파라미터들을 계산하고 이들을 레지스터에 저장할 수 있으며, 저장된 상기 파라미터들은 상기 AWB 또는 상기 AE의 연산에 사용될 수 있다. Among these, various parameters are required for the processing of the AWB and the AE. An optical detection module (ODM) may calculate parameters required for the operation of the AWB and the AE and store them in registers, and the stored parameters may be used for the operation of the AWB or the AE.

하지만, 상기 광학특성 검출장치는 상기 AWB 및 상기 AE 각각에 필요한 파라미터들을 별개의 회로를 이용하여 계산하기 때문에, 상기 광학특성 검출장치가 차지하는 면적이나 상기 광학특성 검출장치의 복잡도가 불필요하게 증가하는 문제점이 존재한다.However, since the optical characteristic detection apparatus calculates parameters required for each of the AWB and the AE by using separate circuits, the area occupied by the optical characteristic detection apparatus and the complexity of the optical characteristic detection apparatus are unnecessarily increased. This exists.

또한, 상기 AE 연산을 위해서는 R, G, B 평균값에 대한 곱셈 연산을 필요로 하는데, 상기 곱셈 연산을 다수의 승산기들을 포함한 회로로 구현할 경우에 상기 광학특성 검출장치의 복잡도가 상당히 증가하게 된다.In addition, the AE operation requires a multiplication operation for R, G, and B average values. When the multiplication operation is implemented in a circuit including a plurality of multipliers, the complexity of the optical characteristic detection device increases significantly.

본 발명에 따른 실시예는 상기의 문제점을 해결하고자 안출된 것으로서, 본 발명에 따른 실시예는 AWB와 AE를 통합적으로 수행할 수 있는 이미지 프로세싱 회로를 제공하는 것을 목적으로 한다. An embodiment according to the present invention is devised to solve the above problems, and an embodiment according to the present invention is to provide an image processing circuit capable of performing AWB and AE integrally.

또한, 본 발명에 따른 실시예는 밝기값을 연산하기 위한 회로를 단순화하여 하나의 가산기와 하나의 제산기를 이용하여 AWB와 AE 동작을 수행할 수 있는 이미지 프로세싱 회로를 제공하는 것을 목적으로 한다. In addition, an embodiment according to the present invention aims to provide an image processing circuit capable of performing AWB and AE operations using one adder and one divider by simplifying a circuit for calculating a brightness value.

상기의 기술적 과제를 해결하기 위한 이미지 프로세싱 회로는, 각각이 입력 데이터의 레드 성분값, 그린 성분값, 및 블루 성분값 중에서 대응하는 성분값을 누적 저장하기 위한 다수의 레지스터들; 제산기를 이용하여 상기 다수의 레지스터들에 저장된 성분 값들에 대해 나눗셈 연산을 수행하여 화이트 밸런스의 동작에 필요한 파라미터들을 산출하기 위한 AWB(Auto White Balance) 파라미터 산출부; 및 상기 제산기를 공유하고, 상기 다수의 레지스터들에 저장된 성분 값들 또는 상기 성분 값들을 비트 쉬프트한 값들 중 적어도 하나에 기초하여 현재 프레임의 밝기값을 산출하여 노출 조절 동작에 필요한 파라미터들을 산출하기 위한 AE(Auto Exposure) 파라미터 산출부를 포함할 수 있다.An image processing circuit for solving the above technical problem includes a plurality of registers for accumulating and storing corresponding component values among red component values, green component values, and blue component values of the input data, respectively; An auto white balance (AWB) parameter calculator configured to calculate a parameter necessary for the operation of white balance by performing a division operation on component values stored in the plurality of registers using a divider; And sharing the divider and calculating brightness values of the current frame based on at least one of component values stored in the plurality of registers or bit shifted values of the component values. It may include an AE (Auto Exposure) parameter calculator.

상기 화이트 밸런스 동작 또는 상기 노출 조절 동작은 프레임의 단위 또는 상기 프레임의 적어도 일부 단위로 수행될 수 있다.The white balance operation or the exposure adjustment operation may be performed in units of frames or at least some units of the frames.

제2항에 있어서, 상기 입력 데이터는 n×n 베이어 패턴(n은 자연수)을 가질 수 있다.The input data of claim 2, wherein the input data may have an n × n Bayer pattern (n is a natural number).

상기 AE 파라미터 산출부는, 상기 그린 성분값, 상기 그린 성분값을 좌측으로 3비트 쉬프트한 값, 상기 레드 성분값을 좌측으로 1비트 쉬프트한 값, 상기 레드 성분값을 좌측으로 3비트 쉬프트한 값, 상기 블루 성분값을 좌측으로 2비트 쉬프트한 값을 누적하고, 누적된 값을 우측으로 4비트 쉬프트하여 상기 현재 프레임의 밝기값을 출력할 수 있다.The AE parameter calculation unit may include: the value of the green component value, the value of the green component value shifted 3 bits to the left, the value of the red component value shifted 1 bit to the left, the value of the red component value shifted 3 bits to the left, The value obtained by shifting the blue component value to the left by 2 bits may be accumulated, and the accumulated value may be shifted to the right by 4 bits to output the brightness value of the current frame.

상기의 기술적 과제를 해결하기 위한 이미지 프로세싱 회로는, 각각이 입력 데이터의 레드 성분값, 그린 성분값, 및 블루 성분값 중에서 대응하는 성분값을 누적 저장하기 위한 다수의 레지스터들; 각각이 상기 다수의 레지스터들 각각에 연결되고, 상기 레드 성분값, 상기 그린 성분값, 상기 블루 성분값 중에서 어느 하나를 비트 쉬프트하기 위한 다수의 제1 비트 쉬프터들; 상기 다수의 레지스터들에 저장된 상기 레드 성분값, 상기 그린 성분값, 및 상기 블루 성분값 중에서 적어도 하나와 상기 다수의 제1 비트 쉬프터들에서 출력된 값들 중에서 적어도 하나를 가산하기 위한 가산기; 및 상기 가산기에서 출력된 값을 비트 쉬프트하여 현재 프레임의 밝기값을 산출하기 위한 제2 비트 쉬프터를 포함할 수 있다.An image processing circuit for solving the above technical problem includes a plurality of registers for accumulating and storing corresponding component values among red component values, green component values, and blue component values of the input data, respectively; A plurality of first bit shifters, each coupled to each of the plurality of registers, for bit shifting any one of the red component value, the green component value, and the blue component value; An adder for adding at least one of the red component value, the green component value, and the blue component value stored in the plurality of registers and at least one of values output from the plurality of first bit shifters; And a second bit shifter for bit shifting the value output from the adder to calculate a brightness value of the current frame.

상기 다수의 레지스터들은, 상기 입력 데이터의 레드 성분을 누적 저장하기 위한 제1 레지스터; 상기 입력 데이터의 그린 성분을 누적 저장하기 위한 제2 레지스터; 및 상기 입력 데이터의 블루 성분을 누적 저장하기 위한 제3 레지스터를 포함하고, 상기 다수의 제1 비트 쉬프터들은, 상기 제1 레지스터에 저장된 상기 레드 성분값을 좌측으로 1비트 쉬프트하기 위한 제3 비트 쉬프터; 상기 제1 레지스터에 저장된 상기 레드 성분값을 좌측으로 3비트 쉬프트하기 위한 제4 비트 쉬프터; 상기 제2 레지스터에 저장된 상기 그린 성분값을 좌측으로 3비트 쉬프트하기 위한 제5 비트 쉬프터; 및 상기 제3 레지스터에 저장된 상기 블루 성분값을 좌측으로 2비트 쉬프트하기 위한 제6 비트 쉬프터를 포함할 수 있다.The plurality of registers may include: a first register for accumulating and storing a red component of the input data; A second register for accumulating and storing the green component of the input data; And a third register for accumulating and storing a blue component of the input data, wherein the plurality of first bit shifters comprise: a third bit shifter for shifting the red component value stored in the first register one bit to the left ; A fourth bit shifter for shifting the red component value stored in the first register three bits to the left; A fifth bit shifter for shifting the green component value stored in the second register three bits to the left; And a sixth bit shifter for shifting the blue component value stored in the third register to the left by two bits.

상기 제2 비트 쉬프터는, 상기 가산기에서 출력된 값을 우측으로 4비트 쉬프트하여 상기 현재 프레임의 밝기값을 출력할 수 있다.The second bit shifter may output a brightness value of the current frame by shifting the value output from the adder 4 bits to the right.

상기 이미지 프로세싱 회로는, 상기 현재 프레임의 픽셀 수를 계수하기 위한 카운터를 더 포함하고, 상기 제2 비트 쉬프터에서 산출된 상기 현재 프레임의 밝기값은 상기 카운터에서 계수된 픽셀 개수로 정규화될 수 있다.The image processing circuit may further include a counter for counting the number of pixels of the current frame, and the brightness value of the current frame calculated by the second bit shifter may be normalized to the number of pixels counted by the counter.

상기 이미지 프로세싱 회로는, 상기 제1 레지스터에 저장된 상기 레드 성분값을 좌측으로 1비트 쉬프트하기 위한 제7 비트 쉬프터; 상기 제3 레지스터에 저장된 상기 블루 성분값을 좌측으로 1비트 쉬프트하기 위한 제8 비트 쉬프터; 및 상기 제2 레지스터에 저장된 상기 그린 성분값과 상기 제7 비트 쉬프터의 출력값 또는 상기 제8 비트 쉬프터의 출력값 중에서 어느 하나와의 나눗셈 연산을 수행하기 위한 제산기를 더 포함할 수 있다.The image processing circuit may include: a seventh bit shifter for shifting the red component value stored in the first register by one bit to the left; An eighth bit shifter for shifting the blue component value stored in the third register one bit to the left; And a divider for performing a division operation between any one of the green component value stored in the second register and the output value of the seventh bit shifter or the output value of the eighth bit shifter.

상기의 기술적 과제를 해결하기 위한 이미지 센서는, 입사되는 광에 기초하여 피사체에 대한 이미지 신호를 생성하기 위한 광전변환부; 및 상기 광전변환부에서 생성된 이미지 신호를 프로세싱하기 위한 이미지 프로세싱 회로를 포함하고, 상기 이미지 프로세싱 회로는, 각각이 입력 데이터의 레드 성분값, 그린 성분값, 및 블루 성분값 중에서 대응하는 성분값을 누적 저장하기 위한 다수의 레지스터들; 제산기를 이용하여 상기 다수의 레지스터들에 저장된 성분 값들에 대해 나눗셈 연산을 수행하여 화이트 밸런스의 동작에 필요한 파라미터들을 산출하기 위한 AWB(Auto White Balance) 파라미터 산출부; 및 상기 제산기를 공유하고 상기 다수의 레지스터들에 저장된 성분 값들 또는 상기 성분 값들을 비트 쉬프트한 값들 중 적어도 하나에 기초하여 현재 프레임의 밝기값을 산출하여 노출 조절 동작에 필요한 파라미터들을 산출하기 위한 AE(Auto Exposure) 파라미터 산출부를 포함할 수 있다.An image sensor for solving the above technical problem, the photoelectric conversion unit for generating an image signal for the subject based on the incident light; And an image processing circuit for processing the image signal generated by the photoelectric conversion unit, wherein the image processing circuit each includes a corresponding component value among red component values, green component values, and blue component values of the input data. A plurality of registers for accumulating storage; An auto white balance (AWB) parameter calculator configured to calculate a parameter necessary for the operation of white balance by performing a division operation on component values stored in the plurality of registers using a divider; And an AE for calculating the brightness values of the current frame based on at least one of the component values shared by the divider and stored in the plurality of registers or bit shifted of the component values, to calculate parameters necessary for an exposure adjustment operation. (Auto Exposure) may include a parameter calculator.

상기 입력 데이터는 n×n 베이어 패턴(n은 자연수)을 갖고, 상기 AE 파라미터 산출부는, 상기 그린 성분값, 상기 그린 성분값을 좌측으로 3비트 쉬프트한 값, 상기 레드 성분값을 좌측으로 1비트 쉬프트한 값, 상기 레드 성분값을 좌측으로 3비트 쉬프트한 값, 상기 블루 성분값을 좌측으로 2비트 쉬프트한 값을 누적하고, 누적된 값을 우측으로 4비트 쉬프트하여 상기 현재 프레임의 밝기값을 산출할 수 있다.The input data has an n × n Bayer pattern (n is a natural number), and the AE parameter calculation unit shifts the green component value, the green component value by three bits to the left, and the red component value by one bit to the left. The shifted value, the value of the red component value shifted 3 bits to the left, and the value of the blue component value shifted 2 bits to the left are accumulated, and the accumulated value is shifted 4 bits to the right to adjust the brightness value of the current frame. Can be calculated.

상기의 기술적 과제를 해결하기 위한 이미지 센서 모듈은, 렌즈; 및 상기 렌즈를 통해 입사되는 광에 기초하여 피사체에 대한 이미지를 센싱하기 위한 이미지 센서를 포함하고, 상기 이미지 센서는, 각각이 입력 데이터의 레드 성분값, 그린 성분값, 및 블루 성분값 중에서 대응하는 성분값을 누적 저장하기 위한 다수의 레지스터들; 제산기를 이용하여 상기 다수의 레지스터들에 저장된 성분 값들에 대해 나눗셈 연산을 수행하여 화이트 밸런스의 동작에 필요한 파라미터들을 산출하기 위한 AWB(Auto White Balance) 파라미터 산출부; 및 상기 제산기를 공유하고, 상기 다수의 레지스터들에 저장된 성분 값들 또는 상기 성분 값들을 비트 쉬프트한 값들 중 적어도 하나에 기초하여 현재 프레임의 밝기값을 산출하여 노출 조절 동작에 필요한 파라미터들을 산출하기 위한 AE(Auto Exposure) 파라미터 산출부를 포함할 수 있다.An image sensor module for solving the above technical problem, the lens; And an image sensor for sensing an image of a subject based on light incident through the lens, wherein the image sensor each corresponds to a red component value, a green component value, and a blue component value of the input data. A plurality of registers for accumulating and storing component values; An auto white balance (AWB) parameter calculator configured to calculate a parameter necessary for the operation of white balance by performing a division operation on component values stored in the plurality of registers using a divider; And sharing the divider and calculating brightness values of the current frame based on at least one of component values stored in the plurality of registers or bit shifted values of the component values. It may include an AE (Auto Exposure) parameter calculator.

상기의 기술적 과제를 해결하기 위한 AWB/AE 파라미터 산출 방법은, 프레임에 포함된 레드 성분값, 그린 성분값 및 블루 성분값 각각을 누적하여 저장하는 단계; 및 비트 쉬프트 연산에 기초하여, 상기 레드 성분값, 상기 그린 성분값 및 상기 블루 성분값으로부터 상기 프레임의 밝기값을 산출하는 단계를 포함할 수 있다.The AWB / AE parameter calculation method for solving the above technical problem comprises the steps of: accumulating and storing each of a red component value, a green component value, and a blue component value included in a frame; And calculating a brightness value of the frame from the red component value, the green component value, and the blue component value based on a bit shift operation.

상기 프레임의 밝기값을 산출하는 단계는, 상기 그린 성분값에 상기 그린 성분값을 좌측으로 3비트 쉬프트한 값을 누적하는 단계; 상기 레드 성분값을 좌측으로 1비트 쉬프트한 값을 더 누적하는 단계; 상기 레드 성분값을 좌측으로 3비트 쉬프트한 값을 더 누적하는 단계; 상기 블루 성분값을 좌측으로 2비트 쉬프트한 값을 더 누적하는 단계; 및 누적된 값을 우측으로 4비트 쉬프트하는 단계를 포함할 수 있다.The calculating of the brightness value of the frame may include accumulating a value obtained by shifting the green component value to the left by three bits on the green component value; Accumulating a value obtained by shifting the red component value to the left by one bit; Further accumulating a value obtained by shifting the red component value to the left by three bits; Accumulating a value obtained by shifting the blue component value to the left by two bits; And shifting the accumulated value 4 bits to the right.

본 발명의 실시예에 따른 이미지 프로세싱 회로는, 화이트 밸런스 동작과 노출 조절 동작을 위한 파라미터들을 통합적으로 산출할 수 있다.The image processing circuit according to the embodiment of the present invention may calculate parameters for the white balance operation and the exposure adjustment operation integrally.

또한, 본 발명의 실시예에 따른 이미지 프로세싱 회로는 회로의 복잡도를 감소시킬 수 있고, 사용하는 소자의 개수를 최소화함으로써 회로의 면적을 감소시킬 수 있다. In addition, the image processing circuit according to an embodiment of the present invention can reduce the complexity of the circuit, it is possible to reduce the area of the circuit by minimizing the number of devices used.

특정한 구조적 내지 기능적 설명들은 단지 본 발명의 개념에 따른 실시 예를 설명하기 위한 목적으로 예시된 것으로, 본 발명의 개념에 따른 실시 예들은 다양한 형태로 실시될 수 있으며 본 명세서 또는 출원에 설명된 실시 예들에 한정되는 것으로 해석되어서는 아니된다.Specific structural to functional descriptions are merely illustrated for the purpose of describing embodiments in accordance with the concepts of the present invention, and embodiments according to the concepts of the present invention may be embodied in various forms and described in the specification or the application. It should not be construed as limited to

본 발명의 개념에 따른 실시 예는 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있으므로 특정 실시 예들을 도면에 예시하고 본 명세서 또는 출원에 상세하게 설명하고자 한다. 그러나, 이는 본 발명의 개념에 따른 실시 예을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.Embodiments in accordance with the concepts of the present invention can make various changes and have various forms, so that specific embodiments are illustrated in the drawings and described in detail in this specification or application. It should be understood, however, that it is not intended to limit the embodiments according to the concepts of the present invention to specific forms of disclosure, but includes all modifications, equivalents, and alternatives falling within the spirit and scope of the present invention.

제1 및/또는 제2 등의 용어는 다양한 구성 요소들을 설명하는데 사용될 수 있지만, 상기 구성 요소들은 상기 용어들에 의해 한정되어서는 안된다. 상기 용어들은 하나의 구성 요소를 다른 구성 요소로부터 구별하는 목적으로만, 예컨대 본 발명의 개념에 따른 권리 범위로부터 이탈되지 않은 채, 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소는 제1 구성요소로도 명명될 수 있다.Terms such as first and / or second may be used to describe various components, but the components should not be limited by the terms. The terms are used only for the purpose of distinguishing one component from another, for example, without departing from the scope of rights in accordance with the inventive concept, and the first component may be called a second component and similarly The second component may also be referred to as the first component.

어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접 속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다. 구성요소들 간의 관계를 설명하는 다른 표현들, 즉 "~사이에"와 "바로 ~사이에" 또는 "~에 이웃하는"과 "~에 직접 이웃하는" 등도 마찬가지로 해석되어야 한다.When a component is referred to as being "connected" or "connected" to another component, it may be directly connected to or connected to that other component, but it may be understood that other components may be present in between. Should be. On the other hand, when a component is said to be "directly connected" or "directly connected" to another component, it should be understood that no other component exists in the middle. Other expressions describing the relationship between components, such as "between" and "immediately between," or "neighboring to," and "directly neighboring to" should be interpreted as well.

본 명세서에서 사용한 용어는 단지 특정한 실시 예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 명세서에서, "포함하다" 또는 "가지다" 등의 용어는 설시된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.The terminology used herein is for the purpose of describing particular embodiments only and is not intended to be limiting of the invention. Singular expressions include plural expressions unless the context clearly indicates otherwise. As used herein, the terms "comprise" or "having" are intended to indicate that there is a feature, number, step, action, component, part, or combination thereof that is described, and that one or more other features or numbers are present. It should be understood that it does not exclude in advance the possibility of the presence or addition of steps, actions, components, parts or combinations thereof.

다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가질 수 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미를 갖는 것으로 해석되어야 하며, 본 명세서에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.Unless defined otherwise, all terms used herein, including technical or scientific terms, may have the same meaning as commonly understood by one of ordinary skill in the art. Terms such as those defined in the commonly used dictionaries should be construed as having meanings consistent with the meanings in the context of the related art, and are not construed in ideal or excessively formal meanings unless expressly defined herein. Do not.

이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시 예를 설명함으로써, 본 발명을 상세히 설명한다. Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 1a 및 도 1b는 본 발명의 일 실시예에 따른 AWB/AE 통합용 광학특성 검출 회로(100)의 개략적인 블록도이다. 1A and 1B are schematic block diagrams of an optical characteristic detection circuit 100 for AWB / AE integration according to an embodiment of the present invention.

본 발명의 실시예에 따른 이미지 픽업 장치의 이미지는 2×2 베이어 패턴(Bayer pattern)을 갖는 것으로 예시되며, 따라서 그린(G) 픽셀의 수는 레드(R) 픽셀의 수 및 블루(B) 픽셀의 수 각각에 비해 2배이다. The image of the image pickup device according to the embodiment of the present invention is illustrated as having a 2 × 2 Bayer pattern, so that the number of green (G) pixels is the number of red (R) pixels and blue (B) pixels. 2 times the number of each.

또한, 본 발명의 실시예에 따른 이미지 프로세싱 회로의 프로세싱 동작은 픽셀 단위가 아닌 프레임 단위(또는 픽쳐 단위)로 수행되는 것으로 예시한다. 따라서, 본 발명의 실시예에 따른 이미지 프로세싱 회로는 프레임을 구성하는 다수의 픽셀들 각각에서 출력되는 데이터에 대해 이미지 프로세싱 동작을 수행하지 않고, 상기 다수의 픽셀들을 포함하는 프레임 단위로 이미지 프로세싱 동작을 수행할 수 있다. In addition, the processing operation of the image processing circuit according to an embodiment of the present invention is illustrated as being performed in a frame unit (or picture unit) rather than a pixel unit. Accordingly, the image processing circuit according to an embodiment of the present invention does not perform an image processing operation on data output from each of a plurality of pixels constituting a frame, but performs an image processing operation on a frame basis including the plurality of pixels. Can be done.

또한, 상기 예시한 바와 같이 본 발명의 실시예에 따른 이미지 프로세싱 회로의 프로세싱 동작이 프레임 단위로 수행될 수 있고, 실시예에 따라 하나의 프레임을 소정 개수로 분할하여 분할된 영역 단위로 상기 프로세싱 동작이 수행될 수도 있다. In addition, as illustrated above, the processing operation of the image processing circuit according to the exemplary embodiment of the present invention may be performed in units of frames, and according to the exemplary embodiment, the processing operation is performed in units of divided regions by dividing one frame into a predetermined number. This may be done.

상기한 바와 같이, 화이트 밸런싱은 광원의 색 온도에 무관하게 이미지의 색 분포를 일정하게 유지시켜주는 기술로서, 광학특성 검출회로에 의해 화이트 밸런싱에 필요한 파라미터들이 산출되면 화이트 밸런싱 수행부(미도시)는 이미지에 포함된 레드(R) 성분과 블루(B) 성분의 비율을 조절함으로써 프레임 내의 레드(R), 그린(G), 및 블루(B)의 컬러 분포를 일정하게 유지시켜줄 수 있다. As described above, white balancing is a technology for maintaining a constant color distribution of an image regardless of a color temperature of a light source. When the parameters necessary for white balancing are calculated by an optical characteristic detection circuit, a white balancing performing unit (not shown) The color distribution of the red (R), green (G), and blue (B) in the frame may be kept constant by adjusting the ratio of the red (R) component and the blue (B) component included in the image.

도 1a는 상기 광학특성 검출회로(100)의 동작 중에서 화이트 밸런싱 동작에 필요한 파라미터들(Gacc/(Racc<<1) 및 Gacc/(Bacc<<1))을 산출하기 위한 회로에 대한 예시도이다. FIG. 1A is an exemplary diagram of a circuit for calculating parameters Gacc / (Racc << 1) and Gacc / (Bacc << 1) necessary for white balancing operation among the operations of the optical characteristic detection circuit 100. .

다수의 레지스터들(34-1, 34-2 및 34-3) 각각은 2×2 베이어 패턴으로 입력되는 입력 데이터(INPUT DATA) 중에서 대응하는 컬러 성분을 누적하여 저장할 수 있다. 예컨대, 레드(R) 성분을 저장하기 위한 레지스터(34-1)는 2×2 베이어 패턴으로 입력되는 상기 입력 데이터(INPUT DATA) 중에서 레드(R)에 해당하는 성분만을 저장할 수 있다. Each of the plurality of registers 34-1, 34-2, and 34-3 may accumulate and store corresponding color components among input data INPUT data input in a 2 × 2 Bayer pattern. For example, the register 34-1 for storing the red component R may store only a component corresponding to the red component R among the input data INPUT DATA input in a 2 × 2 Bayer pattern.

상기한 바와 같이 본 발명의 실시예에 따른 이미지 프로세싱의 동작은 프레임(frame) 단위로 수행되기 때문에, 상기 다수의 레지스터들(34-1, 34-2 및 34-3) 각각에는 하나의 프레임에 포함된 다수의 픽셀들 각각에 상응하는 컬러 성분들이 각각 저장될 수 있다.As described above, since the operation of the image processing according to the embodiment of the present invention is performed in units of frames, each of the plurality of registers 34-1, 34-2, and 34-3 is performed in one frame. Color components corresponding to each of the plurality of pixels included may be stored, respectively.

보다 구체적으로 도 1a에 도시된 회로의 동작을 설명하면, 상기 다수의 레지스터들(34-1, 34-2 및 34-3) 각각에 저장되는 각 컬러 성분값(Racc, Gacc 및 Bacc)은 제1 선택회로(32-1)의 입력단에 입력될 수 있다. 상기 입력 데이터(INPUT DATA)의 컬러에 상응하는 성분값이 상기 제1 선택회로(32-1)에서 출력될 수 있고, 상기 제1 선택회로(32-1)에서 출력된 성분값과 상기 입력 데이터(INPUT DATA)는 가산기(31-1)의 두 입력단들에 각각 입력될 수 있다. In more detail, the operation of the circuit illustrated in FIG. 1A will be described. 1 may be input to an input terminal of the selection circuit 32-1. A component value corresponding to the color of the input data INPUT DATA may be output from the first selection circuit 32-1, and the component value and the input data output from the first selection circuit 32-1. The INPUT DATA may be input to two input terminals of the adder 31-1, respectively.

상기 가산기(31-1)는 두 입력 데이터를 합산하여 합산된 값을 출력하고, 상기 가산기(31-1)에서 출력된 값은 상기 다수의 레지스터들(34-1, 34-2 및 34-3) 중에서 대응하는 컬러에 해당하는 레지스터에 피드백될 수 있다. 상기 입력 데이 터(INPUT DATA)를 구성하는 하나의 프레임에 포함된 모든 픽셀들의 컬러 성분이 상기 다수의 레지스터들(34-1, 34-2 및 34-3)에 저장되면, 상기 가산기(31-1)의 합산 연산 및 상기 다수의 레지스터들(34-1, 34-2 및 34-3) 중에서 어느 하나로의 피드백 동작이 완료된다.The adder 31-1 sums two input data and outputs a sum value, and the value output from the adder 31-1 is the plurality of registers 34-1, 34-2, and 34-3. ) May be fed back to the register corresponding to the corresponding color. When the color components of all pixels included in one frame constituting the input data are stored in the plurality of registers 34-1, 34-2, and 34-3, the adder 31- The sum operation of 1) and the feedback operation to any one of the plurality of registers 34-1, 34-2 and 34-3 are completed.

따라서, 상기 다수의 레지스터들(34-1, 34-2 및 34-3) 각각은 상기 입력 데이터(INPUT DATA)의 해당 컬러 성분을 누적하여 저장하고 최종적으로 각 컬러의 성분값들(Racc, Gacc 및 Bacc)을 출력할 수 있다. 상기 입력 데이터(INPUT DATA)는 각 컬러의 휘도값(gray level)에 상응하는 아날로그 값을 디지털로 변환한 데이터일 수 있으며, 따라서 상기 다수의 레지스터들(34-1, 34-2 및 34-3)에 저장되는 상기 컬러 성분값들(Racc, Gacc 및 Bacc) 각각은 디지털 값일 수 있다. Accordingly, each of the plurality of registers 34-1, 34-2, and 34-3 accumulates and stores corresponding color components of the INPUT DATA and finally component values of each color (Racc, Gacc). And Bacc). The input data may be data obtained by digitally converting an analog value corresponding to a gray level of each color, and thus, the plurality of registers 34-1, 34-2, and 34-3. Each of the color component values (Racc, Gacc, and Bacc) stored in FIG. 1 may be a digital value.

화이트 밸런싱 동작을 수행하기 위해서, 본 발명의 실시예에 따른 광학특성 검출회로(100)는 상기 3가지 컬러 성분값들(Racc, Gacc 및 Bacc) 모두의 비율을 조정할 수 있고, 또는 상기 3가지 컬러 성분값들(Racc, Gacc 및 Bacc) 중에서 임의의 2가지 컬러 성분값들의 비율을 조정할 수 있다. In order to perform the white balancing operation, the optical characteristic detection circuit 100 according to the embodiment of the present invention may adjust the ratio of all three color component values (Racc, Gacc and Bacc), or the three colors The ratio of any two color component values among the component values Racc, Gacc and Bacc can be adjusted.

상기한 바와 같이, 본 발명에 따른 실시예에서는 2×2 베이어 패턴을 갖는 이미지가 입력되는 것으로 예시하기 때문에, 레드 성분값(Racc) 및 블루 성분값(Bacc)의 비율을 조절함으로써 상기의 화이트 밸런싱 동작이 수행되는 것으로 예시하도록 한다. As described above, in the embodiment according to the present invention, since the image having a 2 × 2 Bayer pattern is illustrated as being input, the white balancing is performed by adjusting the ratio of the red component value Rac and the blue component value Bacc. Illustrate that the operation is performed.

따라서, 레드 성분값(Racc)에 대한 그린 성분값(Gacc)의 비율, 또는 블루 성분값(Bacc)에 대한 그린 성분값(Gacc)의 비율이 산출되면, 화이트 밸런싱 수행부 (미도시)는 산출된 컬러 비율을 이용하여 프레임 내의 R/G/B 비율을 일정하게 유지할 수 있다. 하지만, 2×2 베이어 패턴을 갖는 이미지는 그린(G) 픽셀의 수가 레드(R) 픽셀 또는 블루(B) 픽셀의 수보다 2배가 많기 때문에, 이러한 픽셀 개수의 차이를 적절하게 보상해 줄 필요가 있다. Therefore, when the ratio of the green component value Gacc to the red component value Racc or the ratio of the green component value Gacc to the blue component value Bacc is calculated, the white balancing execution unit (not shown) calculates. The color ratio can be used to keep the R / G / B ratio in the frame constant. However, in an image with a 2 × 2 Bayer pattern, the number of green (G) pixels is twice as large as the number of red (R) or blue (B) pixels, so it is necessary to properly compensate for the difference in the number of pixels. have.

보다 구체적으로, 그린 성분값(Gacc)은 제산기(33-1)의 두 입력단들 중에서 어느 하나의 입력단에 직접 입력되고, 레드 성분값(Racc) 및 블루 성분값(Bacc)은 비트 쉬프터(37-1 및 37-2)에 의해 비트 쉬프트 연산이 수행된 이후에 상기 제산기(33-1)의 두 입력단들 중에서 다른 하나의 입력단에 입력될 수 있다. More specifically, the green component value Gacc is directly input to any one of two input terminals of the divider 33-1, and the red component value Rac and the blue component value Bacc are bit shifters 37. After the bit shift operation is performed by -1 and 37-2, the input signal may be input to the other one of the two input terminals of the divider 33-1.

예컨대, 레드 성분값(Racc)이 입력되는 비트 쉬프터(37-1)는 입력 데이터(Racc)를 좌측으로 1비트 만큼 쉬프트할 수 있다. 따라서, 상기 비트 쉬프터(37-1)의 출력값(Racc<<1)은 상기 레드 성분값(Racc)보다 2배의 크기를 갖는다. 즉, 레드 성분값(Racc)을 2배로 증가시킴으로써, 픽셀 개수의 차이에 의한 성분값의 크기 차이가 보상될 수 있다. For example, the bit shifter 37-1 to which the red component value Rac is input may shift the input data Rac by one bit to the left. Therefore, the output value Racc << 1 of the bit shifter 37-1 has twice the size of the red component value Rac. That is, by doubling the red component value Rac, the size difference of the component value due to the difference in the number of pixels can be compensated.

유사하게, 상기한 설명은 레지스터(34-3)에 저장된 블루 성분값(Bacc)에 대해서도 동일하게 적용할 수 있으며, 따라서 블루 성분값(Bacc)이 입력되는 비트 쉬프터(37-2)는 입력 데이터(Bacc)를 좌측으로 1비트 만큼 쉬프트하여, 좌측으로 1비트 쉬프트한 블루 성분값(Bacc<<1)을 출력할 수 있다. Similarly, the above description is equally applicable to the blue component value Bacc stored in the register 34-3, so that the bit shifter 37-2 to which the blue component value Bacc is input is input data. By shifting (Bacc) by one bit to the left, the blue component value Bacc << 1 which is shifted by one bit to the left can be output.

도 1a에서는 상기 광학특성 검출회로(100)가 두 개의 비트 쉬프터들(37-1 및 37-2)을 포함하는 것으로 예시하고 있지만, 실시예에 따라 상기 광학특성 검출회로(100)는 하나의 비트 쉬프터를 포함하여 각 컬러 성분값에 대한 비트 쉬프트 연 산시에 상기 하나의 비트 쉬프터를 공유할 수 있다. Although FIG. 1A illustrates that the optical characteristic detection circuit 100 includes two bit shifters 37-1 and 37-2, in some embodiments, the optical characteristic detection circuit 100 includes one bit. The bit shifter may be shared in the bit shift operation of each color component value including the shifter.

상기 비트 쉬프트된 컬러 성분값들(Racc<<1 및 Bacc<<1)은 제2 선택회로(32-2)의 두 입력단들에 각각 입력될 수 있으며, 상기 제2 선택회로(32-2)는 입력 데이터들(Racc<<1 및 Bacc<<1) 중에서 어느 하나의 데이터를 상기 제산기(33-1)의 두 입력단들 중에서 다른 하나로 전달할 수 있다. The bit shifted color component values Racc << 1 and Bacc << 1 may be input to two input terminals of the second selection circuit 32-2, respectively, and the second selection circuit 32-2 may be input. May transmit one of the input data Rac << 1 and Bacc << 1 to one of the two input terminals of the divider 33-1.

예컨대, 레드 성분에 대한 비율이 블루 성분에 대한 비율보다 먼저 산출되는 것으로 예시하면, 상기 제2 선택회로(32-2)는 좌측으로 1비트 쉬프트된 레드 성분값(Racc<<1)을 먼저 출력할 수 있다. 상기 제산기(33-1)는 두 입력 데이터들(Gacc 및 Racc<<1)에 대하여 나눗셈 연산을 수행한 후에 그 결과값(Gacc/(Racc<<1))을 출력할 수 있다. 상기 결과값(Gacc/(Racc<<1))은 레드 성분에 대한 그린 성분의 비율을 나타내고, 이 값(Gacc/(Racc<<1))은 레지스터(34-4)에 저장되어 화이트 밸런싱 수행부(미도시)가 다음 프레임의 레드 성분값을 결정하는데에 이용될 수 있다. For example, if the ratio for the red component is calculated before the ratio for the blue component, the second selection circuit 32-2 first outputs the red component value Rac << 1 shifted by one bit to the left. can do. The divider 33-1 may perform a division operation on the two input data Gacc and Racc << 1 and then output the result value Gacc / (Racc << 1). The result value Gacc / (Racc << 1) represents the ratio of the green component to the red component, and this value Gacc / (Racc << 1) is stored in the register 34-4 to perform white balancing. A portion (not shown) can be used to determine the red component value of the next frame.

다음으로, 제2 선택회로(32-2)는 좌측으로 1비트 쉬프트된 블루 성분값(Bacc<<1)을 출력할 수 있다. 상기 제산기(33-1)는 두 입력 데이터들(Gacc 및 Bacc<<1)에 대하여 나눗셈 연산을 수행한 후에 그 결과값(Gacc/(Bacc<<1))을 출력할 수 있다. 상기 결과값(Gacc/(Bacc<<1))은 블루 성분에 대한 그린 성분의 비율을 나타내고, 이 값(Gacc/(Bacc<<1))은 레지스터(34-5)에 저장되어 화이트 밸런싱 수행부(미도시)가 다음 프레임의 블루 성분값을 결정하는데에 이용될 수 있다. Next, the second selection circuit 32-2 may output the blue component value Bacc << 1 shifted by one bit to the left. The divider 33-1 may perform a division operation on the two input data Gacc and Bacc << 1 and then output a result value Gacc / (Bacc << 1). The result value Gacc / (Bacc << 1) represents the ratio of the green component to the blue component, and this value Gacc / (Bacc << 1) is stored in the register 34-5 to perform white balancing. A portion (not shown) can be used to determine the blue component value of the next frame.

이때, 상기 광학특성 검출회로(100)는 상기 제산기(33-1)의 출력단에 접속된 스위치(39-1)를 더 포함할 수 있고, 상기 스위치(39-2)는 상기 제산기(33-1)에서 출력되는 출력값들(Gacc/(Racc<<1) 또는 Gacc/(Bacc<<1))이 대응하는 레지스터(34-4 또는 34-5)에 전달될 수 있도록 스위칭될 수 있다. In this case, the optical characteristic detection circuit 100 may further include a switch 39-1 connected to the output terminal of the divider 33-1, and the switch 39-2 is the divider 33. The output values Gacc / (Racc << 1) or Gacc / (Bacc << 1) output at −1) may be switched so that they can be delivered to the corresponding register 34-4 or 34-5.

도 1b는 상기 광학특성 검출회로(100)의 동작 중에서 노출 조절 동작에 필요한 파라미터들(Y0 및 INT1)을 산출하기 위한 회로의 예시도이다. FIG. 1B is an exemplary diagram of a circuit for calculating parameters Y0 and INT1 required for an exposure adjustment operation among operations of the optical characteristic detection circuit 100.

도 1a의 레지스터들(34-1 내지 34-3)에 저장된 컬러 성분값들(Racc, Gacc 및 Bacc)들 각각은 승산기들(multiplier, 35-1 내지 35-3) 각각으로 전달될 수 있다. ITU(International Telecommunications Union)-R.601 규격에 의해서 밝기값(Y)은 아래의 식으로 계산될 수 있다.Each of the color component values Racc, Gacc, and Bacc stored in the registers 34-1 to 34-3 of FIG. 1A may be transferred to each of the multipliers 35-1 to 35-3. According to the International Telecommunications Union (ITU) -R.601 standard, the brightness value Y may be calculated by the following equation.

Y = 0.301×Racc + 0.586×Gacc + 0.113×BaccY = 0.301 × Racc + 0.586 × Gacc + 0.113 × Bacc

따라서, 상기 다수의 승산기들(35-1 내지 35-3) 및 다수의 가산기들(31-2 및 31-3)에 의해 상기 컬러 성분값들(Racc, Gacc 및 Bacc)의 가중합(weighted sum) 연산이 수행될 수 있다.Thus, the weighted sum of the color component values Rac, Gacc and Bacc by the plurality of multipliers 35-1 to 35-3 and the plurality of adders 31-2 and 31-3 ) Operation may be performed.

또한, 도 1b에 도시된 바와 같이, 카운터(36)는 입력 데이터(INPUT DATA)의 픽셀 개수를 계수할 수 있으며, 단일의 프레임에 포함된 픽셀의 개수를 계수한 이후에 그 결과값(Ncount)을 출력할 수 있다. 상기 다수의 승산기들(35-1 내지 35-3) 및 다수의 가산기들(31-2 및 31-3)에 의해 출력되는 밝기값(YO´)은 상기 카운터(36)에 의한 카운터 값(Ncount)으로 나누어줌으로써 정규화(normalize)될 수 있다. In addition, as shown in FIG. 1B, the counter 36 may count the number of pixels of the INPUT DATA, and after counting the number of pixels included in a single frame, the result value Ncount. You can output The brightness value YO ′ output by the plurality of multipliers 35-1 to 35-3 and the plurality of adders 31-2 and 31-3 is a counter value Ncount by the counter 36. Can be normalized by

보다 구체적으로, 제3 선택회로(32-3)에서 출력된 밝기값(YO´)은 제산 기(33-2)의 두 입력단들 중에서 어느 하나의 입력단으로 전달될 수 있고, 제4 선택회로(32-4)에서 출력된 상기 카운터 값(Ncount)은 상기 제산기(33-2)의 두 입력단들 중에서 다른 하나의 입력단으로 전달될 수 있다. 상기 제산기(33-2)에 의해서 두 입력 데이터들(YO´ 및 Ncount)의 나눗셈 연산이 수행되어 현재 프레임의 밝기값(Y0)이 산출될 수 있다. 즉, 현재 프레임의 밝기값(Y0)은 아래의 식과 같다.More specifically, the brightness value YO ′ output from the third selection circuit 32-3 may be transmitted to any one of two input terminals of the divider 33-2, and the fourth selection circuit ( The counter value Ncount output from 32-4) may be transferred to the other input terminal among the two input terminals of the divider 33-2. A division operation of the two input data YO 'and Ncount may be performed by the divider 33-2 to calculate the brightness value Y0 of the current frame. That is, the brightness value Y0 of the current frame is as shown below.

Y0 = YO´/ Ncount = (0.301×Racc + 0.586×Gacc + 0.113×Bacc) / NcountY0 = YO´ / Ncount = (0.301 × Racc + 0.586 × Gacc + 0.113 × Bacc) / Ncount

상기 제산기(33-2)에서 출력된 현재 프레임의 밝기값(Y0)은 레지스터(34-6)에 저장될 수 있다. The brightness value Y0 of the current frame output from the divider 33-2 may be stored in the register 34-6.

현재 프레임의 밝기값(Y0)이 산출되면, 상기 제3 선택회로(32-3)로부터 현재 프레임의 노출 시간(INT0)과 다음 프레임의 목표 밝기값(Y1)의 곱이 출력될 수 있다. 또한, 상기 제4 선택회로(32-4)로부터는 상기 산출된 현재 프레임의 밝기값(Y0)이 피드백되어 출력될 수 있다.When the brightness value Y0 of the current frame is calculated, the product of the exposure time INT0 of the current frame and the target brightness value Y1 of the next frame may be output from the third selection circuit 32-3. In addition, the calculated brightness value Y0 of the current frame may be fed back and output from the fourth selection circuit 32-4.

상기 제3 선택회로(32-3)에서 출력되는 현재 프레임의 노출 시간(INT0)과 다음 프레임의 목표 밝기값(Y1)의 곱(INT0×Y1)은 상기 제산기(33-2)의 두 입력단들 중에서 어느 하나의 입력단으로 입력될 수 있고, 피드백된 상기 현재 프레임의 밝기값(Y0)은 상기 제산기(33-2)의 두 입력단들 중에서 다른 하나의 입력단으로 입력될 수 있다. The product (INT0 × Y1) of the exposure time INT0 of the current frame and the target brightness value Y1 of the next frame output from the third selection circuit 32-3 is two input terminals of the divider 33-2. The brightness value Y0 of the current frame fed back may be input to the other input terminal among the two input terminals of the divider 33-2.

상기 제산기(33-2)는 두 입력 데이터들(INT0×Y1 및 Y0)에 대해서 나눗셈 연산을 수행할 수 있으며, 그 결과 다음 프레임의 노출 시간(INT1)이 계산될 수 있 다. 즉, 다음 프레임의 노출 시간(INT1)을 식으로 나타내면 다음과 같다.The divider 33-2 may perform a division operation on the two input data INT0 × Y1 and Y0, and as a result, the exposure time INT1 of the next frame may be calculated. That is, the expression of the exposure time (INT1) of the next frame is as follows.

INT1 = INT0 × Y1 / Y0INT1 = INT0 × Y1 / Y0

상기 다음 프레임의 노출 시간(INT1)은 레지스터(34-7)에 저장될 수 있으며, 이미지 픽업 장치에 포함된 노출 조절부(미도시)는 상기 레지스터(34-7)에 저장된 상기 다음 프레임의 노출 시간(INT1)을 참조하여 프레임 간의 평균 밝기값을 일정하게 유지할 수 있다.The exposure time INT1 of the next frame may be stored in the register 34-7, and the exposure controller (not shown) included in the image pickup device may expose the next frame stored in the register 34-7. By referring to the time INT1, the average brightness value between the frames may be kept constant.

도 1a에 도시된 회로와 유사하게, 상기 제산기(33-2)의 출력단에는 스위치(39-2)가 접속될 수 있으며, 상기 스위치(39-2)는 상기 제산기(33-2)에 출력되는 출력값들(Y0 또는 INT1)이 해당하는 레지스터(34-6 또는 34-7)로 전달될 수 있도록 스위칭될 수 있다. Similar to the circuit shown in FIG. 1A, a switch 39-2 may be connected to an output terminal of the divider 33-2, and the switch 39-2 is connected to the divider 33-2. The output values Y0 or INT1 to be output may be switched to be transferred to the corresponding register 34-6 or 34-7.

도 1a 및 도 1b에 도시된 바와 같이, 본 발명의 실시예에 따른 AWB/AE 통합용 광학특성 검출회로(100)는 화이트 밸런싱 동작과 노출 조절 동작을 위한 파라미터들(Gacc/(Racc<<1), Gacc/(Bacc<<1), Y0 및 INT1)을 통합적으로 산출할 수 있다. 1A and 1B, the optical characteristic detection circuit 100 for AWB / AE integration according to an embodiment of the present invention uses the parameters Gacc / (Racc << 1) for the white balancing operation and the exposure adjustment operation. ), Gacc / (Bacc << 1), Y0 and INT1) can be calculated integrally.

또한, 도 1a 및 도 1b에 도시된 바와 같이, 본 발명의 일 실시예에 따른 AWB/AE 통합용 광학특성 검출회로(100)는 3개의 가산기들(31-1 내지 31-3), 4개의 선택회로들(32-1 내지 32-4), 2개의 제산기들(33-1 및 33-2), 6개의 레지스터들(34-1 내지 34-6), 4개의 승산기들(35-1 내지 35-4), 및 카운터(36)를 포함할 수 있다.1A and 1B, the optical characteristic detection circuit 100 for AWB / AE integration according to an embodiment of the present invention includes three adders 31-1 to 31-3 and four adders. Selection circuits 32-1 through 32-4, two dividers 33-1 and 33-2, six registers 34-1 through 34-6, four multipliers 35-1 To 35-4), and a counter 36.

상기 다수의 선택회로들(32-1 내지 32-4) 각각은 컨트롤러(미도시)에서 출력 되는 다수의 선택신호들(SCS1 내지 SCS4) 중 대응되는 선택신호에 기초하여 선택 동작을 수행할 수 있다.Each of the plurality of selection circuits 32-1 to 32-4 may perform a selection operation based on a corresponding selection signal among the plurality of selection signals SCS1 to SCS4 output from a controller (not shown). .

하지만, 도 1a 및 도 1b에 도시된 회로(100)는 동일한 기능을 수행하는 소자를 다수 포함하고 있기 때문에, 상기 가산기들(31-1 내지 31-3)이나 상기 제산기들(33-1 및 33-2)의 개수를 줄이고 감소된 소자들을 서로 공유함으로써 상기 AWB/AE 통합용 광학특성 검출회로(100)의 크기가 감소될 수 있다. However, since the circuit 100 shown in FIGS. 1A and 1B includes a plurality of elements that perform the same function, the adders 31-1 to 31-3 or the dividers 33-1 and The size of the AWB / AE integration optical characteristic detection circuit 100 can be reduced by reducing the number of 33-2) and sharing the reduced elements with each other.

도 2a 및 도 2b는 본 발명의 다른 실시예에 따른 AWB/AE 통합용 광학특성 검출회로(100´)의 개략적인 블록도로서, 상기 AWB/AE 통합용 광학특성 검출회로(100´)는 도 1a 및 도 1b에 도시된 회로(100)에 비해 회로의 면적 또는 복잡도를 감소시킬 수 있다2A and 2B are schematic block diagrams of the AWB / AE integration optical characteristic detection circuit 100 'according to another embodiment of the present invention, and the AWB / AE integration optical characteristic detection circuit 100' is shown in FIG. Compared to the circuit 100 shown in FIGS. 1A and 1B, the area or complexity of the circuit can be reduced.

도 2a 및 도 2b에 도시된 바와 같이, 본 발명의 다른 실시예에 따른 AWB/AE 통합용 광학특성 검출회로(100´)는 단일의 가산기(42) 및 단일의 제산기(43)를 이용하여 AWB 및 AE를 위한 파라미터들(Gacc/(Racc<<1), Gacc/(Bacc<<1), Y0 및 INT1)을 산출할 수 있다. 또한, 상기 AWB/AE 통합용 광학특성 검출회로(100´)는 현재 프레임의 밝기값(Y0)을 산출하기 위해 다수의 승산기들을 이용하지 않고 비트 쉬프트 연산을 이용함으로써, 상기 AWB/AE 통합용 광학특성 검출회로(100´)의 복잡도를 감소시킬 수 있다. As shown in FIGS. 2A and 2B, the optical characteristic detection circuit 100 ′ for AWB / AE integration according to another embodiment of the present invention uses a single adder 42 and a single divider 43. Parameters for AWB and AE Gacc / (Racc << 1), Gacc / (Bacc << 1), Y0 and INT1 may be calculated. In addition, the AWB / AE integrated optical characteristic detection circuit 100 'uses the bit shift operation without using multiple multipliers to calculate the brightness value Y0 of the current frame, thereby providing the AWB / AE integrated optical. The complexity of the characteristic detection circuit 100 'can be reduced.

이하는, 도 2a 및 도 2b에 도시된 회로(100´)의 동작을 보다 구체적으로 기술하기로 한다. The operation of the circuit 100 'shown in Figs. 2A and 2B will be described in more detail below.

다수의 레지스터들(41-1 내지 41-3) 각각은 2×2 베이어 패턴으로 입력되는 입력 데이터(INPUT DATA) 중에서 대응하는 컬러 성분을 누적하여 저장할 수 있다. 예컨대, 블루(B) 성분을 저장하기 위한 레지스터(41-3)는 2×2 베이어 패턴으로 입력되는 상기 입력 데이터(INPUT DATA) 중에서 블루(B)에 해당하는 성분만을 저장할 수 있다.Each of the registers 41-1 to 41-3 may accumulate and store a corresponding color component among input data INPUT DATA input in a 2 × 2 Bayer pattern. For example, the register 41-3 for storing the blue B component may store only a component corresponding to blue B among the input data INPUT DATA input in a 2 × 2 Bayer pattern.

상기한 바와 같이 본 발명의 실시예에 따른 이미지 프로세싱의 동작은 프레임 단위로 수행되기 때문에, 상기 입력 데이터(INPUT DATA)를 구성하는 하나의 프레임에 포함된 모든 픽셀들의 컬러 성분이 상기 다수의 레지스터들(41-1, 41-2 및 41-3)에 저장되면, 상기 가산기(42)의 합산 연산 및 상기 다수의 레지스터들(41-1, 41-2 및 41-3) 중에서 어느 하나로의 피드백 동작이 완료된다. As described above, since the operation of the image processing according to the exemplary embodiment of the present invention is performed in units of frames, the color components of all pixels included in one frame of the input data include the plurality of registers. Stored in 41-1, 41-2, and 41-3, a summation operation of the adder 42 and a feedback operation to any of the plurality of registers 41-1, 41-2, and 41-3. Is completed.

상기 다수의 레지스터들(41-1 내지 41-3) 각각에서 출력되는 컬러 성분값들(Racc, Gacc 및 Bacc)은 제2 선택회로(44-2)의 입력단에 입력될 수 있다. 상기 입력 데이터(INPUT DATA)의 컬러에 상응하는 컬러 성분값이 상기 제2 선택회로(44-2)에서 출력될 수 있고, 상기 제2 선택회로(44-2)에서 출력된 컬러 성분값과 상기 입력 데이터(INPUT DATA)는 상기 가산기(42)의 두 입력단들에 각각 입력될 수 있다. 도 2a 및 도 2b에 도시된 바와 같이, 상기 입력 데이터(INPUT DATA)는 제1 선택회로(44-1)에서 선택되어 상기 가산기(42)에 전달될 수 있다. Color component values Racc, Gacc and Bacc output from each of the plurality of registers 41-1 to 41-3 may be input to an input terminal of the second selection circuit 44-2. The color component value corresponding to the color of the input data INPUT DATA may be output from the second selection circuit 44-2, and the color component value output from the second selection circuit 44-2 and the color component value. Input data INPUT DATA may be input to two input terminals of the adder 42, respectively. As shown in FIGS. 2A and 2B, the input data INPUT DATA may be selected by the first selection circuit 44-1 and transferred to the adder 42.

상기 가산기(42)는 입력되는 두 데이터를 합산하여 합산된 값을 출력하고, 상기 가산기(42)에서 출력된 값은 상기 다수의 레지스터들(41-1 내지 41-3) 중에서 대응하는 컬러에 해당하는 레지스터에 피드백될 수 있다. 상기 입력 데이터(INPUT DATA)를 구성하는 하나의 프레임에 포함된 모든 픽셀들의 컬러 성분이 상기 다수의 레지스터들(41-1 내지 41-3) 중에서 어느 하나의 레지스터에 저장되면, 상기 가산기(42)의 합산 동작 및 상기 다수의 레지스터들(41-1 내지 41-3) 중에서 어느 하나로의 피드백 동작이 완료될 수 있다.The adder 42 adds two input data and outputs a sum value, and the value output from the adder 42 corresponds to a corresponding color among the plurality of registers 41-1 to 41-3. Can be fed back to the register. When the color component of all the pixels included in one frame constituting the input data is stored in any one of the plurality of registers 41-1 to 41-3, the adder 42 The addition operation and the feedback operation to any one of the plurality of registers 41-1 to 41-3 may be completed.

따라서, 상기 다수의 레지스터들(41-1 내지 41-3) 각각은 상기 입력 데이터(INPUT DATA)의 해당 컬러 성분을 누적하여 저장하고, 최종적으로 각 컬러의 성분값들(Racc, Gacc 및 Bacc)을 출력할 수 있다. 상기한 바와 같이, 상기 입력 데이터(INPUT DATA)는 각 컬러의 휘도 값에 상응하는 아날로그 값을 디지털로 변환한 데이터일 수 있으며, 따라서 상기 다수의 레지스터들(41-1 내지 41-3)에 저장되는 상기 컬러 성분값들(Racc, Gacc 및 Bacc) 각각은 디지털 값일 수 있다.Accordingly, each of the plurality of registers 41-1 to 41-3 accumulates and stores corresponding color components of the input data, and finally, component values Racc, Gacc and Bacc of each color. You can output As described above, the input data may be data obtained by digitally converting an analog value corresponding to the luminance value of each color, and thus stored in the plurality of registers 41-1 to 41-3. Each of the color component values Racc, Gacc and Bacc may be digital values.

도 1a 및 도 1b에서와 같이 3가지의 컬러 성분값들(Racc, Gacc 및 Bacc) 중에서 2가지의 컬러 성분값들(예컨대, 레드 및 블루)의 비율을 조정함으로써 화이트 밸런싱 동작이 수행되는 것으로 예시하면, 레드 성분값(Racc)에 대한 그린 성분값(Gacc)의 비율, 또는 블루 성분값(Bacc)에 대한 그린 성분값(Gacc)의 비율이 산출될 수 있고 화이트 밸런싱 수행부(미도시)는 산출된 컬러 비율을 이용하여 프레임 내의 R/G/B 비율을 일정하게 유지할 수 있다.As illustrated in FIGS. 1A and 1B, a white balancing operation is performed by adjusting a ratio of two color component values (eg, red and blue) among three color component values (Racc, Gacc, and Bacc). In this case, the ratio of the green component value Gacc to the red component value Racc, or the ratio of the green component value Gacc to the blue component value Bacc may be calculated and the white balancing execution unit (not shown) The calculated color ratio can be used to keep the R / G / B ratio in the frame constant.

화이트 밸런싱에 필요한 파라미터들(Gacc/(Racc<<1) 또는 Gacc/(Bacc<<1))을 산출하기 위해서, 레드 성분값(Racc) 및 블루 성분값(Bacc)은 비트 쉬프터들(46-5 및 46-6)에 의해 쉬프트 연산됨으로써 픽셀 개수의 차이에 의한 성분값의 크기 차이가 보상될 수 있다.In order to calculate the parameters Gacc / (Racc << 1) or Gacc / (Bacc << 1)) necessary for white balancing, the red component value Rac and the blue component value Bacc are bit shifters 46-. 5 and 46-6), the size difference of the component value due to the difference in the number of pixels can be compensated for.

도 3은 도 2a 및 도 2b에 도시된 광학특성 검출회로(100´)의 동작 순서를 설명하기 위한 과정을 설명하기 위한 예시표이다. FIG. 3 is an exemplary table for describing a process for describing an operation procedure of the optical characteristic detection circuit 100 ′ shown in FIGS. 2A and 2B.

도 2a 및 도 2b에 도시된 회로(100´) 및 도 3에 도시된 표를 참고하면, 먼저 제3 선택회로(44-3)로부터는 그린 성분값(Gacc)이 선택적으로 출력되고 제4 선택회로(44-4)로부터는 좌측으로 1비트 쉬프트된 레드 성분값(Racc<<1)이 출력될 수 있다. Referring to the circuit 100 ′ shown in FIGS. 2A and 2B and the table shown in FIG. 3, first, the green component value Gacc is selectively output from the third selection circuit 44-3, and the fourth selection is performed. The red component value Rac << 1, which is shifted by one bit to the left, may be output from the circuit 44-4.

출력된 두 데이터들(Gacc 및 Racc<<1) 각각은 제산기(43)의 두 입력단들 중 어느 하나로 입력될 수 있고, 상기 제산기(43)는 두 입력 데이터(Gacc 및 Racc<<1)에 대하여 나눗셈 연산을 수행하여 결과값(Gacc/(Racc<<1))을 출력할 수 있다. 상기 결과값(Gacc/(Racc<<1))은 레드 성분에 대한 그린 성분의 비율을 나타내고, 이 값(Gacc/(Racc<<1))은 레지스터(AWB_RG, 47-1)에 저장되어 화이트 밸런싱 수행부(미도시)가 다음 프레임의 레드 성분값을 결정하는데 이용될 수 있다(이상, 제1 사이클에 해당)Each of the output two data Gacc and Racc << 1 may be input to any one of two input terminals of the divider 43, and the divider 43 may input two input data Gacc and Racc << 1. A division operation may be performed on and the result value Gacc / (Racc << 1) may be output. The result value Gacc / (Racc << 1) represents the ratio of the green component to the red component, and this value Gacc / (Racc << 1) is stored in the register AWB_RG 47-1 and is white. The balancing execution unit (not shown) may be used to determine the red component value of the next frame (above, corresponding to the first cycle).

다음으로는, 상기 제3 선택회로(44-3)로부터 그린 성분값(Gacc)이 선택적으로 출력되고 상기 제 4 선택회로(44-4)로부터는 좌측으로 1비트 쉬프트된 블루 성분값(Bacc<<1)이 선택적으로 출력될 수 있다. Next, the green component value Gacc is selectively output from the third selection circuit 44-3, and the blue component value Bacc <is shifted 1 bit to the left from the fourth selection circuit 44-4. <1) may be selectively output.

출력된 두 데이터들(Gacc 및 Bacc<<1) 각각은 상기 제산기(43)의 두 입력단들 중 어느 하나로 입력될 수 있고, 상기 제산기(43)는 두 입력 데이터(Gacc 및 Bacc<<1)에 대하여 나눗셈 연산을 수행하여 결과값(Gacc/(Bacc<<1))을 출력할 수 있다. 상기 결과값(Gacc/(Bacc<<1))은 블루 성분에 대한 그린 성분의 비율을 나타내고, 이 값(Gacc/(Bacc<<1))은 레지스터(AWB_BG, 47-2)에 저장되어 화이트 밸런싱 수행부(미도시)가 다음 프레임의 블루 성분값을 결정하는데 이용될 수 있다(이상, 제2 사이클에 해당).Each of the output two data Gacc and Bacc << 1 may be input to any one of two input terminals of the divider 43, and the divider 43 may input two input data Gacc and Bacc << 1. ), A division operation may be performed, and the result value Gacc / (Bacc << 1) may be output. The result value Gacc / (Bacc << 1) represents the ratio of the green component to the blue component, and this value Gacc / (Bacc << 1) is stored in the register AWB_BG 47-2 and is white. A balancing execution unit (not shown) may be used to determine the blue component value of the next frame (above, corresponding to the second cycle).

단일 프레임에 포함된 모든 컬러 성분들의 누적 저장이 완료되면, 출력된 상기 컬러 성분값들(Racc, Gacc 및 Bacc)을 이용하여 밝기값이 산출될 수 있다. 도 1a 및 도 1b의 실시예에서 기술한 바와 같이, 밝기값을 산출하기 위해서는 ITU-R.601 규격에 의한 공식을 사용할 수 있고, 또는 도 2a 및 도 2b에서 예시된 바와 같이 비트 쉬프트 연산(bit shift operation)을 이용하여 현재 프레임에 대한 밝기값(Y0)을 산출할 수 있다. When the cumulative storage of all color components included in a single frame is completed, a brightness value may be calculated using the output color component values Racc, Gacc and Bacc. As described in the embodiments of FIGS. 1A and 1B, the formula according to the ITU-R.601 standard may be used to calculate the brightness value, or as illustrated in FIGS. 2A and 2B. The brightness value Y0 for the current frame may be calculated using a shift operation.

상기 ITU-R.601 규격에 따르면 밝기값 Y는 '0.301×Racc + 0.586×Gacc + 0.113×Bacc'의 식으로 계산될 수 있다. 하지만, 비트 쉬프트 연산을 이용할 경우에 상기 계수들(0.301, 0.586, 및 0.113)을 표현하기는 상당히 어려우며, 따라서 상기 밝기값 Y를 계산하기 위한 대안적인 수식을 다음과 같이 제안할 수 있다.According to the ITU-R.601 standard, the brightness value Y may be calculated by a formula of '0.301 × Racc + 0.586 × Gacc + 0.113 × Bacc'. However, it is quite difficult to express the coefficients 0.301, 0.586, and 0.113 when using a bit shift operation, so an alternative equation for calculating the brightness value Y can be proposed as follows.

Y = 0.3125×Racc + 0.5625×Gacc + 0.125×BaccY = 0.3125 × Racc + 0.5625 × Gacc + 0.125 × Bacc

각 컬러 성분값들(Racc, Gacc 및 Bacc)에 대한 계수들은 ITU-R.601 규격에 따른 식의 계수들과 약간 차이가 있지만 그 정도가 시각적으로 감지할 수 있을 정도로 크지 않기 때문에, 상기 수학식 4에 제시된 밝기값 공식을 사용하더라도 ITU-R.601 규격에 따른 밝기값과 실질적으로 동일한 결과를 획득할 수 있다. The coefficients for each of the color component values (Racc, Gacc, and Bacc) are slightly different from those of the equation according to the ITU-R.601 standard, but are not large enough to be visually detectable. Even with the brightness value formula given in Figure 4, the same results as in the ITU-R.601 standard can be obtained.

또한, 상기 수학식 4에 표현된 계수들(0.3125, 0.5625 및 0.125)은 2의 거듭제곱 형태로 표현할 수 있으므로, 상기 광학특성 검출회로(100´)는 상기 비트 쉬 프트 연산을 이용하여 상기 수식을 용이하게 도출할 수 있다. 상기한 수학식 4의 식을 분수 표현으로 나타내면 다음과 같다.In addition, since the coefficients 0.3125, 0.5625, and 0.125 expressed in Equation 4 may be represented by a power of two, the optical characteristic detection circuit 100 ′ may convert the equation using the bit shift operation. It can be easily derived. The equation of Equation 4 is expressed as a fraction as follows.

Y = (5×Racc + 9×Gacc + 2×Bacc) / 16 Y = (5 × Racc + 9 × Gacc + 2 × Bacc) / 16

= (1×Racc + 4×Racc + 1×Gacc + 8×Gacc + 2×Bacc) / 16= (1 × Racc + 4 × Racc + 1 × Gacc + 8 × Gacc + 2 × Bacc) / 16

상기 수학식 5의 식을 도출하기 위해서, 상기 다수의 레지스터들(41-1 내지 41-3) 각각의 출력단에는 상기 컬러 성분값들(Racc, Gacc 및 Bacc)을 비트 쉬프트하기 위한 비트 쉬프터들(46-1 내지 46-4)이 구비될 수 있다.In order to derive the equation (5), the bit shifters for bit shifting the color component values (Racc, Gacc and Bacc) at the output of each of the plurality of registers (41-1 to 41-3) 46-1 to 46-4) may be provided.

먼저, 그린 성분값(Gacc)이 제1 선택회로(44-1)로 피드백되어 상기 가산기(42)의 두 입력단들 중 어느 하나로 입력되고, 비트 쉬프터(46-4)에 의해 좌측으로 3비트 쉬프트된 그린 성분값(Gacc<<3)이 상기 제2 선택회로(44-2)를 통해 상기 가산기(42)의 두 입력단들 중 다른 하나로 입력될 수 있다(사이클 3에 해당).First, the green component value Gacc is fed back to the first selection circuit 44-1 to be input to any one of two input terminals of the adder 42, and shifted to the left by the bit shifter 46-4. The green component value Gacc << 3 may be input to the other of the two input terminals of the adder 42 through the second selection circuit 44-2 (corresponding to cycle 3).

상기한 방법대로, 상기 제1 선택회로(44-1)는 상기 그린 성분값(Gacc)을 피드백 받아 출력하고, 상기 제2 선택회로(44-2)는 좌측으로 1비트 쉬프트된 레드 성분값(Racc<<1)(사이클 4에 해당), 좌측으로 3비트 쉬트트된 레드 성분값(Racc<<3)(사이클 5에 해당), 좌측으로 2비트 쉬프트된 블루 성분값(Bacc<<2)(사이클 6에 해당)을 연속적으로 출력할 수 있으며, 상기 가산기(42)는 입력되는 데이터들을 누적하여 합산할 수 있다. 상기 사이클 4 내지 6의 순서는 임의로 변경될 수 있다. 따라서, 상기 3 사이클 내지 6 사이클의 과정이 완료되면, 'Gacc + Gacc<<3(8×Gacc) + Racc<<1(Racc) + Racc<<3(4×Racc) + Bacc<<2(2×Bacc)'의 값 이 누적되어 상기 가산기(42)에서 출력될 수 있다.As described above, the first selection circuit 44-1 receives the green component value Gacc as a feedback and outputs the feedback signal, and the second selection circuit 44-2 shifts the red component value 1 shifted by one bit to the left. Racc << 1 (corresponds to cycle 4), red component value shifted 3 bits to the left (Racc << 3) (corresponds to cycle 5), blue component value shifted 2 bits to the left (Bacc << 2) (Corresponding to cycle 6) may be continuously output, and the adder 42 may accumulate and sum input data. The order of the cycles 4 to 6 may be arbitrarily changed. Therefore, when the process of the 3 to 6 cycle is completed, 'Gacc + Gacc <<3 (8 × Gacc) + Racc <<1 (Racc) + Racc <<3 (4 × Racc) + Bacc <<2 ( 2xBacc) 'may be accumulated and output from the adder 42.

다음으로, 상기 누적된 값(Gacc + 8×Gacc + Racc + 4×Racc + 2×Bacc)이 비트 쉬프터(46-7)에 의해 우측으로 4비트 쉬프트될 수 있고, 우측으로 4비트 쉬프트된 값은 제3 선택회로(44-3)를 통해 상기 제산기(43)의 두 입력단들 중 어느 하나로 입력될 수 있다. Next, the accumulated value (Gacc + 8 × Gacc + Racc + 4 × Racc + 2 × Bacc) may be shifted 4 bits to the right by the bit shifter 46-7, and shifted 4 bits to the right. May be input to any one of two input terminals of the divider 43 through the third selection circuit 44-3.

이때, 카운터(45)에서 출력된 픽셀 개수(Ncount)가 상기 제4 선택회로(44-4)를 통해 상기 제산기(43)의 두 입력단들 중 다른 하나로 입력될 수 있다. 상기 제산기(43)에 의해 상기 비트 쉬프터(46-7)에서 출력되는 밝기값(Y0´)과 상기 카운터 값(Ncount)의 나눗셈 연산이 수행됨으로써, 현재 프레임의 밝기값(Y0)이 계산될 수 있다(사이클 7에 해당). 현재 프레임의 밝기값(Y0)은 아래의 식과 같이 정리할 수 있다.In this case, the number of pixels Ncount output from the counter 45 may be input to the other of the two input terminals of the divider 43 through the fourth selection circuit 44-4. The divider 43 divides the brightness value Y0 'output from the bit shifter 46-7 and the counter value Ncount, thereby calculating the brightness value Y0 of the current frame. May be equivalent to Cycle 7. The brightness value Y0 of the current frame can be summarized as follows.

Y0 = Y0´/ Ncount = (Gacc+8×Gacc+Racc+4×Racc+2×Bacc) / (16×Ncount)Y0 = Y0´ / Ncount = (Gacc + 8 × Gacc + Racc + 4 × Racc + 2 × Bacc) / (16 × Ncount)

산출된 현재 프레임의 밝기값(Y0)은 레지스터(AE_Y0, 47-3)에 저장될 수 있다. 현재 프레임의 밝기값(Y0)이 산출된 이후에, 상기 제3 선택회로(44-3)로부터 현재 프레임의 노출 시간(INT0)과 다음 프레임의 목표 밝기값(Y1)의 곱이 출력될 수 있다. 또한, 상기 제4 선택회로(44-4)로부터는 상기 산출된 현재 프레임의 밝기값(Y0)이 피드백되어 출력될 수 있다. The calculated brightness value Y0 of the current frame may be stored in the registers AE_Y0 and 47-3. After the brightness value Y0 of the current frame is calculated, the product of the exposure time INT0 of the current frame and the target brightness value Y1 of the next frame may be output from the third selection circuit 44-3. In addition, the calculated brightness value Y0 of the current frame may be fed back from the fourth selection circuit 44-4 and output.

상기 제3 선택회로(44-3)에서 출력되는 현재 프레임의 노출 시간(INT0)과 다음 프레임의 목표 밝기값(Y1)의 곱(INT0×Y1)은 상기 제산기(43)의 두 입력단들 중 어느 하나로 입력될 수 있고, 상기 제4 선택회로(44-4)로 피드백된 상기 현재 프레임의 밝기값(Y0)은 상기 제산기(43)의 두 입력단들 중에서 다른 하나의 입력단으로 입력될 수 있다. The product (INT0 × Y1) of the exposure time INT0 of the current frame and the target brightness value Y1 of the next frame output from the third selection circuit 44-3 is one of the two input terminals of the divider 43. The brightness value Y0 of the current frame fed back to the fourth selection circuit 44-4 may be input to one of two input terminals of the divider 43. .

상기 제산기(43)는 두 입력 데이터들(INT0×Y1 및 Y0)에 대하여 나눗셈 연산을 수행할 수 있으며, 그 결과 다음 프레임의 노출 시간(INT1)이 계산될 수 있다(사이클 8에 해당). 상기 다음 프레임의 노출 시간(INT1)은 레지스터(AE_INT1, 47-4)에 저장될 수 있으며, 이미지 픽업 장치에 포함된 노출 조절부(미도시)는 상기 레지스터(47-4)에 저장된 값(INT1)을 참조하여 프레임 간의 평균 밝기값을 일정하게 유지할 수 있다. The divider 43 may perform a division operation on two input data INT0 × Y1 and Y0, and as a result, the exposure time INT1 of the next frame may be calculated (corresponding to cycle 8). The exposure time INT1 of the next frame may be stored in the registers AE_INT1 and 47-4, and the exposure controller (not shown) included in the image pickup device may store the value INT1 stored in the register 47-4. ), The average brightness value between frames can be kept constant.

상기 다수의 선택회로들(44-1 내지 44-4) 각각은 컨트롤러(미도시)에서 출력되는 다수의 선택신호들(SCS1´ 내지 SCS4´) 중 어느 하나에 기초하여 선택 동작을 수행할 수 있다.Each of the plurality of selection circuits 44-1 to 44-4 may perform a selection operation based on any one of the plurality of selection signals SCS1 ′ to SCS4 ′ output from a controller (not shown). .

또한, 도 1a 및 도 1b에 도시된 회로(100)와 유사하게, 도 2a 및 도 2b의 도시된 광학특성 검출회로(100´)는 상기 제산기(43)의 출력단에 접속된 스위치(49)를 더 포함할 수 있다. 상기 제산기(43)에서 출력되는 데이터들(Gacc/(Racc<<1), Gacc/(Bacc<<1), Y0 및 INT1)이 다수의 레지스터들(47-1 내지 47-4) 중에서 대응하는 레지스터로 전달될 수 있도록 상기 스위치(49)가 스위칭될 수 있다.In addition, similar to the circuit 100 shown in FIGS. 1A and 1B, the optical characteristic detection circuit 100 ′ shown in FIGS. 2A and 2B has a switch 49 connected to an output terminal of the divider 43. It may further include. The data Gacc / (Racc << 1), Gacc / (Bacc << 1), Y0, and INT1 output from the divider 43 correspond among the registers 47-1 to 47-4. The switch 49 can be switched so that it can be transferred to a register.

도 2a 및 도 2b에 도시된 실시예와 같이, 본 발명의 실시예에 따른 AWB/AE 통합용 광학특성 검출회로(100´)는 밝기값 계산을 위한 곱셈 연산을 쉬프트 연산으로 대체하고 하나의 가산기(42)와 하나의 제산기(43)만을 이용하여 AWB와 AE에 필요한 파라미터들을 산출할 수 있다.2A and 2B, the AWB / AE integrated optical characteristic detection circuit 100 'according to the embodiment of the present invention replaces the multiplication operation for calculating the brightness value with a shift operation and adds one adder. The parameters required for AWB and AE may be calculated using only 42 and one divider 43.

또한, 도 2a 및 도 2b에 도시된 회로(100)는 기능적으로 다수의 레지스터들(41-1 내지 41-3), AWB 파라미터 산출부, 및 AE 파라미터 산출부로 구분될 수 있다. Also, the circuit 100 illustrated in FIGS. 2A and 2B may be functionally divided into a plurality of registers 41-1 to 41-3, an AWB parameter calculator, and an AE parameter calculator.

상기 AWB 파라미터 산출부는 상기한 화이트 밸런스 동작을 수행하기 위해 필요한 파라미터들(Gacc/(Racc<<1) 및 Gacc/(Bacc<<1))을 계산하기 위한 구성 요소들을 포함할 수 있다. 예컨대, 상기 AWB 파라미터 산출부는, 선택회로들(44-1 내지 44-4), 가산기(42), 제산기(43), 레지스터들(47-1 및 47-2), 비트 쉬프터들(46-5 및 46-6)을 포함할 수 있다. The AWB parameter calculator may include components for calculating parameters Gacc / (Racc << 1) and Gacc / (Bacc << 1), which are necessary to perform the white balance operation. For example, the AWB parameter calculator includes selection circuits 44-1 through 44-4, an adder 42, a divider 43, registers 47-1 and 47-2, and bit shifters 46-. 5 and 46-6).

상기 AE 파라미터 산출부는 상기한 노출 조절 동작을 수행하기 위해 필요한 파라미터들(Y0 및 INT1)을 계산하기 위한 구성 요소들을 포함할 수 있다. 예컨대, 상기 AE 파라미터 산출부는, 선택회로들(44-1 내지 44-4), 가산기(42), 제산기(43), 레지스터들(47-3 및 47-4), 비트 쉬프터들(46-5 내지 46-7), 승산기(48), 카운터(45)를 포함할 수 있다. 즉, 상기 AWB 파라미터 산출부와 상기 AE 파라미터 산출부는 적어도 하나의 구성 요소들을 공유할 수 있다. The AE parameter calculator may include components for calculating parameters Y0 and INT1 necessary to perform the exposure adjustment operation. For example, the AE parameter calculator includes selection circuits 44-1 to 44-4, adder 42, divider 43, registers 47-3 and 47-4, and bit shifters 46-. 5 to 46-7), a multiplier 48, and a counter 45. That is, the AWB parameter calculator and the AE parameter calculator may share at least one component.

도 4는 본 발명의 실시예에 따른 AWB/AE 통합용 광학특성 검출회로(100 및 100´)를 포함하는 이미지 센서(200)의 개략적인 블록도이다. 4 is a schematic block diagram of an image sensor 200 including AWB / AE integration optical characteristic detection circuits 100 and 100 'in accordance with an embodiment of the present invention.

도 1 내지 도 4을 참조하면, 본 발명의 실시예에 따른 이미지 센서(200)는 광전변환부(210) 및 이미지 프로세서(ISP, 230)를 포함할 수 있다. 이때, 상기 광전변환부(210) 및 상기 이미지 프로세서(230) 각각은 별도의 칩 또는 모듈 단위로 구현될 수 있다. 상기한 화이트 밸런싱 동작 또는 노출 조절 동작은 상기 이미지 프로세서(230)에서 수행될 수 있다. 1 to 4, an image sensor 200 according to an embodiment of the present invention may include a photoelectric converter 210 and an image processor (ISP) 230. In this case, each of the photoelectric conversion unit 210 and the image processor 230 may be implemented in a separate chip or module unit. The white balancing operation or the exposure adjustment operation may be performed by the image processor 230.

픽셀 어레이(211)는 다수의 단위 픽셀들을 포함할 수 있으며, 상기 픽셀들 각각은 다수의 로우 라인들 및 다수의 컬럼 라인들과 접속되는 매트릭스 형태를 가질 수 있다.The pixel array 211 may include a plurality of unit pixels, and each of the pixels may have a matrix form connected to a plurality of row lines and a plurality of column lines.

로우 디코더(212)는 타이밍 생성기(218)에서 발생된 로우 제어 신호(예컨대, 어드레스 신호)를 디코딩하고, 로우 드라이버(213)는 디코딩된 로우 제어 신호에 응답하여 상기 픽셀 어레이(211)를 구성하는 로우 라인들(미도시) 중에서 적어도 어느 하나의 로우 라인을 선택할 수 있다.The row decoder 212 decodes a row control signal (eg, an address signal) generated by the timing generator 218, and the row driver 213 configures the pixel array 211 in response to the decoded row control signal. At least one row line may be selected among the row lines (not shown).

CDS/ADC 블록(214)은 상기 픽셀 어레이(211)를 구성하는 컬럼 라인들(미도시) 중에서 어느 하나의 컬럼 라인에 접속된 단위 픽셀로부터 출력되는 픽셀 신호에 대해 CDS를 수행하여 샘플링 신호(미도시)를 생성하고, 샘플링 신호와 램프 신호(Vramp)를 비교하여 비교 결과에 따른 디지털 신호를 출력할 수 있다.The CDS / ADC block 214 performs a CDS on a pixel signal output from a unit pixel connected to any one of the column lines (not shown) constituting the pixel array 211 to perform a sampling signal (not shown). C), and the sampling signal and the ramp signal Vramp are compared to output a digital signal according to the comparison result.

출력 버퍼(215)는 상기 컬럼 드라이버(216)에서 출력되는 컬럼 제어 신호(예컨대, 어드레스 신호)에 응답하여 상기 CDS/ADC 블록(214)에서 출력되는 신호들을 버퍼링하여 출력할 수 있다.The output buffer 215 may buffer and output signals output from the CDS / ADC block 214 in response to a column control signal (eg, an address signal) output from the column driver 216.

컬럼 드라이버(216)는 컬럼 디코더(217)에서 출력되는 디코딩된 제어 신호(예컨대, 어드레스 신호)에 응답하여 상기 픽셀 어레이(211)의 컬럼 라인들 중에서 적어도 어느 하나의 컬럼 라인을 선택적으로 활성화시킬 수 있다. 상기 컬럼 디코더(217)는 상기 타이밍 생성기(218)에서 발생된 컬럼 제어신호(예컨대, 어드레스 신호)를 디코딩할 수 있다.The column driver 216 may selectively activate at least one column line among the column lines of the pixel array 211 in response to the decoded control signal (eg, an address signal) output from the column decoder 217. have. The column decoder 217 may decode a column control signal (eg, an address signal) generated by the timing generator 218.

상기 타이밍 생성기(218)는 컨트롤 레지스터 블록(219)에서 출력되는 명령에 기초하여 상기 픽셀 어레이(211), 상기 로우 디코더(212), 상기 출력 버퍼(215), 상기 컬럼 디코더(217) 및 상기 램프 신호 생성기(220) 중에서 적어도 하나의 동작을 제어하기 위한 제어 신호를 생성할 수 있다. The timing generator 218 is configured to output the pixel array 211, the row decoder 212, the output buffer 215, the column decoder 217 and the ramp based on a command output from the control register block 219. A control signal for controlling at least one operation of the signal generator 220 may be generated.

상기 컨트롤 레지스터 블록(219)은 상기 광전변환부(210)를 구성하는 요소들을 제어하기 위한 각종 명령을 생성할 수 있다. 상기 램프 신호 발생기(220)는 상기 컨트롤 레지스터 블록(219)으로부터 출력된 명령에 응답하여 상기 CDS/ADC 블록(214)에 램프 신호(Vramp)를 출력할 수 있다. 상기 이미지 프로세서(230)는 상기 광전변환부(210)로부터 출력되는 픽셀 신호들에 기초하여 피사체에 대한 이미지를 생성할 수 있다.The control register block 219 may generate various commands for controlling elements constituting the photoelectric converter 210. The ramp signal generator 220 may output a ramp signal Vramp to the CDS / ADC block 214 in response to a command output from the control register block 219. The image processor 230 may generate an image of the subject based on the pixel signals output from the photoelectric converter 210.

도 5는 도 2a 및 도 2b에 도시된 AWB/AE 통합용 광학특성 검출회로(100´)에서 수행되는 동작 중에서 화이트 밸런싱 동작의 과정을 설명하기 위한 순서도이다.FIG. 5 is a flowchart illustrating a process of a white balancing operation among operations performed by the AWB / AE integrated optical characteristic detection circuit 100 ′ shown in FIGS. 2A and 2B.

도 2a, 도 2b 및 도 5를 참조하면, 상기 다수의 레지스터들(41-1 내지 41-3) 각각에 상기 입력데이터(INPUT DATA)의 컬러 성분들이 누적되어 저장될 수 있다(S710). 컨트롤러(미도시)는 하나의 프레임에 포함된 컬러 성분이 모두 상기 다수의 레지스터들(41-1 내지 41-3)에 저장되었는지를 판단할 수 있다(S720).2A, 2B, and 5, color components of the input data INPUT DATA may be accumulated and stored in each of the plurality of registers 41-1 to 41-3 (S710). The controller (not shown) may determine whether all of the color components included in one frame are stored in the plurality of registers 41-1 to 41-3 (S720).

하나의 프레임에 대한 누적 저장이 완료되면, 비트 쉬프터들(46-5 및 46-6)에 의해 레드 성분값(Racc) 및 블루 성분값(Bacc)이 각각 좌측으로 1비트 쉬프트되고(S730), 제산기(43)에 의해 다음 프레임의 레드 이득(Gacc/Racc<<1) 및 다음 프 레임의 블루 이득(Gacc/Bacc<<1)이 순차적으로 산출될 수 있다. When the cumulative storage for one frame is completed, the red component value Racc and the blue component value Bacc are shifted 1 bit to the left by the bit shifters 46-5 and 46-6, respectively (S730). The red gain Gacc / Racc << 1 of the next frame and the blue gain Gacc / Bacc << 1 of the next frame may be sequentially calculated by the divider 43.

도 6은 도 2a 및 도 2b에 도시된 AWB/AE 통합용 광학특성 검출회로(100´)에서 수행되는 동작 중에서 노출 조절 동작의 과정을 설명하기 위한 순서도이다.FIG. 6 is a flowchart illustrating a process of an exposure control operation among operations performed by the AWB / AE integrated optical characteristic detection circuit 100 ′ shown in FIGS. 2A and 2B.

도 2a, 도 2b 및 도 6을 참조하면, 상기 다수의 레지스터들(41-1 내지 41-3) 각각에 상기 입력데이터(INPUT DATA)의 컬러 성분들이 누적되어 저장될 수 있다(S710). 컨트롤러(미도시)는 하나의 프레임에 포함된 컬러 성분이 모두 상기 다수의 레지스터들(41-1 내지 41-3)에 저장되었는지를 판단할 수 있다(S720).2A, 2B, and 6, color components of the input data INPUT DATA may be accumulated and stored in each of the plurality of registers 41-1 to 41-3 (S710). The controller (not shown) may determine whether all of the color components included in one frame are stored in the plurality of registers 41-1 to 41-3 (S720).

하나의 프레임에 대한 누적 저장이 완료되면, 그린 성분값(Gacc)에 그린 성분값(Gacc)을 좌측으로 3비트 쉬프트한 값(Gacc<<3)(S830), 레드 성분값(Racc)을 1비트 쉬프트한 값(Racc<<1)(S840), 레드 성분값(Racc)을 좌측으로 3비트 쉬프트한 값(Racc<<3)(S850), 블루 성분값(Bacc)을 좌측으로 2비트 쉬프트한 값(Bacc<<2)(S860)을 순차적으로 누적할 수 있다.When the cumulative storage for one frame is completed, the value obtained by shifting the green component value Gacc by three bits to the left (Gacc << 3) (S830) and the red component value (Racc) is 1 to the green component value Gacc. 2-bit shift of the bit shifted value (Racc << 1) (S840), the red component value (Racc) three bits to the left (Racc << 3) (S850), and the blue component value (Bacc) to the left One value Bacc << 2 (S860) may be accumulated sequentially.

다음으로, 비트 쉬프터(46-7)에 의해 누적된 값을 우측으로 4비트 쉬프트할 수 있고(S780), 출력된 밝기값(Y0´)과 카운터 값(Ncount)의 나눗셈 연산에 의해 현재 프레임의 밝기값(Y0)이 산출될 수 있다(S880).Next, the value accumulated by the bit shifter 46-7 can be shifted 4 bits to the right (S780), and the division operation of the output brightness value Y0 'and the counter value Ncount of the current frame is performed. The brightness value Y0 may be calculated (S880).

산출된 현재 프레임의 밝기값(Y0), 현재 프레임의 노출 시간(INT0), 및 다음 프레임의 목표 밝기값(Y1)을 이용하여 다음 프레임의 노출 시간(INT1)이 산출될 수 있다(S890).The exposure time INT1 of the next frame may be calculated using the calculated brightness value Y0 of the current frame, the exposure time INT0 of the current frame, and the target brightness value Y1 of the next frame (S890).

도 7은 본 발명의 실시예에 따른 이미지 센서(200)가 포함된 반도체 시스템(1)의 개략적인 블록도이다.7 is a schematic block diagram of a semiconductor system 1 including an image sensor 200 according to an embodiment of the present invention.

예컨대, 상기 반도체 시스템(1)은 컴퓨터 시스템(computer system), 카메라 시스템(camera system), 스캐너(scanner), 네비게이션 시스템(navigation system), 비디오폰(videophone), 감독 시스템(supervision system), 자동 포커스 시스템(automatic focus system), 추적 시스템(tracing system), 동작 감시 시스템(operation monitoring system), 이미지 안정화 시스템(image stabilization system) 등을 예시할 수 있으나, 이에 제한되는 것은 아니다.For example, the semiconductor system 1 may be a computer system, a camera system, a scanner, a navigation system, a videophone, a supervision system, an auto focus. An automatic focus system, a tracing system, an operation monitoring system, an image stabilization system, and the like may be illustrated, but are not limited thereto.

도 7을 참조하면, 반도체 시스템(1)의 한 종류인 컴퓨터 시스템은 버스(500), 중앙 정보 처리 장치(CPU)(300), 이미지 센서 (200) 및 메모리 장치(400)를 포함할 수 있다.Referring to FIG. 7, a computer system, which is a type of semiconductor system 1, may include a bus 500, a central information processing unit (CPU) 300, an image sensor 200, and a memory device 400. .

또한, 상기 반도체 시스템(1)은 상기 버스(500)에 접속되어 외부와 통신할 수 있는 인터페이스(미도시)를 더 포함할 수 있다. 여기서 인터페이스는 예컨대, I/O 인터페이스일 수 있으며, 무선(wireless) 인터페이스일 수 있다.In addition, the semiconductor system 1 may further include an interface (not shown) connected to the bus 500 to communicate with the outside. The interface may be, for example, an I / O interface and may be a wireless interface.

상기 CPU(510)는 상기 이미지 센서(200)의 동작을 제어할 수 있는 제어 신호를 생성할 수 있으며, 상기 버스(500)를 통해 상기 이미지 센서(200)에 제어 신호를 제공할 수 있다.The CPU 510 may generate a control signal for controlling the operation of the image sensor 200, and may provide a control signal to the image sensor 200 through the bus 500.

상기 메모리 장치(530)는 상기 이미지 센서(200)로부터 출력되는 영상 신호를 상기 버스(500)를 통해 제공받고, 이를 저장할 수 있다.The memory device 530 may receive an image signal output from the image sensor 200 through the bus 500 and store the image signal.

한편, 상기 이미지 센서(200)는 상기 CPU(300), 및 상기 메모리 장치(400) 등과 함께 집적될 수 있으며, 경우에 따라서는 디지털 신호 처리 장치(Digital Signal Processor; DSP)가 함께 집적되거나, 또는 상기 이미지 센서(200)만 별개의 칩에 집적될 수도 있다.The image sensor 200 may be integrated with the CPU 300 and the memory device 400, and in some cases, a digital signal processor (DSP) may be integrated together, or Only the image sensor 200 may be integrated in a separate chip.

본 발명의 실시예에 따른 AWB/AE 파라미터 산출 방법은 컴퓨터로 독출할 수 있는 기록 매체에 컴퓨터가 독출할 수 있는 코드로서 구현될 수 있다. 컴퓨터가 독출할 수 있는 기록 매체는 컴퓨터 시스템에 의하여 독출될 수 있는 데이터가 저장되는 모든 종류의 기록 장치를 포함할 수 있다. The AWB / AE parameter calculation method according to an embodiment of the present invention can be implemented as a computer-readable code in a computer-readable recording medium. The computer-readable recording medium may include any kind of recording device that stores data that can be read by a computer system.

본 발명은 도면에 도시된 일 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 것을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다. Although the present invention has been described with reference to one embodiment shown in the drawings, this is merely exemplary, and those skilled in the art will understand that various modifications and equivalent other embodiments are possible therefrom. Therefore, the true technical protection scope of the present invention will be defined by the technical spirit of the appended claims.

본 발명의 상세한 설명에서 인용되는 도면을 보다 충분히 이해하기 위하여 각 도면의 간단한 설명이 제공된다. BRIEF DESCRIPTION OF THE DRAWINGS In order to better understand the drawings cited in the detailed description of the invention, a brief description of each drawing is provided.

도 1a 및 도 1b는 본 발명의 일 실시예에 따른 AWB/AE 통합용 광학특성 검출회로의 개략적인 블록도. 1A and 1B are schematic block diagrams of an optical characteristic detection circuit for AWB / AE integration according to an embodiment of the present invention.

도 2a 및 도 2b는 본 발명의 다른 실시예에 따른 AWB/AE 통합용 광학특성 검출회로의 개략적인 블록도.2A and 2B are schematic block diagrams of an optical characteristic detection circuit for AWB / AE integration according to another embodiment of the present invention.

도 3는 도 2에 도시된 광학특성 검출회로의 동작 순서를 설명하기 위한 과정을 설명하기 위한 예시표.3 is an exemplary table for explaining a process for explaining an operation procedure of the optical characteristic detection circuit shown in FIG. 2;

도 4은 본 발명의 실시예에 따른 AWB/AE 통합용 광학특성 검출회로를 포함하는 이미지 센서의 개략적인 블록도. 4 is a schematic block diagram of an image sensor including an optical characteristic detection circuit for AWB / AE integration according to an embodiment of the present invention.

도 5은 도 2a 및 도 2b에 도시된 AWB/AE 통합용 광학특성 검출회로에서 수행되는 동작 중에서 화이트 밸런싱 동작의 과정을 설명하기 위한 순서도.FIG. 5 is a flowchart illustrating a process of a white balancing operation among operations performed in the AWB / AE integration optical characteristic detection circuit shown in FIGS. 2A and 2B.

도 6은 도 2a 및 도 2b에 도시된 AWB/AE 통합용 광학특성 검출회로에서 수행되는 동작 중에서 노출 조절 동작의 과정을 설명하기 위한 순서도.FIG. 6 is a flowchart illustrating a process of an exposure adjustment operation among operations performed in the AWB / AE integration optical characteristic detection circuit shown in FIGS. 2A and 2B.

도 7는 본 발명의 실시예에 따른 이미지 센서가 포함된 반도체 시스템의 개략적인 블록도.7 is a schematic block diagram of a semiconductor system including an image sensor according to an embodiment of the present invention.

Claims (14)

삭제delete 삭제delete 삭제delete 삭제delete 각각이, 입력 데이터의 레드 성분값, 그린 성분값, 및 블루 성분값 중에서 대응하는 성분값을 누적 저장하기 위한 다수의 레지스터들;A plurality of registers for accumulating and storing corresponding component values among the red component values, the green component values, and the blue component values of the input data, respectively; 각각이, 상기 다수의 레지스터들 각각에 연결되고, 상기 레드 성분값, 상기 그린 성분값, 상기 블루 성분값 중에서 어느 하나를 비트 쉬프트하기 위한 다수의 제1 비트 쉬프터들; A plurality of first bit shifters, each coupled to each of the plurality of registers, for bit shifting any one of the red component value, the green component value, and the blue component value; 상기 다수의 레지스터들에 저장된 상기 레드 성분값, 상기 그린 성분값, 및 상기 블루 성분값 중에서 적어도 하나와 상기 다수의 제1 비트 쉬프터들에서 출력된 값들 중에서 적어도 하나를 가산하기 위한 가산기; 및An adder for adding at least one of the red component value, the green component value, and the blue component value stored in the plurality of registers and at least one of values output from the plurality of first bit shifters; And 상기 가산기에서 출력된 값을 비트 쉬프트하여 현재 프레임의 밝기값을 산출하기 위한 제2 비트 쉬프터를 포함하는 이미지 프로세싱 회로.And a second bit shifter for bit shifting the value output from the adder to calculate a brightness value of the current frame. 제5항에 있어서, The method of claim 5, 상기 다수의 레지스터들은, The plurality of registers, 상기 입력 데이터의 레드 성분을 누적 저장하기 위한 제1 레지스터; 상기 입 력 데이터의 그린 성분을 누적 저장하기 위한 제2 레지스터; 및 상기 입력 데이터의 블루 성분을 누적 저장하기 위한 제3 레지스터를 포함하고, A first register for accumulating and storing a red component of the input data; A second register for accumulating and storing the green component of the input data; And a third register for accumulating and storing blue components of the input data. 상기 다수의 제1 비트 쉬프터들은,The plurality of first bit shifters, 상기 제1 레지스터에 저장된 상기 레드 성분값을 좌측으로 1비트 쉬프트하기 위한 제3 비트 쉬프터; 상기 제1 레지스터에 저장된 상기 레드 성분값을 좌측으로 3비트 쉬프트하기 위한 제4 비트 쉬프터; 상기 제2 레지스터에 저장된 상기 그린 성분값을 좌측으로 3비트 쉬프트하기 위한 제5 비트 쉬프터; 및 상기 제3 레지스터에 저장된 상기 블루 성분값을 좌측으로 2비트 쉬프트하기 위한 제6 비트 쉬프터를 포함하는 이미지 프로세싱 회로.A third bit shifter for shifting the red component value stored in the first register one bit to the left; A fourth bit shifter for shifting the red component value stored in the first register three bits to the left; A fifth bit shifter for shifting the green component value stored in the second register three bits to the left; And a sixth bit shifter for left shifting the blue component value stored in the third register two bits to the left. 제5항에 있어서, 상기 제2 비트 쉬프터는, The method of claim 5, wherein the second bit shifter, 상기 가산기에서 출력된 값을 우측으로 4비트 쉬프트하여 상기 현재 프레임의 밝기값을 출력하는 이미지 프로세싱 회로.An image processing circuit for outputting a brightness value of the current frame by shifting the value output from the adder by 4 bits to the right. 제7항에 있어서, 상기 이미지 프로세싱 회로는,The method of claim 7, wherein the image processing circuit, 상기 현재 프레임의 픽셀 수를 계수하기 위한 카운터를 더 포함하고,A counter for counting the number of pixels of the current frame, 상기 제2 비트 쉬프터에서 산출된 상기 현재 프레임의 밝기값은 상기 카운터에서 계수된 픽셀 개수로 정규화되는 이미지 프로세싱 회로.And a brightness value of the current frame calculated by the second bit shifter is normalized to the number of pixels counted in the counter. 제6항에 있어서, 상기 이미지 프로세싱 회로는,The image processing circuit of claim 6, wherein the image processing circuit comprises: 상기 제1 레지스터에 저장된 상기 레드 성분값을 좌측으로 1비트 쉬프트하기 위한 제7 비트 쉬프터; A seventh bit shifter for shifting the red component value stored in the first register one bit to the left; 상기 제3 레지스터에 저장된 상기 블루 성분값을 좌측으로 1비트 쉬프트하기 위한 제8 비트 쉬프터; 및An eighth bit shifter for shifting the blue component value stored in the third register one bit to the left; And 상기 제2 레지스터에 저장된 상기 그린 성분값과 상기 제7 비트 쉬프터의 출력값 또는 상기 제8 비트 쉬프터의 출력값 중에서 어느 하나와의 나눗셈 연산을 수행하기 위한 제산기를 더 포함하는 이미지 프로세싱 회로.And a divider for performing a division operation between any one of the green component value stored in the second register and an output value of the seventh bit shifter or an output value of the eighth bit shifter. 삭제delete 삭제delete 삭제delete 삭제delete 프레임에 포함된 레드 성분값, 그린 성분값, 및 블루 성분값 각각을 누적하여 저장하는 단계; 및Accumulating and storing each of the red component values, the green component values, and the blue component values included in the frame; And 비트 쉬프트 연산에 기초하여, 상기 레드 성분값, 상기 그린 성분값, 및 상기 블루 성분값으로부터 상기 프레임의 밝기값을 산출하는 단계를 포함하며,Calculating a brightness value of the frame from the red component value, the green component value, and the blue component value based on a bit shift operation, 상기 프레임의 밝기값을 산출하는 단계는,Calculating the brightness value of the frame, 상기 그린 성분값에 상기 그린 성분값을 좌측으로 3비트 쉬프트한 값을 누적하는 단계;Accumulating a value obtained by shifting the green component value to the left by three bits to the green component value; 상기 레드 성분값을 좌측으로 1비트 쉬프트한 값을 더 누적하는 단계;Accumulating a value obtained by shifting the red component value to the left by one bit; 상기 레드 성분값을 좌측으로 3비트 쉬프트한 값을 더 누적하는 단계;Further accumulating a value obtained by shifting the red component value to the left by three bits; 상기 블루 성분값을 좌측으로 2비트 쉬프트한 값을 더 누적하는 단계; 및Accumulating a value obtained by shifting the blue component value to the left by two bits; And 누적된 값을 우측으로 4비트 쉬프트하는 단계를 포함하는 자동 화이트 밸런스와 자동 노출 조절 파라미터 산출 방법.A method for calculating an automatic white balance and automatic exposure adjustment parameter comprising shifting the accumulated value to the right by four bits.

Images