KR101005617B1

KR101005617B1 - 다중 안테나를 구비한 직교주파수 분할 다중 접속 시스템의수신 장치 및 방법

Info

Publication number: KR101005617B1
Application number: KR1020060123650A
Authority: KR
Inventors: 이영하; 박윤옥
Original assignee: 한국전자통신연구원; 삼성전자주식회사; 주식회사 케이티; 에스케이 텔레콤주식회사; 에스케이브로드밴드주식회사
Priority date: 2005-12-08
Filing date: 2006-12-07
Publication date: 2011-01-05
Also published as: KR20070061408A; US7593754B2; US20070155352A1

Abstract

고속 퓨리에 변환(FFT) 및 비동기 결합의 복잡도를 줄임으로써, 시스템 설계 및 구현의 집적도를 높일 수 있는 다중 안테나를 구비한 직교주파수 분할 다중 접속 시스템의 수신 장치 및 방법이 제공된다. 다중 안테나를 구비한 OFDMA 시스템의 수신 장치는, 다중 안테나를 통해 각각의 수신경로별로 수신되는 데이터를 병/직렬 변환하는 병/직렬 변환기; 병/직렬 변환된 데이터를 고속 퓨리에 변환(FFT)하는 고속 퓨리에 변환기; FFT 변환된 직렬 데이터를 직/병렬 변환하는 직/병렬 변환기; FFT 변환된 직렬 데이터를 비동기 결합하여 출력하는 직렬 비동기 결합기; 병렬로 변환된 데이터에 대해 수신 경로별로 채널 추정 및 보상하는 채널 추정 및 보상기; 및 수신 경로별로 채널 추정 및 보상된 병렬 데이터를 동기 결합하여 출력하는 동기 결합기를 포함한다.

OFDMA, 수신기, FFT, 다중 안테나, 동기 결합, 비동기 결합

Description

다중 안테나를 구비한 직교주파수 분할 다중 접속 시스템의 수신 장치 및 방법{RECEIVER FOR OFDMA SYSTEM WITH MULTI-ANTENNA, AND METHOD USING THE SAME}

도 1은 일반적인 4개의 안테나를 구비한 OFDMA 수신기의 구성도이다.

도 2a 및 도 2b는 4개의 FFT가 병/직렬과 직/병렬을 이용하여 1개의 FFT로 구현되는 것을 설명하기 위한 도면이다.

도 3은 본 발명의 실시예에 따른 다중 안테나를 구비한 직교주파수 분할 다중 접속 시스템의 수신 장치의 구성도이다.

도 4는 도 3의 직렬 비동기 결합기의 상세 구성도이다.

도 5는 본 발명의 실시예에 따른 한번의 FFT를 수행하기 위한 직/병렬과 병/직렬 변환, 및 도 4의 직렬 비동기 결합을 예시하는 도면이다.

도 6은 일반적인 파이프라인 구조의 Radix-2² SDF 방식을 사용한 1024-Point FFT 구조, 및 여기에 요구되는 여러 제어 신호를 나타내는 도면이다.

도 7은 본 발명의 실시예에 따른 파이프라인 구조의 Radix-2² SDF 방식을 사용한 1024-Point FFT 4개를 병/직렬화하여 하나의 FFT로 수행하는 구조, 및 여기에 요구되는 여러 제어 신호를 나타내는 도면이다.

도 8은 본 발명의 실시예에 따른 다중 안테나를 구비한 직교주파수 분할 다 중화 시스템의 수신 방법의 동작 흐름도이다.

본 발명은 다중 안테나를 구비한 직교주파수 분할 다중 접속(OFDMA) 시스템의 수신 장치 및 방법에 관한 것이다.

직교주파수 분할 다중화(Orthogonal Frequency Division Multiplexing: OFDM)의 기본 원리는 여러 개의 반송파를 사용하여 고속 전송률을 갖는 입력 데이터를 낮은 전송률을 갖는 데이터로 반송파의 수만큼 병렬화하여 각 반송파에 실어 전송하는 방식이다. 이때, 낮은 전송률을 갖는 부반송파의 심벌 구간이 증가하기 때문에 다중경로 지연 확산에 의한 시간상에서의 상대적인 왜곡이 감소하고, 모든 OFDM 심벌 사이에 채널의 지연 확산보다 긴 보호 구간을 삽입하여 심벌간 간섭을 제거할 수 있다.

이러한 OFDM 변복조는 다수의 부반송파를 사용하기 때문에 부반송파의 수가 많아지면 하드웨어 설계에 대한 어려움이 매우 크다. 또한 부반송파간의 직교성을 유지하기 위한 어려움이 발생하여 실제 시스템에 구현하기가 어려워진다. 이러한 문제점을 이산 퓨리에 변환(Discrete Fourier Transform: DFT)에 의해 구현할 수 있는데, DFT의 많은 연산량을 줄이기 위해 고속 퓨리에 변환(FFT) 방식을 이용하여 구현하고 있다.

이러한 FFT 방식은 시간 데시메이션(Time Decimation) 또는 주파수 데시메이 션(Frequency Decimation)에서 길이가 N인 DFT를 보다 작은 길이의 DFT로 연속해서 분해하여 계산하는 것이다. 이렇게 함으로써 DFT의 연산량에서 곱셈을

번에서

번으로 줄일 수 있게 되는데, 이러한 FFT의 효율적인 연산을 위해서 가장 많이 사용되는 방식이 Radix-2 DIT(Decimation In Time) FFT와 DIF(Decimation In Frequency) FFT, Radix-4 DIT FFT와 DIF FFT, 및 Radix-2² DIT FFT와 DIF FFT 등이 있다.

한편, 다중 안테나 시스템의 OFDM 전송 방식에는 다중 안테나의 구조에 따라 빔 형성(beam forming)을 수행하는 스마트 안테나(Smart antenna)와 MIMO(Multiple Input Multiple Output)이 있다. 이에 대한 여러 기술적인 분석이 이미 이루어져 있으며, 안테나별로 FFT를 취하고 가중치(weight factor)를 곱하는 Post-FFT 구조, 및 시간 영역에서 가중치를 곱하고 결합하여 하나의 FFT로 연산을 수행하는 Pre-FFT 구조 등에 대한 구조가 제시되고 있다.

그러나 OFDMA를 사용하는 다중 접속 방식은 전체 사용되는 부반송파가 각각의 가입자 단위로 할당되어 전송되므로 시간 영역에서의 가중치를 곱하는 Pre-FFT 구조에는 적용이 불가능하다는 문제점이 있다.

한편, 종래 기술에 따른 광대역 무선 통신용 다중 안테나 수신기는, 다중 안테나를 사용한 OFDM 전송시, 안테나 수만큼의 FFT를 수행한다. 이때, 이러한 FFT를 수행하기 전에 각각의 안테나 수신 신호를 이용하여 결합된 시간 동기 및 주파수 동기를 찾은 후에, 안테나 수만큼 FFT를 수행하게 된다. 또한, FFT를 수행 한 후, 각각의 수신 신호 경로 및 밴드별로 파일럿을 이용한 채널 추정 및 가중치를 계산하여 결합을 하는 구조를 갖는다.

즉, 안테나별로 FFT를 수행하게 되는 것으로 FFT를 수행하는데 있어서 중요한 요소인 시간 동기와 주파수 동기를 안테나 수신 경로별로 하지 않고, 이를 결합하여 시간 동기 및 주파수 동기를 구한 후에 안테나 수신 경로별로 FFT를 수행한다.

다시 말하면, OFDMA 복조는 FFT로 구현될 수 있는데, 다중 안테나 시스템에서는 각각의 안테나마다 FFT를 수행하여 상향 링크의 가입자 단말의 신호를 복원하게 된다. 그러나 안테나별로 수행되는 FFT는 안테나의 수가 많아지면 안테나 수만큼의 FFT를 사용해야 하므로, 복잡도가 증가한다는 문제점이 있다.

상기 문제점을 해결하기 위한 본 발명이 이루고자 하는 기술적 과제는, 여러 개의 FFT를 하나의 FFT로 구현함으로써, 수신기의 복잡도를 줄일 수 있는 다중 안테나를 구비한 OFDMA 시스템의 수신 장치 및 방법을 제공하기 위한 것이다.

또한, 본 발명이 이루고자 하는 다른 기술적 과제는, FFT 감소에 대응하여 비동기 결합의 구조를 단순화시킬 수 있는 다중 안테나를 구비한 OFDMA 시스템의 수신 장치 및 방법을 제공하기 위한 것이다.

본 발명이 이루고자 하는 기술적과제들은 이상에서 언급한 기술적 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것 이다.

상기 과제를 달성하기 위한 본 발명에 따른 다중 안테나를 구비한 OFDMA 시스템의 수신 장치는, 다중 안테나를 통해 각각의 수신경로별로 수신되는 데이터를 병/직렬 변환하는 병/직렬 변환기; 상기 병/직렬 변환된 데이터를 고속 퓨리에 변환(FFT)하는 고속 퓨리에 변환기; 상기 고속 퓨리에 변환된 직렬 데이터를 직/병렬 변환하는 직/병렬 변환기; 상기 고속 퓨리에 변환된 직렬 데이터를 비동기 결합하여 출력하는 직렬 비동기 결합기; 상기 병렬로 변환된 데이터에 대해 상기 수신 경로별로 채널 추정 및 보상하는 채널 추정 및 보상기; 및 상기 수신 경로별로 채널 추정 및 보상된 병렬 데이터를 동기 결합하여 출력하는 동기 결합기를 포함하여 구성된다.

여기서, 상기 고속 퓨리에 변환기는 파이프라인 구조를 사용하며, 상기 다중 안테나 수에 대응하는 전송 속도와 메모리 크기를 갖는 것을 특징으로 한다.

여기서, 상기 직렬 비동기 결합기는, 상기 안테나의 수에 무관하게 하나의 덧셈기 및 하나의 지연 소자를 사용하는 것을 특징으로 한다.

여기서, 상기 직렬 비동기 결합기는, 제1 입력단으로 상기 고속 퓨리에 변환의 출력인 직렬 입력신호를 제공받고, 제2 입력단으로 지연 신호를 제공받아, 이를 더하여 결합 출력 신호를 출력하는 덧셈기; 및 병렬 샘플링 신호에 따라 상기 덧셈기의 출력을 지연하여 상기 덧셈기의 제2 입력단으로 입력하는 지연 소자를 포함할 수 있고, 상기 지연 소자는 플립플롭(Flip Flop)일 수 있다.

한편, 상기 과제를 달성하기 위한 본 발명에 따른 다중 안테나를 구비한 OFDMA 시스템의 수신 방법은, a) 다중 안테나를 통해 수신 경로별로 데이터를 각각 수신하는 단계; b) 상기 각각의 수신 데이터를 병/직렬 변환하는 단계; c) 상기 직렬로 변환된 직렬 데이터를 고속 퓨리에 변환(FFT)하는 단계; d) 상기 고속 퓨리에 변환된 데이터를 직/병렬 변환하는 단계; e) 상기 병렬로 변환된 데이터 각각에 대해 수신 경로별로 채널 추정 및 보상하는 단계; 및 f) 상기 채널 추정 및 보상된 데이터를 동기 결합하여 출력하는 단계를 포함하여 이루어진다.

여기서, 상기 d) 단계에서 상기 고속 퓨리에 변환된 데이터는 상기 다중 안테나 수에 대응하는 전송 속도와 메모리 크기를 갖는 것을 특징으로 한다.

여기서, 본 발명에 따른 다중 안테나를 구비한 OFDMA 시스템의 수신 방법은, g) 상기 고속 퓨리에 변환된 데이터를 직렬 비동기 결합하여 출력하는 단계를 추가로 포함할 수 있다.

여기서, 상기 g) 단계는 상기 다중 안테나의 수에 무관하게 하나의 덧셈기 및 하나의 지연 소자를 사용하는 것을 특징으로 한다.

아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다.

이하, 첨부된 도면을 참조하여, 본 발명의 실시예에 따른 다중 안테나를 구비한 직교주파수 분할 다중화 시스템의 수신 장치 및 방법에 대해서 상세하게 설명한다.

본 발명의 실시예는 배열 안테나 시스템(Array Antenna System: AAS)을 채택한 직교주파수분할 다중 접속 (OFDMA: Orthogonal Frequency Division Multiple Access) 시스템의 수신기 구조에 관한 것으로, 이것은 IEEE 표준인 802.16e Wireless MAN-OFDMA 물리 계층에 적용되어 있는 무선 접속 규격에 대한 것이다.

본 발명의 실시예는 다중 안테나 방식의 OFDMA 시스템에서 복잡도를 고려하여 효율적인 고속 퓨리에 변환기의 구조 설계를 제공하고, 이에 따른 최적의 비동기 결합(non-coherent combining) 구조를 제공하게 된다.

먼저, 일반적인 OFDMA 수신기 구성에 대해 설명한다.

OFDMA 전송 방식은 서로 직교하는 부반송파에 사용자마다 서로 다른 부채널 단위로 할당하여 주파수 영역에서 맵핑된 신호를 시간 영역으로 변환하여 전송한 후, 다시 주파수 영역으로 변환하여 가입자의 부채널을 복원하는 방식이다. 이러한 OFDMA 전송은 FFT를 사용하여 구현이 되는데, 일반적인 다중 안테나 시스템에서는 안테나 수신 경로별로 FFT를 사용하여 수신 경로에 대한 보상을 수행하게 된다.

도 1은 일반적인 4개의 안테나를 구비한 OFDMA 수신기의 구성도로서, 4개의 안테나를 가지는 OFDMA 수신기에서 FFT와 동기 결합 및 비동기 결합에 대한 기본 개념을 나타내는 도면이다.

도 1을 참조하면, OFDMA 수신기는 다중 안테나(110), FFT(120), 채널 추정 및 보상기(130), 동기 결합기(140) 및 비동기 결합기(150)를 포함하여 구성된다.

OFDMA 수신기가 4개의 수신 안테나를 구비할 경우, 다중 안테나(110)는 제1 내지 제4 수신 안테나(111, 112, 113, 114)를 통해 각각 데이터를 수신하게 되며, 이러한 각각의 수신 안테나(111, 112, 113, 114)에 대해 각각의 수신 경로마다 각각의 FFT(121, 122, 123, 124)가 상기 수신된 데이터를 고속 퓨리에 변환하게 된다.

상기 각각의 FFT(121, 122, 123, 124) 출력에 대해, 각각의 채널 추정 및 보상기(131, 132, 133, 134)가 각각의 수신 경로별로 채널 추정 및 보상을 수행하고, 동기 결합기(140)는 동기 결합(coherent combining)을 수행하게 된다. 또한, 비동기 결합기(150)는 상기 각각의 FFT(121, 122, 123, 124) 출력에 대해 비동기 결합(non-coherent combining)을 위해 동일 이득 결합(Equal gain combining)을 수행하게 된다.

여기서, 동기 결합을 위한 채널 추정은 수신 경로 및 가입자 채널 상태에 대한 가중치(weight factor)로 채널 추정 및 보상이 된 상태에서의 결합을 의미한다.

또한, 비동기 결합은 수신 경로 및 가입자의 채널 환경을 알 수 없는 경우에 수행하게 된다. 이때, 비동기 결합은 시간 영역에서의 결합도 가능하지만, 이 경우, 동기 결합을 수행할 수 없게 되며, 동기 결합을 위해 추가적인 FFT가 요구된다.

따라서 동기 결합을 위해서는 도 1에 도시된 바와 같이, 다중 안테나 시스템에서 OFDMA 전송 방식은 수신 안테나별로 각각의 FFT를 수행하게 된다.

도 2a에 도시된 바와 같이, 수신 안테나들로부터 입력되는 데이터들(IN1, IN2, IN3, IN4)은 수신 안테나 수에 대응하는 FFT(210), 즉, 각각의 FFT(211, 212, 213, 214)에 의해 FFT 변환이 이루어진 후에 각각의 출력 데이터(OUT1, OUT2, OUT3, OUT4)로 출력된다.

본 발명의 실시예에 따라 파이프라인 구조의 FFT를 설계할 경우, 도 2b에 도시된 바와 같이, 병/직렬 변환과 직/병렬을 사용하는 하나의 FFT(220)로 구현할 수 있다.

즉, 수신 안테나들로부터 입력되는 데이터들(IN1, IN2, IN3, IN4)은 병/직렬 변환기(221)에 직렬로 변환되고, 상기 직렬 데이터들은 하나의 FFT(222)에 의해 FFT가 이루어지고, 상기 FFT가 이루어진 직렬 데이터는 직/병렬 변환기(223)에 의해 병렬 데이터인 각각의 출력 데이터(OUT1, OUT2, OUT3, OUT4)로 출력될 수 있다.

도 3은 본 발명의 실시예에 따른 다중 안테나를 구비한 OFDMA 시스템의 수신 장치의 구성도로서, 4개의 안테나를 가지는 OFDMA 수신기에서 도 2b에 도시된 바와 같이 하나의 FFT로 구현하여 동기 결합과 비동기 결합을 구현한 구조도이다.

도 3을 참조하면, 본 발명의 실시예에 따른 다중 안테나를 구비한 OFDMA 시스템의 수신 장치는, 다중 안테나(310), 병/직렬 변환기(320), 고속 퓨리에 변환기(330), 직/병렬 변환기(340), 채널 추정 및 보상기(350), 동기 결합기(360) 및 직렬 비동기 결합기(370)를 포함하여 구성된다.

본 발명의 실시예에 따른 OFDMA 시스템이 4개의 수신 안테나(311, 312, 313, 314)를 구비할 경우, 병/직렬 변환기(320)는 4개의 수신 안테나(311, 312, 313, 314)를 통해 각각의 수신 경로별로 수신되는 데이터를 병/직렬 변환한다.

FFT(330)는 병/직렬 변환기(320)에 의해 직렬로 변환된 데이터를 고속 퓨리에 변환하게 된다.

OFDM은 전송하고자 하는 직렬 데이터를 병렬 데이터로 변환한 후 각각의 병렬 데이터를 다수의 부반송파에 실어 전송하는 방식으로, 이때 부반송파 사이에는 직교성(Orthogonality)이 존재한다. 이러한 이유로 사용하는 대역폭이 주파수 분할 다중화(FDM) 방식에 비해 크게 줄어든다. 또한, 심벌의 길이가 늘어나기 때문에 다중 경로 페이딩 채널에 강한 특성을 갖는다.

OFDM 통신 시스템을 구현하기 위해서는 다수의 오실레이터와 필터가 필요하지만, IFFT(Inverse Fast Fourier Transformer)와 FFT로 대체할 수 있다.

FFT는 OFDM 방식을 사용하는 통신시스템에서 큰 비중을 갖는 설계 기술이며, 통신 시스템의 전력 소모량의 상당 부분을 사용하는 블록이다. 따라서 FFT를 설계함에 있어 회로의 크기와 전력을 효율적으로 감소시키는 기술은 통신 시스템 전체를 효율적으로 구현함에 있어 중요한 역할을 한다.

OFDM에서의 FFT는 실수부와 허수부를 갖는 복소수 연산을 수행한다. 따라서 하드웨어적으로는 실수부와 허수부가 분리되어 입력되는데, FFT 프로세서를 설계하여 입출력의 실수부와 허수부의 위치를 바꾸면 Inverse FFT 역할을 수행할 수 있다. 이러한 FFT 방식의 구현은 크게 어레이 방식과 파이프라인 방식이 있다.

어레이 FFT 구조는 하드웨어적으로 매우 복잡하고 커져서 FFT의 연산점(N)이 큰 경우에 구현이 거의 불가능하다. 반면에 파이프라인 FFT 구조는 규칙적이고 비교적 제어가 간단하며 직렬 입력과 직렬 출력을 제공할 수 있기 때문에 높은 성능을 요구하는 응용분야에 가장 많이 사용하는 구조이다.

FFT를 구현하는 방법에는 여러 가지 방법이 있으나 대표적으로 메모리를 사용하는 방식과 파이프라인 방식이 있다.

메모리를 사용하는 방식에서는 하나의 Radix-r 프로세서를 사용하여 메모리에 저장된 입력 값들을 r개씩 읽어서 처리한 다음, 다시 메모리에 저장하는 동작을 계속 반복적으로 수행한다. 이때 처리하는 연산수는 (N/r)logrN가 된다. 여기서 N은 FFT 하고자 하는 길이를 나타낸다. 이렇게 메모리를 이용하는 방식은 하드웨어적으로 비용이 적게 들고, 전력 소모가 작아지는 장점을 가지고 있지만, 파이프라인 방식에 비해 처리 속도가 늦다는 단점을 가진다.

파이프라인으로 구현하는 방식에서는 여러 개의 Radix-r 프로세서를 직렬로 배치하고, 각각의 프로세서 사이에 버퍼를 삽입하여 각각의 프로세서가 동시에 처리하기 때문에 처리 속도가 빠른 장점을 가진다. 이때, 파이프라인에서 사용되는 연산수는 메모리를 이용하는 방식과 동일하다.

따라서 이러한 구조는 짧은 FFT 처리 시간을 요구하는 응용분야에 적합하다. 이러한 응용분야로는 무선랜(WLAN) 및 현재 규격화가 진행 중인 대부분의 무선통신 시스템 등이 있다.

도 3을 다시 참조하면, 직/병렬 변환기(340)는 상기 FFT 변환된 직렬 데이터 를 병렬로 변환한다.

채널 추정 및 보상기(351, 352, 353, 354)는 상기 병렬로 변환된 데이터에 대해 상기 수신 경로별로 채널 추정 및 보상한다.

동기 결합기(360)는 상기 수신 경로별로 채널 추정 및 보상된 병렬 데이터를 동기 결합하여 출력하게 된다.

또한, 직렬 비동기 결합기(370)는 상기 FFT 변환된 직렬 데이터를 비동기 결합하여 출력하게 된다.

결국, 이렇게 변환된 구조에서의 하나의 FFT는 데이터 경로가 그 전의 FFT에 비해 4배가 빠른 전송이 요구되고, 메모리의 크기도 이전에 비해 4배가 되지만 제어 경로는 그 전과 동일한 구조가 된다.

즉, 4개의 FFT를 사용한 경우와 하나의 직렬화된 FFT를 사용한 경우, 메모리 크기의 변화는 없지만, 그 외의 집적도를 줄일 수 있고, 제어 신호를 발생하는 제어기를 그대로 사용할 수 있게 된다. 따라서 FFT 설계에 큰 변화가 없이 병/직렬 변환기와 직/병렬 변환시의 추가만으로 4개의 FFT를 하나의 FFT로 구현할 수 있다.

또한, 동기 결합은 각각의 안테나 수신 경로별로 채널 추정 후에 결합하는 것으로, FFT 수행 후에 직/병렬 변환된 경로별로 수신 경로 및 가입자의 채널 상태에 대한 가중치 계산 및 채널 추정을 수행하게 된다. 여기서, 사용되는 동기 결합은 기존의 4개의 FFT를 사용하는 경우와 같은 구조이다.

그러나 비동기 결합의 경우, 기존의 결합이 4개의 수신 경로에 채널 추정 및 보상 없이 동일 이득 결합에 의한 것으로, 예를 들면, 4개의 수신 경로의 경우, 3 개의 덧셈기에 의한 덧셈이 필요하게 된다.

도 4는 도 3의 직렬 비동기 결합기의 상세 구성도이다.

도 4를 참조하면, 본 발명의 실시예에 따른 직렬 비동기 결합기(370)는 상기 안테나의 수에 무관하게 하나의 덧셈기(371) 및 하나의 지연 소자(372)를 사용하여 구현된다.

덧셈기(371)는 제1 입력단(A)으로 상기 FFT의 출력인 직렬 입력신호를 제공받고, 제2 입력단(B)으로 지연 신호를 제공받아, 이를 더하여 결합 출력 신호(OUT2)를 출력하게 된다.

지연 소자(372)는 플립플롭(Flip Flop)으로 구현될 수 있으며, 병렬 샘플링 신호에 따라 상기 덧셈기(371)의 출력을 지연하여 상기 덧셈기(372)의 제2 입력단(B)으로 입력하게 된다.

본 발명의 실시예에서는 4개의 수신 경로에 대해 병/직렬 변환하여 하나의 FFT를 사용하고 이렇게 직렬화된 신호를 동기 결합을 위해 병렬 변환을 수행하지만 그 이전에 도 4와 같이 직렬 비동기 결합을 사용하여 복잡도를 줄일 수 있게 된다. 이것은 1개의 덧셈기와 지연 소자로 구성이 되기 때문이다.

기존의 다중 안테나 시스템에서 안테나의 수가 많아지면 비동기 결합에 사용되는 덧셈이 점점 더 많아지지만, 본 발명의 실시예에 따른 직렬 비동기 결합을 사용하게 되면, 그 수에 관계없이 덧셈기 하나와 지연소자 하나로 구현이 가능하게 된다.

한편, 도 5는 본 발명의 실시예에 따른 한번의 FFT를 수행하기 위한 직/병렬 과 병/직렬 변환, 및 도 4의 직렬 비동기 결합을 예시하는 도면이다.

도 5는 병/직렬 변환기(320) 및 직/병렬 변환기(340)에 대한 신호 흐름을 나타내며, 또한, FFT 수행 후의 병/직렬 변환 이전에 직렬화된 신호를 사용하여 직렬 비동기 결합을 수행하는 신호 흐름을 나타내고 있다.

한편, 도 6은 일반적인 파이프라인 구조의 Radix-2² SDF 방식을 사용한 1024-Point FFT 구조, 및 여기에 요구되는 여러 제어 신호를 나타내는 도면이고, 도 7은 본 발명의 실시예에 따른 파이프라인 구조의 Radix-2² SDF 방식을 사용한 1024-Point FFT 4개를 병/직렬화하여 하나의 FFT로 수행하는 구조, 및 여기에 요구되는 여러 제어 신호를 나타내는 도면이다.

본 발명의 실시예에서는, 전술한 여러 가지 파이프라인 방식의 FFT 중에서 Radix-2²SDF(Singlepath Delay Feedback) 방식의 FFT를 수행할 수 있는 것을 나타내고 있다.

도 6은 Radix-2² SDF(Singlepath Delay Feedback) 구조의 1024-Point FFT에 대한 구조도 및 제어신호를 나타내며, 도 7에 도시된 바와 같이 4개의 FFT를 하나로 직렬화하여 처리하는 구조로 변경될 수 있다.

도 6을 참조하면, 1024-Point FFT에 대한 구조는 Butterfly(BF)(611, 631), 복소 곱셈기(641), 지연소자(621, 622), 회전인자(651) 등으로 구성되는데, 편의상 제1 회전인자(651) 앞부분만을 설명하기로 한다. 즉, 1024-Point FFT는 10개의 스 테이지로 구성되며, 복소 곱셈기(641)마다 반복되는 구조를 갖는다. Radix-2² SDF 구조는 각 스테이지 사이에 한 개의 패스가 존재하며, 복소 곱셈의 횟수를 줄이도록 복소 곱셈이 두 스테이지에서 한 개만 사용된다.

또한, 입력 데이터 스트림을 지연소자(621, 622)에 저장한 후 각 스테이지에 필요한 입력 값이 들어올 때, 지연소자(621, 622)인 피드백 레지스터에 있던 값과 제1 및 제2 버터플라이(BF)(611, 631)에 의해 BF 연산을 수행한다. 이때 BF 출력의 일부를 피드백하여 비어있는 지연소자(621, 622)에 다시 저장한다. 이와 같이 지연소자(621, 622)의 효율을 높임으로써 메모리 크기를 줄이는 방식이다. 이 구조에서 제어기(도시되지 않음)로부터 6a) 내지 6h)의 제어신호가 입력된다.

도 7을 참조하면, 본 발명의 실시예에 따른 1024-Point FFT에 대한 구조는 BF(711, 731), 복소 곱셈기(741), 지연소자(721, 722), 회전인자(751) 등으로 구성되는데, 편의상 제1 회전인자(751) 앞부분만을 설명하기로 한다. 즉, 1024-Point FFT는 10개의 스테이지로 구성되는데 복소 곱셈기(751)마다 반복도는 구조를 갖는다. Radix-2² SDF 구조는 각 스테이지 사이에 한 개의 패스가 존재하며, 복소 곱셈의 횟수를 줄이도록 복소 곱셈이 두 스테이지에서 한 개만 사용된다.

도 7을 도 6과 비교하면, 7a) 내지 7h)의 제어신호는 동일 경로를 통해 그대로 사용될 수 있다. 이때, 본 발명의 실시예에 따른 FFT는 데이터 경로가 그 전의 FFT에 비해 4배가 빠른 전송이 요구되고, 메모리의 크기도 이전에 비해 4배가 되지만 제어 경로는 그 전과 동일한 구조가 된다.

한편, 도 8은 본 발명의 실시예에 따른 다중 안테나를 구비한 OFDMA 시스템의 수신 방법의 동작 흐름도이다.

도 8을 참조하면, 발명의 실시예에 따른 다중 안테나를 구비한 OFDMA 시스템의 수신 방법은, 먼저, 다중 안테나를 통해 수신 경로별로 데이터를 각각 수신하게 된다(S810).

다음으로, 상기 각각의 수신 데이터를 병/직렬 변환하고(S820), 상기 직렬로 변환된 직렬 데이터를 고속 퓨리에 변환(FFT)한다(S830). 여기서, 상기 FFT는 상기 다중 안테나 수에 대응하는 전송 속도와 메모리 크기를 갖고, 동일한 제어 경로를 통해 제어신호를 제공하게 된다.

다음으로, 상기 FFT 출력 데이터를 직/병렬 변환한다(S840).

다음으로, 상기 병렬로 변환된 데이터 각각에 대해 수신 경로별로 채널 추정 및 보상한다(S850).

상기 채널 추정 및 보상된 데이터를 동기 결합하여 출력하고, 상기 FFT 출력 데이터를 직렬 비동기 결합하여 출력한다(S860). 이때, 직렬 비동기 결합시, 상기 다중 안테나의 수에 무관하게 하나의 덧셈기 및 하나의 지연 소자를 사용할 수 있다.

이상 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해되어야만 한다.

본 발명에 따르면, 다중 안테나를 구비한 OFDMA 방식의 수신기 설계 시, 여러 개의 FFT를 하나의 FFT로 구현함으로써, 복잡도를 줄이고, 안테나 수에 따른 복잡도 증가를 줄일 수 있다. 또한, FFT 감소에 대응하여 비동기 결합의 구조를 단순화시킬 수 있다.

Claims

다중 안테나를 통해 각각의 수신 경로별로 수신되는 데이터를 병/직렬 변환하여 직렬로 변환된 데이터를 출력하는 병/직렬 변환기;

상기 직렬로 변환된 데이터를 고속 퓨리에 변환(FFT)하여 고속 퓨리에 변환된 직렬 데이터를 출력하는 고속 퓨리에 변환기;

상기 고속 퓨리에 변환된 직렬 데이터를 직/병렬 변환하여 병렬로 변환된 데이터를 출력하는 직/병렬 변환기;

상기 고속 퓨리에 변환된 직렬 데이터를 비동기 결합하여 출력하는 직렬 비동기 결합기;

상기 병렬로 변환된 데이터에 대해 상기 수신 경로별로 채널 추정 및 보상하는 채널 추정 및 보상기; 및

상기 수신 경로별로 채널 추정 및 보상된 병렬 데이터를 동기 결합하여 출력하는 동기 결합기를 포함하며,

상기 직렬 비동기 결합기는, 상기 안테나의 수에 무관하게 하나의 덧셈기 및 하나의 지연 소자를 사용하며, 상기 덧셈기는 제1 입력단으로 상기 고속 퓨리에 변환된 직렬 데이터를 제공받고, 제2 입력단으로 지연 신호를 제공받아, 이를 더하여 결합 출력 신호를 출력하고, 상기 지연 소자는 병렬 샘플링 신호에 따라 상기 덧셈기의 출력을 지연하여 상기 덧셈기의 제2 입력단으로 입력하는 것을 특징으로 하는 다중 안테나를 구비한 OFDMA 시스템의 수신 장치.
제1항에 있어서,

상기 고속 퓨리에 변환기는, 파이프라인 구조를 사용하는 것을 특징으로 하는 다중 안테나를 구비한 OFDMA 시스템의 수신 장치.
제1항에 있어서,

상기 고속 퓨리에 변환기는, 상기 다중 안테나 수에 대응하는 전송 속도와 메모리 크기를 갖는 것을 특징으로 하는 다중 안테나를 구비한 OFDMA 시스템의 수신 장치.
삭제
삭제
제3항에 있어서,

상기 지연 소자는 플립플롭(Flip Flop)인 것을 특징으로 하는 다중 안테나를 구비한 OFDMA 시스템의 수신 장치.
a) 다중 안테나를 통해 수신 경로별로 데이터를 각각 수신하는 단계;

b) 상기 각각의 수신 데이터를 병/직렬 변환하여 직렬로 변환된 데이터를 출력하는 단계;

c) 상기 직렬로 변환된 데이터를 고속 퓨리에 변환(FFT)하여 고속 퓨리에 변환된 직렬 데이터를 출력하는 단계;

d) 상기 고속 퓨리에 변환된 직렬 데이터를 직/병렬 변환하여 병렬로 변환된 데이터를 출력하는 단계;

e) 상기 병렬로 변환된 데이터 각각에 대해 수신 경로별로 채널 추정 및 보상하는 단계; 및

f) 상기 채널 추정 및 보상된 데이터를 동기 결합하여 출력하고, 상기 고속 퓨리에 변환된 직렬 데이터를 직렬 비동기 결합하여 출력하는 단계를 포함하며,

상기 f) 단계에서, 상기 직렬 비동기 결합은 상기 다중 안테나의 수에 무관하게 하나의 덧셈기 및 하나의 지연 소자를 사용하며, 상기 덧셈기는 제1 입력단으로 상기 고속 퓨리에 변환된 직렬 데이터를 제공받고, 제2 입력단으로 지연 신호를 제공받아, 이를 더하여 결합 출력 신호를 출력하고, 상기 지연 소자는 병렬 샘플링 신호에 따라 상기 덧셈기의 출력을 지연하여 상기 덧셈기의 제2 입력단으로 입력하는 것을 특징으로 하는 다중 안테나를 구비한 OFDMA 시스템의 수신 방법.
제7항에 있어서,

상기 d) 단계에서,

상기 고속 퓨리에 변환된 직렬 데이터는 상기 다중 안테나 수에 대응하는 전송 속도와 메모리 크기를 갖는 것을 특징으로 하는 다중 안테나를 구비한 OFDMA 시스템의 수신 방법.
삭제
삭제