KR101005242B1 - 방열 인쇄회로기판 및 반도체 칩 패키지 - Google Patents

방열 인쇄회로기판 및 반도체 칩 패키지 Download PDF

Info

Publication number
KR101005242B1
KR101005242B1 KR1020080019777A KR20080019777A KR101005242B1 KR 101005242 B1 KR101005242 B1 KR 101005242B1 KR 1020080019777 A KR1020080019777 A KR 1020080019777A KR 20080019777 A KR20080019777 A KR 20080019777A KR 101005242 B1 KR101005242 B1 KR 101005242B1
Authority
KR
South Korea
Prior art keywords
solder resist
semiconductor chip
ceramic powder
printed circuit
impregnated
Prior art date
Application number
KR1020080019777A
Other languages
English (en)
Other versions
KR20090094685A (ko
Inventor
조승현
박형욱
이정우
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020080019777A priority Critical patent/KR101005242B1/ko
Publication of KR20090094685A publication Critical patent/KR20090094685A/ko
Application granted granted Critical
Publication of KR101005242B1 publication Critical patent/KR101005242B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

방열 인쇄회로기판 및 반도체 칩 패키지가 개시된다. 표면에 회로패턴이 형성되는 절연층과, 절연층에 적층되는 솔더 레지스트를 포함하되, 솔더 레지스트에는 세라믹 파우더(ceramic powder)가 함침되는 것을 특징으로 하는 방열 인쇄회로기판은, 반도체 칩에서 발생하는 열을 기판 또는 패키지에 확산되도록 하여 방열성능을 향상시킬 수 있다.
세라믹 파우더, ceramic powder, 방열, 솔더 레지스트, 절연층, 절연 솔더 레지스트

Description

방열 인쇄회로기판 및 반도체 칩 패키지{Heat radiating printed circuit board and semiconductor chip package}
본 발명은 방열 인쇄회로기판 및 반도체 칩 패키지에 관한 것이다.
최근 인쇄회로기판에 요구되는 사항은 전자산업 시장에서의 고속화, 고밀도화와 밀접하게 연관되어 있으며, 이 사항들을 만족시키기 위해서는 인쇄회로기판의 미세 회로화, 우수한 전기적 특성, 고신뢰성, 고속 신호 전달구조, 고기능화 등 많은 문제점들을 해결해야 한다.
특히. 고속화, 고전력 소비와 동시에 고밀도, 소형화되는 휴대폰, 서버, 네트워크 등의 세트에서 제품의 신뢰성향상과 오작동을 방지하기 위해 효율적인 방열은 매우 중요한 이슈가 되고 있다. 반도체 칩의 높은 발열온도는 세트의 오작동, 멈춤 등 오류의 중요한 원인이 된다.
이러한 반도체 칩의 온도를 낮추기 위해 지금까지 제품에 적용되는 기술은 고열에 발생하는 반도체 칩 위에 방열판(heat sink)를 설치하거나, 냉각팬(cooling fan)을 구동시켜 칩에서 발생하는 고열을 강제 배기하는 것이다.
또한, 방열판과 냉각팬의 결합에 의한 공랭식과 냉매나 물을 사용하는 수랭식이 대부분이다. 그러나 이러한 공랭식과 수랭식 냉각방식은 사이즈가 크고, 진동이나 소음 등의 문제점이 있다. 최근 진동과 소음 문제가 해결된 새로운 냉각시스템이 개발되고 있으나 가격이 비싸다는 단점이 있다.
따라서, 반도체 칩 패키지의 인쇄회로기판을 이용한 방열문제 해결에 초점이 맞춰지고 있는데, 보다 구체적으로 도 1을 예로 하여 설명한다.
도 1은 종래 기술에 따른 반도체 칩 패키지의 단면도이다. 도 1을 참조하면, 인쇄회로기판(102) 상에 반도체 칩(104)을 솔더 범프(106) 등에 의해 실장하고 반도체 칩(104)과 인쇄회로기판(102) 사이에 언더필을 주입하여 반도체 칩(104)과 인쇄회로기판(102)의 접합을 강화한다. 반도체 칩(104)이 인쇄회로기판(102)에 실장되면 반도체 칩(104)을 인캡슐레이팅(encapsulating)하는 몰딩재(108)를 도포한다. 한편, 이러한 반도체 칩(104) 패키지를 주기판(main board)에 실장하기 위해 솔더 볼(110)을 결합하고 플립 칩 등의 방식으로 주기판에 반도체 칩(104)을 실장하게 된다.
종래 기술에 따른 반도체 칩 패키지에 있어서 반도체 칩으로부터 발생한 열의 이동 경로를 살펴 보면, 반도체 칩 패키지가 장착된 전자제품의 작동에 의해 반도체 칩에서 열이 발생하고 이러한 열은 솔더 범프 및 기판의 회로를 통해 주기판에 연결되는 솔더 볼로 이동하게 된다. 이러한 열의 경로는 반도체 칩 및 기판에서 발생하는 고온의 열을 효율적으로 방출하지 못한다. 따라서, 종래에는 반도체 칩과 인쇄회로기판의 조인트 부분에 인쇄회로기판을 관통하는 방열용 비아(thermal via)를 형성하여 열의 경로를 단축하거나, 인쇄회로기판의 내부에 메탈 코어(metal core)를 삽입하여 열을 인쇄회로기판의 측면으로 방열하는 방식을 사용하였다.
그러나, 인쇄회로기판의 절연기재는 열전도성이 매우 낮아 열의 이동에 큰 저항으로 작용하여 효율적으로 방열(放熱)이 이루어질 수 없다는 문제점이 있다.
또한, 효과적인 방열을 위해서 인쇄회로기판의 모든 방향에서 열의 방출이 필요한데, 인쇄회로기판의 최외층에 도포되는 솔더 레지스트 또한 열전도성이 낮아 기판 내에서 발생하는 열을 효율적으로 방출할 수 없게 한다는 문제점이 있다.
또한, 반도체 칩을 인캡슐레이팅하는 몰딩재의 열전도성이 낮아 반도체 칩에서 발생하는 열이 인쇄회로기판을 통해서만 방출되어 열의 방출이 효율적이지 못하다는 문제점이 있다.
본 발명은 반도체 칩에서 발생하는 열을 기판 및 패키지에 확산되도록 하여 방열성능을 향상시키는 방열 인쇄회로기판 및 반도체 칩 패키지를 제공하는 것이다.
본 발명의 일 측면에 따르면, 표면에 회로패턴이 형성되는 절연층과, 절연층에 적층되는 솔더 레지스트를 포함하되, 솔더 레지스트에는 세라믹 파우더(ceramic powder)가 함침되는 것을 특징으로 하는 방열 인쇄회로기판이 제공된다.
이때, 절연층은 복수 개로 적층되며, 솔더 레지스트는 복수의 절연층의 최외층에 적층될 수 있다.
또한, 절연층과 솔더 레지스트 사이에 절연 솔더 레지스트가 개재될 수 있으며, 세라믹 파우더는 질화붕소(BN), 알루미나(Al2O3), 실리콘 나이트 라이드(Si3N4) 및 질화알루미늄(AlN)으로 이루어질 수 있다.
또한, 솔더 레지스트에는, 솔더 레지스트의 중량에 대해 0.1 내지 60 중량%의 세라믹 파우더가 함침될 수 있다.
본 발명의 다른 측면에 따르면, 반도체 칩과, 반도체 칩이 실장되며, 표면에 회로패턴이 형성되는 절연층과, 절연층에 적층되는 솔더 레지스트를 더 포함하되, 솔더 레지스트에는 세라믹 파우더가 함침되는 것을 특징으로 하는 반도체 칩 패키지가 제공된다..
절연층은 복수 개로 적층되며, 솔더 레지스트는 복수의 절연층의 최외층에 적층될 수 있고, 절연층과 솔더 레지스트 사이에 절연 솔더 레지스트가 개재될 수 있다.
또한, 솔더 레지스트는 반도체 칩의 실장 영역에 상응하여 적층될 수 있다.
세라믹 파우더는 질화붕소(BN), 알루미나(Al2O3), 실리콘 나이트 라이드(Si3N4) 및 질화알루미늄(AlN)으로 이루어질 수 있고, 솔더 레지스트에는, 솔더 레지스트의 중량에 대해 0.1 내지 60 중량%의 세라믹 파우더가 함침될 수 있다.
반도체 칩에서 발생하는 열을 기판 또는 패키지에서 확산되도록 하여 방열성능을 향상시킬 수 있다.
또한, 솔더 레지스트에 세라믹 파우더를 배합하기 때문에 열팽창계수는 감소하고 강성도는 증가하므로 휨을 방지할 수 있다.
본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변환, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 본 발명을 설명함에 있어서 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.
본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
이하, 본 발명에 따른 방열 인쇄회로기판 및 반도체 칩 패키지의 실시예를 첨부도면을 참조하여 상세히 설명하기로 하며, 첨부 도면을 참조하여 설명함에 있어, 동일하거나 대응하는 구성 요소는 동일한 도면번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
도 2는 본 발명의 일 실시예에 따른 방열 인쇄회로기판의 단면도이다. 도 2를 참조하면, 절연층(12), 회로패턴(14), 솔더 레지스트(16)가 도시되어 있다.
본 실시예는 표면에 회로패턴(14)이 형성되는 절연층(12)과, 절연층(12)에 적층되는 솔더 레지스트(16)를 포함하되, 솔더 레지스트(16)에 세라믹 파우더(ceramic powder)를 함침시켜, 반도체 칩에서 발생하는 열을 기판의 여러 방향에서 확산되도록 하여 방열성능을 향상시킬 수 있다.
반도체 칩 패키지에 있어서, 전자제품의 작동에 의해 반도체 칩에서 발생한 열은 전도성의 솔더 범프 및 회로패턴(14)을 통해 기판으로 이동된다. 이렇게 기판에 도달한 열은 기판의 넓은 면적을 통해 외부환경으로 방출되게 된다.
한편, 인쇄회로기판의 절연층(12)의 최외층에는 기판의 회로패턴(14)을 외부환경으로부터 보호하고, 전자부품의 실장 시 접속이 일어나는 것을 방지하는 솔더 레지스트(16)가 도포되어 있다. 이러한 솔더 레지스트(16)는 열전도율이 0.23W/mK로 매우 낮고, 전기 저항이 4E12Ωcm로 매우 높은 에폭시 계열의 폴리머 소재이다. 따라서 반도체 칩으로부터 전달되는 고온의 열이 기판을 통해서 용이하게 방출되지 못하게 하는 가장 큰 열 전달의 장애가 되는 재료이다.
인쇄회로기판에 있어 열 전달의 가장 큰 장애가 되는 솔더 레지스트(16)에 대해, 솔더 레지스트(16)의 절연성이 유지되도록 전기저항이 크게 변화되지 않는 범위에서 세라믹 파우더의 함유량을 최소화하여 인쇄회로기판의 열 확산 성능을 개선시킬 수 있다.
세라믹 파우더가 함침된 솔더 레지스트(16)를 제조하기 위하여 세라믹 파우더와 솔더 레지스트(16)의 폴리머를 배합하기 위해서는 세라믹 파우더의 분산성이 매우 중요하다. 따라서, 솔더 레지스트(16)의 전기저항을 크게 변화되지 않도록 솔더 레지스트(16)의 중량에 대해 0.1 내지 60 중량%의 세라믹 파우더를 함침시키되 초음파 처리(ultrasonication), ball milling, high speed shearing, 화학적 개질법 등의 방법으로 솔더 레지스트(16) 내에서 세라믹 파우더가 균일하게 분산되도록 한다.
이때, 세라믹 파우더는 질화붕소(BN), 알루미나(Al2O3), 실리콘 나이트 라이드(Si3N4) 및 질화알루미늄(AlN) 중 어느 하나 이상으로 이루어질 수 있다.
세라믹 파우더가 함침되지 않은 일반적인 솔더 레지스트가 도포된 기판 상에 반도체 칩 13개를 실장하고 열의 확산을 해석한 결과, 반도체 칩 주변의 최대 온도가 섭씨 130.5도이고, 주변 솔더 레지스트의 온도는 섭씨 58.6도이었다. 이는 반도체 칩에서 발생한 고온의 열이 솔더 레지스트의 낮은 열전도율에 의해 주변으로 확 산되지 않았음을 알 수 있다.
반면, 솔더 레지스트(16)의 중량에 대해 20 중량%로 세라믹 파우더가 함침된 솔더 레지스트(16)가 도포된 기판 상에 상기와 동일하게 반도체 칩 13개를 실장하여 열의 확산을 해석한 결과, 반도체 칩의 주변의 온도가 섭씨 129.1 도이고 주변의 솔더 레지스트(16)의 온도는 섭씨 58.7도로써 세라믹 파우더가 함침된 솔더 레지스트(16)로 열이 급속히 확산됨을 알 수 있었다. 세라믹 파우더가 합성된 솔더 레지스트(16)에 의해 반도체 칩 주변의 온도가 최대 섭씨 1.4도 떨어진 것을 알 수 있다. 이것은 층간 회로층에 의한 열전달을 고려하지 않은 것으로 미루어 볼 때, 실제 제품에서의 감온 효과는 더욱 증가할 것으로 예상된다. 이와 같이, 전기저항의 변화가 거의 없는 소량의 세라믹 파우더의 함침만으로 우수한 방열효과를 얻을 수 있다.
절연층(12)은 복수 개로 적층될 수 있으며, 세라믹 파우더가 함침된 솔더 레지스트(16)는 복수의 절연층(12)의 최외층에 적층될 수 있다. 즉, 다층인쇄회로기판의 최외층에 세라믹 파우더가 함침된 솔더 레지스트(16)를 적층하여 기판의 방열특성을 개선할 수 있다.
솔더 레지스트(16)에 세라믹 파우더를 함침하면 기판의 방열특성이 개선되므로, 제조공정 또는 사용상 기판의 휨(warpage)를 개선할 수 있다. 즉, 기판이 박판화될수록 휨이 증가되므로 이를 개선하기 위해 종래에는 코어의 강성도를 향상시키는 방향으로 개발이 진행되었으나, 본 발명의 사상에 따라 솔더 레지스트(16)에 소량의 세라믹 파우더를 함침하게 되면 홀 가공성의 저하없이 휨을 크게 감소시킬 수 있다. 이는 휨을 줄이기 위해 코어를 사용하지 않아도 휨을 제어할 수 있으므로 최근 이슈가 되는 코어리스(coreless) 구조에도 적용이 가능한 것이다.
또한, 솔더 레지스트(16)에 소량의 세라믹 파우더를 함침시키므로써 열팽창계수의 변화가 거의 없는 상태에서 열전도율이 크게 증가하므로 짧은 시간에 고온이 열이 확산되면서 솔더 레지스트(16)의 경화시간을 단축시킬 수 있다.
도 3은 본 발명의 다른 실시예에 따른 방열 인쇄회로기판의 단면도이다. 도 3을 참조하면, 절연층(12), 회로패턴(14), 솔더 레지스트(16), 절연 솔더레지스트(20)가 도시되어 있다.
도 3에 도시된 실시예는 도 2에 도시된 실시예와 비교하여 절연 솔더레지스트(20)가 추가된 것을 제외하고, 동일하므로 그 차이점에 대해서만 서술한다.
도 3에 도시된 바와 같이, 절연층(12)과 솔더 레지스트(16) 사이에 절연 솔더레지스트(20)를 개재시킨다. 절연 솔더레지스트(20)라 함은 본 발명에서 특징되고 있는 세라믹 파우더가 함침되지 않고, 방열효과가 없는, 통상적으로 기판에서 회로패턴을 외부환경으로부터 보고하기 위해 쓰이는 것을 말한다.
도 2에 도시된 실시예에서 세라믹 파우더를 솔더 레지스트(16)에 모두 사용하면 고가의 세라믹 파우더로 인해 기판의 가격상승을 일으킬 수 있기 때문에, 절연층(12)의 외층을 절연을 목적으로 하는 절연 솔더레지스트(20)와 열전도를 목적으로 하는 세라믹 파우더가 함침된 솔더 레지스트(16)로 분리한 이중 구조로 구현할 수 있다.
이때, 세라믹 파우더는 열전도를 목적으로 하는 솔더 레지스트(16)에만 함침되어 반도체 칩에서 발생되는 열을 기판으로 효과적으로 방열할 수 있다. 기판의 회로를 외부로부터 보호하는 솔더 레지스트를 절연 솔더레시스트(20)와 세라믹 파우더가 함침된 솔더 레지스트(16)의 이중 구조로 분리하기 때문에, 함침되는 세라믹 파우더의 양을 줄일 수 있으므로 인쇄회로기판의 가격을 낮출 수 있다.
또한, 절연 솔더레지스트(20)와 솔더 레지스트(16)의 이중 구조는 필름 방식과 액상 프린트 방식을 사용하여 구현될 수 있다.
도 4는 본 발명의 제1 실시예에 따른 반도체 칩 패키지의 단면도이다. 도 4를 참조하면, 절연층(12), 회로패턴(14), 솔더 레지스트(16), 반도체 칩(18)이 도시되어 있다.
반도체 칩 패키지는 인쇄회로기판 상에 반도체 칩을 솔더 범프 등을 매개로 실장하고 반도체 칩과 인쇄회로기판 사이에 접착필름(attach film)이나, 언더필을 주입하여 반도체 칩과 인쇄회로기판의 접합을 강화하게 된다. 반도체 칩이 인쇄회로기판에 실장되면 반도체 칩을 인캡슐레이팅(encapsulating)하는 몰딩재(미도시)가 도포된다. 한편, 이러한 반도체 칩 패키지를 주기판(main board)에 실장하기 위해 솔더 볼을 결합하고 플립 칩 등의 방식으로 주기판에 반도체 칩을 실장하게 된다.
반도체 칩 패키지에 있어서 반도체 칩으로부터 발생하는 열의 이동 경로를 살펴 보면, 반도체 칩에서 발생한 열은 솔더 범프와 기판의 회로패턴(14)를 통해 주기판에 연결되는 솔더 볼로 이동하게 된다. 이와 같이 열의 이동 경로가 매우 제한되어 고온의 열이 반도체 칩이나 기판에 발생하여 오작동이나, 작동의 멈춤 등의 불량이 발생하게 된다.
본 실시예는 반도체 칩과, 반도체 칩이 실장되며, 표면에 회로패턴(14)이 형성되는 절연층(12)과, 절연층(12)에 적층되는 솔더 레지스트(16)를 더 포함하되, 솔더 레지스트(16)에 세라믹 파우더(ceramic powder)를 함침시켜, 반도체 칩에서 발생하는 열을 기판의 여러 방향에서 확산되도록 하여 방열성능을 향상시킬 수 있다.
상술한 바와 같이, 반도체 칩 패키지에 있어 열 전달의 큰 장애가 되는 솔더 레지스트(16)에 대해, 솔더 레지스트(16)의 전기저항을 크게 변화시키는 않는 범위에서 세라믹 파우더의 함유량을 최소화하여 인쇄회로기판의 열 확산 성능을 개선시키는 것이다.
세라믹 파우더가 함침된 솔더 레지스트(16)를 제조하기 위하여 세라믹 파우더와 솔더 레지스트(16)의 폴리머를 배합하기 위해서는 세라믹 파우더의 분산성이 매우 중요하다. 따라서, 솔더 레지스트(16)의 전기저항을 크게 변화되지 않도록 솔더 레지스트(16)의 중량에 대해 0.1 내지 60 중량%의 세라믹 파우더를 함침시키되 초음파 처리(ultrasonication), ball milling, high speed shearing, 화학적 개질법 등의 방법으로 솔더 레지스트(16) 내에서 세라믹 파우더가 균일하게 분산되도록 한다.
이때, 세라믹 파우더는 질화붕소(BN), 알루미나(Al2O3), 실리콘 나이트 라이드(Si3N4) 및 질화알루미늄(AlN) 중 어느 하나 이상으로 이루어질 수 있다.
절연층(12)은 복수 개로 적층될 수 있으며, 세라믹 파우더가 함침된 솔더 레지스트(16)는 복수의 절연층(12)의 최외층에 적층될 수 있다. 즉, 다층인쇄회로기판의 최외층에 세라믹 파우더가 함침된 솔더 레지스트(16)를 적층하여 기판의 방열특성을 개선할 수 있다.
통상 반도체 칩에서 발생한 열은 기판에 전달되고 기판을 통해 외부환경으로 방출되는데 세라믹 파우더를 솔더 레지스트(16)에 함침시킴으로써 기판을 통해 열이 방출되므로 반도체 칩에서 발생한 고온의 열을 보다 효과적으로 외부 환경에 방출시킬 수 있다.
솔더 레지스트(16)에 세라믹 파우더를 함침하면 기판의 방열특성이 개선되므로, 제조공정 또는 사용상 기판의 휨(warpage)를 개선할 수 있다. 즉, 기판이 박판화될수록 휨이 증가되므로 이를 개선하기 위해 종래에는 코어의 강성도를 향상시키는 방향으로 개발이 진행되었으나, 본 발명의 사상에 따라 솔더 레지스트(16)에 소량의 세라믹 파우더를 함침하게 되면 홀 가공성의 저하없이 휨을 크게 감소시킬 수 있다. 이는 휨을 줄이기 위해 코어를 사용하지 않아도 휨을 제어할 수 있으므로 최근 이슈가 되는 코어리스(coreless) 구조에도 적용이 가능한 것이다.
또한, 솔더 레지스트(16)에 소량의 세라믹 파우더를 함침시키므로써 열팽창계수의 변화가 거의 없는 상태에서 열전도율이 크게 증가하므로 짧은 시간에 고온 이 열이 확산되면서 솔더 레지스트(16)의 경화시간을 단축시킬 수 있다.
도 5는 본 발명의 제2 실시예에 따른 반도체 칩 패키지의 단면도이다. 도 5를 참조하면, 절연층(12), 회로패턴(14), 솔더 레지스트(16), 반도체 칩(18), 절연 솔더레지스트(20)가 도시되어 있다.
도 5에 도시된 실시예는 도 4에 도시된 실시예와 비교하여 절연 솔더레지스트(20)가 추가된 것을 제외하고, 동일하므로 그 차이점에 대해서만 서술한다.
도 5에 도시된 바와 같이, 기판의 최외층의 절연층(12)과 솔더 레지스트(16) 사이에 절연 솔더레지스트(20)를 개재시킨다. 절연 솔더레지스트(20)는 세라믹 파우더가 함침되지 않으며, 통상적으로 쓰이는 의미로서, 기판의 회로패턴(14)을 외부로부터 보호할 수 있도록 커버하고, 절연시키는 역할을 한다.
절연 솔더레지스트(20)에 기판의 열전도를 목적으로 하고, 세라믹 파우더가 함침된 솔더레지스트(16)를 적층한다. 종래에 회로패턴을 보호하는 솔더 레지스트의 역할을 하는 층을 절연 솔더레지스트(20)와 솔더 레지스트(16)로 분리한 이중구조이다.
세라믹 파우더는 열전도를 목적으로 하는 솔더 레지스트(16)에만 함침되어 고가의 세라믹 파우더의 함유량을 줄일 수 있으므로, 인쇄회로기판의 생산비를 낮출 수 있다. 또한, 절연 솔더레지스트(20)와 솔서 레지스트(16)의 이중 구조는 필름 방식과 액상 프린트 방식을 사용하여 구현될 수 있다.
솔더 레지스트(16)의 전기저항을 크게 변화되지 않도록 솔더 레지스트(16)의 중량에 대해 0.1 내지 60 중량%의 세라믹 파우더를 함침시키되 초음파 처리(ultrasonication), ball milling, high speed shearing, 화학적 개질법 등의 방법으로 솔더 레지스트(16) 내에서 세라믹 파우더가 균일하게 분산되도록 한다.
이때, 세라믹 파우더는 질화붕소(BN), 알루미나(Al2O3), 실리콘 나이트 라이드(Si3N4) 및 질화알루미늄(AlN) 중 어느 하나 이상으로 이루어질 수 있다.
절연층(12)은 복수 개로 적층될 수 있으며, 세라믹 파우더가 함침된 솔더 레지스트(16)는 복수의 절연층(12)의 최외층에 적층될 수 있다. 즉, 다층인쇄회로기판의 최외층에 세라믹 파우더가 함침된 솔더 레지스트(16)를 적층하여 반도체 칩(18)에서 발생되는 열을 기판을 통해 방열시킬 수 있는 반도체 칩 패키지를 구현할 수 있다.
도 6 본 발명의 제3 실시예에 따른 반도체 칩 패키지의 단면도이다. 도 6을 참조하면, 절연층(12), 회로패턴(14), 솔더 레지스트(16), 반도체 칩(18), 절연 솔더레지스트(20)가 도시되어 있다.
도 6에 도시된 실시예는 도 5에 도시된 실시예와 비교하여 솔더 레지스트(16)가 반도체 칩(18)의 실장 영역에 상응하여 형성된다는 것을 제외하고, 동일하므로 그 차이점에 대해서만 서술한다.
도 6에 도시된 바와 같이, 반도체 칩(18)이 실장되는 영역에 상응하여 절연 솔더레지스트(20)에 솔더 레지스트(16)가 적층된다. 여기서, 반도체 칩(18)이 실장 되는 영역은 반도체 칩(18)이 인쇄회로기판에 실장될 때, 반도체 칩(18)보다 넓은 범위의 영역을 의미한다. 왜냐하면, 반도체 칩(18)과 인쇄회로기판 사이에 언더필을 주입하여 접합을 강화하기 때문에 언더필에 의한 실장 범위가 반도체 칩(18)보다 넓어진다.
절연 솔더레지스트(20)는 다층 인쇄회로기판의 최외층 회로패턴(14)을 보호하기 위하여 기판에 커버되며 절연을 목적으로 한다. 즉, 통상적으로 기판의 회로패턴(14)을 보호하며, 세라믹 파우더가 함침되지 않는 것을 의미한다.
절연 솔더레지스트(20)에 기판의 열전도를 목적으로 하고, 세라믹 파우더가 함침된 솔더 레지스트(16)를 적층하는데, 복수개의 반도체 칩(18)이 기판에 실장되는 영역에 상응하여 솔더 레지스트(16)를 적층한다.
고가의 세라믹 파우더가 함침된 솔더 레지스트(16)가 열을 발생시키는 반도체 칩(18)이 실장되는 영역에만 적층되므로, 세라믹 파우더의 함유량을 줄일 수 있어 기판의 제조비용을 절감할 수 있다.
또한 다층 인쇄회로기판의 최외층에 형성되는 회로패턴(14)은 절연 솔더레지스트(20)가 커버되므로, 외부로부터 회로패턴(14)을 보호할 수 있음은 물론이다. 또한, 절연 솔더레지스트(20)와 솔서 레지스트(16)의 이중 구조는 필름 방식과 액상 프린트 방식을 사용하여 구현될 수 있다.
솔더 레지스트(16)의 전기저항을 크게 변화되지 않도록 솔더 레지스트(16)의 중량에 대해 0.1 내지 60 중량%의 세라믹 파우더를 함침시키되 초음파 처리(ultrasonication), ball milling, high speed shearing, 화학적 개질법 등의 방 법으로 솔더 레지스트(16) 내에서 세라믹 파우더가 균일하게 분산되도록 한다.
이때, 세라믹 파우더는 질화붕소(BN), 알루미나(Al2O3), 실리콘 나이트 라이드(Si3N4) 및 질화알루미늄(AlN) 중 어느 하나 이상으로 이루어질 수 있다.
절연층(12)은 복수 개로 적층될 수 있으며, 세라믹 파우더가 함침된 솔더 레지스트(16)는 복수의 절연층(12)의 최외층에 적층될 수 있다. 즉, 다층인쇄회로기판의 최외층에 세라믹 파우더가 함침된 솔더 레지스트(16)를 적층하여 반도체 칩(18)에서 발생되는 열을 기판을 통해 방열시킬 수 있는 반도체 칩 패키지를 구현할 수 있다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야에서 통상의 지식을 가진 자라면 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
도 1은 종래 기술에 따른 반도체 칩 패키지의 단면도.
도 2는 본 발명의 일 실시예에 따른 방열 인쇄회로기판의 단면도.
도 3은 본 발명의 다른 실시예에 따른 방열 인쇄회로기판의 단면도.
도 4는 본 발명의 제1 실시예에 따른 반도체 칩 패키지의 단면도.
도 5는 본 발명의 제2 실시예에 따른 반도체 칩 패키지의 단면도.
도 6은 본 발명의 제3 실시예에 따른 반도체 칩 패키지의 단면도.
<도면의 주요부분에 대한 부호의 설명>
12 : 절연층 14 : 회로패턴
16 : 솔더 레지스트 18 : 반도체 칩
20 : 절연 솔더 레지스트

Claims (11)

  1. 표면에 회로패턴이 형성되는 절연층과;
    상기 절연층에 표면에 코팅되며, 상기 회로패턴을 커버하여 보호하는 솔더 레지스트를 포함하되,
    상기 솔더 레지스트는,
    세라믹 파우더가 함침되지 않는 폴리머 재질의 제1 층과,
    상기 제1 층 상에 적층되며, 세라믹 파우더가 함침된 폴리머 재질의 제2 층을 포함하는 것을 특징으로 하는 방열 인쇄회로기판.
  2. 제1항에 있어서,
    상기 절연층은 복수 개로 적층되며, 상기 솔더 레지스트는 상기 복수의 절연층의 최외층에 적층되는 것을 특징으로 하는 방열 인쇄회로기판.
  3. 삭제
  4. 제1항에 있어서,
    상기 세라믹 파우더는 질화붕소(BN), 알루미나(Al2O3), 실리콘 나이트 라이드(Si3N4) 및 질화알루미늄(AlN)으로 이루어진 군에서 선택된 어느 하나 이상으로 이루어지는 것을 특징으로 하는 방열 인쇄회로기판.
  5. 제1항에 있어서,
    상기 솔더 레지스트에는, 상기 솔더 레지스트의 중량에 대해 0.1 내지 60 중량%의 세라믹 파우더가 함침되는 것을 특징으로 하는 방열 인쇄회로기판.
  6. 반도체 칩과;
    상기 반도체 칩이 실장되며, 표면에 회로패턴이 형성되는 절연층과;
    상기 절연층에 표면에 코팅되며, 상기 회로패턴을 커버하여 보호하는 솔더 레지스트를 더 포함하되,
    상기 솔더 레지스트는,
    세라믹 파우더가 함침되지 않는 폴리머 재질의 제1 층과,
    상기 제1 층 상에 적층되며, 세라믹 파우더가 함침된 폴리머 재질의 제2 층을 포함하는 것을 특징으로 하는 반도체 칩 패키지.
  7. 제6항에 있어서,
    상기 절연층은 복수 개로 적층되며, 상기 솔더 레지스트는 상기 복수의 절연 층의 최외층에 적층되는 것을 특징으로 하는 반도체 칩 패키지.
  8. 삭제
  9. 제6항에 있어서,
    상기 솔더 레지스트는 상기 반도체 칩의 실장 영역에 상응하여 적층되는 것을 특징으로 하는 반도체 칩 패키지.
  10. 제6항에 있어서,
    상기 세라믹 파우더는 질화붕소(BN), 알루미나(Al2O3), 실리콘 나이트 라이드(Si3N4) 및 질화알루미늄(AlN)으로 이루어진 군에서 선택된 어느 하나 이상으로 이루어지는 것을 특징으로 하는 반도체 칩 패키지.
  11. 제6항에 있어서,
    상기 솔더 레지스트에는, 상기 솔더 레지스트의 중량에 대해 0.1 내지 60 중량%의 세라믹 파우더가 함침되는 것을 특징으로 하는 반도체 칩 패키지.
KR1020080019777A 2008-03-03 2008-03-03 방열 인쇄회로기판 및 반도체 칩 패키지 KR101005242B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080019777A KR101005242B1 (ko) 2008-03-03 2008-03-03 방열 인쇄회로기판 및 반도체 칩 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080019777A KR101005242B1 (ko) 2008-03-03 2008-03-03 방열 인쇄회로기판 및 반도체 칩 패키지

Publications (2)

Publication Number Publication Date
KR20090094685A KR20090094685A (ko) 2009-09-08
KR101005242B1 true KR101005242B1 (ko) 2011-01-04

Family

ID=41295058

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080019777A KR101005242B1 (ko) 2008-03-03 2008-03-03 방열 인쇄회로기판 및 반도체 칩 패키지

Country Status (1)

Country Link
KR (1) KR101005242B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11903145B2 (en) 2020-12-31 2024-02-13 Samsung Electronics Co., Ltd. Wiring board and semiconductor module including the same

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116544192B (zh) * 2023-07-07 2023-09-15 合肥中航天成电子科技有限公司 一种cqfn管壳阻焊结构
CN117438384B (zh) * 2023-12-06 2024-03-15 江苏中科智芯集成科技有限公司 一种芯片封装结构

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040086286A (ko) * 2002-01-25 2004-10-08 소니 가부시끼 가이샤 고주파 모듈 및 그 제조 방법
KR20070096943A (ko) * 2006-03-27 2007-10-02 다이요 잉키 세이조 가부시키가이샤 경화성 수지 조성물 및 그의 경화물
KR20070105853A (ko) * 2006-04-26 2007-10-31 신꼬오덴기 고교 가부시키가이샤 실장 기판

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040086286A (ko) * 2002-01-25 2004-10-08 소니 가부시끼 가이샤 고주파 모듈 및 그 제조 방법
KR20070096943A (ko) * 2006-03-27 2007-10-02 다이요 잉키 세이조 가부시키가이샤 경화성 수지 조성물 및 그의 경화물
KR20070105853A (ko) * 2006-04-26 2007-10-31 신꼬오덴기 고교 가부시키가이샤 실장 기판

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11903145B2 (en) 2020-12-31 2024-02-13 Samsung Electronics Co., Ltd. Wiring board and semiconductor module including the same

Also Published As

Publication number Publication date
KR20090094685A (ko) 2009-09-08

Similar Documents

Publication Publication Date Title
KR100902128B1 (ko) 방열 인쇄회로기판 및 반도체 칩 패키지
US8779582B2 (en) Compliant heat spreader for flip chip packaging having thermally-conductive element with different metal material areas
US6519154B1 (en) Thermal bus design to cool a microelectronic die
US6670699B2 (en) Semiconductor device packaging structure
US7772692B2 (en) Semiconductor device with cooling member
TWI508238B (zh) 晶片散熱系統
WO2010050087A1 (ja) 積層型半導体装置及びその製造方法
JP2009158742A (ja) 電子装置
US20090014865A1 (en) Heat-conductive package structure
EP3792969B1 (en) Semiconductor package having liquid-cooling lid
KR101005242B1 (ko) 방열 인쇄회로기판 및 반도체 칩 패키지
TW201436126A (zh) 封裝系統上之嵌入式封裝
US6238954B1 (en) COF packaged semiconductor
US8159066B2 (en) Semiconductor package having a heat dissipation member
JP5115200B2 (ja) 電子素子、それを有するパッケージ及び電子装置
JP3164067U (ja) 回路板
KR102194720B1 (ko) 방열 구조체를 포함하는 회로기판
JP2008004688A (ja) 半導体パッケージ
JPH1168263A (ja) 電子回路基板
KR102444136B1 (ko) 방열 성능이 향상된 밀리미터파 송수신기
JP2018207053A (ja) プリント基板
US20230028070A1 (en) Substrate comprising a lid structure, package substrate comprising the same and semiconductor device
KR101043546B1 (ko) 패키지 기판 및 이의 제조 방법
TWM610736U (zh) 內埋散熱載板的線路基板及其封裝結構
JPH03212961A (ja) 半導体チップキャリア

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
E902 Notification of reason for refusal
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130916

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20141001

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee