KR101004804B1 - Method for Forming Semiconductor Device - Google Patents

Method for Forming Semiconductor Device Download PDF

Info

Publication number
KR101004804B1
KR101004804B1 KR1020030049444A KR20030049444A KR101004804B1 KR 101004804 B1 KR101004804 B1 KR 101004804B1 KR 1020030049444 A KR1020030049444 A KR 1020030049444A KR 20030049444 A KR20030049444 A KR 20030049444A KR 101004804 B1 KR101004804 B1 KR 101004804B1
Authority
KR
South Korea
Prior art keywords
diffusion region
silicide
region
forming
semiconductor device
Prior art date
Application number
KR1020030049444A
Other languages
Korean (ko)
Other versions
KR20050009635A (en
Inventor
박성형
Original Assignee
매그나칩 반도체 유한회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 매그나칩 반도체 유한회사 filed Critical 매그나칩 반도체 유한회사
Priority to KR1020030049444A priority Critical patent/KR101004804B1/en
Publication of KR20050009635A publication Critical patent/KR20050009635A/en
Application granted granted Critical
Publication of KR101004804B1 publication Critical patent/KR101004804B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823437—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H01L21/823443—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes silicided or salicided gate conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

본 발명은 반도체 소자의 형성방법에 관한 것으로서, 더욱 구체적으로는 STI영역에 의해 격리되어 반도체 기판 상에 형성된 확산영역을 가지는 반도체 소자에 있어서, 상기 확산영역의 가장자리에 형성되어 있는 모우트 상에 모우트 사이드월을 형성한 후, 상기 확산영역 상에 실리사이드층을 형성하는 것을 특징으로 하는 반도체 소자의 형성방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of forming a semiconductor device, and more particularly, to a semiconductor device having a diffusion region formed on a semiconductor substrate by being separated by an STI region, which is formed on a moat formed at an edge of the diffusion region. After forming a sidewall, a silicide layer is formed on the said diffusion region, It is related with the formation method of the semiconductor element.

본 발명에 따르면, 확산영역에 실리사이드층 형성시, 확산영역의 가장자리에 모우트 사이드월을 형성하여 실리사이드가 확산영역의 상층부분에만 형성되도록 함으로써, 실리사이드층과 반도체 기판 간의 정션 콘택에 의한 정션누설전류가 발생하는 것을 방지할 수 있으며, 셸로우정션(shallow junction)을 형성할 때의 액티브 영역의 가장자리 부분의 전류누설을 고려한 공정마진을 충분히 확보할 수 있도록 하는 이점이 있다.According to the present invention, when the silicide layer is formed in the diffusion region, a lateral sidewall is formed at the edge of the diffusion region so that the silicide is formed only in the upper portion of the diffusion region, thereby causing junction leakage current due to the junction contact between the silicide layer and the semiconductor substrate. Can be prevented from occurring and a process margin can be sufficiently secured considering current leakage at the edge of the active region when forming a shallow junction.

실리사이드, STI영역, 모우트, 모우트 사이드월, 확산영역, 셸로우정션Silicide, STI Area, Mout, Mout Sidewall, Diffusion Area, Shallow Junction

Description

반도체 소자의 형성방법{Method for Forming Semiconductor Device}Method for Forming Semiconductor Device {Method for Forming Semiconductor Device}

도 1은 종래 기술에 따른 실리사이드 적용 반도제 소자 형성방법을 설명하기 위한 것이다.1 is for explaining a method of forming a silicide applied semiconductor device according to the prior art.

도 2a 내지 도 2d는 본 발명에 의한 일 실시예에 따른 하이퍼포먼스형 실리사이드 적용 반도체 소자의 형성방법을 도시한 것이다.
2A to 2D illustrate a method of forming a high performance silicide-applied semiconductor device according to an embodiment of the present invention.

<도면의 주요부분에 대한 부호의 설명><Description of the symbols for the main parts of the drawings>

101 : STI 영역 102 : 반도체 기판101: STI region 102: semiconductor substrate

103 : 확산영역 104 : 실리사이드층103 diffusion region 104 silicide layer

105 : 모우트 106 : 정션 바운더리105: Moat 106: Junction Boundary

201 : STI 영역 202 : 반도체 기판201: STI region 202: semiconductor substrate

203 : 확산영역 204 : 모우트203: diffusion region 204: moat

205 : 정션 바운더리 206 : 옥사이드 절연층205: junction boundary 206: oxide insulating layer

207 : 모우트 사이드월 208 : 실리사이드층
207: moat sidewall 208: silicide layer

본 발명은 반도체 소자의 형성방법에 관한 것으로서, 더욱 구체적으로는 STI영역에 의해 격리되어 반도체 기판 상에 형성된 확산영역을 가지는 반도체 소자에 있어서, 확산영역의 가장자리에 형성되어 있는 모우트 상에 모우트 사이드월을 형성한 후, 상기 확산영역 상에 실리사이드층을 형성하는 것을 특징으로 하는 하이퍼포먼스형 실리사이드 적용 반도체 소자의 형성방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of forming a semiconductor device, and more particularly, to a semiconductor device having a diffusion region formed on a semiconductor substrate by being separated by an STI region, wherein the mote is formed on a moat formed at an edge of the diffusion region. After forming a sidewall, a silicide layer is formed on the said diffusion region, It is related with the formation method of the high performance silicide applied semiconductor element.

로직 기술(Logic Technology)에서는 트랜지스터의 동작 성능을 향상시키기 위하여 실리사이드(silicide) 공정을 적용하여 시트저항(sheet resistance)를 낮추는 공정을 채용하고 있다. Logic technology employs a process of lowering sheet resistance by applying a silicide process to improve the operation performance of the transistor.

한편, 일반적으로 액티브 영역의 확산영역과 STI(shallow trench isolation)영역 간, 즉 확산 영역의 가장자리에는 STI영역에서의 필드 옥사이드(field oxide)의 손실로 인한 일정한 홈이 형성되며 이를 모우트(moat)라고 부른다.On the other hand, in general, a constant groove is formed between the diffusion region of the active region and the shallow trench isolation region, that is, the edge of the diffusion region due to the loss of the field oxide in the STI region. It is called.

그러나, 확산 영역의 가장자리에 형성되는 이러한 모우트는 확산영역에 대한 실리사이드 형성공정의 적용 결과, 반도체 기판과 실리사이드층 간의 정션 콘택에 의한 정션누설전류를 발생시키는 문제점이 있다. 즉, 액티브영역 내의 확산영역에 대하여 실리사이드용 물질을 증착하여 상기 확산영역 상에 실리사이드층을 형성할 때, 확산 영역의 가장자리에 모우트가 있음으로 해서 실리사이드층이 확산영역의 상층부에만 형성되는 것이 아니라 확산영역의 가장자리에도 형성되게 된다. 이에 따라, 상기 실리사이드 층과, 반도체 기판과 확산영역 간의 경계인 졍션바운더리(junction boundary) 간의 거리가 가까와져서 쇼트키 콘택(schottky contact)을 유발하게 되며, 결국 실리사이드층과 반도체 기판 사이에 정션 누설전류가 발생하게 되는 것이다.
However, such a moat formed at the edge of the diffusion region has a problem of generating a junction leakage current due to the junction contact between the semiconductor substrate and the silicide layer as a result of the application of the silicide forming process to the diffusion region. That is, when the silicide layer is formed on the diffusion region by depositing a silicide material on the diffusion region in the active region, the silicide layer is not formed only on the upper portion of the diffusion region because of the moat at the edge of the diffusion region. It is also formed at the edge of the diffusion region. As a result, the distance between the silicide layer and the junction boundary, which is a boundary between the semiconductor substrate and the diffusion region, is shortened to cause a schottky contact, resulting in a junction leakage current between the silicide layer and the semiconductor substrate. Will occur.

이하, 첨부한 도면을 참고로 이러한 종래기술에 의한 하이퍼포먼스형 실리사이드 적용 반도체 소자 형성방법의 문제점을 더욱 상세히 설명하기로 한다.Hereinafter, with reference to the accompanying drawings will be described in more detail the problem of the conventional method for forming a high performance silicide applied semiconductor device.

도 1은 종래 실리사이드 적용 반도체 소자의 구조를 도시한 것이다.1 illustrates a structure of a conventional silicide-applied semiconductor device.

도시된 바와 같이, 일반적으로 확산영역(103)과 STI영역(101)의 경계부위에는 필드 옥사이드의 손실에 따른 모우트(105)가 형성된다. 확산영역(103)은 반도체 기판(102) 상에 형성되어 있으며, 확산영역(103)과 반도체 기판(102) 간의 경계인 정션바운더리(106)는 그 가장자리 부위에는 그 표면 인터스티셜(interstitial) 농도에 따라 약간의 밴드업(band up)이 발생하여 상부를 향하여 조금 굽혀져 있는 형태를 띠게 된다. As shown, generally, a moat 105 is formed at the boundary between the diffusion region 103 and the STI region 101 due to the loss of the field oxide. The diffusion region 103 is formed on the semiconductor substrate 102, and the junction boundary 106, which is a boundary between the diffusion region 103 and the semiconductor substrate 102, has a surface interstitial density at its edge portion. As a result, a slight band up occurs and the shape slightly bends upward.

이 때, 트랜지스터의 동작성능 향상을 위해 실리사이드용 물질을 확산영역(103) 상에 증착하여 실리사이드층(104)을 형성하게 될 경우, 그 실리사이드층(104)은 확산영역(103)의 상부에만 형성되는 것이 아니라, 확산영역의 가장자리에 있는 모우트(105)에 의해 확산영역(103)의 가장자리 부근에도 형성되게 된다. 이에 따라, 실리사이드층(104)과 정션바운더리(106) 간의 거리가 너무 가까워져서 쇼트키 콘택이 발생하게 되며, 결국 실리사이드층(104)과 반도체 기판(102) 사이에 정션 누설전류가 발생하게 되어 반도체 소자의 성능을 떨어뜨리는 주요인이 되는 것이다.
In this case, when the silicide layer 104 is formed by depositing a silicide material on the diffusion region 103 to improve the operation performance of the transistor, the silicide layer 104 is formed only on the diffusion region 103. Rather, it is formed in the vicinity of the edge of the diffusion region 103 by the moat 105 at the edge of the diffusion region. As a result, the distance between the silicide layer 104 and the junction boundary 106 is too close to generate a Schottky contact, and eventually a junction leakage current is generated between the silicide layer 104 and the semiconductor substrate 102. It is a major factor in degrading device performance.

따라서, 본 발명이 이루고자 하는 기술적 과제는 확산영역에 실리사이드층 형성시, 액티브영역의 가장자리에 형성되는 모우트로 인해 실리사이드층이 액티브 영역의 가장자리에까지 증착되어 형성되는 것을 방지하여 액티브영역의 상층부분에만 형성되도록 함으로써, 정션누설전류가 발생하는 것을 방지할 수 있도록 하는 하이퍼포먼스형 실리사이드 적용 반도체 소자의 형성방법을 제공하는 데 있다.
Accordingly, the technical problem to be achieved by the present invention is to prevent the silicide layer from being deposited to the edge of the active region and to form only the upper portion of the active region when the silicide layer is formed in the diffusion region. The present invention provides a method of forming a high-performance silicide-applied semiconductor device capable of preventing generation of junction leakage current.

상기 기술적 과제를 달성하기 위하여, 본 발명은 STI영역에 의해 격리되어 반도체 기판 상에 형성된 확산영역을 가지는 반도체 소자에 있어서, (1) 상기 STI영역과, 상기 확산영역의 가장자리에 형성되어 있는 모우트 및 상기 확산영역 상에 절연물질을 증착하는 단계와, (2) 상기 증착된 절연물질을 식각하여 상기 모우트 상에 모우트 사이드월을 형성하는 단계와, (3) 상기 확산영역 상에 실리사이드용 물질을 증착하여 상기 확산영역 상의 실리콘과 반응시켜 실리사이드층을 형성시키는 단계를 포함하여 구성되는 것을 특징으로 하는 하이퍼포먼스형 실리사이드 적용 반도체 소자의 형성방법을 제공한다. In order to achieve the above technical problem, the present invention provides a semiconductor device having a diffusion region formed on a semiconductor substrate, separated by an STI region, which comprises: (1) a moat formed at an edge of the STI region and the diffusion region; And depositing an insulating material on the diffusion region, (2) etching the deposited insulating material to form a mot sidewall on the moat, and (3) silicide on the diffusion region. And forming a silicide layer by depositing a material and reacting with silicon on the diffusion region to provide a method for forming a high performance silicide applied semiconductor device.                     

상기에서, 상기 단계 (2)의 상기 모우트 사이드월을 형성하기 위한 절연물질은 옥사이드(oxide) 또는 나이트라이드(nitride)인 것이 바람직하다.In the above, it is preferable that the insulating material for forming the moat sidewall of the step (2) is oxide or nitride.

상기에서, 상기 단계 (2)의 식각으로는 건식식각 또는 습식식각을 실시하는 것이 바람직하다.
In the above, the etching of the step (2) is preferably carried out dry etching or wet etching.

본 발명에 의한 하이퍼포먼스형 실리사이드 적용 반도체 소자의 형성방법을 단계별로 설명하면 다음과 같다. STI영역에 의해 격리되어 있는 액티브 영역에는 반도체 기판 상에 확산영역이 형성된다. 확산영역과 STI영역의 경계 부위에는 STI영역의 필드옥사이드의 손실에 따른 모우트가 형성되어 있다. 우선, 확산영역 및 STI영역 전면에 대하여 절연물질을 증착한다. 이후, 상기 절연물질이 증착된 결과물에 대하여 식각공정을 실시하여 상기 모우트 상에 모우트 사이드월(moat sidewall)을 형성한다. 이 때, 식각공정은 건식식각 또는 습식식각 중 어느 방식이라도 적용 가능하다. 마지막으로, 상기 확산층에 대하여 실리사이드용 물질을 증착하여 상기 확산영역 상의 실리콘과 반응시켜 실리사이드층을 형성한다. 이 때 확산영역의 가장자리에 형성되어 있는 모우트 사이드월은 옥사이드 등의 절연물질로 되어 있어 실리사이드화 되지 아니한다. 결국, 실리사이드층과 정션바운더리 간에는 충분한 거리를 두고 떨어져 있게 되어 쇼트키 콘택에 의한 정션누설전류의 발생이 방지되게 된다.
Referring to the method of forming a high-performance silicide-applied semiconductor device according to the present invention step by step. A diffusion region is formed on the semiconductor substrate in the active region isolated by the STI region. At the boundary between the diffusion region and the STI region, a moat is formed due to the loss of the field oxide of the STI region. First, an insulating material is deposited on the entire surface of the diffusion region and the STI region. Thereafter, an etching process is performed on the resultant material on which the insulating material is deposited to form a moat sidewall on the moat. At this time, the etching process may be applied to any method of dry etching or wet etching. Finally, a silicide material is deposited on the diffusion layer to react with silicon on the diffusion region to form a silicide layer. At this time, the mouted sidewall formed at the edge of the diffusion region is made of an insulating material such as oxide and is not suicided. As a result, there is a sufficient distance between the silicide layer and the junction boundary to prevent the generation of junction leakage current due to the Schottky contact.

이하, 실시예를 통하여 본 발명을 더욱 상세히 설명하기로 한다. 이들 실시 예는 단지 본 발명을 예시하기 위한 것이며, 본 발명의 권리 보호 범위가 이들 실시예에 의해 제한되는 것은 아니다. 또한, 어떤 막이 다른 막 또는 기판의 "위(상)"에 있다고 기재된 경우, 상기 어떤 막이 상기 다른 막의 위에 직접 존재할 수도 있고, 그 사이에 제 3의 다른 막이 개재될 수도 있다.Hereinafter, the present invention will be described in more detail with reference to Examples. These examples are only for illustrating the present invention, and the scope of protection of the present invention is not limited to these examples. In addition, if a film is described as "on" another film or substrate, the film may be directly on top of the other film, and a third other film may be interposed therebetween.

도 2a 내지 도 2d는 본 발명의 일실시예에 따른 하이퍼포먼스형 실리사이드 적용 반도체 소자의 형성방법을 설명하기 위한 순차적 단면도로서, 이를 참조하여 본 발명을 설명하면 다음과 같다.2A through 2D are sequential cross-sectional views illustrating a method of forming a high performance silicide-applied semiconductor device according to an embodiment of the present invention.

도 2a에 도시된 바와 같이, 액티브 영역은 STI 영역(201)에 의해 격리되어 있으며, 반도체 기판(202) 상에 확산영역(203)이 형성되어 있는 구조를 이루고 있다. 확산영역(203)과 반도체 기판(202)의 경계인 정션바운더리(205)에는 표면 인터스티셜(surface interstitial) 농도에 따라 그 가장자리 부분이 위로 조금 굽혀져 있는 밴드업 형상을 띠고 있다. 또한, 상기에서 설명된 바와 같이, 확산영역(203)과 STI 영역(201)의 경계부위에는 필드 옥사이드의 손실에 따른 모우트(204)가 형성되어 있다.As shown in FIG. 2A, the active region is isolated by the STI region 201 and has a structure in which the diffusion region 203 is formed on the semiconductor substrate 202. The junction boundary 205, which is a boundary between the diffusion region 203 and the semiconductor substrate 202, has a band-up shape in which the edge portion thereof is slightly bent upward depending on the surface interstitial concentration. As described above, the moat 204 is formed at the boundary between the diffusion region 203 and the STI region 201 due to the loss of the field oxide.

이후, 도 2b에 도시된 바와 같이, 확산영역(203) 및 STI영역(201) 전면에 대하여 옥사이드(Oxide) 절연층(206)을 증착한다. 이 때, 옥사이드 대신에 나이트라이드(nitride) 등의 다양한 절연물질이 적용될 수도 있다. Then, as shown in FIG. 2B, an oxide insulating layer 206 is deposited on the entire surface of the diffusion region 203 and the STI region 201. In this case, various insulating materials such as nitride may be applied instead of oxides.

다음으로, 도 2c에 도시된 바와 같이, 상기에서 증착된 옥사이드 절연층(206)을 식각하는 공정을 실시하여 확산영역(203)의 가장자리 부분의 모우트(204) 상에 모우트 사이드월(moat sidewall, 207)을 형성한다. 이 때, 식각 공정은 건식식각 또는 습식식각 중 어느 방식이라도 적용 가능하다. Next, as shown in FIG. 2C, the MOS sidewalls are etched on the ridges 204 of the edge portion of the diffusion region 203 by etching the oxide insulating layer 206 deposited above. sidewall, 207). At this time, the etching process may be applied to any method of dry etching or wet etching.

마지막으로, 도 2d에 도시된 바와 같이, 상기 확산영역(203) 상에 대하여 실리사이드용 물질을 증착하여 상기 확산영역(203) 상의 실리콘과 반응시켜 실리사이드층(208)을 형성한다. 이 때 확산영역(203)의 가장자리에 형성되어 있는 모우트 사이드월(207)은 옥사이드 등의 절연물질로 되어 있어 실리사이드화 되지 아니한다. 결국, 도시된 바와 같이, 확산영역(203) 상부의 실리사이드층(208)과 정션바운더리(205) 간에는 충분한 거리를 유지하며 떨어져 있게 되어 반도체 기판(202)과 실리사이드층(208) 간에는 쇼트키 콘택이 형성되는 것이 방지됨으로써 정션누설전류의 발생이 방지되게 된다. Finally, as illustrated in FIG. 2D, a silicide material is deposited on the diffusion region 203 to react with silicon on the diffusion region 203 to form the silicide layer 208. At this time, the moutain sidewall 207 formed at the edge of the diffusion region 203 is made of an insulating material such as oxide and is not suicided. As a result, as shown, a sufficient distance is maintained between the silicide layer 208 and the junction boundary 205 on the diffusion region 203 so that a Schottky contact is formed between the semiconductor substrate 202 and the silicide layer 208. The formation of the junction leakage current is prevented by being prevented from being formed.

이와 같이, 상기의 방법에 따라 실리사이드층을 형성할 경우, 셸로우 정션을 형성할 때 정션 누설전류의 발생 방지가 용이하게 되어 공정 시 마진을 충분히 확보할 수 있도록 제어하는 것이 가능해 진다.
As described above, when the silicide layer is formed according to the above method, it is possible to easily prevent the generation of the junction leakage current when forming the shallow junction, so that it is possible to control to ensure sufficient margin during the process.

이상 설명한 바와 같이, 본 발명에 따르면, 확산영역에 실리사이드층 형성시, 액티브영역의 가장자리에 모우트 사이드월을 형성하여 실리사이드가 액티브 영역의 상층부분에만 형성되도록 함으로써 반도체 기판과 실리사이드층 간의 정션 콘택에 의한 정션누설전류가 발생하는 것을 방지할 수 있으며, 셸로우정션(shallow junction)을 형성할 때 정션 누설전류의 발생 방지가 용이하게 되어 공정시 마진을 충분히 확보할 수 있도록 하는 이점이 있다.As described above, according to the present invention, when the silicide layer is formed in the diffusion region, a mou sidewall is formed at the edge of the active region so that the silicide is formed only in the upper portion of the active region, thereby providing a junction contact between the semiconductor substrate and the silicide layer. Junction leakage current can be prevented from occurring, and when forming a shallow junction (shallow junction) it is easy to prevent the generation of junction leakage current has the advantage of ensuring a sufficient margin during the process.

Claims (3)

(1) STI영역에 의해 격리된 확산영역, 및 상기 확산영역의 가장자리 측면을 노출하는 모우트(moat)를 포함하는 반도체 기판 상에 상기 모우트를 채우는 절연층을 증착하는 단계; (1) depositing an insulating layer filling the moat on a semiconductor substrate comprising a diffusion region isolated by an STI region and a moat exposing a side edge of the diffusion region; (2) 상기 절연층을 식각하여 상기 모우트에 노출된 상기 확산영역의 가장자리 측면을 덮고 상기 확산영역의 상면을 노출하는 모우트 사이드월(side wall)을 형성하는 단계; 및 (2) etching the insulating layer to form a moat sidewall covering an edge side of the diffusion region exposed to the moat and exposing an upper surface of the diffusion region; And (3) 상기 확산영역 상에 실리사이드용 물질을 증착하고 상기 확산영역의 실리콘과 반응시켜 상기 모우트 사이드월에 의해 노출된 상기 확산영역의 상면에만 실리사이드층을 형성하는 단계를(3) depositing a silicide material on the diffusion region and reacting with silicon in the diffusion region to form a silicide layer only on an upper surface of the diffusion region exposed by the mou sidewall; 포함하여 구성되는 것을 특징으로 하는 반도체 소자의 형성방법.Method for forming a semiconductor device comprising a. 제 1항에 있어서, The method of claim 1, 상기 절연층은 옥사이드(oxide) 또는 나이트라이드(nitride)인 것을 특징으로 하는 반도체 소자의 형성방법.The insulating layer is a method of forming a semiconductor device, characterized in that the oxide (oxide) or nitride (nitride). 제 1항에 있어서, The method of claim 1, 상기 단계 (2)의 식각으로는 건식식각 또는 습식식각을 실시하는 것을 특징으로 하는 반도체 소자의 형성방법.The etching of the step (2) is a method of forming a semiconductor device, characterized in that for performing the dry etching or wet etching.
KR1020030049444A 2003-07-18 2003-07-18 Method for Forming Semiconductor Device KR101004804B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030049444A KR101004804B1 (en) 2003-07-18 2003-07-18 Method for Forming Semiconductor Device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030049444A KR101004804B1 (en) 2003-07-18 2003-07-18 Method for Forming Semiconductor Device

Publications (2)

Publication Number Publication Date
KR20050009635A KR20050009635A (en) 2005-01-25
KR101004804B1 true KR101004804B1 (en) 2011-01-04

Family

ID=37222339

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030049444A KR101004804B1 (en) 2003-07-18 2003-07-18 Method for Forming Semiconductor Device

Country Status (1)

Country Link
KR (1) KR101004804B1 (en)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000022153A (en) 1998-07-07 2000-01-21 Nec Corp Semiconductor device and manufacture thereof
KR20030045216A (en) * 2001-12-01 2003-06-11 주식회사 하이닉스반도체 Method of manufacturing a trench in semiconductor device
KR20030058826A (en) * 2002-01-02 2003-07-07 주식회사 하이닉스반도체 contact of semiconductor device and method for fabricating the same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000022153A (en) 1998-07-07 2000-01-21 Nec Corp Semiconductor device and manufacture thereof
KR20030045216A (en) * 2001-12-01 2003-06-11 주식회사 하이닉스반도체 Method of manufacturing a trench in semiconductor device
KR20030058826A (en) * 2002-01-02 2003-07-07 주식회사 하이닉스반도체 contact of semiconductor device and method for fabricating the same

Also Published As

Publication number Publication date
KR20050009635A (en) 2005-01-25

Similar Documents

Publication Publication Date Title
US6476444B1 (en) Semiconductor device and method for fabricating the same
US5674775A (en) Isolation trench with a rounded top edge using an etch buffer layer
US6740933B2 (en) Semiconductor device having trench isolation structure and method of fabricating the same
KR100368594B1 (en) Split Gate Flash Memory Device
US20070170511A1 (en) Method for fabricating a recessed-gate mos transistor device
US6352897B1 (en) Method of improving edge recess problem of shallow trench isolation
KR100845103B1 (en) Method of fabricating the semiconductor device
US6372606B1 (en) Method of forming isolation trenches in a semiconductor device
US20070243681A1 (en) Method of fabricating flash memory device using sidewall process
KR0161430B1 (en) Method for trench
KR101004804B1 (en) Method for Forming Semiconductor Device
JP4102606B2 (en) MOS transistor forming method
KR100546332B1 (en) Bipolar junction transistor and method for fabricating the same
US6265285B1 (en) Method of forming a self-aligned trench isolation
CN108987332B (en) Non-planarized shallow trench isolation formation
KR100670749B1 (en) Method for manufacturing saddle type transistor
US7374975B2 (en) Method of fabricating a transistor
KR20030049783A (en) Method of forming an isolation film in semiconductor device
KR100459693B1 (en) Trench isolation method of semiconductor device to prevent gate oxide layer from being deteriorated
KR20070021386A (en) Semiconductor device having recessed channel and W gate and method of fabricating the same
KR100744942B1 (en) Mathode of manufacturing semiconductor device
KR100219539B1 (en) Isolation method for a semiconductor device
KR100753051B1 (en) Method for manufacturing saddle type fin transistor
KR100280813B1 (en) Device Separator Formation Method of Semiconductor Device
KR100758496B1 (en) Semiconductor device and method of manufacturing thereof

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20131118

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20141119

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee