KR101000252B1 - 웨이퍼의 표면손상 평가방법 - Google Patents
웨이퍼의 표면손상 평가방법 Download PDFInfo
- Publication number
- KR101000252B1 KR101000252B1 KR1020030084661A KR20030084661A KR101000252B1 KR 101000252 B1 KR101000252 B1 KR 101000252B1 KR 1020030084661 A KR1020030084661 A KR 1020030084661A KR 20030084661 A KR20030084661 A KR 20030084661A KR 101000252 B1 KR101000252 B1 KR 101000252B1
- Authority
- KR
- South Korea
- Prior art keywords
- wafer
- damage
- evaluating
- surface damage
- voltage difference
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 42
- 239000000969 carrier Substances 0.000 claims abstract description 14
- 230000005284 excitation Effects 0.000 claims abstract description 3
- 238000004381 surface treatment Methods 0.000 claims abstract description 3
- 238000005530 etching Methods 0.000 claims description 13
- 238000005259 measurement Methods 0.000 claims description 10
- 238000001035 drying Methods 0.000 claims description 9
- 238000001312 dry etching Methods 0.000 claims description 2
- 238000002360 preparation method Methods 0.000 claims description 2
- 238000012545 processing Methods 0.000 abstract description 4
- 238000011156 evaluation Methods 0.000 description 19
- 239000002019 doping agent Substances 0.000 description 15
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 14
- 229910052710 silicon Inorganic materials 0.000 description 14
- 239000010703 silicon Substances 0.000 description 14
- 239000013078 crystal Substances 0.000 description 11
- 238000010438 heat treatment Methods 0.000 description 8
- 239000004065 semiconductor Substances 0.000 description 7
- 230000007547 defect Effects 0.000 description 6
- 239000000463 material Substances 0.000 description 6
- 230000035515 penetration Effects 0.000 description 5
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 4
- 229910052796 boron Inorganic materials 0.000 description 4
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 4
- 238000007517 polishing process Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 238000007689 inspection Methods 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 2
- 238000006731 degradation reaction Methods 0.000 description 2
- 238000012854 evaluation process Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 230000006978 adaptation Effects 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000005281 excited state Effects 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000000691 measurement method Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
- 238000011179 visual inspection Methods 0.000 description 1
- 238000005406 washing Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
- H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02041—Cleaning
- H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
- H01L21/02052—Wet cleaning only
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/3065—Plasma etching; Reactive-ion etching
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Plasma & Fusion (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
본 발명은 웨이퍼의 표면손상 평가방법에 대한 것이다. 본 발명의 웨이퍼의 표면손상 평가방법은, 표면가공단계를 거친 웨이퍼에 대한 표면손상의 정도의 측정을 위해 표면처리를 하는 전처리 단계와; 상기 전처리 단계를 거친 웨이퍼의 표면에 특정파장의 빛을 가하고, 소수캐리어의 여기에 의해 발생한 상기 웨이퍼 표면에서의 전압차를 측정하는 단계와; 상기 웨이퍼 표면에서의 전압차를 무손상 웨이퍼의 표면에 대한 값과 비교평가하는 단계를 포함하여 웨이퍼 표면 손상의 정도를 평가하는 것을 특징으로 한다.
웨이퍼, 표면, 손상, SPV, 소수캐리어
Description
도 1은 종래의 웨이퍼의 표면손상 평가하기 위한 작업공정을 도시한 흐름도.
도 2는 본 발명에 의한 웨이퍼의 표면손상 평가방법의 바람직한 실시예의 구성을 예시한 작업상태도.
도 3은 본 실시예의 전처리 과정을 예시한 작업흐름도.
도 4는 광원의 파장에 대한 웨이퍼 표면에서의 침투깊이를 예시한 그래프.
도 5는 본 발명에 의한 웨이퍼의 표면손상 평가과정을 예시한 흐름도.
도 6a는 본 발명의 원리를 예시한 부분 단면도.
도 6b는 본 발명의 원리를 예시한 도면.
도 7은 본 발명에 의한 웨이퍼의 표면손상의 평가상태를 예시한 평면도.
*도면의 주요부분에 대한 부호의 설명*
30...........샘플 웨이퍼 31..........소수캐리어
33...........SPV 장치 34..........보론
35...........정공
본 발명은 웨이퍼의 표면손상 평가방법에 대한 것으로, 더욱 상세하게는 웨이퍼의 표면에 특정 파장의 빛을 가하여 캐리어를 발생시키고 웨이퍼 표면에서의 전압차를 측정하는 것에 의해 웨이퍼의 표면 손상상태를 평가하는 웨이퍼의 표면손상 평가방법에 대한 것이다.
반도체 디바이스의 제조에 있어서, 웨이퍼 표면의 손상정도에 따른 산화막 열화현상 및 금속오염 등으로 인한 수율 저하현상은 VLSI/ULSI 소자에서 매우 중요하게 관리되어야 하는 요소 중의 하나이다. 이러한 웨이퍼 표면의 손상정도는 주로 웨이퍼의 생산공정 중 양면 또는 경면연마공정에 의해 발생하게 된다.
이와 같은 웨이퍼의 표면손상의 정도는 웨이퍼의 품질에 큰 영향을 미치기 때문에 이를 정성/정량적으로 정확하게 측정하는 것은 웨이퍼의 품질관리에 있어서 매우 중요하다.
종래의 표면손상 평가방법으로는 웨이퍼에 열처리를 수행한 후 에칭하는 방법이 사용되고 있는데, 그 방법의 각 단계는 도 1 및 도 2에 도시된 바와 같다.
도 1은 종래의 웨이퍼 표면손상 평가를 위한 각 단계를 예시한 흐름도이다.
도시된 바에 의하면, 슬라이싱, 랩핑, 연마공정, 에칭과정 등 가공공정이 종료된 검사대상 샘플웨이퍼(20)가 준비되면(제 10 단계), 이 샘플웨이퍼(21)에 대하여 HF 클리닝을 수행하고 열처리 및 에칭을 수행한 후에 결함을 관찰하게 된다.
종래의 검사방법은 700 정도에서 4 내지 6시간 열처리하고 다시 1100 정도에서 3시간이상 열처리 하여 열처리에 약 9시간 정도가 소요된다(제 11 단계).
이와 같은 열처리가 종료된 샘플웨이퍼(21)를 앵글 폴리싱(angle polishing) 및 에칭하여(제 13 단계, 제 15 단계), 마이크로 현미경(23)에 의한 시각검사를 수행하고 손상의 정도를 평가하게 된다(제 17 단계).
그러나 이러한 종래의 웨이퍼 표면손상 평가방법에는 다음과 같은 문제점이 있어 왔다.
종래 평가방법은 평가 대상 샘플웨이퍼(21)에 대해 결함을 키우기 위한 열처리에 장시간(현재 약 1~20시간)이 소요되며, 열처리된 웨이퍼(21)를 마이크로 현미경(23)에 의해 특정부분에 대해서만 손상의 정도를 평가할 수 있다는 제한이 있어 평가치에 신뢰성이 떨어지게 된다.
또한 종래의 평가방법은 마이크로 현미경(23)을 통한 시각적인 평가방법이었기 때문에 평가에 정확도가 떨어지고, 사람에 따라 다른 평가치를 산출하게 되는 문제가 있어 왔다.
본 발명의 목적은, 웨이퍼의 표면손상의 정도를 평가하는데 소요되는 시간을 현저하게 감소시키는 것이 가능한 웨이퍼의 표면손상 평가방법을 구현하는 것이다.
본 발명의 다른 목적은, 웨이퍼의 전체표면에 대한 표면손상의 정도를 평가하여 신뢰성을 높이는 것이 가능한 웨이퍼의 표면손상 평가방법을 구현하는 것이다.
본 발명의 또 다른 목적은, 웨이퍼의 표면손상의 정도에 대한 정확도가 있고 객관성있는 평가치를 얻는 것이 가능한 웨이퍼의 표면손상 평가방법을 구현하는 것 이다.
상기 목적을 달성하기 위한 본 발명에 의한 웨이퍼의 표면손상 평가방법은, 가공단계를 거친 웨이퍼에 대한 표면손상의 정도의 측정을 위해 표면처리를 하는 전처리 단계와; 상기 전처리 단계를 거친 웨이퍼의 표면에 전자기파를 가하고, 소수캐리어의 여기에 의해 발생한 상기 웨이퍼 표면에서의 전압차를 측정하는 단계와; 상기 웨이퍼 표면에서의 전압차를 무손상 웨이퍼의 표면에 대한 값과 비교평가하는 단계를 포함하여 웨이퍼 표면 손상의 정도를 평가하는 것을 특징으로 한다.
전처리 단계는, 검사대상 샘플 웨이퍼를 준비하는 샘플준비단계와; 상기 샘플웨이퍼에 에칭을 하는 에칭단계와; 상기 에칭과정이 수행된 웨이퍼를 린싱하는 린싱단계; 그리고 상기 린싱단계가 종료된 웨이퍼를 건조시키는 단계를 포함하여 구성되는 것을 특징으로 한다.
에칭단계는 HF Hume 에칭방법에 의하는 것을 특징으로 한다.
건조단계는 스핀 드라잉(Spin Drying) 방법에 의하는 것을 특징으로 한다.
웨이퍼 표면의 전압차 측정은 SPV(Surface Photo Voltage) 측정방법을 사용하는 것을 특징으로 한다.
표면전압의 측정은 상기 검사대상 웨이퍼의 일정영역의 표면에 대한 평균 SPV를 측정하는 것에 의함을 특징으로 한다.
웨이퍼 표면 전압차의 절대크기가 무결함 웨이퍼보다 작은 경우에 대해 표면손상이 있는 것으로 간주하는 것을 특징으로 한다.
웨이퍼의 표면에 가해지는 빛의 파장은 450 내지 1200nm인 것을 특징으로 한다.
웨이퍼는 실리콘 단결정웨이퍼인 것을 특징으로 한다.
상기 실리콘웨이퍼로 제조되는 실리콘 단결정에 첨가되는 도판트는 P형 도판트로 전압차를 일으키는 소수캐리어는 전자인 것을 특징으로 한다.
상기 실리콘웨이퍼에 제조되는 실리콘 단결정에 첨가되는 도판트는 N형 도판트로 전압차를 일으키는 소수캐리어는 정공인 것을 특징으로 한다.
본 발명은 상기와 같은 구성에 의해 전자기파에 의해 여기된 소수캐리어에 의한 웨이퍼 표면의 전압차를 측정함으로써 웨이퍼의 표면손상의 정도를 평가하는 것이 가능하게 된다.
이하 상기와 같은 구성을 가지는 본 발명에 의한 웨이퍼의 표면손상 평가방법의 바람직한 실시예의 구성을 첨부된 도면을 참조하여 상세하게 설명한다.
도 2는 본 발명에 의한 웨이퍼의 표면손상 평가방법의 바람직한 실시예의 구성을 예시한 작업상태도이고, 도 3은 웨이퍼의 표면손상 평가과정을 예시한 흐름도이고, 도 4는 웨이퍼 전처리과정을 예시한 작업흐름도이다.
도시된 바에 의하면, 본 실시예에서는 웨이퍼(30) 표면에 전자기파를 가하여 웨이퍼(30) 표면의 소수캐리어(31)를 여기시키고, 소수캐리어(31)에 의해 발생한 표면 전압차(V)를 측정하는 것에 의해 웨이퍼(30) 표면의 손상의 정도를 평가한다.
본 실시예의 평가방법을 사용하기 위해서, 검사하고자 하는 샘플 웨이퍼(30)를 준비하는 전처리단계가 수행되게 된다. 본 실시예의 샘플 웨이퍼(30)는 쵸크랄 스키법에 의해 성장된 실리콘단결정 잉곳을 슬라이싱, 그라인딩과 랩핑, 양면 내지 경면연마, 에칭공정 등을 거쳐 가공이 종료된 웨이퍼를 사용한다(제 40 단계).
본 실시예에서는 단결정 실리콘 웨이퍼를 샘플 웨이퍼(30)로 사용하고 있으나, 웨이퍼(30)의 종류에 제한이 있는 것이 아니며, 다른 반도체 물질로 제작된 웨이퍼를 샘플웨이퍼(30)로 사용하는 것도 가능하다. 또한, 실리콘웨이퍼를 사용하는 경우에도 통상의 단결정 실리콘웨이퍼 이외에 SOI 웨이퍼 등을 사용하는 것도 가능하다. 다만 표면의 결함을 평가하기 위한 전자기파의 종류나 측정치에 대한 평가는 각 샘플 웨이퍼(30)의 물질의 성질이나 웨이퍼의 종류에 따라 달라질 수 있다.
본 실시예에서는 웨이퍼의 가공과정 중 주로 연마과정에서 발생한 웨이퍼 표면의 손상 정도를 평가하기 위한 것이므로 연마공정이 종료된 후에 이 방법을 사용하고 있으나, 이에 한정되는 것이 아니다. 즉, 본 실시예의 표면손상 평가방법은 반도체 단결정의 성장과정이나 슬라이싱과 랩핑 과정 등에서 발생된 다양한 종류의 결함에 대해서도 적용 가능한 것이므로, 웨이퍼 가공의 다른 단계에서 본 실시예의 방법을 사용하는 것도 가능하다.
본 실시예에서는 샘플 웨이퍼(30)의 표면손상의 평가를 하기 전에 웨이퍼에 대한 표면 전처리 단계를 수행하게 된다. 이 표면 전처리 과정은 웨이퍼 표면결함의 측정의 정확도를 향상시키기 위한 것이며, 도 4에 도시된 바와 같은 각 단계에 의해 수행된다.
본 실시예에서는 단결정 실리콘 웨이퍼를 사용하고 있으므로, 연마공정과 에 칭공정이 종료된 샘플웨이퍼를 준비하고 HF Hume을 이용하여 건식에칭을 수행하는 것에 의해 표면 산화막[SiO2]를 제거하는 과정을 수행하게 된다(제 41 단계).
표면산화막이 제거된 샘플 웨이퍼(30)를 DI Water에 세정하고(제 43 단계), 이를 건조시키는 과정이 수행되게 된다. 본 실시 예에서는 웨이퍼를 회전시키며, 원심력에 의해 세정액을 웨이퍼의 표면으로부터 제거하는 스핀 드라잉(Spin Drying) 방법을 사용하고 있다(제 45 단계).
그러나, 웨이퍼의 표면에 대한 에칭과정은 반도체표면의 산화막을 제거하기 위한 것이므로 반도체를 이루는 물질의 종류에 따라 산화막의 종류가 달라지게 때문에 에칭에 사용되는 물질도 달라지는 것이고 본 실시예의 HF에 한정되는 것이 아니다. 또한 세정이나 건조의 방법도 상기 실시예에 한정되는 것이 아니며, 실시예에 따라 다양한 방법이 채택될 수 있다.
샘플 웨이퍼(30)에 대한 전처리 과정이 종료된 후에는 웨이퍼 표면에 전자기파를 가하여 소수캐리어(31)를 여기시키는 과정이 수행된다(제 50 단계). 또한 소수캐리어(31)가 여기된 상태에서 웨이퍼(30) 표면에서의 전압차를 측정하며(제 51 단계), 무결함 웨이퍼에서의 측정치와 비교하여 웨이퍼에 표면손상이 있는지 여부의 평가가 가능해진다(제 53 단계).
본 실시예에서는 SPV(Surface Photo Voltage) 측정장치(33)에 의해 상기 절차가 수행되어지는데, 본 실시예에서는 실리콘 웨이퍼를 샘플 웨이퍼(30)로 사용하는 경우이므로, 실리콘의 표면에서 일정정도의 침투깊이를 가지는 파장범위의 광원이 사용되는 것이 바람직하다.
도 5에 도시된 바와 같이 빛의 침투깊이는 전자기파의 파장과 밀접한 관련이 있는데, 본 실시예에서는 450 내지 1200nm의 파장의 빛을 사용하고 있다. 이 범위의 빛에 의한 침투깊이는 실리콘웨이퍼의 경우 대략 0 내지 600㎛가 얻어진다.
웨이퍼(30) 표면에서 전압차는 가해지는 광원의 세기에 대응하여 커지게 된다. 따라서 웨이퍼(30)에 가해지는 빛의 세기가 너무 크게 되면, 소수캐리어(31)가 과량 여기되게 되므로 무결함 웨이퍼와 표면 손상이 있는 웨이퍼의 비교가 곤란할 수 있으며, 빛의 세기가 너무 작은 경우에는 소수캐리어(31)가 여기상태로 전환되지 못해 웨이퍼(30) 표면의 손상정도를 평가하는데 어려움이 있다.
따라서 샘플 웨이퍼(30)의 물질의 특성과 표면상태에 따라 광원의 파장과 세기는 적절한 평가치의 산정이 가능하도록 일정범위로 조절되어지게 하는 것이 바람직하며, 본 실시예에서는 무결함 웨이퍼의 표면 전위차가 29 내지 31 mV 정도로 제어되도록 하고 있다.
이 무결함 웨이퍼의 전위차 절대값보다 전위차의 절대값이 작은 경우에는 결함이 있는 웨이퍼로 판단되게 된다. 이 전위차는 웨이퍼(30)에 포함되는 소수캐리어(31)의 종류에 따라 그 부호가 정해지는 것이며, 그 전위차의 절대크기도 소수캐리어(31)의 수에 따라 달라지게 된다.
도 6a에서와 같이 본 실시예에서는 P형 도판트로 보론을 사용하고 있는데, 이 경우에 단결정 실리콘 웨이퍼에서 소수캐리어(31)는 전자가 된다. 그리고, 소수캐리어(31)의 분포는 웨이퍼(30)에 포함되는 도판트에 영향을 받는 것이므로 동일 물질로 된 웨이퍼(30)의 경우라 하더라도 도판트의 첨가 정도에 따라 표면손상 의 평가를 위한 전압차의 정도는 달라지게 됨을 알 수 있다.
실시예에 따라서, 정공이 소수캐리어로 작용하게 되는 N형 도판트, 예를 들어, As, P 등이 첨가된 실리콘 웨이퍼를 사용하는 것도 가능하며, 이 경우에도 도판트의 종류와 첨가 정도에 따라 측정되는 전위차에 대한 평가가 달리될 것임은 자명하다.
본 실시예에서는 SPV장치(33)에 의한 전압차의 측정은 웨이퍼의 특정영역별의 평균치로 측정되는 것이 가능하며, 실시예에 따라 측정영역은 달리 정해질 수 있고 웨이퍼 전체면에 대해 표준편차에 의해 그 손상의 정도를 평가하는 것도 가능하다.
다음은 상기와 같은 구성을 가지는 본 발명에 의한 실시예의 웨이퍼의 표면손상 평가방법의 작용을 설명한다.
도시된 바에 의하면, 샘플 웨이퍼(30)는 반도체 단결정 잉곳으로부터 슬라이싱되어 형성되는데, 이 반도체 단결정 잉곳을 성장시키는 과정에는 웨이퍼(30)의 전기전도성을 향상시키기 위한 도판트가 첨가된다.
도판트는 P형 도판트와 N형 도판트로 구분되는데, P형 도판트의 대표적인 예로는 보론을 들 수 있다. 도 6a에서와 같이 보론(34)은 실리콘 단결정에 포함되는 경우, 단결정 내부에서 전기전도도를 증가시키는 다수 캐리어로 정공(35)을 형성하게 된다. 한편 정공(35)이 다수 캐리어로 작용하는 대신에 보론이 첨가된 실리콘 단결정에서 전자는 소수캐리어(31)로 작용하게 된다.
특정파장의 빛이 웨이퍼(30) 표면에 조사되면, 웨이퍼(30) 표면에서 일정 깊 이로 침투하게 되며, 전달되는 에너지는 웨이퍼 내부에 있는 캐리어를 여기시키게 된다.
특정파장의 빛의 조사에 의해 다수캐리어와 소수캐리어(31)는 동일한 수가 발생하게 되는데, 다수캐리어의 수는 빛에 의해 여기되는 다수 캐리어의 전체 수에 비해 무시할 수 있는 것이기 때문에, 웨이퍼(30) 표면에서의 전압차는 주로 여기된 소수캐리어에 의해 발생하게 된다.
즉, 소수캐리어(31)는 그 수가 소수이기 때문에 빛에 의해 동일 정도 수의 소수캐리어(31)가 여기되는 경우 그 여기된 소수캐리어(31)는 웨이퍼 표면의 전압차의 변화에 큰 영향을 미치게 된다.
본 실시예에서는 P형 도판트로 보론(34)을 사용한 경우이며, 도 6에 도시된 것처럼 실리콘 단결정 웨이퍼에 대한 것이므로 다수캐리어는 정공(35)이 되고, 소수캐리어(31)는 전자가 된다. 그리고, 전자기파에 의해 여기된 소수캐리어(31)인 전자는 웨이퍼(30) 표면에 전압차를 일으키게 된다.
그런데, 웨이퍼의 표면에 손상이 있는 경우에는 그렇지 않은 부분에 비하여 열역학적으로 안정되지 않은 상태이므로, 전자를 흡착하여 안정상태가 되려는 경향을 가진다.
전자기파에 의해 여기된 소수캐리어(31)는 표면손상이 발생한 부위에서 일부흡수되기 때문에 표면손상이 있는 웨이퍼의 경우에는 그 표면에서의 전압차의 크기가 무손상 영역에 비해 작아지게 된다.
즉, 도 6b에 도시된 바와 같이 웨이퍼(30) 표면에서의 침투깊이와 소수캐리 어(31)에 의한 전압차는 무결함 웨이퍼의 경우를 100%로 보는 경우, 손상된 표면을 가지는 웨이퍼는 그에 미치지 못하는 전압차를 가지게 된다.
따라서 본 실시 예에서는 도 7에 도시된 바와 같이 웨이퍼(30)의 표면결함의 정도가 커짐에 따라 전압의 크기는 낮아지게 나타남을 알 수 있다. 즉, 동일한 파장과 동일세기의 전자기파에 대해 표면손상이 낮은 부분의 경우에는 대략 -30.9mV가 측정되었으나, 표면손상이 큰 부분에서는 이에 훨씬 못미치는 -15.0mV의 전압차가 측정되었다.
따라서 표면에서 측정되는 전압의 절대크기가 무결함 웨이퍼보다 낮게 나타나는 경우에는 표면손상이 있는 웨이퍼인 것으로 평가될 수 있게 된다.
본 발명의 권리범위는 상기 실시 예에 한정되는 것이 아니라 특허청구범위에 기재된 사항에 의해 정해지며, 특허청구범위에 기재된 사항과 동일성 범위에서 당업자가 행한 다양한 변형과 개작을 포함함은 자명하다.
본 발명의 웨이퍼의 표면손상 평가방법에 의하는 경우에는 웨이퍼의 가공과 연마과정에서 발생하는 표면손상에 대한 정밀한 측정치를 제공하는 것이 가능하게 된다.
또한 전처리 시간이 짧고 열처리 등으로 인한 시간소요가 없기 때문에 기존방법에 대해 측정에 소요되는 시간을 현저하게 감소시킬 수 있게 된다.
웨이퍼의 전체에 대한 정밀한 표면손상의 평가가 가능하여 표면손상의 정도에 대한 측정치에 신뢰성을 부여한다.
Claims (6)
- 가공단계를 거친 웨이퍼에 대해 표면손상 정도의 측정을 위해 표면처리를 하는 전처리 단계와;상기 전처리 단계를 거친 웨이퍼의 표면에 특정파장의 빛을 가하고, 소수캐리어의 여기에 의해 발생한 상기 웨이퍼 표면에서의 전압차를 측정하는 단계와;상기 웨이퍼 표면에서의 전압차를 무손상 웨이퍼의 표면에 대한 값과 비교평가하는 단계를 포함하여 웨이퍼의 표면 손상의 정도를 측정하는 웨이퍼의 표면손상 평가방법.
- 청구항 1에 있어서, 상기 전처리 단계는,검사대상 샘플 웨이퍼를 준비하는 샘플준비단계와;상기 샘플웨이퍼에 표면에칭을 하는 에칭단계와;상기 에칭단계가 수행된 웨이퍼를 린싱하는 린싱단계; 그리고상기 린싱단계가 종료된 웨이퍼를 건조시키는 건조단계를 포함하여 구성되는 것을 특징으로 하는 웨이퍼의 표면손상 평가방법.
- 청구항 2에 있어서, 상기 에칭단계는 HF Hume에 의한 건식 에칭이 수행되는 것을 특징으로 하는 웨이퍼의 표면손상 평가방법.
- 청구항 1에 있어서, 상기 웨이퍼 표면의 전압차 측정은 SPV(Surface Photo Voltage)장치에 의한 측정방법을 사용하는 것을 특징으로 하는 웨이퍼의 표면손상 평가방법.
- 청구항 4에 있어서, 상기 웨이퍼의 표면에 가해지는 광원의 파장은 450 내지 1200nm인 것을 특징으로 하는 웨이퍼의 표면손상 평가방법.
- 청구항 4에 있어서, 상기 무손상 웨이퍼의 표면에서의 전압의 절대값이 29 내지 31mV 이 되도록 빛의 세기가 조절되는 것을 특징으로 하는 웨이퍼의 표면손상 평가방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030084661A KR101000252B1 (ko) | 2003-11-26 | 2003-11-26 | 웨이퍼의 표면손상 평가방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030084661A KR101000252B1 (ko) | 2003-11-26 | 2003-11-26 | 웨이퍼의 표면손상 평가방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20050050987A KR20050050987A (ko) | 2005-06-01 |
| KR101000252B1 true KR101000252B1 (ko) | 2010-12-10 |
Family
ID=38666277
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020030084661A KR101000252B1 (ko) | 2003-11-26 | 2003-11-26 | 웨이퍼의 표면손상 평가방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101000252B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101302587B1 (ko) * | 2011-12-23 | 2013-09-03 | 주식회사 엘지실트론 | 실리콘 웨이퍼의 소수 캐리어 라이프타임 평가 방법 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100386688B1 (ko) | 2000-12-22 | 2003-06-02 | 주식회사 실트론 | 단결정 실리콘 웨이퍼 검사 방법 |
-
2003
- 2003-11-26 KR KR1020030084661A patent/KR101000252B1/ko active IP Right Grant
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100386688B1 (ko) | 2000-12-22 | 2003-06-02 | 주식회사 실트론 | 단결정 실리콘 웨이퍼 검사 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20050050987A (ko) | 2005-06-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7901132B2 (en) | Method of identifying crystal defect region in monocrystalline silicon using metal contamination and heat treatment | |
| US5946543A (en) | Semiconductor wafer evaluating method and semiconductor device manufacturing method | |
| JP4385978B2 (ja) | 半導体ウエーハの評価方法及び製造方法 | |
| US5418172A (en) | Method for detecting sources of contamination in silicon using a contamination monitor wafer | |
| Tilli | Silicon wafers preparation and properties | |
| US7517706B2 (en) | Method for evaluating quality of semiconductor substrate and method for manufacturing semiconductor substrate | |
| JP2002076080A (ja) | 半導体シリコン基板の抵抗率測定方法、半導体シリコン基板の導電型判定方法、及び半導体シリコン基板の製造方法 | |
| KR101000252B1 (ko) | 웨이퍼의 표면손상 평가방법 | |
| US6197606B1 (en) | Determination of the thickness of a denuded zone in a silicon wafer | |
| KR20070065732A (ko) | 웨이퍼의 표면 손상 평가를 위한 최적 조건 도출 방법,전처리 방법 및 이를 이용한 웨이퍼의 표면 손상 평가 방법 | |
| JP2000208578A (ja) | シリコンウェ―ハの評価方法及びシリコンウェ―ハ | |
| JP2007180485A (ja) | 半導体基板の品質評価方法、半導体基板の製造方法 | |
| JPH1174493A (ja) | Ｓｏｉウエーハの欠陥検査方法 | |
| KR20100033084A (ko) | 실리콘 에피층 내에 존재하는 결함 분석 방법 | |
| JPH1154579A (ja) | 半導体基板の評価方法 | |
| JP4003943B2 (ja) | シリコンウエハの八面体ボイドの評価方法 | |
| JPH07249665A (ja) | シリコンウェーハの汚染度評価方法 | |
| JP2985583B2 (ja) | シリコンウエーハの鏡面加工表面における加工変質層検査方法とその厚さ測定方法 | |
| KR100344922B1 (ko) | 실리콘웨이퍼의 기계적 손상 깊이 측정 방법 | |
| Lee et al. | Gate oxide integrity and minority‐carrier lifetime correlated with Si wafer polish damage | |
| KR20220056509A (ko) | 고평탄도 실리콘 웨이퍼의 표면 연마시 발생하는 가공변이층 분석 방법 | |
| HU | Investigation of Relation of Edge-grip Induced Defects and Near-Edge Flatness on 300 mm Silicon Wafers | |
| Zoth et al. | Silicon contami-nation control by lifetime measurements | |
| JP5304477B2 (ja) | シリコンウェーハのエッチング方法 | |
| Choi et al. | Evaluation of mechanical damage by high resolution x-ray diffraction and minority carrier recombination lifetime in silicon wafer |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130926 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20140926 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20150924 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20160928 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20170927 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20181004 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20190924 Year of fee payment: 10 |