KR100997970B1 - 박막 트랜지스터 표시판 및 그의 제조 방법 - Google Patents

Abstract

본 발명에 따른 박막 트랜지스터 표시판은 절연 기판, 절연 기판 위에 형성되어 있는 게이트선, 절연 기판 위에 형성되며 게이트선과 분리되어 형성되어 있는 유지 전극선, 게이트선과 절연되어 교차하는 데이터선, 게이트선 및 데이터선과 연결되어 있는 박막 트랜지스터, 박막 트랜지스터를 덮고 있는 보호막, 보호막 위에 형성되며 박막 트랜지스터와 연결되어 있는 화소 전극, 유지 전극선과 대응하는 보호막의 소정 영역은 다른 부분에 비해서 두께가 얇게 형성되어 있다.

박막트랜지스터, 유지용량, 보호막

Description

박막 트랜지스터 표시판 및 그의 제조 방법{Thin film transistor array panel and manufacturing method thereof}

도 1은 본 발명의 한 실시예에 따른 박막 트랜지스터 표시판의 배치도이고,

도 2는 도 1의 박막 트랜지스터 표시판을 II-II' 선을 따라 잘라 도시한 단면도이고,

도 3a는 도 1 및 도 2에 도시한 실시예에 따른 박막 트랜지스터 표시판을 제조하는 방법 중 중간 단계에서의 배치도이고,

도 3b는 도 3a의 IIIb-IIIb'선을 따라 자른 단면도이고,

도 4a는 도 3a의 다음 단계에서의 배치도이고,

도 4b는 도 4a의 IVb-IVb'선을 따라 자른 단면도이고,

도 5a는 도 4a의 다음 단계에서의 배치도이고,

도 5b는 도 5a의 Vb-Vb'선을 따라 자른 단면도이고,

도 6은 도 5b의 다음 단계에서의 단면도이고,

도 7a는 도 6의 다음 단계에서의 배치도이고,

도 7b는 도 7a의 VIIb-VIIb'선을 따라 자른 단면도이고,

도 8은 본 발명의 다른 실시예에 따른 박막 트랜지스터 표시판의 배치도이고,

도 9는 도 8의 IX-IX'선을 따라 절단한 단면도이고,

도 10a는 도 8 및 도 9에 도시한 실시예에 따른 박막 트랜지스터 표시판의 제조 방법 중 중간 단계에서의 배치도이고,

도 10b는 도 10a의 Xb-Xb'선을 따라 자른 단면도이고,

도 11은 도 10b의 다음 단계에서의 단면도이고,

도 12는 도 11의 다음 단계에서의 단면도이고,

도 13a는 도 12의 다음 단계에서의 배치도이고,

도 13b는 도 13a의 XIIIb-XIIIb'선을 따라 자른 단면도이고,

도 14는 도 13b의 다음 단계에서의 단면도이고,

도 15a는 도 14의 다음 단계에서의 배치도이고,

도 15b는 도 15a의 XVb-XVb'선을 따라 자른 단면도이고,

도 16은 본 발명의 다른 실시예에 따른 박막 트랜지스터 표시판의 배치도이고,

도 17은 도 16의 XVII-XVII'선을 따라 자른 단면도이고,

도 18은 본 발명의 다른 실시예에 따른 박막 트랜지스터 표시판의 단면도로, 도 16의 XVII-XVII'선을 따라 자른 단면도이다.

※도면의 주요 부분에 대한 부호 설명※

110 : 절연 기판 121 : 게이트선

150 , 151, 154 : 반도체층 161, 165 : 저항성 접촉층

171 : 데이터선 175 : 드레인 전극

160, 180, 601, 602 : 보호막 190 : 화소 전극

본 발명은 금속 배선 및 박막 트랜지스터 표시판의 제조 방법에 관한 것으로, 특히 액정 표시 장치의 한 기판으로 사용되는 박막 트랜지스터 표시판의 제조 방법에 관한 것이다.

액정 표시 장치는 박막 트랜지스터를 포함하는 하부 표시판과 색필터를 포함하는 상부 표시판 사이에 주입되어 있는 액정 물질, 편광 필름 및 보상 필름 등으로 구성되어 있다. 이러한 액정 표시 장치는 두 표시판 사이에 주입되어 있는 액정 물질에 전극을 이용하여 전계를 형성하고, 이 전계의 세기를 조절하여 투과되는 빛의 양을 조절함으로써 화상을 표시한다.

이때, 액정이 일정한 시간 동안 배열을 유지하기 위해서는 화소에 전압이 인가된 후 다음 전압이 인가될 때까지 전압을 유지할 수 있는 유지 축전기가 필요하다.

유지 축전기는 전단 게이트 방식과 독립 배선 방식으로 나눌 수 있다. 여기서 전단 게이트 방식은 게이트선의 일부분을 확대 형성한 후 일정 전압이 인가되는 도전체 패턴과 중첩하여 축전기를 형성하는 방식이다. 그리고 독립 배선 방식은 별도의 배선을 형성한 후 공통 전압과 같은 일정한 전압을 인가하여 축전기를 형성하는 방식이다.

이러한 유지 축전기의 유지 용량을 충분히 얻기 위해서는 유지 축전기의 면적 을 넓게 형성하여야 한다. 그러나 현재 액정 표시 장치는 고해상도를 추구하고 있어 화소의 크기가 매우 작아지고 있다. 따라서 유지 축전기의 면적을 증가시키면 화소의 개구율이 감소하는 문제점이 있다.

상기한 문제점을 해결하기 위해서 본 발명은 화소의 개구율을 감소시키지 않으면서 안전한 유지 용량을 얻을 수 있는 박막 트랜지스터 표시판 및 그의 제조 방법을 제공한다.

상기한 목적을 달성하기 위해 본 발명은 유지 축전기를 이루는 보호막의 두께를 다른 부분보다 얇게 형성한다.

구체적으로 본 발명에 따른 박막 트랜지스터 표시판은 절연 기판, 절연 기판 위에 형성되어 있는 게이트선, 절연 기판 위에 형성되며 게이트선과 분리되어 형성되어 있는 유지 전극선, 게이트선과 절연되어 교차하는 데이터선, 게이트선 및 데이터선과 연결되어 있는 박막 트랜지스터, 박막 트랜지스터를 덮고 있는 보호막, 보호막 위에 형성되며 박막 트랜지스터와 연결되어 있는 화소 전극, 유지 전극선과 대응하는 보호막의 소정 영역은 다른 부분에 비해서 두께가 얇게 형성되어 있다.

여기서 박막 트랜지스터는 게이트선의 일부분 또는 가지 형태로 형성되어 있는 게이트 전극, 게이트 전극과 일부분이 중첩하는 반도체층, 데이터선의 일부분 또는 가지 형태로 형성되어 있으며 반도체층과 적어도 일부분이 중첩하는 소스 전극, 반도체층과 적어도 일부분이 중첩하며 게이트 전극을 중심으로 소스 전극과 대 향하는 드레인 전극을 포함하는 것이 바람직하다.

그리고 반도체층과 소스 전극 및 드레인 전극 사이에 형성되어 있는 저항성 접촉층을 더 포함할 수 있다.

이때, 저항성 접촉층은 소스 전극을 가지는 데이터선 및 드레인 전극과 동일한 평면 패턴을 가지고, 저항성 접촉층은 반도체층의 소정 영역을 제외하고 반도체층과 동일한 평면 패턴을 가지는 것이 바람직하다.

또한, 유지 전극선은 복수개의 가지를 가지는 것이 바람직하다.

또한, 반도체층은 다결정 규소 또는 비정질 규소로 형성되어 있는 것이 바람직하다.

상기한 다른 목적을 달성하기 위한 본 발명에 따른 박막 트랜지스터 표시판의 제조 방법은 절연 기판 위에 게이트선 및 유지 전극선을 형성하는 단계, 게이트선을 덮는 게이트 절연막을 형성하는 단계, 게이트 절연막 위에 반도체층을 형성하는 단계, 반도체층 위에 저항성 접촉층을 형성하는 단계, 저항성 접촉층 위에 데이터선 및 드레인 전극을 형성하는 단계, 기판 위에 제1 및 제2 두께 영역을 가지는 보호막을 형성하는 단계, 보호막 위에 드레인 전극과 연결되는 화소 전극을 형성하는 단계를 포함하고, 제1 두께 영역은 유지 전극선과 대응하도록 형성하는 것이 바람직하다.

이때, 제1 및 제2 두께 영역을 가지는 보호막을 형성하는 단계는 기판 위에 감광성 보호막을 형성하는 단계, 보호막을 슬릿 또는 반투명막을 가지는 광마스크를 통해 노광 및 현상하는 단계를 포함하는 것이 바람직하다.

또한, 제1 및 제2 두께 영역을 가지는 보호막을 형성하는 단계는 기판 위에 보호막을 형성하는 단계, 보호막 위에 감광막을 형성하는 단계, 감광막을 슬릿 또는 반투명막을 가지는 광마스크를 통해 노광 및 현상하여 감광막 패턴을 형성하는 단계, 감광막 패턴을 마스크로 보호막을 식각하는 단계를 포함하는 것이 바람직하다.

이때, 화소 전극은 보호막에 형성되어 있는 접촉구를 통해 드레인 전극과 연결하는 것이 바람직하다.

첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.

도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.

그러면 도면을 참고로 하여 본 발명의 실시예에 따른 박막 트랜지스터 표시판에 대하여 도면을 참고로 하여 상세하게 설명한다.

[제1 실시예]

도 1은 본 발명의 한 실시예에 따른 박막 트랜지스터 표시판의 배치도이고, 도 2는 도 1의 박막 트랜지스터 표시판을 II-II' 선을 따라 잘라 도시한 단면도이다.

도 1 및 도 2에 도시한 바와 같이, 본 발명의 한 실시예에 따른 박막 트랜지스터 표시판은 절연 기판(110) 위에 복수의 게이트선(gate line)(121), 복수의 유지 전극선(131)이 형성되어 있다.

게이트선(121)은 게이트 신호를 전달하며, 각 게이트선(121)의 일부분은 박막 트랜지스터의 게이트 전극(gate electrode)(124)을 이루는데, 게이트 전극(124)은 다양한 모양으로 변형되어 게이트선(121)의 돌출부가 될 수도 있다.

그리고 유지 전극선(131)은 화소의 유지 용량을 증가시키기 위해서 화소 영역 안에 형성되고, 게이트선(121)과 분리되어 있으며, 주로 가로 방향으로 뻗어 있다. 유지 전극선(131)은 다른 표시판(도시하지 않음)의 공통 전극(common electrode)(도시하지 않음)에 인가되는 공통 전압(common voltage) 따위의 미리 정해진 소정의 전압을 인가 받는다. 그리고 유지 용량을 증가시키기 위해서 유지 전극선(131)은 복수개의 가지(도시하지 않음)를 가질 수 있다.

게이트선(121), 유지 전극선(131)은 알루미늄(Al)이나 알루미늄 합금 등 알루미늄 계열 금속 따위로 이루어진 도전막을 포함할 수 있으며, 이러한 도전막에 더하여 다른 물질, 특히 ITO(indium tin oxide) 또는 IZO(indium zinc oxide)와의 물리적, 화학적, 전기적 접촉 특성이 좋은 크롬(Cr), 티타늄(Ti), 탄탈륨(Ta), 몰리브덴(Mo) 및 이들의 합금[보기: 몰리브덴-텅스텐(MoW) 합금] 따위로 이루어진 다른 도전막을 포함하는 다층막 구조로 형성할 수 있다. 하부막과 상부막의 조합의 예로는 크롬/알루미늄-네오디뮴(AlNd) 합금을 들 수 있다.

그리고 이들(121, 131) 위에는 질화규소(SiNx) 따위로 이루어진 게이트 절연막(140)이 형성되어 있다.

게이트 절연막(140) 위에는 수소화 비정질 규소(hydrogenated amorphous silicon)(비정질 규소는 약칭 a-Si로 씀) 등으로 이루어진 복수의 선형 반도체층(151)이 형성되어 있다. 선형 반도체층(151)은 주로 세로 방향으로 뻗어 있으며 이로부터 게이트 전극(124)까지 확대 형성되어 있는 복수의 돌출부(extension)(154)를 가진다.

그리고 선형 반도체층(151)은 후술하는 소스 전극(173)과 드레인 전극(175) 사이에 가려지지 않는 부분을 가지고 있으며, 선형 반도체층(151)의 폭이 데이터선 (171)의 폭보다 작다.

반도체층(151, 154)의 상부에는 실리사이드(silicide) 또는 n형 불순물이 고농도로 도핑되어 있는 n+ 수소화 비정질 규소 따위의 물질로 만들어진 복수의 선형 및 섬형 저항성 접촉층(ohmic contact)(161, 165)이 형성되어 있다. 선형 저항성 접촉층(161)은 복수의 돌출부(163)를 가지고 있으며, 이 돌출부(163)와 섬형 접촉층(165)은 쌍을 이루어 반도체층(151)의 돌출부(154) 위에 위치한다.

저항성 접촉층(161, 165)은 그 하부의 반도체층(151, 154)과 그 상부의 데이터선(171) 및 드레인 전극(175) 사이에만 존재하며 이들 사이의 접촉 저항을 낮추어 주는 역할을 한다. 저항성 접촉층(161, 165)은 반도체층(151)의 소정 영역을 제외하고 반도체층(151)과 동일한 평면 패턴을 가진다. 반도체층(154)의 소정 영역은 박막 트랜지스터의 채널을 형성하는 채널부이다.

반도체층(151)은 게이트선(121)과 데이터선(171) 사이의 절연을 강화하기 위하여 게이트선(121)과 만나는 부분에서 폭이 커질 수 있다(도시하지 않음). 그리고 반도체층(151)과 데이터선(171) 사이의 기생 용량에 따라 데이터선(171) 아래의 선형 반도체층(151) 부분은 형성하지 않을 수 있다.

반도체층(151, 154)과 저항성 접촉층(161, 165)의 측벽은 테이퍼지도록 형성되어 이들 위에 형성되는 층이 잘 밀착될 수 있도록 형성되어 있다.

저항 접촉층(161, 165) 및 게이트 절연막(140) 위에는 각각 복수의 데이터선(data line)(171)과 복수의 드레인 전극(drain electrode)(175)이 형성되어 있다.

데이터선(171)은 선형 저항성 접촉층(161) 위에 형성되고, 주로 세로 방향으로 뻗어 게이트선(121)과 교차하며 데이터 전압(data voltage)을 전달한다. 그리고 드레인 전극(175)은 섬형 저항성 접촉층(165) 위에 형성되어 있다.

각 데이터선(171)에서 드레인 전극(175)을 향하여 뻗은 복수의 가지가 소스 전극(source electrode)(173)을 이룬다. 한 쌍의 소스 전극(173)과 드레인 전극 (175)은 서로 분리되어 있으며 게이트 전극(124)에 대하여 서로 반대쪽에 위치한다. 게이트 전극(124), 소스 전극(173) 및 드레인 전극(175)은 반도체층(151)의 돌출부(154)와 함께 박막 트랜지스터(thin film transistor, TFT)를 이루며, 박막 트랜지스터의 채널(channel)은 소스 전극(173)과 드레인 전극(175) 사이의 돌출부 (154)에 형성되어 있다.

여기서 데이터선(171)의 한쪽 끝부분은 데이터 구동 회로(도시하지 않음)로부터 전달되는 신호를 전달받기 위해서 데이터선(171) 폭보다 넓을 수 있다. 그리고 드레인 전극(175)은 화소 전극(190)과 연결되는 부분이 유지 전극선(131)과 중첩하고 있다.

그리고 데이터선(171), 드레인 전극(175) 또한, 은 계열 금속 또는 알루미늄 계열 금속 따위로 이루어진 도전막을 포함할 수 있으며, 이러한 도전막에 더하여 크롬(Cr), 티타늄(Ti), 탄탈륨(Ta), 몰리브덴(Mo) 및 이들의 합금 따위로 이루어진 다른 도전막을 포함하는 다층막 구조로 형성할 수 있다.

기판 위에는 데이터선(171), 드레인 전극(175) 및 노출된 반도체층(154)을 덮도록 보호막(180)이 형성되어 있다. 여기서 유지 전극선(131)과 대응하는 부분의 보호막(180)은 홈(H)을 가진다. 즉, 보호막(180)의 다른 부분에 비해서 얇게 형성된 부분에 의해 홈이 형성된다.

보호막(180)은 평탄화 특성이 우수하며 감광성(photosensitivity)을 가지는 유기 물질, 플라스마 화학 기상 증착(plasma enhanced chemical vapor deposition, PECVD)으로 형성되는 a-Si:C:O, a-Si:O:F 등의 저유전율 절연 물질, 또는 무기 물질인 질화 규소 따위로 이루어진다.

여기서 보호막(180)을 유전율이 4.0 이하의 저유전율 유기 물질로 형성할 수 있으며, 이때는 무기 물질로 형성할 때보다 보호막(180)의 두께가 두껍게 형성되므로 화소 전극(190)과 데이터선(171) 사이의 커플링 현상이 발생하지 않아 후술되는 화소 전극(190)의 가장 자리를 데이터선(171)과 중첩하여 화소의 개구율을 최대로할 수 있다.

이러한 보호막(180)에는 데이터선(171)의 끝 부분을 노출하는 복수의 접촉구 (contact hole)(182), 드레인 전극(175)을 노출하는 복수의 접촉구(185)가 형성되어 있다.

보호막(180) 위에는 ITO(indium tin oxide) 또는 IZO(Indium zinc oxide)로 이루어진 복수의 화소 전극(pixel electrode)(190)과 복수의 접촉 보조 부재 (contact assistant)(82)가 형성되어 있다.

화소 전극(190)은 접촉구(185)을 통하여 드레인 전극(175)과 물리적·전기적으로 연결되어 드레인 전극(175)으로부터 데이터 전압을 인가 받는다. 데이터 전압이 인가된 화소 전극(190)은 다른 표시판의 공통 전극(도시하지 않음)과 함께 전기장을 생성함으로써 두 전극 사이의 액정 분자들을 재배열 시킨다.

그리고 화소 전극(190)은 공통 전압과 같은 일정한 전압이 인가되는 유지 전극선(131) 사이에 유지 축전기를 형성한다. 유지 용량은 양 전극 사이의 거리에 반비례하고, 대응하는 두 전극의 면적에 비례한다. 따라서 화소 전극(190)과 유지 전극선(131) 사이의 보호막(180)의 두께가 다르기 때문에 각각의 부분에서 형성되는 유지 용량(C1, C2)이 다르다. 즉, 두께가 얇게 형성된 제1 두께 영역(A)의 유지 용량(C1)이 두께가 두껍게 형성되어 있는 제2 두께 영역(B)의 유지 용량(C2)보다 크다. 따라서 유지 축전기의 면적을 넓히지 않고도 충분한 유지 용량을 얻을 수 있다.

보호막(180)을 저유전율 유기 물질로 형성할 경우에는 화소 전극(190)을 이웃하는 게이트선(121) 및 데이터선(171)과 일부분 중첩하여 개구율(aperture ratio)을 높일 수 있다.

접촉 보조 부재(82)는 접촉구(182)를 통하여 데이터선(171)의 한쪽 끝 부분과 연결된다. 게이트선(121)의 끝부분도 데이터선(171)의 끝부분과 같이 구동 회로와 연결하기 위한 구조를 가지는 경우에는 보호막(180)의 상부에 게이트용 접촉 보조 부재가 형성된다.

접촉 보조 부재(82)는 외부와의 접착성을 보완하기 위한 것으로 특히, 칩의 형태로 기판(110) 또는 가용성 회로 기판(도시하지 않음) 위에 장착되는 경우에 필요한 것으로 구동 회로가 기판(110) 위에 직접 박막 트랜지스터 등으로 만들어지는 경우에는 형성하지 않는다.

마지막으로 화소 전극(190), 접촉 보조 부재(82) 및 보호막(180) 위에는 배향막(11)이 형성되어 있다. 배향막(11)은 액정 분자들의 수평 방향을 결정하기 위한 러빙 처리가 되어 있다.

그러면, 기술한 액정 표시 장치용 박막 트랜지스터 표시판의 제조 방법에 대하여 도 3 내지 7b와 앞서의 도 1 및 도 2를 참고로 하여 상세히 설명한다.

도 3a는 도 1 및 도 2에 도시한 실시예에 따른 박막 트랜지스터 표시판을 제조하는 방법 중 중간 단계에서의 배치도이고, 도 3b는 도 3a의 IIIb-IIIb'선을 따라 자른 단면도이고, 도 4a는 도 3a의 다음 단계에서의 배치도이고, 도 4b는 도 4a의 IVb-IVb'선을 따라 자른 단면도이고, 도 5a는 도 4a의 다음 단계에서의 배치도 이고, 도 5b는 도 5a의 Vb-Vb'선을 따라 자른 단면도이고, 도 6은 도 5b의 다음 단계에서의 단면도이고, 도 7a는 도 6의 다음 단계에서의 배치도이고, 도 7b는 도 7a의 VIIb-VIIb'선을 따라 자른 단면도이다.

먼저, 도 3a 및 3b에 도시한 바와 같이, 투명한 절연 기판(110) 위에 금속을 스퍼터링 등의 방법으로 증착하여 금속막을 형성한 후 사진 식각 공정으로 패터닝하여 게이트선(121) 및 유지 전극선(131)을 형성한다.

여기서 금속은 알루미늄, 은 계열 금속, 크롬, 티타늄, 탄탈륨, 몰리브덴 또는 이들의 합금을 단층 또는 복수층으로 증착하여 형성할 수 있다.

다음, 도 4a 및 4b에 도시한 바와 같이, 질화 규소 또는 산화 규소로 이루어진 게이트 절연막(140), 수소화 비정질 규소 따위의 반도체와 인(P) 따위의 n형 불순물이 고농도로 도핑되어 있는 비정질 규소를 화학 기상 증착법(chemical vapor deposition, CVD)을 이용하여 연속 증착하고, 마스크를 이용한 사진 식각 공정으로 패터닝하여 불순물이 도핑된 비정질 규소막, 불순물이 도핑되지 않은 비정질 규소막을 차례로 패터닝하여 반도체층(151, 154)과 그 상부에 저항성 접촉층(164)을 형성한다.

이어, 도 5a 및 도 5b에 도시한 바와 같이, 기판 위에 금속을 스퍼터닝 방법으로 증착한 후 사진 식각 공정으로 패터닝하여 소스 전극(173)을 가지는 데이터선(171) 및 드레인 전극(175)을 형성한다.

이어, 소스 전극(173)과 드레인 전극(175)으로 가리지 않는 저항성 접촉층(164)을 식각하여 소스 전극(173)과 드레인 전극(175) 사이의 반도체층(154) 을 드러내고 저항성 접촉층(164)을 두 부분(161, 165)으로 분리한다.

다음 도 6에서와 같이, 질화 규소, 산화 규소와 같은 무기 물질 및 저유전율을 가지는 유기 물질을 적층하여 보호막(180)을 형성한다. 이후 보호막(180) 위에 감광막을 형성한 후 슬릿을 가지는 광마스크(MP)를 이용하여 감광막을 노광한 후 현상하여 서로 다른 두께를 가지는 감광막 패턴(PR)을 형성한다. 여기서 슬릿은 유지 전극선(131)의 소정 영역(S)과 대응한다. 이때 필요한 유지 용량에 따라서 유지 전극선(131)과 대응하는 슬릿(S)의 면적을 달리한다. 즉, 유지 용량이 충분한 경우에는 유지 전극선(131)의 일부분만 슬릿(S)과 대응시키고, 충분하지 않을 경우에는 유지 전극선(131) 전체와 대응(실시예 2 참조)하도록 한다.

또한, 보호막(180)의 두께를 달리하는 방법은 슬릿 이외에도 여러 가지가 있을 수 있는데 이는 제2 실시예에서 상세히 설명한다.

다음 도 7a 및 도 7b에 도시한 바와 같이, 감광막 패턴(PR)을 마스크로 보호막(180)을 식각하여 접촉구(182, 185)를 형성한다. 이때, 유지 전극선(131)과 대응하는 부분의 보호막(180)도 함께 식각되어 다른 부분의 보호막(180)보다 두께가 얇게 형성된다.

감광성을 가지는 유기 물질로 보호막(180)을 형성하는 경우에는 감광막 패턴을 형성하지 않고, 보호막(180)을 슬릿(S)을 가지는 광마스크(MP)를 이용하여 노광한 후 현상하여 접촉구(182, 185)를 형성한다.

이후 도 1 및 도 2에 도시한 바와 같이, 보호막(180) 위에 ITO(indium tin oxide) 또는 IZO(indium zinc oxide) 등의 투명한 도전 물질을 증착하고, 마스크를 이용한 사진 식각 공정으로 식각하여 접촉구(185)를 통해 드레인 전극(175)과 연결되는 화소 전극(190), 접촉구(182)를 통해 데이터선(171)의 한쪽 끝부분과 연결되는 접촉 보조 부재(82)를 형성한다. 기판(110) 위에 구동 회로가 직접 형성되는 경우에는 접촉 보조 부재(82)는 형성하지 않는다. 그런 다음 화소 전극(190)을 덮도록 배향막(11)을 형성한다.

[제2 실시예]

이상의 실시예에 따른 박막 트랜지스터 표시판은 각각의 박막을 서로 다른 감광막 패턴을 식각 마스크로 이용한 사진 식각 공정으로 제조할 수 있는데, 박막 트랜지스터 표시판은 다른 실시예에 따른 제조 방법을 통하여 완성될 수 있다. 이때, 박막 트랜지스터 표시판은 앞의 실시예와 다른 구조를 가지는데, 이에 대하여 도면을 참조하여 구체적으로 설명하기로 한다.

먼저, 도 8 및 도 9를 참조하여 완성된 박막 트랜지스터 표시판의 구조에 대하여 구체적으로 설명하기로 한다. 도 8은 본 발명의 다른 실시예에 따른 박막 트랜지스터 표시판의 배치도이고, 도 9는 도 8의 IX-IX'선을 따라 절단한 단면도이다.

도 8 및 도 9에 도시한 바와 같이, 대부분의 단층 구조는 도 1 및 도 2와 동일하다. 즉, 절연 기판(110) 위에 게이트선(121) 및 유지 전극선(131)이 형성되어 있다. 그리고, 게이트선(121) 및 유지 전극선(131)을 덮도록 게이트 절연막(140)이 형성되며, 게이트 절연막(140) 위에 반도체층(151), 저항성 접촉층(161, 165)이 형성되어 있고, 저항성 접촉층(161, 165) 위에 데이터선(175) 및 드레인 전극(175)이 형성되어 있으며, 이들(171, 175)를 덮도록 보호막(180)이 형성되어 있고, 보호막(180) 위에 드레인 전극(175)과 연결되는 화소 전극(190)이 형성되어 있다.

하지만, 데이터선(171) 및 드레인 전극(175)이 저항성 접촉층(161, 165)과 동일한 평면 패턴을 가지고, 반도체층(151)은 소스 전극(173)과 드레인 전극(175) 사이의 채널부가 연결되어 있는 것을 제외하고 저항성 접촉층(161, 165)과 동일한 평면 패턴을 가진다.

그럼 도 8 및 도 9에 도시한 실시예에 따른 박막 트랜지스터 표시판의 제조 방법을 기 설명한 도 8 및 도 9를 참조하여 상세히 설명한다.

도 10a는 도 8 및 도 9에 도시한 실시예에 따른 박막 트랜지스터 표시판의 제조 방법 중 중간 단계에서의 배치도이고, 도 10b는 도 10a의 Xb-Xb'선을 따라 자른 단면도이고, 도 11은 도 10b의 다음 단계에서의 단면도이고, 도 12는 도 11의 다음 단계에서의 단면도이고, 도 13a는 도 12의 다음 단계에서의 배치도이고, 도 13b는 도 13a의 XIIIb-XIIIb'선을 따라 자른 단면도이고, 도 14는 도 13b의 다음 단계에서의 단면도이고, 도 15a는 도 14의 다음 단계에서의 배치도이고, 도 15b는 도 15a의 XVb-XVb'선을 따라 자른 단면도이다.

먼저 도 10a 및 도 10b에 도시한 바와 같이, 투명한 절연 기판(110) 위에 금속을 스퍼터링 등의 방법으로 증착하여 금속막을 형성한 후 사진 식각 공정으로 패터닝하여 게이트선(121) 및 유지 전극선(131)을 형성한다.

여기서 금속은 알루미늄, 은 계열 금속, 크롬, 티타늄, 탄탈륨, 몰리브덴 또는 이들의 합금을 단층 또는 복수층으로 증착하여 형성할 수 있다. 알루미늄 또는 은 계열의 금속을 포함할 경우에는 ITO, IZO 등과 접합성이 우수한 다른 금속 예를 들어 크롬, 티타늄 등의 금속을 포함하는 복수층으로 형성하는 것이 바람직하다.

다음 도 11에 도시한 바와 같이, 게이트선(121)을 덮는 질화 규소 등의 절연 물질을 증착하여 게이트 절연막(140)을 형성한다. 그런 다음, 게이트 절연막(140) 위에 불순물이 도핑되지 않는 비정질 규소, 불순물이 도핑된 비정질 규소를 증착하여 불순물이 도핑되지 않은 비정질 규소막(150), 불순물이 도핑된 비정질 규소막 (160)을 순차적으로 적층한다. 불순물이 도핑되지 않은 비정질 규소막(150)은 수소화 비정질 규소(hydrogenated amorphous silicon) 등으로 형성하며 불순물이 도핑된 비정질 규소막(160)은 인(P) 등의 n형 불순물이 고농도로 도핑된 비정질 규소 또는 실리사이드로 형성한다.

그런 다음 불순물이 도핑된 비정질 규소막(160) 위에 스퍼터링 등의 방법으로 금속을 증착하여 도전막(170)을 형성한다. 이때 금속은 알루미늄, 은, 크롬, 몰리브덴 또는 이들의 합금 등의 금속을 단층 또는 복수층으로 증착하여 형성할 수 있다.

이후 도전막(170) 위에 감광막을 형성한 후 노광 및 현상하여 서로 다른 두께를 가지는 감광막 패턴(52, 54)을 형성한다.

이와 같이, 위치에 따라 감광막의 두께를 달리하는 방법으로 여러 가지가 있을 수 있는데, 노광 마스크에 투명 영역(transparent area)과 차광 영역(light blocking area)뿐 아니라 반투명 영역(translucent area)을 두는 것이 그 예이다. 반투명 영역에는 슬릿(slit) 패턴, 격자 패턴(lattice pattern) 또는 투과율이 중 간이거나 두께가 중간인 박막이 구비된다. 슬릿 패턴을 사용할 때에는, 슬릿의 폭이나 슬릿 사이의 간격이 사진 공정에 사용하는 노광기의 분해능(resolution)보다 작은 것이 바람직하다. 다른 예로는 리플로우가 가능한 감광막을 사용하는 것이다. 즉, 투명 영역과 차광 영역만을 지닌 통상의 마스크로 리플로우 가능한 감광막 패턴을 형성한 다음 리플로우시켜 감광막이 잔류하지 않은 영역으로 흘러내리도록 함으로써 얇은 부분을 형성한다.

적절한 공정 조건을 주면 감광막 패턴(52, 54)의 두께 차 때문에 하부 층들을 선택적으로 식각할 수 있다. 따라서 일련의 식각 단계를 통하여 도 13a 및 도 13b에 도시한 바와 같은 복수의 소스 전극(173)을 각각 포함하는 복수의 데이터선(171) 및 복수의 드레인 전극(175)을 형성하고 복수의 돌출부(163)를 각각 포함하는 복수의 선형 저항성 접촉층(161) 및 복수의 섬형 저항성 접촉층(165), 그리고 복수의 돌출부(154)를 포함하는 복수의 선형 반도체층(151)을 형성한다.

설명의 편의상, 배선이 형성될 부분의 도전막(170), 불순물이 도핑된 비정질 규소막(160), 불순물이 도핑되지 않은 비정질 규소막(150)의 부분을 배선 부분(A)이라 하고, 채널이 형성되는 부분에 위치한 불순물 도핑된 비정질 규소막(160), 불순물이 도핑되지 않은 비정질 규소막(150)의 부분을 채널 부분(B)이라 하고, 채널 및 배선 부분을 제외한 영역에 위치하는 불순물이 도핑된 비정질 규소막(160), 불순물이 도핑되지 않은 비정질 규소막(150)의 부분을 기타 부분(C)이라 하자.

이러한 구조를 형성하는 순서의 한 예는 다음과 같다.

먼저, (1) 기타 부분(C)에 불순물 비정질 규소막(160) 및 비정질 규소막(150) 을 제거, (2) 채널 부분(B)에 위치한 감광막(54)제거, (3) 채널 부분(B)에 위치한 불순물 비정질 규소막(160) 제거, 그리고 (4) 배선 부분(A)에 위치한 감광막(52) 제거하는 순으로 진행하는 것이다.

그 외 방법으로는 (1) 채널 부분(B)에 위치한 감광막(54) 제거, (3) 기타 부분(C)에 위치한 불순물 비정질 규소막(160) 및 비정질 규소막(150) 제거, (4) 채널 부분(B)에 위치한 도전막 제거, (5) 배선 영역(A)에 위치한 감광막(52) 제거, 그리고 (6) 채널 부분(B)에 위치한 불순물 비정질 규소막(160)을 제거하는 순으로 진행할 수 도 있다.

여기에서는 첫 번째 예에 대하여 설명한다.

먼저 도 12에 도시한 것처럼, 기타 영역(C)에 노출되어 있는 도전막(170)을 습식 식각 또는 건식 식각으로 제거하여 그 하부의 불순물이 도핑된 비정질 규소막(160)의 기타 부분(C)을 노출시킨다.

아직 데이터선(171)과 드레인 전극(175)이 붙어 있는 상태이다. 건식 식각을 사용하는 경우에는 감광막(52, 54)의 위 부분이 어느 정도의 두께로 깎여 나갈 수 있다.

다음으로 기타 부분(C)에 위치한 불순물이 도핑된 비정질 규소막(160) 및 그 하부의 불순물이 도핑되지 않은 비정질 규소막(150)을 제거함과 더불어, 채널 부분(B)의 감광막(54)을 제거하여 하부의 도전막(174)을 노출시킨다.

채널 부분(B)의 감광막의 제거는 기타 영역(C)의 불순물이 도핑된 비정질 규소층(160) 및 불순물이 도핑되지 않은 비정질 규소층(150)의 제거와 동시에 하거나 따로 수행한다. 채널 영역(B)에 남아 있는 감광막(54) 찌꺼기는 애싱(ashing)으로 제거한다. 이 단계에서 반도체층(151, 154)이 완성된다.

여기서, 도전체막(170)이 건식 식각이 가능한 물질인 경우에는 그 하부의 불순물이 도핑된 비정질 규소층(160)과 불순물이 도핑되지 않은 비정질 규소층(150)을 연속하여 건식 식각함으로써 제조 공정을 단순화할 수 있으며, 이 경우에 동일한 식각 챔버에서 세 층(170, 160, 150)에 대한 건식 식각을 연속 수행하는 인 시튜(in-situ) 방법으로 행할 수도 있으며, 그렇지 않을 수도 있다.

다음 도 13a 및 도 13b에 도시한 바와 같이, 채널 부분(B)에 위치한 도전막(174) 및 불순물이 도핑된 비정질 규소층(164)을 식각하여 제거한다. 또한, 남아 있는 배선 부분(A)의 감광막(52)도 제거한다.

이때 채널 부분(B)에 위치한 불순물이 도핑되지 않은 비정질 규소막의 상부가 일부 제거되어 두께가 작아질 수도 있으며, 배선 부분(A)의 감광막(52)도 이때 어느 정도 식각될 수 있다.

이렇게 하면, 도전막(174) 각각이 하나의 데이터선(171)과 복수의 드레인 전극(175)으로 분리되면서 완성되고, 불순물이 도핑된 비정질 규소막(164)도 선형 저항성 접촉층(161)과 섬형 저항성 접촉층(165)으로 나뉘어 완성된다

다음, 도 14에 도시한 바와 같이, 데이터선(171, 173) 및 드레인 전극(175)에 의해 가려지지 않는 반도체층(154)을 덮도록 평탄화 특성이 우수하며 감광성을 가지는 유기 물질, 플라스마 화학 기상 증착으로 형성되는 a-Si:C:O, a-Si:O:F 등의 저유전율 절연 물질, 또는 무기 물질인 질화 규소 따위로 이루어진 보호막(180)을 형성한다.

이후 보호막(180) 위에 감광막을 형성한 후 슬릿(S)을 가지는 광마스크(MP)를 이용하여 감광막을 노광한 후 현상하여 서로 다른 두께를 가지는 감광막 패턴(PR)을 형성한다. 여기서 슬릿(S)은 유지 전극선(131) 전체와 대응한다.

여기서도 유지 용량이 충분할 경우 제1 실시예에서와 같이 유지 전극선(131)의 소정 영역과 대응한다.

도 15a 및 도 15b에 도시한 바와 같이, 감광막 패턴(PR)을 마스크로 보호막(180)을 식각하여 접촉구(182, 185)를 형성한다. 이때, 유지 전극선(131)과 대응하는 부분의 보호막(180)도 식각되어 다른 부분의 보호막(180)보다 두께가 얇게 형성된다.

감광성을 가지는 유기 물질로 보호막(180)을 형성하는 경우에는 감광막 패턴을 형성하지 않고, 보호막(180)을 슬릿(S)을 가지는 광마스크(MP)를 이용하여 노광한 후 현상하여 접촉구(182, 185)를 형성한다.

이어, 도 8 및 도 9에 도시한 바와 같이, 기판(110)에 ITO 또는 IZO 등의 투명한 도전 물질을 증착하고, 마스크를 이용한 사진 식각 공정으로 식각하여 접촉구(182)를 통해 데이터선의 한쪽 끝부분(179)과 연결되는 접촉 보조 부재(82), 접촉구(185)를 통해 드레인 전극(175)과 연결되는 화소 전극(190)을 형성한다.

기판 위에 칩 형태의 게이트 구동 회로를 형성하는 경우에는 접촉 보조 부재를 형성하지 않는다. 그리고 유기막으로 보호막(180)을 형성하는 경우에는 화소 전극(190)을 데이터선(171) 상부까지 확대 형성할 수 있으므로 화소의 개구율이 증 가한다.

[제3, 4실시예]

도 16은 본 발명의 제3 실시예에 따른 박막 트랜지스터 표시판의 배치도이고, 도 17은 도 16의 XVII-XVII'선을 따라 자른 단면도이고, 도 18은 본 발명의 제4 실시예에 따른 박막 트랜지스터 표시판의 단면도로, 도 16의 XVIII-XVIII'선을 따라 자른 단면도이다.

제3 실시예는 제1 및 제2 실시예와 달리 반도체층이 다결정 규소를 이용하여 형성되어 있다.

도 16 및 도 17을 참조하여 구체적으로 설명하면, 투명한 절연 기판(110) 위에 산화 규소 등으로 이루어진 차단막(111)이 형성되어 있다. 차단막(111) 위에는 소스 영역(153), 드레인 영역(155) 및 이들 사이에 형성되어 있으며, 불순물이 도핑되지 않은 채널 영역(154)을 포함하는 반도체층(150)이 형성되어 있다. 그리고 반도체층의 소스 영역(153)과 채널 영역(154) 사이, 드레인 영역(155)과 채널 영역(154) 사이에는 저농도 도핑 영역(lightly doped drain)(152)이 형성되어 있다.

저농도 도핑 영역(152)은 누설 전류(leakage current)나 펀치스루(punch through) 현상이 발생하는 것을 방지한다. 소스 영역(153)과 드레인 영역(155)은 도전형 불순물이 고농도로 도핑되어 있고, 저농도 도핑 영역(152)에는 도전형 불순물이 소스 및 드레인 영역(153, 155)보다 저농도로 도핑되어 있다.

여기서 도전형 불순물은 P형 또는 N형 도전형 불순물로, P형 도전형 불순물로 는 붕소(B), 갈륨(Ga) 등이 사용되고, N형 불순물로는 인(P), 비소(As) 등이 사용될 수 있다.

반도체층(150) 위에는 질화 규소 또는 산화 규소 등으로 이루어진 게이트 절연막(140)이 형성되어 있다. 그리고 게이트 절연막(140) 위에는 일 방향으로 긴 게이트선(121)이 형성되어 있고, 게이트선(121)의 일부가 연장되어 반도체층(150)의 채널 영역(154)과 중첩되어 있다. 채널 영역(154)과 중첩된 부분은 박막 트랜지스터의 게이트 전극(124)으로 사용된다. 게이트 전극(124)은 저농도 도핑 영역(152)과 중첩될 수(도시하지 않음)도 있다.

또한, 화소의 유지 용량을 증가시키기 위한 유지 전극선(131)이 게이트선(121)과 평행하며, 동일한 물질로 동일한 층에 형성되어 있다. 반도체층(150)과 중첩하는 유지 전극선(131)의 일 부분은 유지 전극(133)이 되며, 유지 전극(133)과 중첩하는 반도체층(150)은 유지 전극 영역(157)이 된다. 게이트선(121)의 한쪽 끝부분은 외부 회로와 연결하기 위해서 게이트선(121) 폭보다 넓게 형성(도시하지 않음)할 수 있다.

게이트선(121) 및 유지 전극선(131)을 포함하는 게이트 절연막(140) 위에 제1 층간 절연막(601)이 형성되어 있다. 제1 층간 절연막(601)은 소스 영역(153)과 드레인 영역(155)을 각각 노출하는 제1 및 제2 접촉구(161, 162)를 포함하고 있다.

제1 층간 절연막(601) 위에 게이트선(121)과 교차하여 화소 영역을 정의하는 데이터선(171)이 형성되어 있다. 데이터선(171)의 일부분 또는 분지형 부분은 제1 접촉구(161)를 통해 소스 영역(153)과 연결되어 있으며 소스 영역(153)과 연결되어 있는 부분(173)은 박막 트랜지스터의 소스 전극(173)으로 사용된다. 데이터선 (171)의 한쪽 끝부분은 외부 회로와 연결하기 위해서 데이터선(171) 폭보다 넓게 형성할 수 있다.

그리고 데이터선(171)과 동일한 층에는 소스 전극(173)과 일정거리 떨어져 형성되어 있으며 제2 접촉구(162)를 통해 드레인 영역(155)과 연결되어 있는 드레인 전극(175)이 형성되어 있다.

드레인 전극(175) 및 데이터선(171)을 포함하는 제1 층간 절연막(601) 위에 제2 층간 절연막(602)이 형성되어 있다. 제2 층간 절연막(602)은 드레인 전극 (175)을 노출하는 제3 접촉구(163)를 가진다.

그리고 유지 전극선(131, 133)과 중첩하는 제2 층간 절연막(602)의 두께는 다른 부분에 비해서 얇게 형성되어 있다. 유지 용량이 충분할 경우 제1 실시예와 같이, 유지 전극선(131, 133)과 대응하는 제2 층간 절연막(602) 중 일부분의 두께만을 얇게 형성할 수 있다.

이처럼 제2 층간 절연막(602)의 일부분의 두께를 얇게 형성하는 공정은 제2 층간 절연막(602)에 제3 접촉구(163)를 형성할 때 동시에 진행될 수 있다. 이때, 제1 및 제2 실시예에서와 같이 슬릿 또는 반투명막을 가지는 광마스크를 이용하여 접촉구와 함께 형성한다.

또한, 도 18에 도시한 바와 같이, 제1 층간 절연막(601)의 두께를 얇게 형성하여 유지 용량을 증가시킬 수도 있다. 이때는 제1 및 제2 접촉구(161, 162)를 형성할 때 슬릿 등을 이용하여 두께를 줄일 수 있다. 그리고 제1 및 제2 층간 절연막 의 두께를 얇게 형성(도시하지 않음)하여 층간 절연막의 두께를 더욱 얇게 형성할 수 있으므로 유지 용량을 최대화할 수 있다.

제2 층간 절연막(602) 위에는 제3 접촉구(163)를 통해 드레인 전극(175)과 연결되어 있는 화소 전극(190)이 형성되어 있고, 화소 전극(190) 위는 배향막(11)이 형성되어 있다.

이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.

이상 설명한 바와 같이 보호막의 두께를 다르게 형성하면 별도의 공정을 추가하지 않고도 용이하게 유지 용량을 크게할 수 있어 고품질의 박막 트랜지스터 표시판을 제공할 수 있다.

Claims (10)

1. 절연 기판,

   상기 절연 기판 위에 형성되어 있는 게이트선,

   상기 절연 기판 위에 형성되며 상기 게이트선과 분리되어 형성되어 있는 유지 전극선,

   상기 게이트선과 절연되어 교차하는 데이터선,

   상기 게이트선 및 데이터선과 연결되어 있는 박막 트랜지스터,

   상기 박막 트랜지스터를 덮고 있는 보호막,

   상기 보호막 위에 형성되며 상기 박막 트랜지스터와 연결되어 있는 화소 전극,

   상기 보호막은 상기 유지 전극선과 대응하는 부분의 두께가 상기 게이트선과 대응하는 부분의 두께보다 얇게 형성되어 있는 박막 트랜지스터 표시판.
2. 제1항에서,

   상기 박막 트랜지스터는 상기 게이트선과 연결되어 있는 게이트 전극,

   상기 게이트 전극과 중첩하는 반도체층,

   상기 데이터선과 연결되어 있으며 상기 반도체층과 중첩하는 소스 전극,

   상기 반도체층과 중첩하며 상기 게이트 전극을 중심으로 상기 소스 전극과 대향하는 드레인 전극을 포함하는 박막 트랜지스터 표시판.
3. 제1항에서,

   상기 반도체층과 상기 소스 전극 및 드레인 전극 사이에 형성되어 있는 저항성 접촉층을 더 포함하는 박막 트랜지스터 표시판.
4. 제3항에서,

   상기 저항성 접촉층은 상기 소스 전극을 가지는 데이터선 및 드레인 전극과 동일한 평면 패턴을 가지고,

   상기 반도체층은 상기 소스 전극을 가지는 데이터선 및 드레인 전극과 중첩하는 부분과 상기 소스 전극 및 드레인 전극 사이에 위치하는 부분을 포함하고,

   상기 소스 전극을 가지는 데이터선 및 드레인 전극과 중첩하는 부분과 동일한 평면 패턴을 가지는 박막 트랜지스터 표시판.
5. 제1항에서,

   상기 유지 전극선은 복수개의 가지를 가지는 박막 트랜지스터 표시판.
6. 제2항에서,

   상기 반도체층은 다결정 규소 또는 비정질 규소로 형성되어 있는 박막 트랜지스터 표시판.
7. 절연 기판 위에 게이트선 및 유지 전극선을 형성하는 단계,

   상기 게이트선을 덮는 게이트 절연막을 형성하는 단계,

   상기 게이트 절연막 위에 반도체층을 형성하는 단계,

   상기 반도체층 위에 저항성 접촉층을 형성하는 단계,

   상기 저항성 접촉층 위에 데이터선 및 드레인 전극을 형성하는 단계,

   상기 절연 기판 위에 제1 및 제2 두께 영역을 가지는 보호막을 형성하는 단계,

   상기 보호막 위에 상기 드레인 전극과 연결되는 화소 전극을 형성하는 단계를 포함하고,

   상기 제1 두께 영역은 상기 유지 전극선과 대응하도록 형성하고,

   상기 제1 및 제2 두께 영역을 가지는 보호막을 형성하는 단계는 슬릿 또는 반투명막을 가지는 광마스크를 통해 형성한 감광막 패턴을 마스크로 식각하여 형성하거나, 상기 슬릿 또는 반투명막으로 상기 보호막을 노광 및 현상하여 형성하는 단계를 포함하는 박막 트랜지스터 표시판의 제조 방법.
8. 삭제
9. 삭제
10. 제7항에서,

    상기 화소 전극은 상기 보호막에 형성되어 있는 접촉구를 통해 상기 드레인 전극과 연결하는 박막 트랜지스터 표시판의 제조 방법.

Images