KR100997303B1 - ＭｌＭ 커패시터의 제조방법 - Google Patents

ＭｌＭ 커패시터의 제조방법 Download PDF

Info

Publication number
KR100997303B1
KR100997303B1 KR1020080061024A KR20080061024A KR100997303B1 KR 100997303 B1 KR100997303 B1 KR 100997303B1 KR 1020080061024 A KR1020080061024 A KR 1020080061024A KR 20080061024 A KR20080061024 A KR 20080061024A KR 100997303 B1 KR100997303 B1 KR 100997303B1
Authority
KR
South Korea
Prior art keywords
dielectric layer
electrode
forming
oxygen atmosphere
oxygen
Prior art date
Application number
KR1020080061024A
Other languages
English (en)
Other versions
KR20100001203A (ko
Inventor
오석준
Original Assignee
주식회사 동부하이텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 동부하이텍 filed Critical 주식회사 동부하이텍
Priority to KR1020080061024A priority Critical patent/KR100997303B1/ko
Priority to US12/492,169 priority patent/US20100167489A1/en
Publication of KR20100001203A publication Critical patent/KR20100001203A/ko
Application granted granted Critical
Publication of KR100997303B1 publication Critical patent/KR100997303B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

MIM 커패시터의 제조방법이 개시되어 있다. MIM 커패시터의 제조방법은 반도체 기판 상에 제 1 전극을 형성하는 단계; 제 1 전극 상에 산소 분위기에서, 유전층을 형성하는 단계; 및 유전층 상에 제 2 전극을 형성하는 단계를 포함한다. 유전층이 산소 분위기에서 형성되기 때문에, 유전층의 산소의 조성비가 증가되고, 이에 따라서, 유전층의 특성이 향상된다.
MIM, 유전층, Sr, Ti, O3, 산소

Description

ＭｌＭ 커패시터의 제조방법{METHOD OF FABRICATING MIM CAPACITOR}
실시예는 MIM(metal insulator metal) 커패시터의 제조방법에 관한 것이다.
통상적으로, 반도체 소자 중에서 고속 동작을 요구하는 로직 회로에서는 고용량의 커패시터가 요구되고 있으며, 커패시터의 제조 공정도 복잡해지고 있다. 또한, 유전층의 특성이 향상되어야 한다.
실시예에 따른 MIM 커패시터의 제조방법은 유전층의 산소의 조성비를 증가시켜서, 유전층의 특성을 향상시키는 MIM 커패시터를 제공하고자 한다.
실시예에 따른 MIM 커패시터의 제조방법은 반도체 기판 상에 제 1 전극을 형성하는 단계; 상기 제 1 전극 상에 산소 분위기에서, 유전층을 형성하는 단계; 및 상기 유전층 상에 제 2 전극을 형성하는 단계를 포함한다.
실시예에 따른 MIM 커패시터의 제조방법은 산소 분위기에서 유전층을 형성하기 때문에, 유전층의 산소 조성비가 감소되는 것을 방지한다.
이에 따라서, 실시예에 따른 MIM 커패시터의 제조방법은 산소 조성비가 감소되는 것을 방지하고, 유전층의 특성이 향상되는 MIM 커패시터를 제공할 수 있다.
실시 예의 설명에 있어서, 각 기판, 막, 패턴, 층, 영역 또는 전극 등이 각기판, 막, 패턴, 층, 영역 또는 등의 "상(on)"에 또는 "아래(under)"에 형성되는 것으로 기재되는 경우에 있어, "상(on)"과 "아래(under)"는 "직접(directly)" 또는 "다른 구성요소를 개재하여 (indirectly)" 형성되는 것을 모두 포함한다. 또한 각 구성요소의 상 또는 아래에 대한 기준은 도면을 기준으로 설명한다. 도면에서의 각 구성요소들의 크기는 설명을 위하여 과장될 수 있으며, 실제로 적용되는 크기를 의 미하는 것은 아니다.
도 1 내지 도 3은 실시예의 MIM 커패시터의 제조방법에 따른 공정을 도시한 단면도들이다.
도 1을 참조하면, 반도체 기판(100) 상에 제 1 전극(200)이 형성된다. 상기 제 1 전극(200)은 티타늄 나이트라이드(TiN)를 포함한다. 상기 제 1 전극(200)은 펄스 레이저 증착(plused laser deposition;PLD) 공정에 의해서 형성된다.
예를 들어, 상기 반도체 기판(100) 및 TiN 타겟이 챔버 내측에 배치되고, 상기 TiN 타겟에 레이저를 조사한다. 이때, 상기 TiN 타겟으로부터 분리된 TiN이 상기 반도체 기판(100)상에 증착되고, TiN으로 이루어지는 상기 제 1 전극(200)이 형성된다. 상기 레이저는 예를 들어, KrF 엑시머 레이저(eximer laser)(λ=248nm)일 수 있다.
이후, 상기 반도체 기판(100)은 약 700 내지 900℃에서, 약 10-6 Torr의 진공 상태에서 열처리 된다.
도 2를 참조하면, 상기 산소 분위기에서, 상기 제 1 전극(200) 상에 유전층(300)이 형성된다. 상기 유전층(300)은 니오브(Nb) 도핑된 스트론튬 티타네이트(SrTiO3)를 포함한다. 상기 유전층(300)은 PLD 공정에 의해서 형성된다.
이와는 다르게, 상기 유전층(300)은 Ca 도핑된 LaMnO3. Ca 도핑된 PrMnO3(PCMO) 또는 Cr 도핑된 SrTiO3 중 적어도 하나를 포함하여 형성될 수 있다.
예를 들어, 상기 유전층(300)은 다음과 같은 과정을 거쳐서 형성된다.
상기 유전층(300)이 형성되기 전에, 상기 반도체 기판(100)은 산소의 부분압력이 약 10-5 내지 약 10-3 Torr인 산소 분위기에서, 약 700 내지 900℃의 온도로, 약 1 내지 2 분 동안 열처리 과정을 거친다.
이후, 챔버 내측에 Nb 도핑된 SrTiO3 타겟 및 상기 반도체 기판(100)이 배치된다. 그리고, 산소의 부분압력이 약 10-5 내지 약 10-3 Torr인 산소 분위기에서, 약 700 내지 900℃의 온도에서, 상기 Nb 도핑된 SrTiO3 타겟에 레이저가 조사되고, 상기 제 1 전극(200) 상에 Nb 도핑된 SrTiO3로 이루어지는 유전층(300)이 형성된다. 상기 레이저는 예를 들어, KrF 엑시머 레이저(λ=248nm)일 수 있다.
이와는 다르게, PLD 공정에서 상기 Nb 도핑된 SrTiO3 타겟 대신에, Ca 도핑된 LaMnO3. Ca 도핑된 PrMnO3(PCMO) 또는 Cr 도핑된 SrTiO3으로 형성된 타겟이 사용될 수 있다.
이후, 상기 반도체 기판(100)은 약 1 내지 2 분동안 산소의 부분압력이 약 10-5 내지 약 10-3 Torr인 산소 분위기에서, 약 700 내지 900℃의 온도로 열처리 된다.
이후, 상기 반도체 기판(100)은 약 10-6 Torr의 진공 상태에서, 약 700 내지 900℃의 온도로 열처리 된다.
도 3을 참조하면, 상기 유전층(300) 상에 제 2 전극(400)이 PLD 공정에 의해 서 형성된다. 상기 제 2 전극(400)은 티타늄 나이트라이드(TiN)를 포함한다. 상기 제 2 전극(400)은 섀도우 마스크(shadow mask)를 사용하여 형성된다.
예를 들어, 상기 반도체 기판(100) 및 TiN 타겟이 챔버 내측에 배치되고, 상기 유전층(300) 상에 상기 섀도우 마스크가 배치된다. 그리고, 상기 TiN 타겟에 레이저가 조사된다.
이때, 상기 TiN 타겟으로부터 분리된 TiN이 상기 반도체 기판(100)상에 선택적으로 증착되고, TiN으로 이루어지는 상기 제 2 전극(400)이 형성된다. 상기 레이저는 예를 들어, KrF 엑시머 레이저(eximer laser)(λ=248nm)일 수 있다.
위와 같은 방식으로 MIM(TiN-SrTiO3-TiN) 커패시터가 형성된다. 이때, 상기 유전층(300)은 산소 분위기에서 형성되기 때문에, 다른 기체 분위기에서 형성되는 유전층보다 높은 산소 조성을 가진다.
예를 들어, PLD 공정에 의해서, 산소를 제외한 기체분위기 또는 진공 상태에서 형성된 유전층의 조성을 분석하면, SrTiO2 . 5 로 분석될 수 있다. 이는 SrTiO3 타겟에 포함된 산소 원자가 레이저에 의해서 분해되어, 산소 기체 상태로 챔버에 남게되기 때문이다.
따라서, 산소를 제외한 기체분위기 또는 진공 상태에서 유전층이 형성되는 경우 산소의 조성이 낮아져서, 유전층의 결정구조가 달라질 수 있다. 또한, 유전층의 특성이 감소된다.
실시예에 따른 MIM 커패시터의 제조방법에서는 산소 분위기에서, 상기 유전 층(300)이 형성되므로, 상기 SrTiO3 타겟에 포함된 산소 원자가 기체상태로 변하더라도, 챔버 내의 산소에 의해서, 산소를 공급받을 수 있다.
따라서, 실시예에 따른 MIM 커패시터의 제조방법은 상기 유전층(300)의 산소 조성비가 감소되는 것을 방지할 수 있고, 이에 따라서, 상기 유전층(300)는 향상된 결정구조를 가진다.
즉, 실시예에 따른 MIM 커패시터의 제조방법은 PLD 공정에서 상기 제 1 전극(200) 상에 타겟과 동일한 조성비를 가지는 유전층(300)을 형성하도록 한다.
이상에서 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
도 1 내지 도 3은 실시예의 MIM 커패시터의 제조방법에 따른 공정을 도시한 단면도들이다.

Claims (6)

  1. 반도체 기판 상에 제 1 전극을 형성하는 단계;
    상기 제 1 전극 상에 산소 분위기에서, 유전층을 형성하는 단계; 및
    상기 유전층 상에 제 2 전극을 형성하는 단계를 포함하며,
    상기 유전층을 형성하는 단계는
    산소 분위기에서 상기 유전층을 형성하기 위한 재료물질을 포함하는 타겟에 레이저를 조사하는 단계를 포함하는 MIM 커패시터를 제조하는 방법.
  2. 제 1 항에 있어서, 상기 유전층을 형성하는 단계에서, 상기 유전층은 스트론튬 티타네이트를 포함하는 MIM 커패시터의 제조방법.
  3. 반도체 기판 상에 제 1 전극을 형성하는 단계;
    상기 제 1 전극 상에 산소 분위기에서, 유전층을 형성하는 단계; 및
    상기 유전층 상에 제 2 전극을 형성하는 단계를 포함하며,
    상기 유전층을 형성하는 단계는
    산소 분위기에서 니오브 도핑된 스트론튬 티타네이트를 포함하는 타겟에 레이저를 조사하는 단계; 및
    산소 분위기에서 상기 제 1 전극 상에 니오브 도핑된 스트론튬 티타네이트층을 형성하는 단계를 포함하는 MIM 커패시터의 제조방법.
  4. 제 1 항에 있어서, 상기 제 1 전극 및 상기 제 2 전극을 형성하는 단계에서, 상기 제 1 전극 및 상기 제 2 전극은 티타늄 나이트라이드를 포함하는 MIM 커패시터의 제조방법.
  5. 제 1 항에 있어서, 상기 제 1 전극, 상기 유전층 및 상기 제 2 전극을 형성하는 단계에서, 펄스 레이저 증착 공정을 이용하는 MIM 커패시터의 제조방법.
  6. 반도체 기판 상에 제 1 전극을 형성하는 단계;
    상기 제 1 전극 상에 산소 분위기에서, 유전층을 형성하는 단계; 및
    상기 유전층 상에 제 2 전극을 형성하는 단계를 포함하며,
    상기 유전층을 형성하는 단계는
    산소 분위기에서 상기 제 1 전극이 형성된 반도체 기판을 어닐링 하는 단계;
    산소 분위기에서, 상기 제 1 전극 상에 니오브가 도핑된 스트론튬 티타네이트를 증착하는 단계; 및
    상기 스트론튬 티타네이트가 증착된 반도체 기판을 산소 분위기에서 어닐링 하는 단계를 포함하는 MIM 커패시터의 제조방법.
KR1020080061024A 2008-06-26 2008-06-26 ＭｌＭ 커패시터의 제조방법 KR100997303B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020080061024A KR100997303B1 (ko) 2008-06-26 2008-06-26 ＭｌＭ 커패시터의 제조방법
US12/492,169 US20100167489A1 (en) 2008-06-26 2009-06-26 Mim capacitor and method of fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080061024A KR100997303B1 (ko) 2008-06-26 2008-06-26 ＭｌＭ 커패시터의 제조방법

Publications (2)

Publication Number Publication Date
KR20100001203A KR20100001203A (ko) 2010-01-06
KR100997303B1 true KR100997303B1 (ko) 2010-11-29

Family

ID=41811527

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080061024A KR100997303B1 (ko) 2008-06-26 2008-06-26 ＭｌＭ 커패시터의 제조방법

Country Status (2)

Country Link
US (1) US20100167489A1 (ko)
KR (1) KR100997303B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103972044A (zh) * 2013-02-01 2014-08-06 中芯国际集成电路制造(上海)有限公司 Mim电容器的制备方法以及半导体器件的制备方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100518518B1 (ko) * 1998-07-16 2006-04-28 삼성전자주식회사 반도체장치의 커패시터 및 그 제조방법

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6717193B2 (en) * 2001-10-09 2004-04-06 Koninklijke Philips Electronics N.V. Metal-insulator-metal (MIM) capacitor structure and methods of fabricating same
KR100469750B1 (ko) * 2002-02-23 2005-02-02 학교법인 성균관대학 다층산화물 인공격자를 갖는 소자
US6999298B2 (en) * 2003-09-18 2006-02-14 American Semiconductor, Inc. MIM multilayer capacitor
US20080011996A1 (en) * 2006-07-11 2008-01-17 Johannes Georg Bednorz Multi-layer device with switchable resistance

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100518518B1 (ko) * 1998-07-16 2006-04-28 삼성전자주식회사 반도체장치의 커패시터 및 그 제조방법

Also Published As

Publication number Publication date
KR20100001203A (ko) 2010-01-06
US20100167489A1 (en) 2010-07-01

Similar Documents

Publication Publication Date Title
US5973911A (en) Ferroelectric thin-film capacitor
KR100818058B1 (ko) 엠아이엠 캐패시터 형성방법
US6290822B1 (en) Sputtering method for forming dielectric films
KR100360413B1 (ko) 2단계 열처리에 의한 반도체 메모리 소자의 커패시터 제조방법
US7241691B2 (en) Conducting metal oxide with additive as p-MOS device electrode
KR100997303B1 (ko) ＭｌＭ 커패시터의 제조방법
KR20140102086A (ko) 박막 및 그 형성방법과 박막을 포함하는 반도체소자 및 그 제조방법
KR100588888B1 (ko) 절연막으로서 산화 탄탈막을 갖는 커패시터의 제조방법
KR20000044608A (ko) 반도체 소자의 캐패시터 전극용 백금막 형성방법
KR100378197B1 (ko) 열적 산화에 의한 금속층의 표면 모폴로지 특성 열화방지법 및 그러한 금속층을 갖는 반도체 장치의 제조 방법
KR100464404B1 (ko) 반도체 장치의 제조 방법
KR20030085822A (ko) 반도체 소자용 커패시터 제조방법
KR100231604B1 (ko) 반도체소자의 캐패시터 제조방법
KR100524685B1 (ko) 반도체장치의고유전체캐패시터제조방법
KR100555483B1 (ko) 수소 열처리를 포함하는 반도체장치의 커패시터 제조방법
KR19980037961A (ko) 반도체 소자의 커패시터 제조방법
KR100219518B1 (ko) 반도체 장치 커패시터의 제조방법
KR102146864B1 (ko) 반도체 소자의 형성 방법
KR100238225B1 (ko) 반도체장치의 커패시터 제조방법
KR100646921B1 (ko) 커패시터 제조 방법
KR20020018355A (ko) 반도체장치의 캐패시터 제조방법
KR100533972B1 (ko) 란탄옥사이드 유전막을 구비하는 캐패시터 및 그 제조 방법
KR20000042864A (ko) 반도체 메모리 소자의 캐패시터 형성방법
KR20020002722A (ko) 반도체 소자의 커패시터 제조 방법
KR100769134B1 (ko) 반도체 장치의 게이트 유전막 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee