KR100996552B1 - 액정표시패널 - Google Patents

액정표시패널 Download PDF

Info

Publication number
KR100996552B1
KR100996552B1 KR1020030094293A KR20030094293A KR100996552B1 KR 100996552 B1 KR100996552 B1 KR 100996552B1 KR 1020030094293 A KR1020030094293 A KR 1020030094293A KR 20030094293 A KR20030094293 A KR 20030094293A KR 100996552 B1 KR100996552 B1 KR 100996552B1
Authority
KR
South Korea
Prior art keywords
liquid crystal
line
crystal display
glass
display panel
Prior art date
Application number
KR1020030094293A
Other languages
English (en)
Other versions
KR20050062272A (ko
Inventor
이주홍
유승우
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020030094293A priority Critical patent/KR100996552B1/ko
Publication of KR20050062272A publication Critical patent/KR20050062272A/ko
Application granted granted Critical
Publication of KR100996552B1 publication Critical patent/KR100996552B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/006—Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Optics & Photonics (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명은 액정표시패널에 관한 것으로, 본 발명의 액정표시패널은 복수의 라인 온 글래스 배선이 형성되는 제1 영역과 복수의 테스트 패턴이 형성되는 제2 영역을 포함하는 제1 기판 및 상기 제1 기판과 대향 배치되는 제2 기판을 포함하며, 상기 복수의 테스트 패턴은 상기 복수의 라인 온 글래스 배선과 동일한 크기의 패턴으로 형성되며, 실제로 라인-온-글래스 배선을 형성하기 전에 테스트 패턴을 통해 배선저항을 측정하여 재설계된 라인-온-글래스 배선을 제 1영역에 형성하게 됨에 따라 액정표시장치의 불량율을 줄일 수 있으며, TCP에 테스트 패드를 형성할 필요가 없어 TCP면적을 최적화하여 제작할 수 있다.

Description

액정표시패널{LIQUID CRYSTAL DISPLAY PANEL}
도 1은 일반적인 탭 방식 액정표시장치를 간략하게 나타낸 평면도.
도 2a는 종래의 테스트 패드를 이용한 라인-온-글래스 배선저항 측정을 설명하기 위해 액정표시패널의 패드부의 일부를 나타낸 도면.
도 2b는 종래의 프로브-스테이션을 사용한 라인-온-글래스 배선저항 측정을 설명하기 위해 액정표시패널의 패드부를 나타낸 도면.
도 3은 대면적 기판으로부터 절단된 단위 액정표시패널을 간략하게 나타낸 도면.
도4는 본 발명에 따른 테스트 패턴이 형성된 액정표시패널의 더미영역의 일부를 나타낸 도면.
**도면의 주요 부분에 대한 부호의 설명**
451: 제 1영역 452: 제 2영역
455: 테스트 패턴 460: 테스트 패드
486: 라인-온-글래스 패턴
본 발명은 액정표시패널(liquid crystal display panel)에 관한 것으로서, 보다 자세하게는 라인-온-글래스 배선의 배선저항 측정을 위한 테스트 패턴이 형성된 액정표시패널에 관한 것이다.
일반적으로, 액정표시장치(liquid crystal display)는 서로 대향하는 박막트랜지스터 어레이 (thin film transistor array) 기판과 컬러필터(color filter) 기판이 일정한 셀-갭(cell-gal)이 유지되도록 합착되고, 그 박막트랜지스터 어레이 기판과 컬러필터 기판사이의 셀-갭에 액정층이 구비되는 액정표시패널과, 상기 액정표시패널을 구동하기 위한 구동회로로 구성된다.
상기 박막트랜지스터 어레이 기판에는 횡방향으로 일정한 이격으로 배열되는 복수의 게이트라인과, 종방향으로 일정한 이격으로 배열되는 복수의 데이터라인이 서로 교차하며, 상기 데이터라인들과 게이트라인들이 교차되어 구획하는 영역들에는 복수의 화소(pixel)가 구비된다. 상기 화소들은 매트릭스(matrix) 형태로 배열되며, 각 화소들에는 화소전극이 개별적으로 구비된다.
그리고, 상기 컬러필터 기판에는 상기 화소들에 대응하는 위치에 적색, 녹색및 청색의 컬러필터층이 형성되고, 그 컬러필터층을 통과하는 빛의 색간섭을 방지하기 위한 블랙 매트릭스(black matrix)가 상기 컬러필터층의 외곽을 감싸는 그물형태로 형성되며, 상기 박막 트랜지스터 어레이 기판의 화소전극과 함께 상기 액정층에 전계를 인가하는 공통전극이 형성된다.
상기 박막트랜지스터 어레이 기판과 컬러필터 기판이 대향하는 내면에는 화소전극과 공통전극이 구비되며, 그 화소전극과 공통전극 사이의 전압차에 의해 액 정이 구동되는데, 상기 화소들에 인가되는 화상정보의 크기에 따라 상기 액정표시패널에서 표시되는 화상의 휘도가 변화된다.
상기 화소들에는 박막트랜지스터와 같은 스위칭(switching)소자가 개별적으로 연결되는데, 상기 스위칭소자는 상기 화소 내에 구비된 화소전극과 전기적으로 연결되어 상기 데이터라인들을 통해 화상정보를 인가받고, 그 화상정보를 상기 화소전극에 인가한다. 따라서, 화상정보가 인가된 화소전극과 공통전압이 인가되어 있는 공통전극 사이에 전압차가 발생하게 되어 액정이 구동된다.
상기 구동회로는 상기 액정표시패널에 매 프레임(frame)마다 상기 게이트라인들에 주사신호를 순차적으로 인가하는 게이트 구동회로와, 그 게이트 구동회로의 주사신호에 대응하여 상기 데이터라인들을 통해 화상정보를 화소에 인가하는 데이터 구동회로와, 상기 데이터 구동회로와 게이트 구동회로를 제어하기 위한 시간제어부(timing controller)와, 액정표시장치에서 사용되는 여러가지 구동전압들을 공급하는 전원공급부로 구성된다.
상기 게이트 구동회로는 매 프레임 단위로 상기 게이트라인들에 주사신호를 순차적으로 인가한다. 이 때, 상기 주사신호가 인가된 게이트라인에 게이트전극이 전기적으로 연결된 스위칭소자들은 턴-온(turn-on)상태가 되고, 상기 데이터 구동회로로부터 상기 데이터라인들에 공급되는 화상정보는 주사신호에 의해 턴-온된 상기 스위칭소자를 통해 화소에 인가된다. 이에 따라, 액정표시장치는 화소전극과 공통전극 사이에 인가되는 전계에 의해 액정을 구동시켜 광투과율을 조절함으로써 화상을 표시한다.
일반적으로, 구동회로를 액정표시패널과 연결하는 방법에는 탭(tape automated bonding: TAB)방식과 칩-온-글래스(chip-on-glass: COG)방식이 있는데, 상기 탭 방식은 고분자물질로 만들어진 얇은 가요성(Flexible) 필름 상에 구동회로를 실장한 TCP(tape carrier package)를 상기 액정표시패널과 연결함으로써, 상기 구동회로를 액정표시패널에 연결하는 방법이고, 상기 칩-온-글래스방식은 구동회로를 액정표시패널의 유리기판 위에 직접 실장하여 연결하는 방법이다.
상기 탭 방식에 있어서, 박막트랜지스터 어레이 기판의 면적이 컬러필터 기판의 면적보다 크기 때문에 상기 두 기판의 합착시 상기 박막트랜지스터 어레이 기판의 일부가 외부로 노출되는데, 이 노출영역에 상기 TCP를 부착한다. 여기서, TCP상에 실장되는 구동회로들은 TCP에 접속된 인쇄회로기판(printed circuit board: PCB)에 실장된 배선들을 통해 외부에서 입력되는 제어신호들 및 전압들을 공급받는다.
최근, 탭 방식의 경우에 게이트 인쇄회로기판이 제거된 형태의 액정표시패널을 많이 사용하는데, 이와 같은 게이트 인쇄회로기판이 제거된 탭 방식의 액정표시패널을 첨부된 도면을 참조하여 상세하게 설명하면 다음과 같다.
도 1은 일반적인 탭 방식 액정표시장치를 간략하게 나타낸 평면도이다.
도 1을 참조하면, 액정표시장치는 박막트랜지스터 어레이 기판(2)과 컬러필터 기판(4)이 합착된 액정표시패널(1)과, 상기 액정표시패널(1)과 데이터 인쇄회로기판(12)을 접속하는 복수의 데이터 TCP(8)들과, 상기 액정표시패널(1)과 접속하는 복수의 게이트TCP(14)과, 상기 데이터 TCP(8)들에 개별적으로 실장된 데이터 구동회로(10)들과, 게이트TCP(14)들에 개별적으로 실장된 게이트 구동회로(16)들을 구비하여 구성된다.
상기 액정표시패널(1)에는 게이트라인(18)들과 데이터라인(20)들이 교차하여 정의되는 화소들이 매트릭스 형태로 배열되어 화상을 표시하는 화상표시영역(21)이 구비된다.
상기 액정표시패널(1)에서 컬러필터 기판(4)보다 비교적 면적이 넓은 박막트랜지스터 어레이 기판(2)은 컬러필터 기판(4)과 합착시, 기판의 일부가 외부에 노출되는데, 이때 노출되는 박막트랜지스터 어레이 기판의 일측장변과 일측단변을 패드부라 한다. 상기 패드부에는 도시된 바와 같이, 게이트 TCP(14)와 데이터 TCP(8)가 접속된다.
상기 데이터TCP(8)에는 데이터 구동회로(10)가 실장되고, 그 데이터 구동회로(10)와 전기적으로 연결된 TCP입력라인(24)들 및 TCP출력라인(25)들이 형성된다. 이 때, 상기 데이터TCP(10)의 TCP입력라인(24)들은 데이터 인쇄회로기판(12)의 출력라인(미도시)들과 전기적으로 연결되며, 상기 데이터TCP(10)의 TCP출력라인(25)들은 패드부의 링크라인(23)들과 전기적으로 연결된다. 특히, 첫번째 데이터TCP(8)에는 상기 박막트랜지스터 어레이 기판(2) 상의 라인-온-글래스(line-on-glass) 배선(26)들에 전기적으로 연결되는 TCP 공급라인(22)들이 추가적으로 형성된다. 상기 TCP 공급라인(22)은 상기 데이터 인쇄회로기판(12)을 경유하여 인가되는 시간제어부 및 전원공급부의 게이트 구동신호들을 라인-온-글래스 배선(26)에 인가한다.
상기 데이터 구동회로(10)들은 디지털 형태로 인가된 화상정보를 아날로그 형태의 화상정보로 변환하여 액정표시패널(1) 상의 데이터라인(18)들에 인가한다.
상기 게이트TCP(14)에는 게이트 구동회로(16)가 실장되고, 그 게이트 구동회로(16)는 TCP 공급라인(28)들 및 TCP출력라인(30)들과 전기적으로 연결된다. 상기 게이트 구동회로(16)는 상기 TCP 공급라인(28)을 통해 각종 제어신호들을 인가받으며, TCP출력라인(30)에 출력신호들을 인가한다. 즉, 상기 게이트 구동회로(16)는 입력된 제어신호들에 응답하여 주사신호를 게이트라인(20)들에 순차적으로 인가한다. 이 때, 고전위 주사신호(Vgh)가 공급되는 기간을 제외한 기간에는 저전위 주사신호(Vgl)를 게이트라인(20)들에 공급한다.
상기 라인-온-글래스 배선(26)들은 통상, 고전위 주사신호(Vgh), 저전위 주사신호(Vgl), 공통전압 신호(Vcom), 접지신호(GND), 전원 전압신호(Vcc)와 같이 전원공급부로부터 공급되는 전압신호들과, 게이트 스타트 펄스(gate start pulse, GSP), 게이트 쉬프트 클럭신호(gate shift clock, GSC), 게이트 인에이블 신호(gate output enable, GOE)와 같이 시간제어부로부터 공급되는 게이트 제어신호들을 인가한다. 이와 같은 라인-온-글래스 배선(26)들은 패드부와 같은 한정된 공간에서 미세한 패턴으로 형성된다.
상기한 바와 같이, 상기 라인-온-글래스 배선(26)과 상기 TCP 공급라인(22,28)들은 전기적으로 연결되며, 상기 데이터 인쇄회로기판(12)으로부터 인가받는 각종 제어신호 및 전압신호들은 라인-온-글래스 배선(26)과 TCP 공급라인(28)을 통해 각 게이트 TCP(14)들에 순차적으로 인가된다.
그런데, 라인-온-글래스 배선(26)의 저항값은 라인길이에 비례하므로, 상기 데이터 인쇄회로기판(12)로부터 멀어질수록 상기 라인-온-글래스(26)의 저항값은 증가하며, 각종 제어신호들 및 전압신호들은 감쇄한다. 이는 모든 게이트TCP(14)가하나의 라인-온-글래스 배선(26)을 통해 제어신호들과 전압신호들을 인가받기 때문이다. 상기 라인-온-글래스 배선(26)을 통해 공급되는 제어신호들 및 전압신호들은 라인저항에 의해 왜곡됨으로써, 화상표시부(21)에 표시되는 화상의 품질이 저하된다.
따라서, 상기와 같은 라인-온-글래스 배선의 저항을 액정표시장치의 제조 과정 중에 측정하여, 저항의 불량유무를 판단함으로써, 액정표시패널 폐기 등의 방법에 의해 완성된 액정표시장치의 불량율을 낮추게 된다.
상기 배선저항을 검사하기 위해 보통 두가지 방법이 사용된다. 첫번째는 테스트 패드(test pad)을 통해 저항을 측정하는 것이고, 두번째는 프로브 스테이션(probe station)과 같은 검사장비를 이용하여 측정하는 것이다.
상기한 바와 같은 배선저항 측정 방법을 첨부된 도면을 참조하여 자세히 설명하도록 한다.
도 2a는 종래의 테스트 패드를 이용한 라인-온-글래스 배선저항 측정을 설명하기 위해 액정표시패널의 패드부의 일부를 나타낸 도면이고, 도 2b는 종래의 프로브-스테이션을 사용한 라인-온-글래스 배선저항 측정을 설명하기 위해 액정표시패널의 패드부를 나타낸 도면이다.
일반적으로, 액정표시장치를 제작하기 위해서는 먼저, 서로 대향하는 두 개의 대면적 기판을 일정한 셀-갭(cell-gap)으로 합착하고, 상기 두 기판 사이의 셀- 갭에 액정층을 충진한 대면적의 액정표시패널을 제작한다. 그리고, 상기 대면적 액정표시패널을 복수의 단위 액정표시패널로 절단한다. 여기서, 서로 합착된 두 개의 기판은 박막트랜지스터 어레이 기판과 컬러필터 기판이다. 상기 단위 액정표시패널의 박막트랜지스터 어레이 기판 외곽에는 실제로 사용되지 않는 일정면적의 더미 영역이 존재하는데, 이는 대면적 액정표시패널을 절단하여 복수의 단위 액정표시패널을 형성할 때, 충분한 여유간격을 두고 절단하기 때문이다.
상기와 같이, 대면적 기판으로부터 복수의 액정표시패널을 분리한 후에는 박막트랜지스터 어레이 기판 외곽의 더미영역을 처리하여 TCP가 부착되거나 구동회로가 직접 실장될 패드부를 형성한다.
도 2a에 도시된 바와 같이, 상기 패드부에는 각종 제어신호 및 구동전압이 인가될 라인-온-글래스 배선(126)이 패터닝되며, 또한, 필름의 배면에 신호라인 패턴이 형성된 TCP가 패드부에 부착되어 상기 TCP의 신호라인(128)과 상기 라인-온-글래스 배선(126)은 일대일로 대응하여 전기적으로 접촉된다. 이때, 상기 TCP 신호라인(128)에는 개별적으로 콘택홀(contact hole)을 통해 전기적으로 접촉된 테스트 패드(114)가 일정한 면적을 갖도록 형성된다. 이와 같이, 테스트 패드(114)는 상기 TCP상에 일정한 면적을 차지하므로, 상기 TCP 상에 제어신호 및 구동전압을 공급하는 모든 라인에 개별적으로 테스트 패드(114)를 형성하는 것은 사실상 불가능하다. 따라서, 소수의 TCP신호라인(128)에만 테스트 패드(114)를 형성하는데, 이또한 테스트 패드(114)를 형성할 면적을 확보해야 하므로, TCP의 면적을 증가시킬 수밖에 없다.
상기와 같은 TCP 면적의 증가는 대량생산되는 액정표시장치에서 생산원가의 상승을 유발한다.
도 2b를 참조하면, 도시된 패드부의 일부에는 TCP가 부착되기 전 라인-온-글래스 배선만 패터닝된 상태이다. 상기 라인-온-글래스 배선의 일부에는 상기 TCP가 부착되어 전기적으로 접촉되기 위한 금속패턴이 노출된 부분이 있는데, 이와 같은 노출된 금속패턴의 양끝단에 프로브 스테이션 장비의 프로브 핀(probe pin)들을 접촉시켜 상기 라인-온-글래스 배선의 저항을 측정한다.
그런데, 상기 게이트 TCP에 연결되는 라인-온-글래스 배선들은 실제적으로 수 마이크로미터의 작은 폭으로 형성되어 있어 상기 프로브 핀을 라인-온-글래스 배선에 접촉시키는 위치에 따라 저항값이 다르게 나올 수 있으며, 가늘고 긴 형태의 프로브 핀이 가지는 자체적인 저항값에 의해서도 오차가 발생할 수 있다.
또한, 상기와 같은 테스트 패드 또는 프로브 스테이션을 통한 저항측정 방법은 패드부에 라인-온-글래스 배선이 패터닝된 후 또는 라인-온-글래스 배선에 TCP가 전기적으로 접촉된 후에 수행하게 된다. 즉, 공정이 어느정도 진행된 상태에서 배선저항을 측정하기 때문에 배선저항불량이 발견된다해도 재설계가 어려우므로, 단순히 진행될 공정을 중지하고, 액정표시패널을 폐기하는 등의 소극적인 대응만 할 수 있었다.
따라서, 상기한 바와 같은 종래의 문제점을 해결하기 위해 본 발명이 안출된 것으로서, 본 발명의 목적은 액정표시패널의 더미영역에 테스트를 위한 라인-온-글 래스 배선을 패터닝함으로써, 실제로 형성될 라인-온-글래스 배선저항을 사전에 정확하게 측정할 수 있으며, 저항측정 후에 재설계 등에 의해 저항불량에 대한 적극적인 대응을 할 수 있도록 하여 액정표시장치의 불량율을 감소시킬 수 있는 테스트 패턴을 제공하는데 있다.
상기한 바와 같은 본 발명의 목적을 달성하기 위한 액정표시패널은 복수의 라인 온 글래스 배선이 형성되는 제1 영역과 복수의 테스트 패턴이 형성되는 제2 영역을 포함하는 제1 기판 및 상기 제1 기판과 대향 배치되는 제2 기판을 포함하며, 상기 복수의 테스트 패턴은 상기 복수의 라인 온 글래스 배선과 동일한 크기의 패턴으로 형성된다.
상기 테스트 패턴은 라인 온 글래스 패턴과 상기 라인 온 글래스 패턴의 양 끝단에 형성되는 테스트 패드로 이루어진다.
상기 테스트 패턴은 상기 라인 온 글래스 패턴의 저항 측정을 위해 일정한 면적을 갖는다.
상기 제2 영역은 공정 중 절단되어 제거되는 더미영역이다.
상기와 같은 본 발명의 특징은 대면적 기판으로부터 절단된 단위 액정표시패널의 외곽에 구비된 더미영역에 라인-온-글래스 배선저항 측정을 위한 테스트 패턴을 형성하는 것으로서, 상기 액정표시패널의 패드부에 라인-온-글래스 배선 패터닝과 TCP가 부착되기 전에 형성되어 미리 라인-온-글래스 배선저항을 정확히 측정함으로써, 배선저항 불량 발생시 재설계하여 라인-온-글래스 배선을 액정표시패널에 형성할 수 있게 되어 액정표시장치의 불량율을 감소시킬 수 있다. 또한, 종래와 같이 TCP상에 테스트 패드를 형성할 필요가 없으므로, TCP면적을 최적화시킬 수 있다.
이와 같은 테스트 패턴이 형성되는 단위 액정표시패널을 첨부된 도면을 참조하여 설명하면 다음과 같다.
도 3은 대면적 기판으로부터 절단된 단위 액정표시패널을 간략하게 나타낸 도면이다.
도 3을 참조하면, 액정표시패널(301)은 제 1기판(302) 및 제 2기판(304)으로 구성된다.
상기 제 1기판(302) 및 제 2기판(304)은 일정한 셀-갭이 유지되도록 서로 대향하여 합착되며, 그 두 기판 사이의 셀-갭에는 액정층이 형성된다. 상기 제 1기판(302)은 실제로 패드부가 형성될 제 1영역(351)과, 상기 제 1영역(351)에 TCP가 부착되기 전에 절단되어 제거될 제 2영역(352)으로 구분된다. 이때, 도면에 표시된 점선을 기준으로 상기 제 1영역(351)과 제 2영역(352)이 구분된다.
상기 제 2영역(352)은 TCP나 구동회로가 부착될 패드부 외곽영역에 구비되어 실제로 사용되지 않는 더미 영역으로서, 도4에 도시된 바와 같이 상기 제 2영역(352)에는 라인-온-글래스 배선저항 측정을 위한 테스트 패턴(455)이 형성된다.
도 4는 본 발명에 따른 테스트 패턴이 형성된 액정표시패널의 더미영역의 일부를 나타낸 도면이다.
도 3에서 전술한 바와 같이 제 1기판(302)은 제 1영역(351) 및 제 2영역(352)으로 구분된다.
도 4를 참조하면, 상기 제 1기판(402)은 제 1영역(451)과 제 2영역(452)으로 구성된다. 상기 제 2영역(452)은 액정표시장치 제작 과정에서 TCP가 패드부에 부착되기 전에 제거될 영역으로서, 상기 제 2영역(452)은 패드부에 실제로 형성될 라인-온-글래스 배선의 저항측정에 사용될 수 있다. 즉, 상기 제 1영역(451)에 복수의 라인-온-글래스 배선을 실제로 형성하기 전에 상기 제 2영역(452)에 상기 라인-온-글래스 배선과 동일한 패턴을 형성하여 동일한 전기적 특성을 만들어준다. 상기 제 1영역(451)과 제 2영역(452)은 동일한 기판 상에 구비된 영역이므로, 상기 제 1영역(451)에 형성될 라인-온-글래스 배선을 제 2영역(452)에 형성하여도 동일한 크기로 형성한다면, 동일한 전기적 특성을 나타낸다.
도시된 바와 같이, 상기 제 2영역(452)에는 복수의 라인-온-글래스 패턴(486)들이 형성된다. 그리고, 상기 라인-온-글래스 패턴(486)의 양끝단에는 저항측정을 용이하게 하기 위한 테스트 패드(460)가 일정한 면적을 갖도록 형성된다. 이와 같이, 제 2영역(452)에 형성된 테스트 패턴(455) 양끝단의 테스트 패드(460)를 통해서 라인-온-글래스 패턴(486)의 저항을 측정할 수 있다.
상기 라인-온-글래스 패턴(486)의 저항측정시 저항이 불량으로 나오게 될 경우, 상기 라인-온-글래스 패턴(486)을 재설계하여, 상기 제 2영역(452) 상에 다시 라인-온-글래스 패턴(486)을 형성하고 측정하는 과정을 반복함으로써, 저항불량을 해결할 수 있으며, 이때, 재설계하여 수정된 라인-온-글래스 패턴(486)을 제 1영역(451)에 라인-온-글래스 배선으로 형성한다.
상기한 바와 같이, 액정표시장치의 공정 중 실제로 제 1영역(451)에 라인-온-글래스 배선을 형성하기 전에 제 2영역(452)에 형성된 테스트 패턴(455)을 통해 미리 배선저항을 측정함으로써, 재설계에 따라 저항불량이 개선된 라인-온-글래스 배선을 제 1영역(451)에 형성할 수 있게되어 액정표시장치의 불량율을 감소시 킬 수 있다.
그리고, 종래에 TCP상에 형성되던 테스트 패드를 형성할 필요가 없게되므로, TCP면적을 최적화시켜 제작할 수 있다.
상술한 바와 같이, 본 발명의 액정표시패널은 공정 중 제거될 액정표시패널의 더미영역을 활용하여, 그 더미영역에 형성된 테스트 패턴을 통해 미리 저항을 측정하고, 재설계된 라인-온-글래스 배선을 패드부에 형성함으로써, 액정표시장치의 불량율을 줄여 수율을 향상시킬 수 있다.
또한, 종래와 같이 TCP상에 테스트 패드를 형성할 필요가 없으므로, TCP의 면적을 최적화시켜 제작할 수 있게 되어 생산원가를 절감할 수 있다.

Claims (6)

  1. 복수의 라인 온 글래스 배선이 형성되는 제1 영역과 복수의 테스트 패턴이 형성되는 제2 영역을 포함하는 제1 기판; 및
    상기 제1 기판과 대향 배치되는 제2 기판을 포함하며,
    상기 복수의 테스트 패턴은 상기 복수의 라인 온 글래스 배선과 동일한 크기의 패턴으로 형성되는 것을 특징으로 하는 액정표시패널.
  2. 제 1 항에 있어서,
    상기 테스트 패턴은 라인 온 글래스 패턴과 상기 라인 온 글래스 패턴의 양 끝단에 형성되는 테스트 패드로 이루어지는 것을 특징으로 하는 액정표시패널.
  3. 제 2 항에 있어서, 상기 테스트 패턴은 상기 라인 온 글래스 패턴의 저항 측정을 위해 일정한 면적을 갖는 것을 특징으로 하는 액정표시패널.
  4. 제 1 항에 있어서,
    상기 제2 영역은 공정 중 절단되어 제거되는 더미영역인 것을 특징으로 하는 액정표시패널.
  5. 삭제
  6. 삭제
KR1020030094293A 2003-12-20 2003-12-20 액정표시패널 KR100996552B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030094293A KR100996552B1 (ko) 2003-12-20 2003-12-20 액정표시패널

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030094293A KR100996552B1 (ko) 2003-12-20 2003-12-20 액정표시패널

Publications (2)

Publication Number Publication Date
KR20050062272A KR20050062272A (ko) 2005-06-23
KR100996552B1 true KR100996552B1 (ko) 2010-11-24

Family

ID=37254505

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030094293A KR100996552B1 (ko) 2003-12-20 2003-12-20 액정표시패널

Country Status (1)

Country Link
KR (1) KR100996552B1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101146526B1 (ko) * 2005-11-21 2012-05-25 엘지디스플레이 주식회사 라인 온 글래스형 액정표시장치의 데이터 구동부 및 이를포함하는 액정표시장치
KR101386284B1 (ko) * 2006-12-29 2014-04-17 엘지디스플레이 주식회사 오믹 저항 측정용 패턴 및 이를 이용한 박막 트랜지스터기판과 그 제조방법
CN104849880B (zh) * 2014-02-14 2018-04-10 上海和辉光电有限公司 显示器面板teg测试组件及其形成方法和测试方法
KR102626514B1 (ko) * 2017-10-31 2024-01-17 엘지디스플레이 주식회사 디스플레이 장치

Also Published As

Publication number Publication date
KR20050062272A (ko) 2005-06-23

Similar Documents

Publication Publication Date Title
KR100800330B1 (ko) 라인 온 글래스형 신호라인 검사를 위한 액정표시패널
JP4566075B2 (ja) 液晶表示装置およびその駆動方法
JP2006309161A (ja) 電気光学装置及び電子機器
KR100640208B1 (ko) 액정표시패널의 검사용 범프 구조
JP3940272B2 (ja) 液晶表示装置
KR100293982B1 (ko) 액정패널
KR100949496B1 (ko) 라인 온 글래스형 액정표시장치 및 그 제조방법
KR100909417B1 (ko) 액정표시패널의 검사용 패드 구조
US20070235888A1 (en) Film type package and display apparatus having the same
KR100996552B1 (ko) 액정표시패널
KR100990315B1 (ko) 액정표시장치
KR20080002336A (ko) 액정표시장치
KR20070048376A (ko) 액정표시장치
KR20070063310A (ko) 신호 라인 검사 패드를 구비한 액정 표시 패널 및 이를포함한 액정 표시 장치
KR20050003255A (ko) 액정 표시패널의 검사방법
KR101033119B1 (ko) 라인 온 글래스형 액정표시장치
KR101073248B1 (ko) 액정표시장치
KR100912693B1 (ko) 액정표시장치
KR100960453B1 (ko) 액정패널
KR101108774B1 (ko) 액정표시장치 및 그 제조방법
KR20050064385A (ko) 액정표시패널
KR100978253B1 (ko) 박막 트랜지스터 어레이 기판
KR100999010B1 (ko) 라인 온 글래스형 액정표시장치
KR101147835B1 (ko) 액정 표시 패널의 검사 장치
KR20050002565A (ko) 칩 온 글래스 실장구조 액정표시장치용 어레이 기판 및 배선번호 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130930

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20141021

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20151028

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20161012

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee