KR100992758B1 - Semiconductor laser device and fabrication method thereof - Google Patents

Semiconductor laser device and fabrication method thereof Download PDF

Info

Publication number
KR100992758B1
KR100992758B1 KR1020030055524A KR20030055524A KR100992758B1 KR 100992758 B1 KR100992758 B1 KR 100992758B1 KR 1020030055524 A KR1020030055524 A KR 1020030055524A KR 20030055524 A KR20030055524 A KR 20030055524A KR 100992758 B1 KR100992758 B1 KR 100992758B1
Authority
KR
South Korea
Prior art keywords
layer
ridge portion
semiconductor laser
laser device
main ridge
Prior art date
Application number
KR1020030055524A
Other languages
Korean (ko)
Other versions
KR20050017941A (en
Inventor
최진식
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020030055524A priority Critical patent/KR100992758B1/en
Publication of KR20050017941A publication Critical patent/KR20050017941A/en
Application granted granted Critical
Publication of KR100992758B1 publication Critical patent/KR100992758B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S3/00—Lasers, i.e. devices using stimulated emission of electromagnetic radiation in the infrared, visible or ultraviolet wave range
    • H01S3/09—Processes or apparatus for excitation, e.g. pumping
    • H01S3/091—Processes or apparatus for excitation, e.g. pumping using optical pumping
    • H01S3/094—Processes or apparatus for excitation, e.g. pumping using optical pumping by coherent light
    • H01S3/0941—Processes or apparatus for excitation, e.g. pumping using optical pumping by coherent light of a laser diode

Landscapes

  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Engineering & Computer Science (AREA)
  • Plasma & Fusion (AREA)
  • Optics & Photonics (AREA)
  • Semiconductor Lasers (AREA)

Abstract

릿지 구조를 개선한 선택적 매몰 릿지형 반도체 레이저소자 및 그 제조방법이 개시된다.Disclosed are a selective buried ridge type semiconductor laser device having an improved ridge structure and a method of manufacturing the same.

본 발명의 반도체 레이저소자는 기판 상부에 제1 클래드층 및 활성층을 형성한 후, 상기 활성층 상부의 중앙 부위에 형성되는 메인 릿지부와 상기 메인 릿지부와 일정 거리 이격되는 부위에 나란하게 형성되는 적어도 하나 이상의 보조 릿지부를 구성하도록 제2 클래드층을 형성하고, 상기 메인 릿지부를 제외한 활성층 및 상기 적어도 하나 이상의 보조 릿지부 상부에 형성되는 전류 차단층을 형성하며, 상기 전류 차단층 및 상기 메인 릿지부 상부에 형성되는 접촉층을 형성하여 구성된다. In the semiconductor laser device of the present invention, after the first cladding layer and the active layer are formed on the substrate, the main ridge portion formed at the center portion of the upper portion of the active layer and at least a portion spaced apart from the main ridge portion at a predetermined distance A second cladding layer is formed to form at least one auxiliary ridge, an active layer except the main ridge, and a current blocking layer formed on the at least one auxiliary ridge, and an upper portion of the current blocking layer and the main ridge. It is comprised by forming the contact layer formed in the.

따라서, 본 발명은 반도체 레이저소자를 가열가압 융착을 이용하여 실장하는 경우에 인가되는 기계적 응력을 분산시켜 반도체 레이저소자가 파손되거나 벽개면의 반사거울 등이 손상되는 것을 방지할 수 있다.
Therefore, the present invention can prevent the semiconductor laser device from being damaged or the reflective mirror on the cleaved surface from being damaged by dispersing the mechanical stress applied when the semiconductor laser device is mounted using heat-pressure welding.

반도체 레이저소자, 릿지, 클래드층, 전류 차단층Semiconductor laser device, ridge, cladding layer, current blocking layer

Description

반도체 레이저소자와 그 제조방법{Semiconductor laser device and fabrication method thereof}Semiconductor laser device and fabrication method

도 1은 종래의 SBR 반도체 레이저소자의 단면도.1 is a cross-sectional view of a conventional SBR semiconductor laser device.

도 2는 종래의 SBR 반도체 레이저소자의 각 층 구조물이 형성되는 모습을 순차적으로 나타낸 단면도.Figure 2 is a cross-sectional view sequentially showing the appearance of each layer structure of the conventional SBR semiconductor laser device.

도 3은 종래의 SBR 반도체 레이저소자를 실장하는 모습을 나타낸 도면.3 is a view showing a state in which a conventional SBR semiconductor laser device is mounted.

도 4는 본 발명의 바람직한 일 실시예에 따른 SBR 반도체 레이저소자의 단면도.4 is a cross-sectional view of an SBR semiconductor laser device according to an embodiment of the present invention.

도 5는 본 발명의 바람직한 일 실시예에 따른 SBR 반도체 레이저소자의 각 층 구조물이 형성되는 모습을 순차적으로 나타낸 단면도.Figure 5 is a cross-sectional view sequentially showing the appearance of each layer structure of the SBR semiconductor laser device according to an embodiment of the present invention.

<도면의 주요 부분에 대한 부호의 명칭><Name of the code for the main part of the drawing>

31 : n형 GaAs 기판 32 : n형 GaAs 버퍼층31: n-type GaAs substrate 32: n-type GaAs buffer layer

33 : n형 InGaAlP 클래드층 34 : InGaP/InGaAlP 활성층33: n-type InGaAlP cladding layer 34: InGaP / InGaAlP active layer

35, 37 : p형 InGaAlP 클래드층 36 : 식각 저지층35, 37: p-type InGaAlP cladding layer 36: etch stop layer

38 : p형 InGaP 통전용이층 39 : p형 GaAs 캡층38: p-type InGaP passivation layer 39: p-type GaAs cap layer

40 : n형 GaAs 전류 차단층 41 : p형 GaAs 접촉층40: n-type GaAs current blocking layer 41: p-type GaAs contact layer

42 : p형 금속 전극 43 : n형 금속 전극 42 p-type metal electrode 43 n-type metal electrode                 

45a, 45b : 제1 및 제2 유전체 마스크45a, 45b: first and second dielectric masks

44a : 메인 릿지 44b : 보조 릿지
44a: main ridge 44b: secondary ridge

본 발명은 반도체 레이저소자에 관한 것으로, 특히 릿지 구조를 개선한 선택적 매몰 릿지형 반도체 레이저소자 및 그 제조방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor laser device, and more particularly, to a selective buried ridge type semiconductor laser device having an improved ridge structure and a manufacturing method thereof.

반도체 레이저소자는 미니 디스크, 광자기 디스크 및 레이저 빔 프린터 등과 같은 광정보 처리기기의 광원으로 주로 사용되고 있다.Semiconductor laser devices are mainly used as light sources of optical information processing devices such as mini disks, magneto-optical disks and laser beam printers.

이러한 반도체 레이저소자는 일반적으로 반도체의 PN접합 부근에서 전자(electron)와 정공(hole)의 재결합에 의해 빛을 발생하게 된다.Such semiconductor laser devices generally generate light by recombination of electrons and holes in the vicinity of a PN junction of a semiconductor.

최근 들어, 고출력이 요구되는바, 이에 부응하기 위해 선택적 매몰 릿지(Selectively Buried Ridge, 이하 SBR이라 함)형 반도체 레이저소자가 제안되었다. Recently, high power is required, and in order to meet this, a selectively buried ridge (SBR) type semiconductor laser device has been proposed.

도 1은 종래의 SBR 반도체 레이저소자의 단면도를 나타낸 것이다.1 is a cross-sectional view of a conventional SBR semiconductor laser device.

도 1을 참조하면, n형 GaAs 기판(1) 상부에 n형 GaAs 버퍼층(2), n형 InGaAlP 클래드층(3), InGaP/InGaAlP 활성층(4), 제1 p형 InGaAlP 클래드층(5), 식각 저지층(6)이 순차적으로 형성되어 있다. 또한, 상기 식각 저지층(6) 상부에는 제2 p형 InGaAlP 클래드층(7), p형 InGaP 통전용이층(8) 및 p형 GaAs 캡층(9)이 형 성되어 있다. Referring to FIG. 1, an n-type GaAs buffer layer 2, an n-type InGaAlP cladding layer 3, an InGaP / InGaAlP active layer 4, and a first p-type InGaAlP cladding layer 5 are disposed on an n-type GaAs substrate 1. , The etch stop layer 6 is formed sequentially. In addition, a second p-type InGaAlP cladding layer 7, a p-type InGaP passivation layer 8, and a p-type GaAs cap layer 9 are formed on the etch stop layer 6.

이때, 상기 제2 p형 InGaAlP 클래드층(7), InGaP 통전용이층(8) 및 p형 GaAs 캡층(9)은 상기 식각 저지층(6)의 상부 중앙에 릿지(14)(ridge) 형태로 형성된다.In this case, the second p-type InGaAlP cladding layer 7, the InGaP passivation layer 8, and the p-type GaAs capping layer 9 may have a ridge shape in the upper center of the etch stop layer 6. Is formed.

한편, 상기 릿지 구조로 형성된 부분(14)을 제외한 식각 저지층(6)의 상부에는 n형 GaAs 전류 차단층(10)이 형성되어 있으며, 상기 p형 GaAs 캡층(9) 및 상기 n형 GaAs 전류 차단층(10) 상부에는 p형 GaAs 접촉층(11)이 형성되어 있다. 또한, 상기 p형 GaAs 접촉층(11) 상부 및 상기 n형 GaAs 기판(1) 하부에는 각각 p형 금속 전극(12) 및 n형 금속 전극(13)이 형성되어 있다.Meanwhile, an n-type GaAs current blocking layer 10 is formed on the etch stop layer 6 except for the portion 14 formed of the ridge structure, and the p-type GaAs cap layer 9 and the n-type GaAs current are formed. The p-type GaAs contact layer 11 is formed on the blocking layer 10. In addition, a p-type metal electrode 12 and an n-type metal electrode 13 are formed on the p-type GaAs contact layer 11 and the n-type GaAs substrate 1, respectively.

이와 같은 구조를 갖는 반도체 레이저소자의 제조방법을 도 2를 참조하여 설명하기로 한다.A method of manufacturing a semiconductor laser device having such a structure will be described with reference to FIG. 2.

도 2는 종래의 SBR 반도체 레이저소자의 각 층 구조물이 형성되는 모습을 순차적으로 나타낸 단면도이다.2 is a cross-sectional view sequentially showing a state in which each layer structure of the conventional SBR semiconductor laser device is formed.

먼저, n형 GaAs 기판(1)을 마련한 후, 그 상부에 n형 GaAs 버퍼층(2), n형 InGaAlP 클래드층(3), InGaP/InGaAlP 활성층(4), 제1 p형 InGaAlP 클래드층(5), 식각 저지층(6), 제2 p형 InGaAlP 클래드층(7), p형 InGaP 통전용이층(8) 및 p형 GaAs 캡층(9)을 순차적으로 결정성장시킨다(도 2a).First, an n-type GaAs substrate 1 is provided, and then an n-type GaAs buffer layer 2, an n-type InGaAlP cladding layer 3, an InGaP / InGaAlP active layer 4, and a first p-type InGaAlP cladding layer 5 ), The etch stop layer 6, the second p-type InGaAlP cladding layer 7, the p-type InGaP passivation layer 8, and the p-type GaAs cap layer 9 are sequentially crystal-grown (FIG. 2A).

다음에, 소정 마스크 패턴(예컨대, 유전체 마스크, 12)을 릿지가 형성될 p형 GaAs 캡층(9) 상부에 형성한다(도 2b).Next, a predetermined mask pattern (e.g., dielectric mask 12) is formed over the p-type GaAs cap layer 9 on which the ridges are to be formed (FIG. 2B).

상기 마스크 패턴(15)을 식각 마스크로 사용하여 상기 식각 저지층(6)이 노출될 때까지 p형 GaAs 캡층(9), p형 InGaP 통전용이층(8) 및 제2 p형 InGaAlP 클래 드층(7)을 선택적으로 식각하여 릿지를 형성한다(도 2c).Using the mask pattern 15 as an etch mask, a p-type GaAs cap layer 9, a p-type InGaP barrier layer 8, and a second p-type InGaAlP clad layer are exposed until the etch stop layer 6 is exposed. (7) is selectively etched to form ridges (FIG. 2C).

상기 마스크 패턴(15)을 결정성장 방지용 마스크로 사용하여 상기 릿지가 형성되지 아니한 부위의 식각 저지층(6) 상부에 n형 GaAs 전류 차단층(10)을 선택적으로 결정성장시킨다(도 2d).The n-type GaAs current blocking layer 10 is selectively grown on the etch stop layer 6 in the region where the ridge is not formed by using the mask pattern 15 as a crystal growth prevention mask (FIG. 2D).

상기 n형 GaAs 전류 차단층(10)의 성장이 완료되면, 릿지 상부에 형성된 상기 마스크 패턴(15)을 제거한다(도 2e).When the growth of the n-type GaAs current blocking layer 10 is completed, the mask pattern 15 formed on the ridge is removed (FIG. 2E).

상기 n형 GaAs 전류 차단층(10) 및 p형 GaAs 캡층(9)의 상부에 p형 GaAs 접촉층(11)을 결정성장시킨다(도 2f).The p-type GaAs contact layer 11 is crystal grown on the n-type GaAs current blocking layer 10 and the p-type GaAs cap layer 9 (FIG. 2F).

마지막으로, 상기 p형 GaAs 접촉층(11)의 상부 및 상기 n형 GaAs 기판(1) 하부에 각각 p형 금속 전극(12) 및 n형 금속 전극(13)을 오믹 접촉(ohmic contact)으로 부착한다(도 2g).Finally, the p-type metal electrode 12 and the n-type metal electrode 13 are attached to the upper portion of the p-type GaAs contact layer 11 and the lower portion of the n-type GaAs substrate 1 by ohmic contact, respectively. (Fig. 2g).

이상에 설명한 바와 같은 제조방법으로 제조된 반도체 레이저소자는 상기 식각 저지층(6) 상부에 형성된 릿지 구조의 제2 p형 InGaAlP 클래드층(7)으로 인해 p형 금속전극(12)의 중앙 부위가 다른 부위에 비해 볼록한 형태로 돌출되게 된다. 즉, 도 2d에 나타낸 바와 같이 좌우가 경사면을 갖는 릿지 형상의 제2 p형 InGaAlP 클래드층(7)과 식각 저지층(6)에 각각 n형 GaAs 전류 차단층(10)이 형성되게 되는데, 이때 통상적으로 제2 p형 InGaAlP 클래드층(7)의 릿지 좌우측면의 성장방향(①)과 식각 저지층(6)의 성장방향(②)에서의 각 성장속도가 서로 다르게 된다. 이에 따라 결정성장되는 n형 GaAs 전류 차단층(10)은 제2 p형 InGaAlP 클래드층(7)의 릿지 좌우측면의 성장방향(①)이 식각 저지층(6)의 성장방향(②)보다 성장속도가 빠르기 때문에 결정성장시 마스크 패턴(15)의 좌우측에 볼록한 형태의 n형 GaAs 전류 차단층(10)이 성장되게 된다.In the semiconductor laser device manufactured by the manufacturing method as described above, the central portion of the p-type metal electrode 12 is formed due to the second p-type InGaAlP cladding layer 7 of the ridge structure formed on the etch stop layer 6. It protrudes in a convex form compared to other parts. That is, as shown in FIG. 2D, the n-type GaAs current blocking layer 10 is formed on each of the ridge-shaped second p-type InGaAlP cladding layer 7 and the etch stop layer 6 having inclined surfaces. Typically, the growth speeds (1) on the left and right sides of the ridges of the second p-type InGaAlP cladding layer 7 and the growth speeds (2) on the etch stop layer 6 are different from each other. As a result, in the n-type GaAs current blocking layer 10 which is grown by crystal growth, the growth direction ① of the left and right sides of the second p-type InGaAlP cladding layer 7 is larger than the growth direction ② of the etch stop layer 6. Due to the high speed, the convex n-type GaAs current blocking layer 10 grows on the left and right sides of the mask pattern 15 during crystal growth.

이와 같이 중앙 부위가 볼록하게 돌출된 반도체 레이저소자는 도 3에 나타낸 바와 같이, 가열가압 융착에 의해 서브마운트(16) 상의 솔더(solder, 17)에 p형 금속 전극(12)이 부착되게 된다. As shown in FIG. 3, the p-type metal electrode 12 is attached to the solder 17 on the submount 16 by heat and pressure fusion as shown in FIG. 3.

따라서, 반도체 레이저소자를 가압하는 경우에 중앙 부위가 돌출되도록 형성되었기 때문에 이 부위에 집중적으로 기계적인 응력(stress)이 가해지게 되고, 이러한 기계적인 응력으로 인해 반도체 레이저소자가 파손되거나 벽개면에 코팅된 반사거울이 손상되게 되는 문제점이 발생하게 된다. Therefore, when the semiconductor laser device is pressed, the central part is formed to protrude, so that mechanical stress is applied to this area intensively, and the semiconductor laser device is damaged or coated on the cleaved surface due to the mechanical stress. There is a problem that the reflection mirror is damaged.

또한, 이러한 기계적인 응력이 릿지를 통해 활성층에까지 영향을 미치게 되어 반도체 레이저소자의 특성과 수명에 치명적인 결함을 제공하게 된다.In addition, the mechanical stress affects the active layer through the ridge, thereby providing a fatal defect in the characteristics and lifespan of the semiconductor laser device.

따라서, 본 발명은 상기 문제점을 해결하기 위해 안출한 것으로서, 적어도 하나 이상의 보조릿지를 형성하여 조립시 레이저소자에 가해지는 기계적인 응력을 분산시킴으로써, 레이저소자의 파손이나 벽개면의 반사거울의 손상 등을 방지할 수 있는 반도체 레이저소자 및 그 제조방법을 제공함에 그 목적이 있다.Accordingly, the present invention has been made to solve the above problems, by forming at least one or more auxiliary ridges to distribute the mechanical stress applied to the laser device during assembly, such as damage of the laser device or damage of the reflection mirror on the cleavage surface It is an object of the present invention to provide a semiconductor laser device and a method of manufacturing the same that can be prevented.

상기 목적을 달성하기 위한 본 발명의 바람직한 일 실시예에 따르면, 반도체 레이저소자는, 기판; 상기 기판 상부에 순차적으로 형성되는 제1 클래드층 및 활성층; 상기 활성층 상부의 중앙 부위에 형성되는 메인 릿지부와 상기 메인 릿지부와 일정 거리 이격되는 부위에 나란하게 형성되는 적어도 하나 이상의 보조 릿지부를 구성하는 제2 클래드층; 상기 메인 릿지부를 제외한 활성층 및 상기 적어도 하나 이상의 보조 릿지부 상부에 형성되는 전류 차단층; 및 상기 전류 차단층 및 상기 메인 릿지부 상부에 형성되는 접촉층을 포함한다.According to a preferred embodiment of the present invention for achieving the above object, a semiconductor laser device, a substrate; A first cladding layer and an active layer sequentially formed on the substrate; A second clad layer constituting a main ridge portion formed at a center portion of the upper portion of the active layer and at least one auxiliary ridge portion formed side by side at a portion spaced apart from the main ridge portion by a predetermined distance; An active layer except the main ridge portion and a current blocking layer formed on the at least one auxiliary ridge portion; And a contact layer formed on the current blocking layer and the main ridge portion.

본 발명의 바람직한 다른 실시예에 따르면, 반도체 레이저소자는, 기판; 상기 기판 상부에 순차적으로 형성되는 버퍼층, 제1 클래드층, 활성층, 제2 클래드층 및 식각 저지층; 상기 식각 저지층 상부의 중앙 부위에 형성되는 메인 릿지부와 상기 메인 릿지부와 일정 거리 이격되는 부위에 나란하게 형성되는 적어도 하나 이상의 보조 릿지부를 구성하는 제3 클래드층, 통전용이층 및 캡층; 상기 메인 릿지부를 제외한 식각 저지층 및 상기 적어도 하나 이상의 보조 릿지부 상부에 형성되는 전류 차단층; 및 상기 전류 차단층 및 상기 메인 릿지부 상부에 형성되는 접촉층을 포함한다.According to another preferred embodiment of the present invention, a semiconductor laser device comprises: a substrate; A buffer layer, a first cladding layer, an active layer, a second cladding layer, and an etch stop layer sequentially formed on the substrate; A third cladding layer, an electricity transfer layer, and a cap layer constituting a main ridge portion formed at a center portion of the upper portion of the etch stop layer and at least one auxiliary ridge portion formed side by side on a portion spaced apart from the main ridge portion by a predetermined distance; An etch stop layer except the main ridge portion and a current blocking layer formed on the at least one auxiliary ridge portion; And a contact layer formed on the current blocking layer and the main ridge portion.

상기 메인 릿지부 상부에 형성되는 접촉층이 상기 전류 차단층 상부에 형성되는 접촉층보다 더 낮도록 형성될 수 있다.The contact layer formed on the main ridge portion may be formed to be lower than the contact layer formed on the current blocking layer.

상기 메인 릿지부와 상기 적어도 하나 이상의 보조 릿지부의 폭은 상이하거나 동일하게 형성될 수 있다. Widths of the main ridge portion and the at least one auxiliary ridge portion may be different or the same.

본 발명의 바람직한 또 다른 실시예에 따르면, 반도체 레이저소자의 제조방법은, 기판 상부에 제1 클래드층, 활성층, 제2 클래드층 및 통전용이층을 순차적으로 형성하는 단계; 상기 통전용이층 상부에 메인 릿지부를 형성하기 위한 제1 마스크 패턴과 적어도 하나 이상의 보조 릿지부를 형성하기 위한 제2 마스크 패턴을 형 성하는 단계; 상기 제1 및 상기 제2 마스크 패턴을 식각 마스크로 사용하여 상기 통전용이층 및 제2 클래드층을 대상으로 선택적으로 식각하여 메인 릿지부와 적어도 하나 이상의 보조 릿지부를 형성하는 단계; 상기 제2 마스크 패턴을 제거한 후, 상기 제1 마스크 패턴을 결정성장 방지 마스크로 사용하여 상기 메인 릿지부를 제외한 활성층 및 상기 적어도 하나 이상의 보조 릿지부 상부에 전류 차단층을 형성하는 단계; 및 상기 제1 마스크 패턴을 제거한 후, 상기 전류 차단층 및 상기 메인 릿지부 상부에 접촉층을 형성하는 단계를 포함한다.According to still another preferred embodiment of the present invention, a method of manufacturing a semiconductor laser device includes the steps of sequentially forming a first cladding layer, an active layer, a second cladding layer and an electricity transfer layer on a substrate; Forming a first mask pattern for forming a main ridge portion and a second mask pattern for forming at least one auxiliary ridge portion on the current transfer layer; Forming a main ridge portion and at least one auxiliary ridge portion by selectively etching the conductive double layer and the second clad layer by using the first and second mask patterns as etch masks; Removing the second mask pattern and using the first mask pattern as a crystal growth prevention mask to form a current blocking layer on the active layer except the main ridge portion and on the at least one auxiliary ridge portion; And removing the first mask pattern, and forming a contact layer on the current blocking layer and the main ridge portion.

상기 메인 릿지부는 상기 활성층 상부의 중앙 부위에 형성되고, 상기 메인 릿지부와 일정 거리 이격되는 부위에 나란하게 상기 적어도 하나 이사의 보조 릿지부가 형성될 수 있다. The main ridge portion may be formed at a central portion of the upper portion of the active layer, and the at least one auxiliary ridge portion may be formed in parallel with a portion spaced apart from the main ridge portion by a predetermined distance.

상기 메인 릿지부 및 상기 적어도 하나 이상의 보조 릿지부에 캡층을 더 포함하여 식각에 의해 릿지형으로 형성될 수 있다.The main ridge portion and the at least one auxiliary ridge portion may further include a cap layer may be formed into a ridge by etching.

이하, 첨부된 도면을 참조하여 본 발명의 실시예에 따른 반도체 레이저소자 및 그 제조방법을 설명한다.Hereinafter, a semiconductor laser device and a manufacturing method thereof according to an embodiment of the present invention will be described with reference to the accompanying drawings.

도 4는 본 발명의 바람직한 일 실시예에 따른 SBR 반도체 레이저소자의 단면도를 나타낸 것이다.4 is a cross-sectional view of an SBR semiconductor laser device according to an exemplary embodiment of the present invention.

도 4를 참조하면, n형 GaAs 기판(31) 상부에 n형 GaAs 버퍼층(32), n형 InGaAlP 클래드층(33), InGaP/InGaAlP 활성층(34), 제1 p형 InGaAlP 클래드층(35) 및 식각 저지층(36)이 순차적으로 형성되어 있다. 또한, 상기 식각 저지층(36) 상부에는 제2 p형 InGaAlP 클래드층(37), p형 InGaP 통전용이층(38) 및 p형 GaAs 캡 층(39)이 형성되어 있다. Referring to FIG. 4, an n-type GaAs buffer layer 32, an n-type InGaAlP cladding layer 33, an InGaP / InGaAlP active layer 34, and a first p-type InGaAlP cladding layer 35 are disposed on an n-type GaAs substrate 31. And an etch stop layer 36 are sequentially formed. In addition, a second p-type InGaAlP cladding layer 37, a p-type InGaP passivation layer 38, and a p-type GaAs cap layer 39 are formed on the etch stop layer 36.

이때, 상기 제2 p형 InGaAlP 클래드층(37), p형 InGaP 통전용이층(38) 및 p형 GaAs 캡층(39)은 상기 식각 저지층(36) 상부의 중앙 부위에 형성되는 메인 릿지 형태(44a)와 상기 메인 릿지로부터 일정 거리 이격되는 부위에 나란하게 형성되는 적어도 하나 이상의 보조 릿지 형태(44b)이 각각 형성된다. 여기서, 상기 메인 릿지(44a)와 상기 적어도 하나 이상의 보조 릿지(44b)의 폭은 동일하든지 또는 상이하게 형성할 수 있다. 바람직하게는, 상기 메인 릿지(44a)의 폭이 상기 적어도 하나 이상의 보조 릿지(44b)의 폭보다는 좀 더 넓게 형성된다.In this case, the second p-type InGaAlP cladding layer 37, the p-type InGaP conductive diversion layer 38, and the p-type GaAs capping layer 39 may be formed on a central portion of the upper portion of the etch stop layer 36. At least one auxiliary ridge form 44b is formed to be parallel to the portion 44a and a portion spaced apart from the main ridge by a predetermined distance. Here, the width of the main ridge 44a and the at least one auxiliary ridge 44b may be the same or different. Preferably, the width of the main ridge 44a is formed to be wider than the width of the at least one auxiliary ridge 44b.

한편, 상기 릿지 부분(44, 즉 44a 및 44b를 포함함)을 제외한 상기 식각 저지층(36)의 상부 및 상기 보조 릿지 릿지(44b)의 상기 p형 GaAs 캡층(39) 상부에 n형 GaAs 전류 차단층(40)이 형성되어 있다. 따라서, 상기 메인 릿지(44a)의 상부에는 상기 n형 GaAs 전류 차단층(40)이 형성되지 않게 됨으로써, 상기 n형 GaAs 전류 차단층(40)이 상기 메인 릿지(44a)에 형성된 p형 GaAs 캡층(39)보다 더 높게 형성되게 된다. Meanwhile, an n-type GaAs current is formed on the p-type GaAs cap layer 39 on the upper portion of the etch stop layer 36 and on the auxiliary ridge ridge 44b except for the ridge portion 44 (ie, 44a and 44b). The blocking layer 40 is formed. Accordingly, the n-type GaAs current blocking layer 40 is not formed on the main ridge 44a, so that the n-type GaAs current blocking layer 40 is formed on the main ridge 44a. It will be formed higher than (39).

상기 n형 GaAs 전류 차단층(40) 및 메인 릿지(44a) 상부에 p형 GaAs 접촉층(41)이 형성되어 있다. The p-type GaAs contact layer 41 is formed on the n-type GaAs current blocking layer 40 and the main ridge 44a.

또한, 상기 p형 GaAs 접촉층(41) 상부 및 상기 n형 GaAs 기판(31) 하부에는 각각 p형 금속 전극(42) 및 n형 금속 전극(43)이 형성되어 있다.In addition, a p-type metal electrode 42 and an n-type metal electrode 43 are formed on the p-type GaAs contact layer 41 and the n-type GaAs substrate 31, respectively.

이에 따라, 상기 메인 릿지(44a) 상부에 형성되는 p형 GaAs 접촉층(41)이 상기 보조 릿지(44b) 상부의 n형 GaAs 전류 차단층(40) 상부에 형성되는 p형 GaAs 접 촉층(41)보다 더 낮도록 형성됨으로써, 제조된 반도체 레이저소자를 서브마운트에 가열가압 융착시키는 경우에 상기 반도체 레이저소자에 인가되는 기계적 응력이 상기 적어도 하나 이상의 보조 릿지(44b)으로 전달되므로, 상기 메인 릿지(44a)에는 영향을 주지 않게 되어 반도체 레이저소자가 파손되거나 벽개면의 반사거울이 손상되는 것을 방지할 수 있다. 또한, 메인 릿지(44a)으로 기계적 응력이 작용하지 않게 되어 활성층에 어떠한 영향도 주지 않게 되므로, 반도체 레이저소자의 특성과 수명을 향상시켜 줄 수 있다.Accordingly, the p-type GaAs contact layer 41 formed on the main ridge 44a is formed on the n-type GaAs current blocking layer 40 on the auxiliary ridge 44b. Since the mechanical stress applied to the semiconductor laser device is transferred to the at least one auxiliary ridge 44b when the manufactured semiconductor laser device is heat-pressed and fused to the submount, the main ridge ( 44a) can be prevented from being damaged and the damage of the semiconductor laser element or the reflection mirror on the cleaved surface can be prevented. In addition, since the mechanical stress does not act on the main ridge 44a and thus does not affect the active layer, the characteristics and lifespan of the semiconductor laser device can be improved.

도 5는 본 발명의 바람직한 일 실시예에 따른 SBR 반도체 레이저소자의 각 층 구조물이 형성되는 모습을 순차적으로 나타낸 단면도이다.5 is a cross-sectional view sequentially illustrating the formation of each layer structure of the SBR semiconductor laser device according to an embodiment of the present invention.

먼저, n형 GaAs 기판(31)을 마련한 후, 그 상부에 n형 GaAs 버퍼층(32), n형 InGaAlP 클래드층(33), InGaP/InGaAlP 활성층(34), 제1 p형 InGaAlP 클래드층(35), 식각 저지층(36), 제2 p형 InGaAlP 클래드층(37), p형 InGaP 통전용이층(38) 및 p형 GaAs 캡층(39)을 순차적으로 결정성장시킨다(도 5a).First, an n-type GaAs substrate 31 is prepared, and then an n-type GaAs buffer layer 32, an n-type InGaAlP cladding layer 33, an InGaP / InGaAlP active layer 34, and a first p-type InGaAlP cladding layer 35 ), The etch stop layer 36, the second p-type InGaAlP cladding layer 37, the p-type InGaP passivation layer 38, and the p-type GaAs cap layer 39 are sequentially grown (FIG. 5A).

다음에, 상기 p형 GaAs 캡층(39) 상부에 메인 릿지를 형성하기 위한 제1 마스크 패턴(45a)과 적어도 하나 이상의 보조 릿지를 형성하기 위한 제2 마스크 패턴(45b)을 각각 형성한다(도 5b). 이때, 상기 제1 및 제2 마스크 패턴(45a, 45b)은 1회의 공정으로 동시에 형성될 수 있다. 즉, 상기 p형 GaAs 캡층(39) 상부에 마스크 재료를 도포한 다음, 미리 설계된 제1 및 제2 마스크 패턴에 따라 노광을 수행함으로써, 동시에 제1 및 제2 마스크 패턴이 p형 GaAs 캡층(39) 상부에 형성되게 된다(도 5b). Next, a first mask pattern 45a for forming a main ridge and a second mask pattern 45b for forming at least one auxiliary ridge are formed on the p-type GaAs cap layer 39 (FIG. 5B). ). In this case, the first and second mask patterns 45a and 45b may be simultaneously formed in one process. That is, by applying a mask material on the p-type GaAs cap layer 39, and then performing exposure according to the first and second mask patterns designed in advance, the first and second mask patterns are simultaneously p-type GaAs cap layer 39 ) Will be formed on top (FIG. 5b).                     

상기 제1 및 제2 마스크 패턴(45a, 45b)을 식각 마스크로 사용하여 상기 식각 저지층(36)이 노출될 때까지 p형 GaAs 캡층(39), p형 InGaP 통전용이층(38) 및 제2 p형 InGaAlP 클래드층(37)을 선택적으로 식각하여 중앙부위에 메인 릿지(44a) 그리고 상기 중앙 부위와 일정 거리 이격되어 나란하게 적어도 하나 이상의 보조 릿지(44b)를 각각 형성한다(도 5c). Using the first and second mask patterns 45a and 45b as etch masks, a p-type GaAs cap layer 39, a p-type InGaP conductive double layer 38, and the like are exposed until the etch stop layer 36 is exposed. The second p-type InGaAlP cladding layer 37 is selectively etched to form a main ridge 44a at a central portion and at least one auxiliary ridge 44b side by side at a predetermined distance from each other (FIG. 5C). .

이어서, 상기 제2 마스크 패턴(45b)을 제거한다(도 5d). Next, the second mask pattern 45b is removed (FIG. 5D).

상기 제2 마스크 패턴(45b)이 제거된 후, 상기 제1 마스크 패턴(45a)을 결정성장 방지용 마스크로 사용하여 상기 메인 릿지(44a)를 제외한 상기 식각 저지층(36) 및 상기 적어도 하나 이상의 보조 릿지(44b) 상에 형성된 상기 p형 GaAs 캡층(39) 상부에 n형 GaAs 전류 차단층(40)을 결정성장시킨다(도 5e). After the second mask pattern 45b is removed, the etch stop layer 36 and the at least one auxiliary layer except for the main ridge 44a are formed by using the first mask pattern 45a as a crystal growth prevention mask. The n-type GaAs current blocking layer 40 is grown on the p-type GaAs cap layer 39 formed on the ridge 44b (FIG. 5E).

이어서, 상기 제1 마스크 패턴(45a)을 제거한 후, 상기 n형 GaAs 전류 차단층(40) 및 상기 메인 릿지(44a)에 형성된 p형 GaAs 캡층(39) 상부에 p형 GaAs 접촉층(41)을 결정성장시킨다(도 5f).Subsequently, after the first mask pattern 45a is removed, the p-type GaAs contact layer 41 is formed on the n-type GaAs current blocking layer 40 and the p-type GaAs cap layer 39 formed on the main ridge 44a. Crystal growth (FIG. 5F).

마지막으로, 상기 p형 GaAs 접촉층(41)의 상부 및 상기 n형 GaAs 기판(31) 하부에 각각 p형 금속 전극(42) 및 n형 금속 전극(43)을 오믹 접촉(ohmic contact)으로 부착한다(도 5g).Finally, the p-type metal electrode 42 and the n-type metal electrode 43 are attached to the upper portion of the p-type GaAs contact layer 41 and the lower portion of the n-type GaAs substrate 31 by ohmic contact, respectively. (FIG. 5G).

이와 같이 메인 릿지(44a) 외에 적어도 하나 이상의 보조 릿지(44b)를 형성하고, 상기 메인 릿지(44a)를 제외한 상태에서 n형 GaAs 전류 차단층(40)을 성장시키고, n형 GaAs 전류 차단층(40) 상부 및 메인 릿지(44a)에 형성된 p형 GaAs 캡층(39) 상부에 p형 GaAs 접촉층(41)과 p형 금속 전극(42)을 각각 형성함으로써, 반도체 레이저의 메인 릿지(44a)가 형성된 중앙부위보다 보조 릿지(44b)가 형성된 부위의 높이를 더 높게 형성하여 반도체 레이저소자를 가열가압 융착으로 실장하는 경우에 가해지는 기계적 응력으로부터 반도체 레이저소자가 파손되거나 벽개면의 반사거울이 손상되는 것을 방지할 수 있다.In this manner, at least one auxiliary ridge 44b is formed in addition to the main ridge 44a, the n-type GaAs current blocking layer 40 is grown in a state in which the main ridge 44a is excluded, and the n-type GaAs current blocking layer ( 40) The p-type GaAs contact layer 41 and the p-type metal electrode 42 are formed on the p-type GaAs cap layer 39 formed on the upper and main ridges 44a, respectively, so that the main ridge 44a of the semiconductor laser is formed. When the height of the portion where the auxiliary ridge 44b is formed is formed higher than the formed central portion, the semiconductor laser element is damaged or the reflection mirror on the cleaved surface is damaged from the mechanical stress applied when the semiconductor laser element is mounted by heat pressure welding. You can prevent it.

이상에서 살펴본 바와 같이, 본 발명의 반도체 레이저소자 및 그 제조방법에 따르면, 메인 릿지 부위보다는 보조 릿지 부위의 높이가 더 높도록 형성함으로써, 반도체 레이저소자를 실장하는 경우에 가해지는 기계적 응력을 보조 릿지 부위로 분산시켜 반도체 레이저의 파손이나 벽개면의 반사 거울 등이 손상되는 것을 방지할 수 있다.As described above, according to the semiconductor laser device of the present invention and a method of manufacturing the same, by forming the height of the secondary ridge portion than the main ridge portion, the mechanical stress applied when mounting the semiconductor laser element to the secondary ridge Dispersion can be carried out to prevent the damage of the semiconductor laser and the reflection mirror on the cleaved surface.

또한, 이와 같이 기계적 응력이 메인 릿지를 통해 활성층에 전달되는 것을 차단하여 반도체 레이저소자의 특성이나 수명을 향상시킬 수 있다.In addition, the mechanical stress is prevented from being transferred to the active layer through the main ridge, thereby improving the characteristics and the lifespan of the semiconductor laser device.

Claims (16)

기판;Board; 상기 기판 상부에 순차적으로 형성되는 제1 클래드층 및 활성층;A first cladding layer and an active layer sequentially formed on the substrate; 상기 활성층 상부의 중앙 부위에 형성되는 메인 릿지부와 상기 메인 릿지부와 일정 거리 이격되는 부위에 나란하게 형성되는 적어도 하나 이상의 보조 릿지부를 구성하는 제2 클래드층;A second clad layer constituting a main ridge portion formed at a center portion of the upper portion of the active layer and at least one auxiliary ridge portion formed side by side at a portion spaced apart from the main ridge portion by a predetermined distance; 상기 메인 릿지부를 제외한 활성층 및 상기 적어도 하나 이상의 보조 릿지부 상부에 형성되는 전류 차단층; 및An active layer except the main ridge portion and a current blocking layer formed on the at least one auxiliary ridge portion; And 상기 전류 차단층 및 상기 메인 릿지부 상부에 형성되는 접촉층A contact layer formed on the current blocking layer and the main ridge portion 을 포함하는 반도체 레이저소자.Semiconductor laser device comprising a. 제1항에 있어서, 상기 기판과 상기 제1 클래드층 사이에 형성되는 버퍼층The buffer layer of claim 1, wherein the buffer layer is formed between the substrate and the first cladding layer. 을 더 포함하는 반도체 레이저소자.Semiconductor laser device further comprising. 제1항에 있어서, 상기 메인 릿지부 및 상기 적어도 하나 이상의 보조 릿지부는 통전용이층 및 캡층The method of claim 1, wherein the main ridge portion and the at least one auxiliary ridge portion is an electricity transfer layer and a cap layer 을 더 포함하여 구성되는 반도체 레이저소자.The semiconductor laser device further comprises. 제1항에 있어서, 상기 활성층 상부에는 제3 클래드층 및 식각 저지층The method of claim 1, wherein the third cladding layer and the etch stop layer are disposed on the active layer. 을 더 포함하는 반도체 레이저소자.Semiconductor laser device further comprising. 기판;Board; 상기 기판 상부에 순차적으로 형성되는 버퍼층, 제1 클래드층, 활성층, 제2 클래드층 및 식각 저지층;A buffer layer, a first cladding layer, an active layer, a second cladding layer, and an etch stop layer sequentially formed on the substrate; 상기 식각 저지층 상부의 중앙 부위에 형성되는 메인 릿지부와 상기 메인 릿지부와 일정 거리 이격되는 부위에 나란하게 형성되는 적어도 하나 이상의 보조 릿지부를 구성하는 제3 클래드층, 통전용이층 및 캡층;A third cladding layer, an electricity transfer layer, and a cap layer constituting a main ridge portion formed at a center portion of the upper portion of the etch stop layer and at least one auxiliary ridge portion formed side by side on a portion spaced apart from the main ridge portion by a predetermined distance; 상기 메인 릿지부를 제외한 식각 저지층 및 상기 적어도 하나 이상의 보조 릿지부 상부에 형성되는 전류 차단층; 및An etch stop layer except the main ridge portion and a current blocking layer formed on the at least one auxiliary ridge portion; And 상기 전류 차단층 및 상기 메인 릿지부 상부에 형성되는 접촉층A contact layer formed on the current blocking layer and the main ridge portion 을 포함하는 반도체 레이저소자.Semiconductor laser device comprising a. 제1항 또는 제5항에 있어서, 상기 메인 릿지부 상부에 형성되는 접촉층이 상기 전류 차단층 상부에 형성되는 접촉층보다 더 낮도록 형성되는 것을 특징으로 하는 반도체 레이저소자.6. The semiconductor laser device according to claim 1 or 5, wherein the contact layer formed on the main ridge portion is lower than the contact layer formed on the current blocking layer. 제1항 또는 제5항에 있어서, 상기 메인 릿지부와 상기 적어도 하나 이상의 보조 릿지부의 폭은 상이하게 형성되는 것을 특징으로 하는 반도체 레이저소자.6. The semiconductor laser device according to claim 1 or 5, wherein widths of the main ridge portion and the at least one auxiliary ridge portion are formed differently. 제1항 또는 제5항에 있어서, 상기 메인 릿지부와 상기 적어도 하나 이상의 보조 릿지부의 폭은 동일하게 형성되는 것을 특징으로 하는 반도체 레이저소자.6. The semiconductor laser device according to claim 1 or 5, wherein the main ridge portion and the at least one auxiliary ridge portion have the same width. 제1항 또는 제5항에 있어서, 상기 접촉층 및 상기 기판에 제1 전극부 및 제2 전극부를 더 형성한 것을 특징으로 하는 반도체 레이저소자.The semiconductor laser device according to claim 1 or 5, further comprising a first electrode portion and a second electrode portion formed on said contact layer and said substrate. 기판 상부에 제1 클래드층, 활성층, 제2 클래드층 및 통전용이층을 순차적으로 형성하는 제1 단계;A first step of sequentially forming a first cladding layer, an active layer, a second cladding layer, and a conductive transfer layer on the substrate; 상기 통전용이층 상부에 메인 릿지부를 형성하기 위한 제1 마스크 패턴과 적어도 하나 이상의 보조 릿지부를 형성하기 위한 제2 마스크 패턴을 형성하는 제2 단계;Forming a first mask pattern for forming a main ridge portion and a second mask pattern for forming at least one auxiliary ridge portion on the current transfer layer; 상기 제1 및 상기 제2 마스크 패턴을 식각 마스크로 사용하여 상기 통전용이층 및 제2 클래드층을 대상으로 선택적으로 식각하여 메인 릿지부와 적어도 하나 이상의 보조 릿지부를 형성하는 제3 단계;Forming a main ridge portion and at least one auxiliary ridge portion by selectively etching the current transfer layer and the second clad layer by using the first and the second mask patterns as etch masks; 상기 제2 마스크 패턴을 제거한 후, 상기 제1 마스크 패턴을 결정성장 방지 마스크로 사용하여 상기 메인 릿지부를 제외한 활성층 및 상기 적어도 하나 이상의 보조 릿지부 상부에 전류 차단층을 형성하는 제4 단계; 및Removing the second mask pattern and using the first mask pattern as a crystal growth prevention mask to form a current blocking layer on the active layer except for the main ridge and on the at least one auxiliary ridge; And 상기 제1 마스크 패턴을 제거한 후, 상기 전류 차단층 및 상기 메인 릿지부 상부에 접촉층을 형성하는 제5 단계A fifth step of forming a contact layer on the current blocking layer and the main ridge after removing the first mask pattern 를 포함하는 반도체 레이저소자의 제조방법.Method for manufacturing a semiconductor laser device comprising a. 제10항에 있어서, The method of claim 10, 상기 제1 단계에 있어서 상기 기판과 상기 제1 클래드층 사이에 버퍼층을 형성하는 단계Forming a buffer layer between the substrate and the first cladding layer in the first step 를 더 포함하는 반도체 레이저소자의 제조방법.Method for manufacturing a semiconductor laser device further comprising. 제10항에 있어서, The method of claim 10, 상기 제1 단계에 있어서 상기 제2 클래드층의 식각으로부터 상기 활성층을 보호하기 위해 상기 활성층 상부에 식각 저지층을 형성하는 단계Forming an etch stop layer on the active layer to protect the active layer from etching the second clad layer in the first step 를 더 포함하는 반도체 레이저소자의 제조방법.Method for manufacturing a semiconductor laser device further comprising. 제10항에 있어서, 상기 메인 릿지부 상부에 형성되는 접촉층이 상기 전류 차단층 상부에 형성되는 접촉층보다 더 낮도록 형성되는 것을 특징으로 하는 반도체 레이저소자의 제조방법.The method of claim 10, wherein the contact layer formed on the main ridge portion is lower than the contact layer formed on the current blocking layer. 제10항에 있어서, 상기 메인 릿지부는 상기 활성층 상부의 중앙 부위에 형성되고, 상기 메인 릿지부와 일정 거리 이격되는 부위에 나란하게 상기 적어도 하나 이사의 보조 릿지부가 형성되는 것을 특징으로 하는 반도체 레이저소자의 제조방법.The semiconductor laser device of claim 10, wherein the main ridge portion is formed at a center portion of the upper portion of the active layer, and the at least one auxiliary ridge portion is formed in parallel with a portion spaced apart from the main ridge portion by a predetermined distance. Manufacturing method. 제10항에 있어서, 상기 메인 릿지부 및 상기 적어도 하나 이상의 보조 릿지부에 캡층을 더 포함하여 식각에 의해 릿지형으로 형성되는 것을 특징으로 하는 반도체 레이저소자의 제조방법.The method of claim 10, further comprising a cap layer formed on the main ridge portion and the at least one auxiliary ridge portion to form a ridge by etching. 제10항에 있어서, 상기 제1 및 제2 마스크 패턴은 1회의 공정으로 동시에 형성되는 것을 특징으로 하는 특징으로 하는 반도체 레이저소자의 제조방법.The method of claim 10, wherein the first and second mask patterns are simultaneously formed in one process.
KR1020030055524A 2003-08-11 2003-08-11 Semiconductor laser device and fabrication method thereof KR100992758B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030055524A KR100992758B1 (en) 2003-08-11 2003-08-11 Semiconductor laser device and fabrication method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030055524A KR100992758B1 (en) 2003-08-11 2003-08-11 Semiconductor laser device and fabrication method thereof

Publications (2)

Publication Number Publication Date
KR20050017941A KR20050017941A (en) 2005-02-23
KR100992758B1 true KR100992758B1 (en) 2010-11-05

Family

ID=37227548

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030055524A KR100992758B1 (en) 2003-08-11 2003-08-11 Semiconductor laser device and fabrication method thereof

Country Status (1)

Country Link
KR (1) KR100992758B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100803222B1 (en) * 2007-01-26 2008-02-14 삼성전자주식회사 Speckle reduction laser and laser display apparatus employing the same

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6052399A (en) 1997-08-29 2000-04-18 Xerox Corporation Independently addressable laser array with native oxide for optical confinement and electrical isolation
JP2003046197A (en) 2001-08-01 2003-02-14 Matsushita Electric Ind Co Ltd Semiconductor laser and its manufacturing method

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6052399A (en) 1997-08-29 2000-04-18 Xerox Corporation Independently addressable laser array with native oxide for optical confinement and electrical isolation
JP2003046197A (en) 2001-08-01 2003-02-14 Matsushita Electric Ind Co Ltd Semiconductor laser and its manufacturing method

Also Published As

Publication number Publication date
KR20050017941A (en) 2005-02-23

Similar Documents

Publication Publication Date Title
US7023891B2 (en) Semiconductor optical device
US5906753A (en) Method of making optical semi-conductor device
US5737351A (en) Semiconductor laser including ridge structure extending between window regions
KR100453086B1 (en) Semiconductor laser, semiconductor laser manufacturing method and semiconductor laser mounting method
JPH04177887A (en) Semiconductor laser element and manufacture of the same
US20060172449A1 (en) Method for manufacturing semiconductor laser diode
KR100992758B1 (en) Semiconductor laser device and fabrication method thereof
GB2156585A (en) Light-emitting device electrode
US6108361A (en) Semiconductor laser and method for producing the same
EP0470258B1 (en) Method of producing a mesa embedded type optical semiconductor device
JP3566107B2 (en) Optical communication module
JP2000004065A (en) Semiconductor laser and fabrication thereof
JPH1041583A (en) Semiconductor light-emitting device
KR100558437B1 (en) Method of producing a semiconductor laser device
JP2018139264A (en) Optical semiconductor element and method for manufacturing the same
JP2961191B2 (en) Method of manufacturing surface emitting semiconductor laser device
WO2022185508A1 (en) Optical semiconductor device and method for producing same
US20230187897A1 (en) Semiconductor laser element and method of producing semiconductor laser element
JP3505913B2 (en) Method for manufacturing semiconductor light emitting device
US5543355A (en) Method for manufacturing semiconductor laser device having current blocking layers
JP3219969B2 (en) Light emitting diode manufacturing method
KR100239499B1 (en) Method for manufacturing semiconductor laser diode and semiconductor laser diode
KR100244239B1 (en) Laser diode and its manufacture method
JP2000101186A (en) Semiconductor optical element
KR0179018B1 (en) Method of manufacturing laser diode

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20131007

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20141007

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20151005

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20161006

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20171011

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee