KR100990638B1

KR100990638B1 - Menufacturing Method of Nitride Semiconductor Light Emitting Device and Nitride Semiconductor Light Emitting Device by the Same

Info

Publication number: KR100990638B1
Application number: KR20080044112A
Authority: KR
Inventors: 김태형; 이상범; 양종인; 이시혁
Original assignee: 삼성엘이디 주식회사
Priority date: 2008-05-13
Filing date: 2008-05-13
Publication date: 2010-10-29
Also published as: KR20090118370A

Abstract

질화물 반도체 발광소자 제조방법 및 이에 의해 제조된 질화물 반도체 발광소자에 관한 것으로서, 본 발명의 일 측면은 사파이어 기판의 c면 상에 그 측면 중 일부가 m면을 이루도록 n형 질화물 반도체층을 성장시키는 단계와, 상기 n형 질화물 반도체층의 c면 및 m면을 덮도록 활성층을 성장시키는 단계와, 상기 활성층의 c면 및 m면을 덮도록 p형 질화물 반도체층을 성장시키는 단계와, 상기 활성층 및 상기 p형 반도체층을 일부 제거하여 상기 n형 질화물 반도체층 및 상기 활성층의 c면을 각각 외부로 노출시키는 단계와, 노출된 상기 n형 반도체층의 c면에 n형 전극을 형성하는 단계 및 상기 p형 반도체층의 m면에 p형 전극을 형성하는 단계를 포함하는 질화물 반도체 발광소자 제조방법을 제공한다.A method of manufacturing a nitride semiconductor light emitting device and a nitride semiconductor light emitting device manufactured by the same, the aspect of the present invention comprises the steps of growing an n-type nitride semiconductor layer on the c surface of the sapphire substrate to form a part of the m surface And growing an active layer to cover the c and m surfaces of the n-type nitride semiconductor layer, and growing a p-type nitride semiconductor layer to cover the c and m surfaces of the active layer. partially removing the p-type semiconductor layer to expose the n-type nitride semiconductor layer and the c surface of the active layer to the outside, forming an n-type electrode on the exposed c surface of the n-type semiconductor layer, and the p It provides a nitride semiconductor light emitting device manufacturing method comprising the step of forming a p-type electrode on the m surface of the type semiconductor layer.

본 발명에 따르면, 비극성 m면을 이용함으로써 발광효율이 향상된 질화물 반도체 발광소자를 얻을 수 있다. 특히, 본 발명은 질화물 반도체 발광소자를 제조하는 데에 있어서, 보다 용이한 방법으로 비극성 m면을 이용할 수 있는 방법을 제공한다.According to the present invention, a nitride semiconductor light emitting device having improved luminous efficiency can be obtained by using a nonpolar m plane. In particular, the present invention provides a method in which a non-polar m plane can be used as an easier method in manufacturing a nitride semiconductor light emitting device.

발광소자, LED, 비극성, 사파이어, m면 Light emitting element, LED, Non-polar, Sapphire, m plane

Description

질화물 반도체 발광소자 제조방법 및 이에 의해 제조된 질화물 반도체 발광소자 {Menufacturing Method of Nitride Semiconductor Light Emitting Device and Nitride Semiconductor Light Emitting Device by the Same}Nitride Semiconductor Light Emitting Device and Nitride Semiconductor Light Emitting Device by the Same

질화물 반도체 발광소자 제조방법 및 이에 의해 제조된 질화물 반도체 발광소자에 관한 것이다. A method of manufacturing a nitride semiconductor light emitting device and a nitride semiconductor light emitting device manufactured thereby.

일반적으로, Ⅲ족 질화물 반도체는 가시광 전체영역뿐만 아니라, 자외선 영역에 이르는 넓은 범위의 빛을 발할 수 있다는 특성을 가지며, 청록색을 구현하기 위한 발광소자물질로 크게 각광받고 있다. 질화물 반도체는 주로 사파이어(Al₂O₃) 또는 실리콘 카바이드(SiC)와 같은 이종 기판 상에 MOCVD(Metal Organic Chemical Vapor Deposition)법, HVPE(Hydride Vapor Phase Epitaxy)법 등의 기상 성장법 또는 MBE(Molecular Beam Epitaxy)법을 이용하여 성장된다. In general, the group III nitride semiconductor has a characteristic of emitting a wide range of light not only in the entire visible light region, but also in the ultraviolet region, and has been widely spotlighted as a light emitting device material for implementing cyan. Nitride semiconductors are mainly grown on heterogeneous substrates such as sapphire (Al ₂ O ₃ ) or silicon carbide (SiC), vapor phase growth methods such as metal organic chemical vapor deposition (MOCVD), hydrogen vapor phase epitaxy (HVPE), or MBE (Molecular). It is grown using the Beam Epitaxy method.

GaN 결정은 보통 GaN 결정의 c면(0001면)으로 불리는 극성면 상에 소자를 형성하는 것이 일반적이다. 이 경우, 비극성면이란 극성면에 대하여 법선 방향의 면 을 말하며, 반극성면이란 극성면에 대해 경사진 면을 말한다. 이와 같이, 종래에는, 질화물 발광소자로는 상기 이종기판의 c축 방향 [0001]에서 성장된 질화물 단결정이 주로 사용되었으나, 이 경우에 강한 압전성을 나타내므로, 발광소자의 효율이 저하되는 문제가 있었다. 즉, c면 질화물층의 경우에, GaN의 고유특성으로 인하여 활성층 내부에서 압전효과로 인한 전기장, 즉 "압전필드(piezoelectric field)"가 외부전기장과 반대방향으로 인가된다. 도 1a에 도시된 바와 같이, 전자 및 정공의 파동함수가 공간적으로 어긋나게 되어 재결합효율이 저하된다. GaN crystals generally form elements on a polar plane called the c plane (0001 plane) of a GaN crystal. In this case, the nonpolar plane refers to the plane in the normal direction with respect to the polar plane, and the semipolar plane refers to the plane inclined with respect to the polar plane. As such, in the related art, nitride single crystals grown in the c-axis direction of the hetero substrate are mainly used as nitride light emitting devices, but in this case, since they exhibit strong piezoelectricity, there is a problem that the efficiency of the light emitting devices is lowered. . That is, in the case of the c plane nitride layer, due to the inherent properties of GaN, an electric field due to a piezoelectric effect, i.e., a "piezoelectric field", is applied in the opposite direction to the external electric field inside the active layer. As shown in FIG. 1A, the wave functions of electrons and holes are spatially displaced, thereby reducing recombination efficiency.

최근에는, 이러한 분극 특성을 제어하여 발광효율을 높이기 위해서, a면 또는 m면의 비극성 질화물층을 성장시켜 발광소자에 적용하는 방안이 활발히 모색되고 있다. 비극성 질화물층의 경우에는 결정방향 자체에서 분극이 없으므로, 극성 질화물층과 달리 내부에 전기장이 인가되지 않는다. 따라서, 비극성 질화물층이 적용된 활성층에서는 도 1b와 같이 전자와 정공의 파동함수도 거의 이상적으로 일치할 수 있다.In recent years, in order to control such polarization characteristics and increase luminous efficiency, a method of growing and applying a non-polar nitride layer of a surface or m surface to a light emitting device has been actively explored. In the case of the non-polar nitride layer, since there is no polarization in the crystal direction itself, unlike the polar nitride layer, no electric field is applied to the inside. Therefore, in the active layer to which the non-polar nitride layer is applied, the wave functions of electrons and holes can also almost match, as shown in FIG. 1B.

그러나, 비극성면인 m면 (10-10) 질화물층은 a축 방향으로 6.368Å, c축 방향으로 10.368Å인 격자상수를 가지며, 성장용 기판으로는 γ면의 LiAlO₂, m면의 ZnO, m면 SiC 등과 같은 기판만이 실험적으로 사용되어 왔다. 도 2는 γ면의 LiAlO₂ 기판에 m면 GaN을 성장시키는 경우, 원자 간의 결합 관계를 모식적으로 나타낸 것 이다. 그러나, LiAlO₂ 기판의 경우에 지나치게 고가이며, 화학적으로 불안정하여 GaN 성장 온도에서 쉽게 분해된다. 특히, LiAlO₂ 기판은 물과도 쉽게 반응하는 문제가 있다. 또한, ZnO 기판의 경우에는 화학적으로 불안정하고, SiC 기판도 역시 ZnO 기판과 마찬가지로 면적에 제한적이므로, m면 질화물 반도체 성장을 실용하는데 큰 어려움이 있다.However, the m plane (10-10) nitride layer, which is a nonpolar plane, has a lattice constant of 6.368 으로 in the a-axis direction and 10.368 으로 in the c-axis direction, and as a growth substrate, LiAlO ₂ on the γ plane, ZnO on the m plane, Only substrates such as m-side SiC and the like have been used experimentally. FIG. 2 schematically shows the bonding relationship between atoms in the case of growing m-plane GaN on a LiAlO ₂ substrate having a γ-plane. However, LiAlO ₂ substrates are too expensive and chemically unstable and readily degrade at GaN growth temperatures. In particular, the LiAlO ₂ substrate has a problem of easily reacting with water. In addition, ZnO substrates are chemically unstable, and SiC substrates are also limited in area like ZnO substrates, and thus, there is a great difficulty in utilizing m-plane nitride semiconductor growth.

본 발명은 상기와 같은 문제점을 해결하기 위한 것으로, 본 발명의 일 목적은 비극성 m면을 이용함으로써 발광효율이 향상될 수 있는 질화물 반도체 발광 소자 제조방법을 제공하는 데에 있다. 또한, 본 발명의 다른 목적은, 상기 제조방법에 의해 구현된 질화물 반도체 발광 소자를 제공하는 데에 있다.The present invention is to solve the above problems, an object of the present invention to provide a method for manufacturing a nitride semiconductor light emitting device that can improve the luminous efficiency by using a non-polar m plane. In addition, another object of the present invention is to provide a nitride semiconductor light emitting device implemented by the manufacturing method.

상기한 목적을 달성하기 위해서, 본 발명의 일 측면은,In order to achieve the above object, one aspect of the present invention,

사파이어 기판의 c면 상에 그 측면 중 일부가 m면을 이루도록 n형 질화물 반도체층을 성장시키는 단계와, 상기 n형 질화물 반도체층의 c면 및 m면을 덮도록 활성층을 성장시키는 단계와, 상기 활성층의 c면 및 m면을 덮도록 p형 질화물 반도체층을 성장시키는 단계와, 상기 활성층 및 상기 p형 반도체층을 일부 제거하여 상기 n형 질화물 반도체층 및 상기 활성층의 c면을 각각 외부로 노출시키는 단계와, 노출된 상기 n형 반도체층의 c면에 n형 전극을 형성하는 단계 및 상기 p형 반도체층의 m면에 p형 전극을 형성하는 단계를 포함하는 질화물 반도체 발광소자 제조방법을 제공한다.Growing an n-type nitride semiconductor layer on a c surface of the sapphire substrate such that a part of its side forms an m surface, and growing an active layer to cover the c surface and the m surface of the n-type nitride semiconductor layer; Growing a p-type nitride semiconductor layer to cover the c and m surfaces of the active layer, and partially removing the active layer and the p-type semiconductor layer to expose the n-type nitride semiconductor layer and the c surface of the active layer to the outside, respectively And forming a n-type electrode on an exposed c surface of the n-type semiconductor layer and forming a p-type electrode on an m surface of the p-type semiconductor layer. do.

상기 질화물 반도체 발광소자의 구조상 상기 n형 질화물 반도체층은 어느 정도의 두께를 확보하는 것이 바람직하다. 이에 따라, 상기 n형 질화물 반도체층을 성장시키는 단계는 하이브리드 기상증착법(HVPE) 공정에 의해 실행되는 것이 바람직하다. 구체적으로, 상기 n형 질화물 반도체층을 성장시키는 단계는 그 두께가 10㎛ 이상이 되도록 실행되는 것이 바람직하다.In view of the structure of the nitride semiconductor light emitting device, the n-type nitride semiconductor layer preferably has a certain thickness. Accordingly, the growing of the n-type nitride semiconductor layer is preferably performed by a hybrid vapor deposition (HVPE) process. Specifically, the step of growing the n-type nitride semiconductor layer is preferably performed so that the thickness is 10㎛ or more.

바람직하게는, 상기 활성층 및 상기 p형 반도체층을 일부 제거하여 상기 n형 질화물 반도체층 및 상기 활성층의 c면을 각각 외부로 노출시키는 단계는, 노출된 상기 n형 질화물 반도체층 및 상기 활성층의 c면과 남아있는 상기 p형 반도체층의 c면이 서로 동일 평면을 이루도록 실행될 수 있다.Preferably, partially removing the active layer and the p-type semiconductor layer to expose the n-type nitride semiconductor layer and the c surface of the active layer to the outside, respectively, the exposed n-type nitride semiconductor layer and the active layer c The surface and the c surface of the remaining p-type semiconductor layer may be formed to be coplanar with each other.

고효율의 반사 구조를 얻기 위하여, 상기 n형 전극을 형성하는 단계 전에, 노출된 상기 n형 질화물 반도체층의 c면을 에칭하여 V 형상의 그루브를 형성하는 단계를 더 포함할 수 있다. 이 경우, 상기 n형 전극은 상기 V 형상의 그루브에 그 형상을 따라 형성될 수 있다. 또한, 상기 n형 전극은 고반사성 금속층인 것이 바람직하다.In order to obtain a highly efficient reflective structure, before forming the n-type electrode, the method may further include etching the c surface of the exposed n-type nitride semiconductor layer to form a V-shaped groove. In this case, the n-type electrode may be formed along the shape of the V-shaped groove. In addition, the n-type electrode is preferably a highly reflective metal layer.

바람직하게는, 상기 n형 질화물 반도체층을 성장시키는 단계는, 상기 사파이어 기판의 c면 상에 유전체 패턴을 형성한 후 상기 유전체 패턴의 오픈 영역을 통하여 n형 질화물 반도체층을 성장시키는 단계일 수 있다. 이 경우, 상기 유전체 패턴은 서로 이격 되어 형성된 복수의 스프라이프 패턴일 수 있다. 또한, 상기 유전체 패턴은 각각의 폭이 5 ~ 20㎛일 수 있다. 또한, 상기 유전체 패턴은 인접한 패 턴 간의 거리가 5 ~ 20㎛일 수 있다. Preferably, growing the n-type nitride semiconductor layer may include growing a n-type nitride semiconductor layer through an open region of the dielectric pattern after forming a dielectric pattern on the c surface of the sapphire substrate. . In this case, the dielectric pattern may be a plurality of stripe patterns formed spaced apart from each other. In addition, each of the dielectric patterns may have a width of 5 to 20 μm. In addition, the dielectric pattern may have a distance between 5 to 20 μm between adjacent patterns.

한편, 상기 n형 질화물 반도체층을 성장시키는 단계 전에, 상기 사파이어 기판의 c면 상에 질화물 버퍼층을 성장시키는 단계를 더 포함할 수 있다. 또한, 상기 n형 전극을 형성하는 단계 후에, 상기 n형 전극에 서브 마운트 기판을 접합시키는 단계를 더 포함할 수도 있다.Meanwhile, before growing the n-type nitride semiconductor layer, the method may further include growing a nitride buffer layer on the c surface of the sapphire substrate. The method may further include bonding a sub-mount substrate to the n-type electrode after the forming of the n-type electrode.

본 발명의 다른 측면은, n형 질화물 반도체층과, 상기 n형 질화물 반도체층의 m면 상에 형성된 활성층과, 상기 활성층의 m면 상에 형성된 p형 질화물 반도체층과, 상기 n형 질화물 반도체층의 c면 상에 형성된 n형 전극 및 상기 p형 반도체층의 m면에 형성된 p형 전극을 포함하는 질화물 반도체 발광소자를 제공한다.According to another aspect of the present invention, an n-type nitride semiconductor layer, an active layer formed on the m surface of the n-type nitride semiconductor layer, a p-type nitride semiconductor layer formed on the m surface of the active layer, and the n-type nitride semiconductor layer It provides an nitride semiconductor light emitting device comprising an n-type electrode formed on the c surface of the p-type electrode formed on the m surface of the p-type semiconductor layer.

이 경우, 상기 n형 질화물 반도체층의 m면의 폭은 10㎛ 이상으로 하여 어느 정도 수준 이상의 발광면적을 확보할 수 있다.In this case, the width of the m surface of the n-type nitride semiconductor layer is 10 µm or more to ensure a light emission area of a certain level or more.

바람직하게는, 상기 활성층은 상기 n형 질화물 반도체층의 2개의 m면 상에 모두 형성될 수 있다. 나아가, 상기 p형 질화물 반도체층은 상기 활성층의 2개의 m면 상에 모두 형성될 수 있다.Preferably, the active layer may be formed on both m surfaces of the n-type nitride semiconductor layer. Furthermore, the p-type nitride semiconductor layer may be formed on both m surfaces of the active layer.

상술한 바와 같이, 본 발명에 따르면, 비극성 m면을 이용함으로써 발광효율 이 향상된 질화물 반도체 발광소자를 얻을 수 있다. 특히, 본 발명은 질화물 반도체 발광소자를 제조하는 데에 있어서, 보다 용이한 방법으로 비극성 m면을 이용할 수 있는 방법을 제공한다.As described above, according to the present invention, a nitride semiconductor light emitting device having improved luminous efficiency can be obtained by using a nonpolar m plane. In particular, the present invention provides a method in which a non-polar m plane can be used as an easier method in manufacturing a nitride semiconductor light emitting device.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시형태들을 설명한다. 다만, 본 발명의 실시형태는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시형태로 한정되는 것은 아니다. 또한, 본 발명의 실시형태는 당업계에서 평균적인 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위해서 제공되는 것이다. 따라서, 도면에서의 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있으며, 도면상의 동일한 부호로 표시되는 요소는 동일한 요소이다.Hereinafter, preferred embodiments of the present invention will be described with reference to the accompanying drawings. However, embodiments of the present invention may be modified in various other forms, and the scope of the present invention is not limited to the embodiments described below. In addition, the embodiments of the present invention are provided to more completely explain the present invention to those skilled in the art. Accordingly, the shape and size of elements in the drawings may be exaggerated for clarity, and the elements denoted by the same reference numerals in the drawings are the same elements.

도 3a 내지 도 3g는 본 발명의 일 실시 형태에 따른 질화물 반도체 발광소자 제조방법을 나타내는 공정별 단면도이다.3A to 3G are cross-sectional views of processes illustrating a method of manufacturing a nitride semiconductor light emitting device according to an embodiment of the present invention.

우선, 도 3a에 도시된 바와 같이, 사파이어 기판(100)을 마련하여 c면 상에 유전체 패턴(102)을 형성한다. 상기 사파이어 기판(100)은, 육각-롬보형(Hexa-Rhombo R3c) 대칭성을 갖는 결정체로서 c축 방향의 격자상수가 13.001Å, a축 방향으로는 4.765Å의 격자 간 거리를 가지며, C(0001)면, A(1120)면, R(1102)면 등을 갖는다. 이 경우, 상기 사파이어 기판(100)의 C면은 비교적 질화물 박막의 성장이 용이하며, 고온에서 안정하기 때문에 질화물 성장용 기판으로 주로 사용된다.First, as shown in FIG. 3A, the sapphire substrate 100 is provided to form the dielectric pattern 102 on the c surface. The sapphire substrate 100 is a crystal having hexagonal-Rhombo R3c symmetry and has a lattice constant of 13.001Å in the c-axis direction and 4.765 4. in the a-axis direction, and C (0001). ) Surface, A (1120) surface, R (1102) surface, and the like. In this case, the C surface of the sapphire substrate 100 is relatively easy to grow a nitride thin film, and is mainly used as a nitride growth substrate because it is stable at high temperatures.

상기 유전체 패턴(102)은 복수의 발광소자를 한번에 제조하도록 복수의 오픈 영역을 구비하며, 스트라이프 패턴이 발광소자들을 구분 짓고 그 사이 영역에 전극을 형성하기 위한 바람직한 형태로서 채용될 수 있다. 상기 유전체 패턴(102)은 SiO₂ 등의 물질을 사용하여 형성할 수 있으며, 포토리소그래피 공정으로 적절히 원하는 형상을 얻을 수 있다. 한편, 본 발명에서 필수적으로 요구되는 사항은 아니지만, 상기 유전체 패턴(102)을 형성하기 전에, 상기 사파이어 기판(100) 상에 언도프 GaN이나 n형 GaN등으로 이루어지는 질화물 버퍼층(101)을 성장시킬 수 있다.The dielectric pattern 102 may include a plurality of open areas for manufacturing a plurality of light emitting devices at a time, and a stripe pattern may be employed as a preferred form for separating light emitting devices and forming electrodes in the areas therebetween. The dielectric pattern 102 may be formed using a material such as SiO _2, and a desired shape may be appropriately obtained by a photolithography process. Meanwhile, although not necessarily required in the present invention, the nitride buffer layer 101 made of undoped GaN, n-type GaN, or the like may be grown on the sapphire substrate 100 before the dielectric pattern 102 is formed. Can be.

다음으로, 도 3b에 도시된 바와 같이, n형 질화물 반도체층(103)을 상기 유전체 패턴(102)의 오픈 영역을 통하여 성장시킨다. 상기 n형 질화물 반도체층(103)은 Al_xIn_yGa_(1-x-y)N 조성식(여기서, 0≤x≤1, 0≤y≤1, 0≤x+y≤1임)을 갖고, 각각 n형 도펀트 및 p형 도펀트가 도핑된 반도체 물질로 이루어질 수 있으며, 대표적으로 GaN을 들 수 있다. 상기 n형 질화물 반도체층(103)는 사파이어 기판(100)의 c면 상에 성장되어 상면이 c면이 되며, 특히, 본 실시 형태에서는 측면 중 일부에 m면(10-10)이 드러나도록 한다. m면이 드러나도록 성장시키는 것은 성장 조건을 적절히 조절하여 실행될 수 있으며, 상기 m면은 비극성면으로서 이를 기반으로 한 발 광소자는 극성면을 이용한 경우에 비하여 높은 발광효율을 기대할 수 있다. Next, as shown in FIG. 3B, the n-type nitride semiconductor layer 103 is grown through the open region of the dielectric pattern 102. The n-type nitride semiconductor layer 103 has an Al _x In _y Ga _(1-xy) N composition formula, where 0 ≦ x ≦ 1, 0 ≦ y ≦ 1, and 0 ≦ x + y ≦ 1, respectively. The n-type dopant and the p-type dopant may be made of a semiconductor material doped with GaN. The n-type nitride semiconductor layer 103 is grown on the c surface of the sapphire substrate 100 so that the upper surface becomes the c surface. In particular, in this embodiment, the m surface 10-10 is exposed on some of the side surfaces. . The growth of the m plane to be exposed may be performed by appropriately adjusting the growth conditions, and the m plane is a nonpolar plane, and a light emitting device based on the m plane may have higher luminous efficiency than the polar plane.

본 실시 형태의 경우, 상기 m면을 이용하여 발광소자를 얻는 것을 특징으로 하지만, 상기 n형 질화물 반도체층(103)에서 m면은 측면에 형성된다. 따라서, 상기 n형 질화물 반도체층(103)은 비교적 두껍게 성장시킴으로써 m면의 폭을 일정 수준 이상이 되도록 하는 것이 발광면적 확보 측면에서 바람직하다. 이러한 맥락에서, 본 실시 형태에서는 질화물 반도체층을 성장시키기 위하여 유기금속 기상증착법(MOCVD)보다는 하이브리드 기상증착법(HVPE) 공정을 이용함이 보다 바람직하다.In the present embodiment, the light emitting device is obtained using the m plane, but the m plane is formed on the side surface of the n-type nitride semiconductor layer 103. Therefore, it is preferable to grow the n-type nitride semiconductor layer 103 to be relatively thick so that the width of the m surface becomes a predetermined level or more in view of ensuring the light emitting area. In this context, in the present embodiment, it is more preferable to use a hybrid vapor deposition (HVPE) process rather than an organometallic vapor deposition (MOCVD) to grow the nitride semiconductor layer.

다음으로, 도 3c에 도시된 바와 같이, n형 질화물 반도체층(103) 상에 활성층(104) 및 p형 질화물 반도체층(105)을 순차적으로 성장시킨다. 보다 구체적으로, 상기 활성층(104) 및 p형 질화물 반도체층(105)은 각각 n형 질화물 반도체층(103) 및 활성층(104)의 상면(c면)외에 측면(m면)을 덮도록 실행한다. 상술한 바와 같이, 본 실시 형태의 경우, 질화물 반도체의 m면 방향으로 적층된 구조를 발광소자로서 사용하므로, 상기 활성층(104) 및 p형 질화물 반도체층(105) 중 상기 n형 질화물 반도체층(103)의 측면에 형성된 부분이 발광소자에 포함된다. 이에 따라, 상기 활성층(104) 및 p형 질화물 반도체층(105)의 측면의 두께도 일정 수준 이상이 되는 것이 발광면적 확보 측면에서 바람직하므로, HVPE 공정을 이용한다면 보다 용이하게 원하는 두께를 얻을 수 있을 것이다.Next, as shown in FIG. 3C, the active layer 104 and the p-type nitride semiconductor layer 105 are sequentially grown on the n-type nitride semiconductor layer 103. More specifically, the active layer 104 and the p-type nitride semiconductor layer 105 are executed to cover the side surface (m surface) in addition to the top surface (c surface) of the n-type nitride semiconductor layer 103 and the active layer 104, respectively. . As described above, in the present embodiment, since the structure stacked in the m-plane direction of the nitride semiconductor is used as the light emitting element, the n-type nitride semiconductor layer (the n-type nitride semiconductor layer of the active layer 104 and the p-type nitride semiconductor layer 105 ( A portion formed on the side of 103 is included in the light emitting element. Accordingly, since the thicknesses of the side surfaces of the active layer 104 and the p-type nitride semiconductor layer 105 are also more than a predetermined level, it is preferable in terms of securing the light emitting area, so that the desired thickness can be more easily obtained using the HVPE process. will be.

다음으로, 도 3d에 도시된 바와 같이, 상기 p형 질화물 반도체층(105)의 상면으로부터 에칭을 실시하여, n형 질화물 반도체층(103)의 c면을 외부로 노출시킨다. 본 에칭 공정은 주로 건식 식각 공정을 사용할 수 있으며, 예컨대, ICP-RIE(Inductively Coupled Plasma-Reactive Ion Etching) 등의 방법을 이용할 수 있다. 본 단계에서, 상기 n형 질화물 반도체층(103)의 c면을 외부로 노출시키는 것은 구조적 특성상 n형 전극을 m면이 아닌 c면에 형성하기 위함이다. Next, as illustrated in FIG. 3D, etching is performed from the top surface of the p-type nitride semiconductor layer 105 to expose the c surface of the n-type nitride semiconductor layer 103 to the outside. The etching process may mainly use a dry etching process, and for example, a method such as inductively coupled plasma-reactive ion etching (ICP-RIE) may be used. In this step, exposing the c surface of the n-type nitride semiconductor layer 103 to the outside is to form the n-type electrode on the c surface rather than the m surface due to the structural characteristics.

본 에칭 공정에 의해 상기 n형 질화물 반도체층(103) 외에 활성층(104)의 c면도 노출된다. 이어서 도시한 도 3e는 에칭 공정을 거친 후의 구조물을 나타내며, 상기 n형 질화물 반도체층(103), 활성층(104) 및 p형 질화물 반도체층(105) 각각의 c면이 동일한 평면을 이루는 것을 볼 수 있다. 도 3e에 도시된 바와 같이, 사파이어 기판 상에 n형 질화물 반도체층, 활성층 및 p형 질화물 반도체층을 순차적으로 성장시킨 종래 구조와 달리 본 실시 형태에서는, n형 질화물 반도체층(103)의 측면 중 서로 마주보는 2개의 m면에 활성층(104) 및 p형 질화물 반도체층(105)이 형성된 구조를 얻을 수 있다. 이에 따라, 발광구조물의 적층 구조가 비극성 m면을 기반으로 형성되어 이를 이용한 질화물 반도체 발광소자는 분극 특성에 영향을 받지 않고 높은 발광효율을 얻을 수 있다.By the etching process, the c surface of the active layer 104 is exposed in addition to the n-type nitride semiconductor layer 103. 3E shows a structure after the etching process, and it can be seen that the c planes of the n-type nitride semiconductor layer 103, the active layer 104, and the p-type nitride semiconductor layer 105 form the same plane. have. As shown in FIG. 3E, in contrast to the conventional structure in which an n-type nitride semiconductor layer, an active layer, and a p-type nitride semiconductor layer are sequentially grown on a sapphire substrate, in the present embodiment, among the side surfaces of the n-type nitride semiconductor layer 103. A structure in which the active layer 104 and the p-type nitride semiconductor layer 105 are formed on two m surfaces facing each other can be obtained. Accordingly, the stacked structure of the light emitting structure is formed based on the non-polar m surface, and thus the nitride semiconductor light emitting device using the light emitting structure can obtain high light emission efficiency without being affected by polarization characteristics.

이어서, 도 3f에 도시된 바와 같이, 노출된 상기 n형 질화물 반도체층(104)의 c면에 n형 전극(106)을 증착, 스퍼터링 등의 방법으로 형성한다. 본 실시 형태 에서 제안되는 n형 전극(106)의 형상이나 물질에 의해 본 발명이 한정되는 것은 아니지만, 상기 n형 전극(106)은 활성층(104)에서 방출된 빛을 반사하여 상기 사파이어 기판(100) 쪽을 향하도록 기능할 수 있는 점에서, 되도록 넓은 면적으로 형성되는 것이 바람직하며, 또한, 알루미늄과 같이 반사율이 높은 고반사성 금속으로 이루어지는 것이 바람직하다. Subsequently, as illustrated in FIG. 3F, the n-type electrode 106 is formed on the c surface of the exposed n-type nitride semiconductor layer 104 by deposition, sputtering, or the like. Although the present invention is not limited by the shape or material of the n-type electrode 106 proposed in the present embodiment, the n-type electrode 106 reflects the light emitted from the active layer 104 to the sapphire substrate 100. It is preferable to form a large area as much as possible, and also to be made of a highly reflective metal, such as aluminum, having a high reflectance.

다음으로, 도 3g에 도시된 바와 같이, p형 질화물 반도체층(105)의 m면에 p형 전극(107)을 형성한다. 이 경우, 도 3g에서는 p형 전극(107)이 추가된 것외에 발광소자 구조를 뒤집어서 도시하였으며, 이에 따라, 활성층(104)에서 방출된 빛이 n형 및 p형 전극(106, 107)에 의해 반사되어 상방으로 방출됨을 알 수 있다. 한편, 본 실시 형태에서는 n형 전극(106)을 형성한 후에, p형 전극(107)을 형성하고 있으나, 전극 형성의 순서는 바뀔 수 있다. 상기 p형 전극(107)은 오믹 형성 기능과 광 반사 기능을 고려하여, 은(Ag)과 같은 금속을 증착 또는 스퍼터링으로 형성할 수 있다. Next, as shown in FIG. 3G, the p-type electrode 107 is formed on the m surface of the p-type nitride semiconductor layer 105. In this case, in FIG. 3G, the light emitting device structure is illustrated upside down in addition to the addition of the p-type electrode 107. Accordingly, the light emitted from the active layer 104 is formed by the n-type and p-type electrodes 106 and 107. It can be seen that it is reflected and emitted upward. In the present embodiment, the p-type electrode 107 is formed after the n-type electrode 106 is formed, but the order of electrode formation can be changed. The p-type electrode 107 may be formed by depositing or sputtering a metal such as silver (Ag) in consideration of an ohmic forming function and a light reflecting function.

본 실시 형태에서는 하나의 발광소자를 제조하는 것을 설명하였으나, 도 5에 도시된 바와 같이, 사파이어 기판(500) 상에 복수의 발광소자를 한번에 제조하는 경우에는 유전체 패턴(502)은 발광소자들을 서로 구분 짓는 기능을 한다. 이를 위해, 상기 유전체 패턴(502)은 각각의 폭 및 간격이 약 5 ~ 20㎛가 되도록 하여 인접한 발광 소자 사이에 공간을 확보할 수 있으며, 이에 따라, 상기 p형 전극(507)을 발광구조물의 측면에서 아래 부분(사파이어 기판에 인접한 쪽)까지 용이하게 형성할 수 있다.In the present embodiment, the manufacturing of one light emitting device has been described. However, as shown in FIG. 5, in the case of manufacturing a plurality of light emitting devices on the sapphire substrate 500 at once, the dielectric pattern 502 may emit light from each other. Functions to distinguish To this end, the dielectric pattern 502 may have a width and an interval of about 5 to 20 μm to secure a space between adjacent light emitting devices, thereby forming the p-type electrode 507 of the light emitting structure. It can be easily formed from the side to the lower portion (side adjacent to the sapphire substrate).

이와 같이, 본 실시 형태에 따라 제조된 질화물 반도체 발광소자의 경우, 사파이어 기판의 c면상에 질화물 반도체층을 성장시켰으나, 그 측면 중 m면에도 성장되도록 하고, m면 성장 구조만을 발광소자에 이용한 것을 특징으로 한다. 이에 따라, m면 비극성 질화물 반도체 발광소자를 얻기 위하여 γ면의 LiAlO₂, m면의 ZnO, m면 SiC 등을 이용할 필요가 없다. 종래대로 사파이어 기판의 c면을 이용할 수 있어, m면 비극성 질화물 반도체 발광소자를 용이하게 얻을 수 있으며, 이에 따라, 발광효율의 큰 향상을 기대할 수 있다.As described above, in the case of the nitride semiconductor light emitting device manufactured according to the present embodiment, the nitride semiconductor layer was grown on the c plane of the sapphire substrate, but the nitride semiconductor layer was also grown on the m plane, and only the m plane growth structure was used for the light emitting device. It features. Accordingly, in order to obtain an m plane nonpolar nitride semiconductor light emitting device, there is no need to use LiAlO _{2 on} the γ plane, ZnO on the m plane, m surface SiC, or the like. Conventionally, the c plane of the sapphire substrate can be used, so that the m plane nonpolar nitride semiconductor light emitting device can be easily obtained, whereby a large improvement in luminous efficiency can be expected.

도 4a 내지 도 4c는 도 3의 실시 형태에서 변형된 실시 형태에 따른 질화물 반도체 발광소자의 제조방법을 나타내기 위한 공정별 단면도이다. 도 3의 실시 형태와의 차이는 n형 전극의 형상에 있으며, 나머지 사항은 동일하므로, 이에 대한 설명은 상술한 사항과 같다. 우선, 도 4a에 도시된 바와 같이, 포토 레지스트 패턴(P)을 형성한 후 노출된 상기 n형 질화물 반도체층(103)의 c면만을 에칭한다. 구체적으로, 상기 n형 질화물 반도체층(103)이 V 형상의 그루브를 갖도록 하며, 에칭 방법으로는 ICP 이용할 수 있다.4A to 4C are cross-sectional views of processes for illustrating a method of manufacturing a nitride semiconductor light emitting device according to an embodiment modified from the embodiment of FIG. 3. The difference from the embodiment of FIG. 3 lies in the shape of the n-type electrode, and the rest is the same, and the description thereof is as described above. First, as shown in FIG. 4A, after forming the photoresist pattern P, only the c surface of the exposed n-type nitride semiconductor layer 103 is etched. Specifically, the n-type nitride semiconductor layer 103 to have a V-shaped groove, ICP can be used as an etching method.

다음으로, 도 4b에 도시된 바와 같이, n형 전극(106)을 상기 V 형상의 그루브를 따라서 형성한 후, 도 4c에 도시된 바와 같이, p형 전극(107)을 형성한다. 본 실시 형태와 같이, 상기 n형 전극(106)이 V 형상을 가짐에 따라, 광 반사 효율을 더욱 향상시킬 수 있다. 한편, 도 4d는 본 실시 형태에서 필수적으로 요구되는 공정 단계는 아니며, 도 4c 상태에서, 사파이어 기판(100)과 질화물 버퍼층(101)을 제거한 상태를 나타낸다. 질화물 반도체층의 성장 후에 발광소자 구조로 사용될 경우, 상기 사파이어 기판(100)과 질화물 버퍼층(101)은 제거되어 무방하므로, 레이저 리프트 오프(LLO)나 적절한 에칭 공정을 통하여 상기 사파이어 기판(100)과 질화물 버퍼층(101)을 제거할 수 있다.Next, as shown in FIG. 4B, the n-type electrode 106 is formed along the V-shaped groove, and as shown in FIG. 4C, the p-type electrode 107 is formed. As in the present embodiment, as the n-type electrode 106 has a V shape, the light reflection efficiency can be further improved. 4D is not an essential step in the present embodiment. In FIG. 4C, the sapphire substrate 100 and the nitride buffer layer 101 are removed. When the nitride semiconductor layer is used as a light emitting device structure after growth, the sapphire substrate 100 and the nitride buffer layer 101 may be removed, and thus the sapphire substrate 100 may be removed through a laser lift-off (LLO) or an appropriate etching process. The nitride buffer layer 101 can be removed.

도 5는 본 발명의 다른 실시 형태에 따른 질화물 반도체 발광소자를 나타내는 단면도이다. 본 실시 형태의 경우, 하나의 사파이어 기판(500) 및 질화물 버퍼층(501) 상에 복수의 질화물 반도체 발광소자가 포함된 것이다. 이 경우, 각각의 질화물 반도체 발광소자는 도 4에서 설명한 구조와 동일한 이해될 수 있으며, 각각은 V 형상의 그루브를 갖는 n형 질화물 반도체층(503), 상기 n형 질화물 반도체층(503)의 m면 상에 순차적으로 형성된 활성층(504), p형 질화물 반도체층(505) 및 p형 전극(507)을 구비하며, 상기 n형 질화물 반도체층(503)의 V 형상 그루부에는 n형 전극(506)이 형성된다. 상기 n형 전극(506)은 이와 연결된 서브마운트 기판(508)을 통하여 전원에 연결될 수 있으며, p형 전극(507)은 p형 공통 전극(510)과 연결된다. 또한, 상기 p형 공통 전극(510)과 서브마운트(508) 사이에는 절연 층(509)이 개재된다. 본 실시 형태에 따른 질화물 반도체 발광소자는 m면 비극성 질화물 반도체층을 이용함으로써 압전 효과에 따른 발광 효율의 저하가 최소화할 수 있다. 또한, 높은 광 반사 구조를 구비하여 광 추출 효율의 높일 수 있다.5 is a cross-sectional view showing a nitride semiconductor light emitting device according to another embodiment of the present invention. In the present embodiment, a plurality of nitride semiconductor light emitting devices are included on one sapphire substrate 500 and nitride buffer layer 501. In this case, each of the nitride semiconductor light emitting devices can be understood to be the same as the structure described with reference to FIG. 4, and each of the n-type nitride semiconductor layer 503 having a V-shaped groove and the m of the n-type nitride semiconductor layer 503 An active layer 504, a p-type nitride semiconductor layer 505, and a p-type electrode 507, which are sequentially formed on a surface, and an n-type electrode 506 at a V-shaped groove of the n-type nitride semiconductor layer 503. ) Is formed. The n-type electrode 506 may be connected to a power source through a submount substrate 508 connected thereto, and the p-type electrode 507 may be connected to the p-type common electrode 510. In addition, an insulating layer 509 is interposed between the p-type common electrode 510 and the submount 508. In the nitride semiconductor light emitting device according to the present embodiment, a decrease in luminous efficiency due to the piezoelectric effect can be minimized by using an m-plane nonpolar nitride semiconductor layer. In addition, a high light reflecting structure can be provided to increase the light extraction efficiency.

본 발명은 상술한 실시 형태 및 첨부된 도면에 의해 한정되는 것이 아니며, 첨부된 청구범위에 의해 한정하고자 한다. 따라서, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 당 기술분야의 통상의 지식을 가진 자에 의해 다양한 형태의 치환, 변형 및 변경이 가능할 것이며, 이 또한 본 발명의 범위에 속한다고 할 것이다.The present invention is not limited by the above-described embodiments and the accompanying drawings, but is intended to be limited only by the appended claims. It will be apparent to those skilled in the art that various changes in form and details may be made therein without departing from the spirit and scope of the invention as defined by the appended claims. something to do.

도 1a 및 도 1b는 압전필드에 의한 영향을 설명하기 위한 활성층의 에너지밴드다이어그램과 전자 및 정공의 파동함수를 나타내는 그래프이다.1A and 1B are graphs showing energy band diagrams of active layers and wave functions of electrons and holes for explaining the influence of piezoelectric fields.

도 2는 γ면의 LiAlO₂ 기판에 m면 GaN을 성장시키는 경우, 원자 간의 결합 관계를 모식적으로 나타낸 것이다.FIG. 2 schematically shows the bonding relationship between atoms when growing GaN on a γ-plane LiAlO ₂ substrate.

도 4a 내지 도 4c는 도 3의 실시 형태에서 변형된 실시 형태에 따른 질화물 반도체 발광소자의 제조방법을 나타내기 위한 공정별 단면도이다.4A to 4C are cross-sectional views of processes for illustrating a method of manufacturing a nitride semiconductor light emitting device according to an embodiment modified from the embodiment of FIG. 3.

도 5는 본 발명의 다른 실시 형태에 따른 질화물 반도체 발광소자를 나타내는 단면도이다.5 is a cross-sectional view showing a nitride semiconductor light emitting device according to another embodiment of the present invention.

<도면의 주요부분에 대한 부호의 설명><Description of the symbols for the main parts of the drawings>

100, 500: 사파이어 기판 101, 501: 질화물 버퍼층100, 500: sapphire substrate 101, 501: nitride buffer layer

102, 502: 유전체 패턴 103, 503: n형 질화물 반도체층102 and 502 dielectric patterns 103 and 503 n-type nitride semiconductor layer

104, 504: 활성층 105, 505: p형 질화물 반도체층104, 504: active layer 105, 505: p-type nitride semiconductor layer

106, 506: n형 전극 107, 507: p형 전극106, 506: n-type electrode 107, 507: p-type electrode

508: 서브마운트 509: 절연층508: submount 509: insulating layer

510: p형 공통 전극510 p-type common electrode

Claims

사파이어 기판의 c면 상에 그 측면 중 일부가 m면을 이루도록 n형 질화물 반도체층을 성장시키는 단계;Growing an n-type nitride semiconductor layer such that a part of its side forms an m surface on the c surface of the sapphire substrate;

상기 n형 질화물 반도체층의 c면 및 m면을 덮도록 활성층을 성장시키는 단계;Growing an active layer to cover c and m surfaces of the n-type nitride semiconductor layer;

상기 활성층의 c면 및 m면을 덮도록 p형 질화물 반도체층을 성장시키는 단계;Growing a p-type nitride semiconductor layer to cover c and m surfaces of the active layer;

상기 활성층 및 상기 p형 반도체층을 일부 제거하여 상기 n형 질화물 반도체층 및 상기 활성층의 c면을 각각 외부로 노출시키는 단계;Partially removing the active layer and the p-type semiconductor layer to expose the n-type nitride semiconductor layer and the c surface of the active layer to the outside;

노출된 상기 n형 반도체층의 c면에 n형 전극을 형성하는 단계; 및Forming an n-type electrode on the c surface of the exposed n-type semiconductor layer; And

상기 p형 반도체층의 m면에 p형 전극을 형성하는 단계;를 포함하며,It includes; forming a p-type electrode on the m surface of the p-type semiconductor layer,

상기 n형 질화물 반도체층을 성장시키는 단계는 그 두께가 10㎛ 이상이 되도록 실행되는 것을 특징으로 하는 질화물 반도체 발광소자 제조방법.And growing the n-type nitride semiconductor layer so as to have a thickness of 10 μm or more.

제1항에 있어서,The method of claim 1,

상기 n형 질화물 반도체층을 성장시키는 단계는 하이브리드 기상증착법(HVPE) 공정에 의해 실행되는 것을 특징으로 하는 질화물 반도체 발광소자 제조방법.Growing the n-type nitride semiconductor layer is performed by a hybrid vapor deposition method (HVPE) process.

삭제delete

제1항에 있어서,The method of claim 1,

상기 활성층 및 상기 p형 반도체층을 일부 제거하여 상기 n형 질화물 반도체층 및 상기 활성층의 c면을 각각 외부로 노출시키는 단계는,Partially removing the active layer and the p-type semiconductor layer to expose the n-type nitride semiconductor layer and the c surface of the active layer to the outside,

노출된 상기 n형 질화물 반도체층 및 상기 활성층의 c면과 남아있는 상기 p형 반도체층의 c면이 서로 동일 평면을 이루도록 실행되는 것을 특징으로 하는 질화물 반도체 발광소자 제조방법.And the c surface of the exposed n-type nitride semiconductor layer and the active layer and the c surface of the remaining p-type semiconductor layer are coplanar with each other.

상기 n형 전극을 형성하는 단계 전에, Before forming the n-type electrode,

노출된 상기 n형 질화물 반도체층의 c면을 에칭하여 V 형상의 그루브를 형성하는 단계를 더 포함하는 것을 특징으로 하는 질화물 반도체 발광소자 제조방법.And etching the c surface of the exposed n-type nitride semiconductor layer to form a V-shaped groove.

제5항에 있어서,The method of claim 5,

상기 n형 전극은 상기 V 형상의 그루브에 그 형상을 따라 형성된 것을 특징으로 하는 질화물 반도체 발광소자 제조방법.And the n-type electrode is formed along the shape of the V-shaped groove.

제1항에 있어서,The method of claim 1,

상기 n형 전극은 고반사성 금속층인 것을 특징으로 하는 질화물 반도체 발광소자 제조방법.The n-type electrode is a nitride semiconductor light emitting device manufacturing method, characterized in that the highly reflective metal layer.

제1항에 있어서,The method of claim 1,

상기 n형 질화물 반도체층을 성장시키는 단계는,Growing the n-type nitride semiconductor layer,

상기 사파이어 기판의 c면 상에 유전체 패턴을 형성한 후 상기 유전체 패턴의 오픈 영역을 통하여 n형 질화물 반도체층을 성장시키는 단계인 것을 특징으로 하는 질화물 반도체 발광소자 제조방법.And forming a dielectric pattern on c surface of the sapphire substrate and growing an n-type nitride semiconductor layer through an open region of the dielectric pattern.

상기 사파이어 기판의 c면 상에 유전체 패턴을 형성한 후 상기 유전체 패턴의 오픈 영역을 통하여 n형 질화물 반도체층을 성장시키는 단계이고, 상기 유전체 패턴은 서로 이격 되어 형성된 복수의 스프라이프 패턴인 것을 특징으로 하는 질화물 반도체 발광소자 제조방법. After forming a dielectric pattern on the c surface of the sapphire substrate and growing an n-type nitride semiconductor layer through the open region of the dielectric pattern, the dielectric pattern is a plurality of stripe patterns formed spaced apart from each other A nitride semiconductor light emitting device manufacturing method.

상기 사파이어 기판의 c면 상에 유전체 패턴을 형성한 후 상기 유전체 패턴의 오픈 영역을 통하여 n형 질화물 반도체층을 성장시키는 단계이고, 상기 유전체 패턴은 각각의 폭이 5 ~ 20㎛인 것을 특징으로 하는 질화물 반도체 발광소자 제조방법. After forming a dielectric pattern on the c surface of the sapphire substrate and growing an n-type nitride semiconductor layer through the open region of the dielectric pattern, the dielectric pattern is characterized in that each width of 5 ~ 20㎛ Nitride semiconductor light emitting device manufacturing method.

상기 사파이어 기판의 c면 상에 유전체 패턴을 형성한 후 상기 유전체 패턴의 오픈 영역을 통하여 n형 질화물 반도체층을 성장시키는 단계이고, 상기 유전체 패턴은 인접한 패턴 간의 거리가 5 ~ 20㎛인 것을 특징으로 하는 질화물 반도체 발광소자 제조방법. After forming a dielectric pattern on the c surface of the sapphire substrate and growing an n-type nitride semiconductor layer through the open region of the dielectric pattern, the dielectric pattern is characterized in that the distance between adjacent patterns is 5 ~ 20㎛ A nitride semiconductor light emitting device manufacturing method.

제1항에 있어서,The method of claim 1,

상기 n형 질화물 반도체층을 성장시키는 단계 전에, 상기 사파이어 기판의 c면 상에 질화물 버퍼층을 성장시키는 단계를 더 포함하는 것을 특징으로 하는 질화물 반도체 발광소자 제조방법. And growing a nitride buffer layer on c surface of the sapphire substrate before growing the n-type nitride semiconductor layer.

상기 n형 전극을 형성하는 단계 후에,After forming the n-type electrode,

상기 n형 전극에 서브 마운트 기판을 접합시키는 단계를 더 포함하는 것을 특징으로 하는 질화물 반도체 발광소자 제조방법.And attaching the sub-mount substrate to the n-type electrode.

n형 질화물 반도체층;an n-type nitride semiconductor layer;

상기 n형 질화물 반도체층의 m면 상에 형성된 활성층;An active layer formed on the m surface of the n-type nitride semiconductor layer;

상기 활성층의 m면 상에 형성된 p형 질화물 반도체층;A p-type nitride semiconductor layer formed on the m surface of the active layer;

상기 n형 질화물 반도체층의 c면 상에 형성된 n형 전극; 및An n-type electrode formed on c surface of the n-type nitride semiconductor layer; And

상기 p형 반도체층의 m면에 형성된 p형 전극;을 포함하며,It includes; p-type electrode formed on the m surface of the p-type semiconductor layer,

상기 n형 질화물 반도체층의 m면의 폭은 10㎛ 이상인 것을 특징으로 하는 질화물 반도체 발광소자.A nitride semiconductor light emitting device, characterized in that the width of the m surface of the n-type nitride semiconductor layer is 10㎛ or more.

삭제delete

제14항에 있어서,The method of claim 14,

상기 n형 전극은 고반사성 금속층인 것을 특징으로 하는 질화물 반도체 발광소자.The n-type electrode is a nitride semiconductor light emitting device, characterized in that the highly reflective metal layer.

제14항에 있어서,The method of claim 14,

상기 활성층은 상기 n형 질화물 반도체층의 2개의 m면 상에 모두 형성된 것을 특징으로 하는 질화물 반도체 발광소자.And the active layer is formed on both m surfaces of the n-type nitride semiconductor layer.

제17항에 있어서,The method of claim 17,

상기 p형 질화물 반도체층은 상기 활성층의 2개의 m면 상에 모두 형성된 것을 특징으로 하는 질화물 반도체 발광소자.And the p-type nitride semiconductor layer is formed on both m planes of the active layer.

n형 질화물 반도체층;an n-type nitride semiconductor layer;

상기 n형 질화물 반도체층의 c면에는 V 형상의 그루브가 형성되며, 상기 n형 전극은 상기 그루브의 형상을 따라 형성된 것을 특징으로 하는 질화물 반도체 발광소자.A c-shaped groove is formed on c surface of the n-type nitride semiconductor layer, and the n-type electrode is formed along the shape of the groove.