KR100988084B1 - Method for manufacturing thin film transistor - Google Patents

Method for manufacturing thin film transistor Download PDF

Info

Publication number
KR100988084B1
KR100988084B1 KR1020030036603A KR20030036603A KR100988084B1 KR 100988084 B1 KR100988084 B1 KR 100988084B1 KR 1020030036603 A KR1020030036603 A KR 1020030036603A KR 20030036603 A KR20030036603 A KR 20030036603A KR 100988084 B1 KR100988084 B1 KR 100988084B1
Authority
KR
South Korea
Prior art keywords
thin film
layer
mask
forming
flexible substrate
Prior art date
Application number
KR1020030036603A
Other languages
Korean (ko)
Other versions
KR20040105359A (en
Inventor
타카시노구치
김도영
권장연
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020030036603A priority Critical patent/KR100988084B1/en
Publication of KR20040105359A publication Critical patent/KR20040105359A/en
Application granted granted Critical
Publication of KR100988084B1 publication Critical patent/KR100988084B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02678—Beam shaping, e.g. using a mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02686—Pulsed laser beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Optics & Photonics (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)

Abstract

박막 트랜지스터 제조방법이 개시된다. 개시된 박막 트랜지스터 제조방법은, 가요성 기판 상에 a-Si 박막을 형성하는 단계; a-Si 박막 중 소정 부위만을 결정화시켜 a-Si 박막에 국부적으로 결정화된 poly-Si 박막을 형성하는 단계; poly-Si 박막 상에 박막 트랜지스터의 채널 영역이 되는 활성층을 형성하는 단계; 활성층의 중앙 상부에 게이트 전극을 형성하는 단계; 및 활성층의 양측에 각각 연결되는 소스전극 및 드레인전극을 형성하는 단계;를 포함한다.A method of manufacturing a thin film transistor is disclosed. The disclosed thin film transistor manufacturing method includes forming an a-Si thin film on a flexible substrate; crystallizing only a predetermined portion of the a-Si thin film to form a locally crystallized poly-Si thin film in the a-Si thin film; forming an active layer serving as a channel region of the thin film transistor on the poly-Si thin film; Forming a gate electrode on the center of the active layer; And forming a source electrode and a drain electrode respectively connected to both sides of the active layer.

Description

박막 트랜지스터 제조방법{Method for manufacturing thin film transistor}Method for manufacturing thin film transistor

도 1은 본 발명에 따른 박막 트랜지스터 제조방법에 의해 제조된 박막 트랜지스터를 도시한 도면.1 is a view showing a thin film transistor manufactured by a method of manufacturing a thin film transistor according to the present invention.

도 2 내지 도 22은 본 발명에 따른 박막 트랜지스터 제조공정을 설명하기 위한 도면들.2 to 22 are views for explaining a thin film transistor manufacturing process according to the present invention.

<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>

100... 가요성 기판 110... 활성층100 ... flexible substrate 110 ... active layer

110'... a-Si 박막 112,122,132,142... 포토레지스트110 '... a-Si thin film 112,122,132,142 ... photoresist

111... 박막 트랜지스터의 채널이 형성될 poly-Si 박막111. Poly-Si thin film to form channel of thin film transistor

111'... 얼라인먼트 마크에 해당하는 poly-Si 박막111 '... poly-Si thin film corresponding to alignment mark

115... 제1 절연층 120... 게이트전극115 ... first insulating layer 120 ... gate electrode

120'... 제1 금속층 125... 제2 절연층 120 '... first metal layer 125 ... second insulating layer

126... 콘텍트홀 130... 소스전극126 ... contact hole 130 ... source electrode

135'... 제2 금속층 140... 드레인전극 135 '... second metal layer 140 ... drain electrode

200,210,220,230,240,250... 마스크200,210,220,230,240,250 ... mask

본 발명은 박막 트랜지스터 (TFT; Thin Film Transistor) 제조방법에 관한 것으로, 특히 가요성(flexible) 기판 상에 액정 디스플레이 (LCD; Liquid Crystal Display)나 유기 발광 다이오드 (OLED; Organic Light Emitting Diode)와 같은 평판 디스플레이(FPD; Flat Panel Display)나 고밀도 집적회로(LSI; Large Scale Integration)를 제작하기 위하여 가요성 기판 상에 박막 트랜지스터를 제조하는 방법에 관한 것이다. BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a thin film transistor (TFT), and in particular, such as a liquid crystal display (LCD) or an organic light emitting diode (OLED) on a flexible substrate. The present invention relates to a method of manufacturing a thin film transistor on a flexible substrate for manufacturing a flat panel display (FPD) or a large scale integration (LSI).

지금까지 TFT-LCD나 TFT-OLED와 평판 디스플레이 분야에서 보다 고품질의 제품을 생산하기 위하여 능동 매트릭스(Active Matrix) 소자로서 a-Si:H TFT(비정질-수소화 실리콘 박막 트랜지스터)를 대체하여 poly-Si TFT(폴리-실리콘 박막 트랜지스터)를 사용하려는 움직임이 있어 왔다. 그런데, 이러한 poly-Si TFT를 제작하기 위해서는 고품질의 poly-Si 박막을 만들 수 있어야 한다. 이를 위해서, 유리기판이 견딜 수 있는 저온에서 유리기판 상에 a-Si(amorphous silicon)을 증착한 후, 레이저 어닐링(laser annealing)에 의하여 a-Si를 poly-Si으로 상전이(phase transformation)를 시키는 방법이 개발되었다.So far, poly-Si has been replaced by a-Si: H TFT (Amorphous-Hydrogenated Silicon Thin Film Transistor) as an active matrix device to produce higher quality products in TFT-LCD or TFT-OLED and flat panel displays. There has been a movement to use TFTs (poly-silicon thin film transistors). However, in order to manufacture such a poly-Si TFT, a high quality poly-Si thin film should be made. To this end, a-Si (amorphous silicon) is deposited on the glass substrate at a low temperature that the glass substrate can withstand, and then a-Si is converted into poly-Si by laser annealing. The method was developed.

최근에는 평판 디스플레이용 기판을 유리 기판 대신 플라스틱 기판과 같은 가요성 기판으로 대체하는 연구가 행해지고 있다. 이러한 평판 디스플레이용 가요성 기판은 내구성, 경량성, 유연성 등이 뛰어나 모바일 장치를 구현하는데 커다란 장점을 가지고 있다.Recently, research has been conducted to replace a flat panel display substrate with a flexible substrate such as a plastic substrate instead of a glass substrate. Such flexible substrates for flat panel displays have great advantages in implementing mobile devices due to their excellent durability, light weight, and flexibility.

그러나, 플라스틱 기판과 같은 가요성 기판의 경우에는, 유리 기판의 경우보 다 더 낮은 온도(대략 200℃)에서 poly-Si 박막을 만들어야 하는데, 이때 플라스틱 기판이 레이저 어닐링에 의하여 발생된 열로 인하여 손상되거나 플라스틱 기판의 높은 열팽창 계수에 의하여 상부 무기박막이 떨어져 나가는 문제점이 발생하게 된다. 따라서, 가요성 기판 상에 poly-Si 박막을 만들기 위해서는 레이저 결정화 시에 발생하는 응력(stress) 문제를 해결할 필요가 있다. However, in the case of flexible substrates such as plastic substrates, poly-Si thin films must be made at lower temperatures (approximately 200 ° C.) than glass substrates, where the plastic substrates are damaged due to heat generated by laser annealing or Due to the high coefficient of thermal expansion of the plastic substrate, there is a problem that the upper inorganic thin film is separated. Therefore, in order to make a poly-Si thin film on a flexible substrate, it is necessary to solve the stress problem that occurs during laser crystallization.

본 발명은 상기와 같은 문제점을 해결하기 위하여 고안된 것으로, 박막 트랜지스터의 채널이 존재하는 부분에만 레이저를 조사하여 결정화시키는 국부적 결정화 방법을 이용함으로써 가요성 기판이 손상되는 문제를 해결할 수 있고, a-Si 박막과 poly-Si 박막에 대한 얼라인먼트 빔(alignment beam)의 자외선 반사율(UV reflectance) 차이를 이용함으로써 국부적 결정화 시에 발생하는 박막 트랜지스터 채널 영역과 국부적으로 결정화된 poly-Si 박막과의 얼라인먼트 문제를 해결할 수 있는 박막 트랜지스터 제조방법을 제공하는 데 그 목적이 있다.The present invention has been devised to solve the above problems, by using a local crystallization method that irradiates and crystallizes only the portion of the channel of the thin film transistor by the laser can solve the problem of damage to the flexible substrate, a-Si By using the UV reflectance difference of the alignment beam for the thin film and the poly-Si thin film, the alignment problem between the thin film transistor channel region generated during local crystallization and the locally crystallized poly-Si thin film is solved. It is an object of the present invention to provide a method for manufacturing a thin film transistor.

상기한 목적을 달성하기 위하여, In order to achieve the above object,

본 발명에 따른 박막 트랜지스터 제조방법은,In the thin film transistor manufacturing method according to the present invention,

(가) 가요성 기판 상에 a-Si 박막을 형성하는 단계;(A) forming an a-Si thin film on the flexible substrate;

(나) 상기 a-Si 박막 중 소정 부위만을 결정화시켜 상기 a-Si 박막에 국부적으로 결정화된 poly-Si 박막을 형성하는 단계;(B) crystallizing only a predetermined portion of the a-Si thin film to form a locally crystallized poly-Si thin film on the a-Si thin film;

(다) 상기 poly-Si 박막 상에 박막 트랜지스터의 채널 영역이 되는 활성층을 형성하는 단계; (C) forming an active layer that becomes a channel region of the thin film transistor on the poly-Si thin film;

(라) 상기 활성층의 중앙 상부에 게이트 전극을 형성하는 단계; 및(D) forming a gate electrode on the center of the active layer; And

(마) 상기 활성층의 양측에 각각 연결되는 소스전극 및 드레인전극을 형성하는 단계;를 포함한다.(E) forming a source electrode and a drain electrode respectively connected to both sides of the active layer.

상기 (나)단계는, 마스크를 상기 a-Si 박막의 상부에 위치시키는 단계; 및 상기 마스크를 통하여 국부적으로 노출된 상기 a-Si 박막을 엑시머 레이저 어닐링 방법에 의하여 poly-Si 박막으로 결정화시키는 단계;를 포함한다. 여기서, 상기 엑시머 레이저 어닐링 방법에 사용되는 레이저는 파장이 308㎚이고, 중복률이 95%인 엑시머 레이저인 것이 바람직하다. The step (b) may include placing a mask on top of the a-Si thin film; And crystallizing the a-Si thin film locally exposed through the mask into a poly-Si thin film by an excimer laser annealing method. Here, the laser used in the excimer laser annealing method is preferably an excimer laser having a wavelength of 308 nm and an overlap ratio of 95%.

상기 마스크는, 절연층과 상기 절연층의 상면에 형성된 금속층을 포함하는 광마스크이거나, 상기 a-Si 박막 상에 순차적으로 형성된 절연층 및 금속층을 포토리소그라피 공정에 의하여 패터닝하여 형성된 마스크인 것이 바람직하다. It is preferable that the mask is an optical mask including an insulating layer and a metal layer formed on an upper surface of the insulating layer, or a mask formed by patterning an insulating layer and a metal layer sequentially formed on the a-Si thin film by a photolithography process. .

상기 (다)단계는, 상기 a-Si 박막 및 poly-Si 박막의 표면에 포토레지스트를 형성하는 단계; 상기 포토레지스트 상부의 소정 위치에 마스크를 얼라인하는 단계; 및 포토리소그라피 공정에 의하여 상기 활성층을 형성하는 단계;를 포함한다. 여기서, 상기 마스크는 상기 a-Si 박막과 상기 poly-Si 박막에 대한 얼라인먼트 빔의 자외선 반사율 차이를 이용함으로써 얼라인되는 것이 바람직하다. 이때, 상기 자외선의 파장은 250 - 300㎚인 것이 바람직하다. The step (c) may include forming a photoresist on the surfaces of the a-Si thin film and the poly-Si thin film; Aligning a mask at a predetermined position on the photoresist; And forming the active layer by a photolithography process. Here, the mask is preferably aligned by using the difference in the ultraviolet reflectance of the alignment beam for the a-Si thin film and the poly-Si thin film. At this time, the wavelength of the ultraviolet ray is preferably 250-300nm.

상기 가요성 기판은 PES로 이루어진 플라스틱 기판인 것이 바람직하며, 상기 가요성 기판의 표면에는 유기물층과 무기물층 중 적어도 어느 하나가 형성될 수 있다. 또한, 상기 가요성 기판의 표면에는 버퍼층이 형성될 수 있으며, 이때 상기 버퍼층은 SiO2와 SiN 중 적어도 어느 하나로 이루어지는 것이 바람직하다. Preferably, the flexible substrate is a plastic substrate made of PES, and at least one of an organic layer and an inorganic layer may be formed on a surface of the flexible substrate. In addition, a buffer layer may be formed on the surface of the flexible substrate, wherein the buffer layer is preferably made of at least one of SiO 2 and SiN.

상기 (라)단계는, 상기 활성층을 덮도록 상기 가요성 기판의 전면에 제1 절연층을 형성하는 단계; 상기 제1 절연층의 표면에 제1 금속층을 형성하는 단계; 상기 제1 금속층 상부의 소정 위치에 마스크를 얼라인하는 단계; 및 상기 제1 금속층 및 제1 절연층을 패터닝하여 상기 활성층의 중앙 상부에 게이트 전극을 형성하는 단계;를 포함한다. The step (d) may include forming a first insulating layer on the entire surface of the flexible substrate to cover the active layer; Forming a first metal layer on a surface of the first insulating layer; Aligning a mask at a predetermined position on the first metal layer; And patterning the first metal layer and the first insulating layer to form a gate electrode on the center of the active layer.

상기 (마)단계 전에, 이온 주입 공정에 의하여 상기 활성층의 양측에 각각 소스 및 드레인 영역을 형성하고, 상기 소스 및 드레인 영역을 활성화시키는 단계가 포함될 수 있다.Before the step (e), the method may include forming source and drain regions on both sides of the active layer by an ion implantation process and activating the source and drain regions.

상기 (마)단계는, 상기 게이트 전극을 덮도록 상기 가요성 기판의 전면에 제2 절연층을 형성하는 단계; 상기 제2 절연층을 패터닝하여 활성층의 양측을 노출시키는 콘텍트홀을 형성하는 단계; 상기 콘텍트홀을 채우도록 상기 가요성 기판의 전면에 제2 금속층을 형성하는 단계; 상기 제2 금속층 상부의 소정 위치에 마스크를 얼라인하는 단계; 및 상기 제2 금속층을 패터닝하여 상기 활성층의 양측에 각각 연결되는 소스전극 및 드레인전극을 형성하는 단계;를 포함한다. The step (e) may include forming a second insulating layer on the entire surface of the flexible substrate to cover the gate electrode; Patterning the second insulating layer to form contact holes exposing both sides of an active layer; Forming a second metal layer on an entire surface of the flexible substrate to fill the contact hole; Aligning a mask at a predetermined position on the second metal layer; And patterning the second metal layer to form source and drain electrodes connected to both sides of the active layer, respectively.

이하, 첨부된 도면을 참조하여 본 발명에 따른 바람직한 실시예를 상세히 설명한다. Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.                     

아래에 예시되는 실시예는 본 발명의 범위를 한정하는 것은 아니며, 본 발명을 이 기술분야에서 통상의 지식을 가진 자에게 충분히 설명하기 위하여 제공되는 것이다. 도면에서 동일한 참조부호는 동일한 구성요소를 지칭하며, 도면상에서 각 구성요소의 크기는 설명의 명료성을 위하여 과장되어 있을 수 있다. The embodiments illustrated below are not intended to limit the scope of the present invention, but are provided to fully explain the present invention to those skilled in the art. Like reference numerals in the drawings refer to like elements, and the sizes of the elements in the drawings may be exaggerated for clarity.

도 1에는 본 발명에 따른 박막 트랜지스터 제조방법에 의하여 제조된 박막 트랜지스터가 도시되어 있다.1 shows a thin film transistor manufactured by the method of manufacturing a thin film transistor according to the present invention.

도 1을 참조하면, 박막 트랜지스터는 가요성 기판(100)과, 가요성 기판(100)의 상면에 형성되며, 소스 및 드레인 영역(S,D)를 가지는 활성층(110)과, 활성층(110)의 상면에 증착되는 제1 절연층(115) 및 게이트 전극(120)과, 게이트 전극(120)의 표면과 활성층(110)의 일부를 도포하는 제2 절연층(125)과, 활성층(110)의 소스 및 드레인 영역(S,D)과 각각 연결되어 전자 및 정공을 이송하도록 상기 제2 절연층(125) 상에 형성되는 소스전극(130) 및 드레인전극(140)을 구비한다.Referring to FIG. 1, a thin film transistor is formed on a flexible substrate 100, an upper surface of the flexible substrate 100, an active layer 110 having source and drain regions S and D, and an active layer 110. The first insulating layer 115 and the gate electrode 120 deposited on the upper surface of the second insulating layer 115 and the active layer 110 to apply a portion of the active layer 110 and the surface of the gate electrode 120. And a source electrode 130 and a drain electrode 140 formed on the second insulating layer 125 to be connected to the source and drain regions S and D, respectively, to transfer electrons and holes.

상기와 같은 구성을 가지는 박막 트랜지스터는 스위칭 소자로서 LCD, OLED 등과 같은 평판 디스플레이의 화소부에 연결되어 상기 화소부를 구동하는 역할을 하게 된다.The thin film transistor having the above configuration is connected to a pixel portion of a flat panel display such as an LCD or an OLED as a switching element, and serves to drive the pixel portion.

이하에서는 본 발명에 따른 박막 트랜지스터 제조방법을 설명한다. 도 2 내지 도 21은 본 발명에 따른 박막 트랜지스터 제조공정을 나타내는 도면들이다. Hereinafter, a thin film transistor manufacturing method according to the present invention will be described. 2 to 21 are views illustrating a thin film transistor manufacturing process according to the present invention.

먼저, 도 2를 참조하면 본 발명에서는 기판으로서 가요성 기판(100)을 사용한다. 이러한 가요성 기판(100)은 내구성, 경량성, 유연성 등이 뛰어나 모바일 장 치를 구현하기가 용이하다. First, referring to FIG. 2, in the present invention, the flexible substrate 100 is used as the substrate. Such a flexible substrate 100 is excellent in durability, light weight, flexibility, etc., so that it is easy to implement a mobile device.

상기 가요성 기판(100)으로는 PES(polyethersulphone), PAR(polyacrylate), PEN(polyethylenenaphthelate), PMMA(polymethylmethacrylate), PI(polyimide), PC(polycarbonate), PET(polyethylenetherephehalate) 등의 플라스틱 기판 또는 Al, SUS(Steel Use Stainless) 박막 등의 금속박막 또는 100㎛ 이하의 얇은 유리 기판을 이용할 수 있다. 다만, 200℃ 이상의 공정온도를 요구하는 경우에는 PES 플라스틱 기판을 이용하는 것이 바람직하다.The flexible substrate 100 may include a plastic substrate or Al, Metal thin films such as stainless steel (SUS) thin films or thin glass substrates having a thickness of 100 μm or less may be used. However, when a process temperature of 200 ° C. or more is required, it is preferable to use a PES plastic substrate.

한편, 도면에는 도시되어 있지 않지만 상기 가요성 기판(100)의 표면에는 무기물층 및/또는 유기물층이 형성될 수 있다. 또한, 상기 가요성 기판(100)의 표면에는 외부의 열 등으로 인해 기판이 손상되는 것을 방지하기 위하여 버퍼층이 형성될 수도 있다. 이러한 버퍼층은 SiO2와 SiN 중 적어도 어느 하나로 이루어질 수 있다.Although not shown in the drawings, an inorganic material layer and / or an organic material layer may be formed on the surface of the flexible substrate 100. In addition, a buffer layer may be formed on the surface of the flexible substrate 100 to prevent the substrate from being damaged due to external heat. The buffer layer may be formed of at least one of SiO 2 and SiN.

다음으로, 도 3에 도시된 바와 같이 가요성 기판(100) 상에 a-Si 박막(110')을 형성한다. 상세하게는, 300℃ 정도에서 PECVD(Plasma Enhanced Chemical Vapor Deposition) 또는 rf 스퍼터를 이용하여 가요성 기판(100)의 상면에 a-Si 박막(110')을 대략 50㎚ 정도의 두께로 증착한다. Next, as shown in FIG. 3, an a-Si thin film 110 ′ is formed on the flexible substrate 100. In detail, the a-Si thin film 110 ′ is deposited on the upper surface of the flexible substrate 100 using a Plasma Enhanced Chemical Vapor Deposition (PECVD) or an rf sputter at about 300 ° C. with a thickness of about 50 nm.

이어서, 도 4 및 도 5에 도시된 바와 같이 a-Si 박막(110') 중 국부적인 영역에만 자외선에 노출되도록 a-Si 박막(110')의 상부에 광마스크(Optical Mask,200)를 설치한다. 이때, a-Si 박막(110') 중에서 자외선에 노출되는 영역은 이후에 형성될 박막 트랜지스터의 채널 영역보다 커야 한다. 여기서, 상기 광마스크(200)는 절연층(200b)과 상기 절연층(200b) 상에 형성된 소정 형상의 금속층(200a)으로 이루어진다. Subsequently, as shown in FIGS. 4 and 5, an optical mask 200 is installed on the a-Si thin film 110 ′ so as to be exposed to ultraviolet rays only in a local region of the a-Si thin film 110 ′. do. At this time, the region of the a-Si thin film 110 ′ exposed to ultraviolet rays should be larger than the channel region of the thin film transistor to be formed later. Here, the optical mask 200 includes an insulating layer 200b and a metal layer 200a having a predetermined shape formed on the insulating layer 200b.

다음으로, 상기 광마스크(200)를 통하여 노출된 a-Si 박막(110')을 엑시머 레이저 어닐링(ELA; Excimer Laser Anneaing) 방법에 의하여 결정화함으로써, a-Si 박막 상에 국부적으로 결정화된 poly-Si 박막(111)을 형성한다. 상세하게는, 도 4에 도시된 바와 같이 광마스크(200) 위에서 파장이 308㎚인 자외선 영역의 엑시머 레이저(Excimer Laser)를 95%의 중복률을 가지고 조사하면, 도 6에 도시된 바와 같이 상기 광마스크(200)를 통하여 엑시머 레이저에 노출된 부분의 a-Si 박막(110')은 결정화되어 poly-Si 박막(111)으로 변하게 된다. Next, the crystallized poly- locally crystallized on the a-Si thin film by crystallizing the a-Si thin film 110 ′ exposed through the optical mask 200 by an excimer laser annealing (ELA) method. Si thin film 111 is formed. Specifically, as shown in FIG. 4, when an excimer laser of an ultraviolet region having a wavelength of 308 nm is irradiated on the photomask 200 with a redundancy of 95%, as shown in FIG. 6. The a-Si thin film 110 ′ of the portion exposed to the excimer laser through the photomask 200 is crystallized and turned into a poly-Si thin film 111.

도 6에서는 가요성 기판(100) 상에 poly-Si 박막(111)이 하나만 형성된 상태가 도시되어 있지만, 실제로는 도 10에 도시된 바와 같이 가요성 기판(100) 상에 박막 트랜지스터의 채널이 각각 형성될 다수개의 poly-Si 박막(111)이 형성된다. 그리고, 상기 가요성 기판(100) 상의 모서리 부분에는 이후의 공정에서 마스크를 얼라인하는데 기준이 되는 얼라인먼트 마크에 해당하는 poly-Si 박막(111')이 형성된다. 이때, 얼라인먼트 마크에 해당하는 poly-Si 박막(111')은 도 10에 도시된 바와 달리 복수개로 형성될 수도 있다.In FIG. 6, only one poly-Si thin film 111 is formed on the flexible substrate 100, but in reality, as shown in FIG. 10, channels of the thin film transistors on the flexible substrate 100 are respectively formed. A plurality of poly-Si thin films 111 to be formed are formed. In addition, a poly-Si thin film 111 ′ corresponding to an alignment mark, which is a reference for aligning a mask in a subsequent process, is formed at an edge portion of the flexible substrate 100. In this case, the poly-Si thin film 111 ′ corresponding to the alignment mark may be formed in plural numbers, as shown in FIG. 10.

한편, 상기 a-Si 박막(110')의 국부적 결정화는 상기한 광마스크(200) 이외에 도 7에 도시된 패터닝된 마스크(210)를 이용하여 행해질 수도 있다. 상기 패터닝된 마스크(210)는 a-Si 박막(110') 위에 실리콘 산화물층과 같은 절연층(210b)를 적층하고, 그 위에 금속층(210a)을 적층한 다음, 상기 금속층(210a) 및 절연층(210b)를 포토리소그라피 공정에 의하여 소정 형상으로 패터닝함으로써 형성될 수 있다.Meanwhile, local crystallization of the a-Si thin film 110 ′ may be performed using the patterned mask 210 shown in FIG. 7 in addition to the photomask 200 described above. The patterned mask 210 stacks an insulating layer 210b such as a silicon oxide layer on the a-Si thin film 110 ', a metal layer 210a thereon, and then the metal layer 210a and the insulating layer. It may be formed by patterning 210b to a predetermined shape by a photolithography process.

이어서, 상기 poly-Si 박막(111) 상에 박막 트랜지스터의 채널 영역이 될 활성층(도 12의 110)을 형성한다. 이를 분설하면 다음과 같다.Subsequently, an active layer (110 of FIG. 12) to be a channel region of the thin film transistor is formed on the poly-Si thin film 111. If you break it down,

먼저, 도 8에 도시된 바와 같이 poly-Si 박막(111) 및 a-Si 박막(110')의 표면에 스핀 코팅(spin coating)에 의해서 포토레지스트(112)를 코팅한 뒤, 대략 90℃ 정도에서 소프트 베이킹(soft baking)을 한다. First, as shown in FIG. 8, the photoresist 112 is coated on the surfaces of the poly-Si thin film 111 and the a-Si thin film 110 ′ by spin coating, and then about 90 ° C. Soft baking at

다음으로, 도 8 및 도 9에 도시된 바와 같이 상기 포토레지스트(112)의 상부에 마스크(220)를 위치시킨 다음, 포토리소그라피 공정에 의하여 활성층(110)을 형성한다. 이때, 상기 마스크(220)는 상기 poly-Si 박막(111) 상의 소정 위치에 활성층(110)이 형성될 수 있도록 정확히 얼라인되어야 한다. Next, as shown in FIGS. 8 and 9, the mask 220 is positioned on the photoresist 112, and then the active layer 110 is formed by a photolithography process. In this case, the mask 220 should be accurately aligned so that the active layer 110 is formed at a predetermined position on the poly-Si thin film 111.

이하에서는, 상기 마스크(220)를 얼라인하는 방법을 설명한다. 먼저, 도 10을 참조하면, a-Si 박막(110')에 형성된 다수의 poly-Si 박막(111)는 전술한 바와 같이 이후의 공정에서 박막 트랜지스터의 채널이 형성될 영역이 된다. 그리고, a-Si 박막(110')의 모서리 부분에 형성된 poly-Si 박막(111')은 마스크를 얼라인하는데 기준이 되는 얼라인먼트 마크(alignment mark)에 해당된다. 여기서, 상기 얼라인먼트 마크에 해당하는 poly-Si 박막(111')과 박막 트랜지스터의 채널 영역이 될 poly-Si 박막(111)과의 거리는 미리 정해져 있다. 따라서, 얼라인먼트 마크에 해당하는 poly-Si 박막(111')의 위치를 정확히 알 수 있으면, 다른 poly-Si 박막(111) 의 위치도 자동적으로 알 수 있게 되고, 이에 따라 마스크(220)를 poly-Si(111) 박막 상의 소정 위치에 활성층(110)이 형성될 수 있도록 정확히 얼라인할 수 있다. Hereinafter, a method of aligning the mask 220 will be described. First, referring to FIG. 10, as described above, the plurality of poly-Si thin films 111 formed on the a-Si thin film 110 ′ becomes a region where a channel of the thin film transistor is to be formed in a subsequent process. The poly-Si thin film 111 ′ formed at the corner of the a-Si thin film 110 ′ corresponds to an alignment mark which is a reference for aligning the mask. Here, the distance between the poly-Si thin film 111 ′ corresponding to the alignment mark and the poly-Si thin film 111 to be a channel region of the thin film transistor is predetermined. Therefore, if the position of the poly-Si thin film 111 ′ corresponding to the alignment mark is accurately known, the position of the other poly-Si thin film 111 may be automatically known, and thus, the mask 220 may be made of poly-. The active layer 110 may be precisely aligned so that the active layer 110 may be formed at a predetermined position on the Si (111) thin film.

한편, 얼라인먼트 마크에 해당하는 poly-Si 박막(111')의 정확한 위치를 찾는 방법은 다음과 같다.Meanwhile, a method of finding the exact position of the poly-Si thin film 111 ′ corresponding to the alignment mark is as follows.

먼저, 도 11은 레이저 어닐링 전의 a-Si 박막에 대한 자외선 반사율(UV reflectance)과 레이저 어닐링 후의 poly-Si 박막에 대한 자외선 반사율을 도시한 그래프이다. 도 11을 참조하면, 자외선의 파장이 250 - 300㎚인 영역에서 a-Si 박막에 대한 자외선 반사율과 poly-Si 박막에 대한 자외선 반사율이 차이가 있음을 알 수 있다. 이러한 실험 결과를 이용하면 얼라인먼트 마크에 해당하는 poly-Si 박막(111')의 위치를 정확히 식별할 수 있다. 즉, 상기한 파장 영역의 자외선을 얼라인먼트 빔으로 사용하여 얼라인먼트 마크에 해당하는 poly-Si 박막(111') 부근에 조사하면, a-Si 박막(110')과 poly-Si 박막(111')에 대한 자외선 반사율 차이로 인하여 가요성 기판(100) 상에 형성된 얼라인먼트 마크의 위치를 정확히 식별할 수 있게 된다. 이때 조사되는 자외선의 파장은 250 - 300㎚인 것이 바람직하다. First, FIG. 11 is a graph showing ultraviolet reflectance of the a-Si thin film before laser annealing and ultraviolet reflectance of the poly-Si thin film after laser annealing. Referring to FIG. 11, it can be seen that there is a difference between the ultraviolet reflectance of the a-Si thin film and the ultraviolet reflectance of the poly-Si thin film in the region where the wavelength of ultraviolet light is 250-300 nm. Using the experimental results, it is possible to accurately identify the position of the poly-Si thin film 111 ′ corresponding to the alignment mark. That is, when the ultraviolet rays in the wavelength region are used as alignment beams and irradiated near the poly-Si thin film 111 ′ corresponding to the alignment mark, the a-Si thin film 110 ′ and the poly-Si thin film 111 ′ are irradiated. Due to the difference in the UV reflectance, it is possible to accurately identify the position of the alignment mark formed on the flexible substrate 100. It is preferable that the wavelength of the ultraviolet-ray irradiated at this time is 250-300 nm.

상기와 같이 마스크(220)를 얼라인한 후 포토리소그라피 공정을 행하면, 도 12에 도시된 바와 같이 가요성 기판(100) 상에는 박막 트랜지스터의 채널이 형성될 영역인 활성층(110)만 남게 된다.When the photolithography process is performed after the mask 220 is aligned as described above, only the active layer 110, which is a region in which a channel of the thin film transistor is to be formed, remains on the flexible substrate 100 as illustrated in FIG. 12.

다음으로, 도 13에 도시된 바와 같이, 활성층(110)을 덮도록 가요성 기판(100)의 전면에 PECVD 또는 rf 스퍼터를 이용하여 SiO2 박막 등으로 이루어진 제1 절연층(115)을 대략 50㎚ 정도의 두께로 증착하고, 그 상면에 DC 스퍼터를 이용하여 Al 등으로 이루어진 제1 금속층(120')을 대략 100㎚ 정도의 두께로 증착한다. 그리고, 상기 제1 금속층(120')의 상면에 포토레지스트(122)를 도포한 다음, 그 상부에 도 14에 도시된 형상의 마스크(230)를 위치시킨다. 이어서, 포토리소그라피 공정에 의하여 제1 금속층(120') 및 제1 절연층(115)을 순차적으로 식각하면, 도 15에 도시된 바와 같이 제1 절연층(115) 위에 게이트 전극(120)이 형성된다. 이에 따라, 박막 트랜지스터의 채널 영역이 형성된다. Next, as shown in FIG. 13, the first insulating layer 115 made of a SiO 2 thin film or the like using PECVD or rf sputter on the front of the flexible substrate 100 to cover the active layer 110 is approximately 50. A thickness of about nm is deposited, and a first metal layer 120 'made of Al is deposited to a thickness of about 100 nm using a DC sputter on the upper surface thereof. Then, the photoresist 122 is coated on the upper surface of the first metal layer 120 ', and then a mask 230 having the shape shown in FIG. Subsequently, when the first metal layer 120 ′ and the first insulating layer 115 are sequentially etched by a photolithography process, the gate electrode 120 is formed on the first insulating layer 115 as shown in FIG. 15. do. As a result, a channel region of the thin film transistor is formed.

이어서, 도 16에 도시된 바와 같이 이온 주입(ion implantation) 공정을 실행하여 활성층(110)에 소스 및 드레인 영역(S,D)을 형성하고, 엑시머 레이저를 이용하여 상기 소스 및 드레인 영역(S,D)을 활성화시킨다. Next, as illustrated in FIG. 16, an ion implantation process is performed to form source and drain regions S and D in the active layer 110, and the source and drain regions S and D may be formed using an excimer laser. Activate D).

다음으로, 도 17에 도시된 바와 같이, 도 16에 도시된 구조 상에 ILD(Interlevel Dielectric)층으로서 SiO2 박막 등으로 이루어진 제2 절연층(125)을 증착한 다음, 그 상면에 포토레지스트(132)를 도포한다. 그리고, 상기 포토레지스트(132)의 상부에 도 18에 도시된 형상의 마스크(240)를 위치시킨 다음, 포토리소그라피 공정을 실행하면 상기 제2 절연층(125)은 소정 형태로 패터닝된다. 이에 따라, 도 19에 도시된 바와 같이 활성층(110)의 소스 및 드레인 영역(S,D)의 일부를 노출시키는 콘텍트 홀(contact hole,126)이 형성된다. Next, as shown in FIG. 17, a second insulating layer 125 made of a SiO 2 thin film or the like is deposited on the structure shown in FIG. 16 as an ILD (Interlevel Dielectric) layer, and then a photoresist (on the top surface) is deposited. 132). In addition, when the mask 240 having the shape shown in FIG. 18 is positioned on the photoresist 132, the second insulating layer 125 is patterned into a predetermined shape by performing a photolithography process. Accordingly, as shown in FIG. 19, contact holes 126 exposing portions of the source and drain regions S and D of the active layer 110 are formed.

이어서, 도 20에 도시된 바와 같이, 도 19에 도시된 구조 상에 콘텍트 홀(126)을 채우도록 Al 등으로 이루어진 제2 금속층(135')을 대략 200㎚ 정도의 두께로 증착한다. 이에 따라, 상기 제2 금속층(135')은 소스 및 드레인 영역(S,D)과 전기적으로 접촉된다. 다음으로, 그 상면에 포토레지스트(142)를 도포하고 그 상부에 도 21에 도시된 형상의 마스크(250)를 위치시킨 다음, 포토리소그라피 공정을 실행하면 상기 제2 금속층(135')은 소정 형태로 패터닝 된다. 이에 따라, 도 22에 도시된 바와 같이 소스 및 드레인 영역(S,D)에 각각 전기적으로 연결되는 소스전극(130) 및 드레인전극(140)이 형성된다. 그 결과, 가요성 기판(100) 상에 박막 트랜지스터가 제작된다. Next, as shown in FIG. 20, a second metal layer 135 ′ made of Al or the like is deposited to a thickness of about 200 nm so as to fill the contact hole 126 on the structure shown in FIG. 19. Accordingly, the second metal layer 135 ′ is in electrical contact with the source and drain regions S and D. Next, the photoresist 142 is coated on the upper surface thereof, and the mask 250 having the shape shown in FIG. 21 is placed on the upper surface thereof. Then, when the photolithography process is performed, the second metal layer 135 ′ is formed in a predetermined shape. Is patterned with. As a result, as illustrated in FIG. 22, a source electrode 130 and a drain electrode 140 electrically connected to the source and drain regions S and D, respectively, are formed. As a result, a thin film transistor is fabricated on the flexible substrate 100.

이후에는 LCD 공정이나 OLED 공정을 진행함으로써 TFT-LCD나 TFT-OLED와 같은 평판 디스플레이를 완성하게 된다. After that, the LCD process or the OLED process is performed to complete a flat panel display such as a TFT-LCD or a TFT-OLED.

이상에서는 본 발명에 따른 바람직한 실시예가 상세히 설명되었지만, 본 발명의 기술적 범위는 이에 한정되지 않고, 다양한 변형 및 균등한 타 실시예가 가능하다. 따라서, 본 실시예에서 박막 트랜지스터의 각 구성요소를 이루는 물질은 예시되지 않은 물질이 사용될 수 있으며, 각 단계에서 예시된 구체적인 수치는 박막 트랜지스터가 정상적으로 작동할 수 있는 범위 내에서 얼마든지 예시된 범위를 벗어나 조정 가능하다. 그리고, 각 물질의 적층방법도 예시된 방법 이외에 다양한 적층방법이 적용될 수 있다. 또한, 본 발명에 따른 박막 트랜지스터 제조방법의 각 단계의 순서는 예시된 바와 달리할 수 있다. 따라서, 본 발명의 진정한 기술적 보호범위는 첨부된 특허청구범위에 의하여 정해져야 할 것이다. Although the preferred embodiment of the present invention has been described in detail above, the technical scope of the present invention is not limited thereto, and various modifications and equivalent other embodiments are possible. Therefore, in the present embodiment, materials constituting each component of the thin film transistor may be materials not illustrated, and specific values exemplified in each step may be any range within the range in which the thin film transistor can operate normally. It is adjustable off. In addition, various lamination methods may be applied to the lamination method of each material in addition to the illustrated method. In addition, the order of each step of the method of manufacturing a thin film transistor according to the present invention may be different from that illustrated. Therefore, the true technical protection scope of the present invention will be defined by the appended claims.

이상에서 설명한 바와 같이, 본 발명에 따른 박막 트랜지스터 제조방법에 의하면 다음과 같은 효과가 있다.  As described above, the thin film transistor manufacturing method according to the present invention has the following effects.

먼저, 종래 유리 기판에 사용되었던 엑시머 레이저 어닐링 결정화 방법을 가요성 기판에 그대로 사용하여 a-Si 박막을 국부적으로 결정화함으로써 열팽창 계수의 큰 차이에 의해서 발생되는 가요성 기판의 벤딩(bending)과 이로 인해 발생되는 가요성 기판과 박막 간의 응력을 줄일 수 있다. 그 결과, 가요성 기판의 상부에 형성된 박막이 벗겨지는 것을 막을 수 있다. First, by using the excimer laser annealing crystallization method used in the conventional glass substrate as it is in the flexible substrate, the a-Si thin film is locally crystallized to cause bending of the flexible substrate caused by a large difference in the coefficient of thermal expansion and thereby The stress between the flexible substrate and the thin film generated can be reduced. As a result, the thin film formed on the upper portion of the flexible substrate can be prevented from peeling off.

또한, a-Si 박막과 poly-Si 박막에 대한 얼라인먼트 빔의 자외선 반사율 차이를 이용함으로써 국부적 결정화로부터 발생되는 박막 트랜지스터의 채널 영역과 국부적 결정화 영역의 얼라인먼트 문제를 해결할 수 있다.In addition, by using the difference in the ultraviolet reflectance of the alignment beam for the a-Si thin film and the poly-Si thin film, it is possible to solve the alignment problem of the channel region and the local crystallization region of the thin film transistor resulting from local crystallization.

Claims (16)

(가) 가요성 기판 상에 a-Si 박막을 형성하는 단계;(A) forming an a-Si thin film on the flexible substrate; (나) 상기 a-Si 박막 중 소정 부위만을 결정화시켜 상기 a-Si 박막에 국부적으로 결정화된 poly-Si 박막을 형성하는 단계;(B) crystallizing only a predetermined portion of the a-Si thin film to form a locally crystallized poly-Si thin film on the a-Si thin film; (다) 상기 poly-Si 박막 상에 박막 트랜지스터의 채널 영역이 되는 활성층을 형성하는 단계; (C) forming an active layer that becomes a channel region of the thin film transistor on the poly-Si thin film; (라) 상기 활성층의 중앙 상부에 게이트 전극을 형성하는 단계; 및(D) forming a gate electrode on the center of the active layer; And (마) 상기 활성층의 양측에 각각 연결되는 소스전극 및 드레인전극을 형성하는 단계;를 포함하며,(E) forming a source electrode and a drain electrode respectively connected to both sides of the active layer; 상기 (나)단계는, 마스크를 상기 a-Si 박막의 상부에 위치시키는 단계; 및 상기 마스크를 통하여 국부적으로 노출된 상기 a-Si 박막을 엑시머 레이저 어닐링 방법에 의하여 poly-Si 박막으로 결정화시키는 단계;를 포함하는 것을 특징으로 하는 박막 트랜지스터 제조방법.The step (b) may include placing a mask on top of the a-Si thin film; And crystallizing the a-Si thin film locally exposed through the mask into a poly-Si thin film by an excimer laser annealing method. 삭제delete 제 1 항에 있어서, The method of claim 1, 상기 엑시머 레이저 어닐링 방법에 사용되는 레이저는 파장이 308㎚이고, 중복률이 95%인 엑시머 레이저인 것을 특징으로 하는 박막 트랜지스터 제조방법. The laser used in the excimer laser annealing method is an excimer laser having a wavelength of 308 nm and an overlap ratio of 95%. 제 1 항에 있어서,The method of claim 1, 상기 마스크는, 절연층과 상기 절연층의 상면에 형성된 금속층을 포함하는 광마스크인 것을 특징으로 하는 박막 트랜지스터 제조방법.And the mask is an optical mask including an insulating layer and a metal layer formed on an upper surface of the insulating layer. 제 1 항에 있어서,The method of claim 1, 상기 마스크는 상기 a-Si 박막 상에 순차적으로 형성된 절연층 및 금속층을 포토리소그라피 공정에 의하여 패터닝하여 형성된 마스크인 것을 특징으로 하는 박막 트랜지스터 제조방법. The mask is a thin film transistor manufacturing method characterized in that the mask formed by patterning the insulating layer and the metal layer formed on the a-Si thin film by a photolithography process. 제 1 항에 있어서, The method of claim 1, 상기 (다)단계는, 상기 a-Si 박막 및 poly-Si 박막의 표면에 포토레지스트를 형성하는 단계; 상기 포토레지스트 상부의 소정 위치에 마스크를 얼라인하는 단계; 및 포토리소그라피 공정에 의하여 상기 활성층을 형성하는 단계;를 포함하는 것을 특징으로 하는 박막 트랜지스터 제조방법.The step (c) may include forming a photoresist on the surfaces of the a-Si thin film and the poly-Si thin film; Aligning a mask at a predetermined position on the photoresist; And forming the active layer by a photolithography process. 제 6 항에 있어서,The method of claim 6, 상기 마스크는 상기 a-Si 박막과 상기 poly-Si 박막에 대한 얼라인먼트 빔의 자외선 반사율 차이를 이용함으로써 얼라인되는 것을 특징으로 하는 박막 트랜지스터 제조방법. And the mask is aligned by using a difference in ultraviolet reflectance of an alignment beam with respect to the a-Si thin film and the poly-Si thin film. 삭제delete 제 7 항에 있어서,The method of claim 7, wherein 상기 자외선의 파장은 250 - 300㎚인 것을 특징으로 하는 박막 트랜지스터 제조방법.The wavelength of the ultraviolet ray is a thin film transistor manufacturing method, characterized in that 250 to 300nm. 제 1 항에 있어서,The method of claim 1, 상기 가요성 기판은 PES로 이루어진 플라스틱 기판인 것을 특징으로 하는 박막 트랜지스터 제조방법.The flexible substrate is a thin film transistor manufacturing method characterized in that the plastic substrate made of PES. 제 1 항에 있어서,The method of claim 1, 상기 가요성 기판의 표면에 유기물층과 무기물층 중 적어도 어느 하나가 형성된 것을 특징으로 하는 박막 트랜지스터 제조방법.At least one of an organic layer and an inorganic layer is formed on a surface of the flexible substrate. 제 1 항에 있어서,The method of claim 1, 상기 가요성 기판의 표면에 버퍼층이 형성된 것을 특징으로 하는 박막 트랜지스터 제조방법.A thin film transistor manufacturing method, characterized in that the buffer layer is formed on the surface of the flexible substrate. 제 12 항에 있어서,13. The method of claim 12, 상기 버퍼층은 SiO2와 SiN 중 적어도 어느 하나로 이루어진 것을 특징으로 하는 박막 트랜지스터 제조방법. The buffer layer is a thin film transistor manufacturing method characterized in that made of at least one of SiO 2 and SiN. 제 1 항에 있어서,The method of claim 1, 상기 (라)단계는, 상기 활성층을 덮도록 상기 가요성 기판의 전면에 제1 절연층을 형성하는 단계; 상기 제1 절연층의 표면에 제1 금속층을 형성하는 단계; 상기 제1 금속층 상부의 소정 위치에 마스크를 얼라인하는 단계; 및 상기 제1 금속층 및 제1 절연층을 패터닝하여 상기 활성층의 중앙 상부에 게이트 전극을 형성하는 단계;를 포함하는 것을 특징으로 하는 박막 트랜지스터 제조방법.The step (d) may include forming a first insulating layer on the entire surface of the flexible substrate to cover the active layer; Forming a first metal layer on a surface of the first insulating layer; Aligning a mask at a predetermined position on the first metal layer; And patterning the first metal layer and the first insulating layer to form a gate electrode on the center of the active layer. 제 1 항에 있어서,The method of claim 1, 상기 (마)단계 전에, 이온 주입 공정에 의하여 상기 활성층의 양측에 각각 소스 및 드레인 영역을 형성하고, 상기 소스 및 드레인 영역을 활성화시키는 단계를 포함하는 것을 특징으로 하는 박막 트랜지스터 제조방법.Before the step (e), forming source and drain regions on both sides of the active layer by an ion implantation process, and activating the source and drain regions. 제 1 항에 있어서,The method of claim 1, 상기 (마)단계는, 상기 게이트 전극을 덮도록 상기 가요성 기판의 전면에 제2 절연층을 형성하는 단계; 상기 제2 절연층을 패터닝하여 활성층의 양측을 노출시키는 콘텍트홀을 형성하는 단계; 상기 콘텍트홀을 채우도록 상기 가요성 기판의 전면에 제2 금속층을 형성하는 단계; 상기 제2 금속층 상부의 소정 위치에 마스크를 얼라인하는 단계; 및 상기 제2 금속층을 패터닝하여 상기 활성층의 양측에 각각 연결되는 소스전극 및 드레인전극을 형성하는 단계;를 포함하는 것을 특징으로 하는 박막 트랜지스터 제조방법.The step (e) may include forming a second insulating layer on the entire surface of the flexible substrate to cover the gate electrode; Patterning the second insulating layer to form contact holes exposing both sides of an active layer; Forming a second metal layer on an entire surface of the flexible substrate to fill the contact hole; Aligning a mask at a predetermined position on the second metal layer; And patterning the second metal layer to form a source electrode and a drain electrode respectively connected to both sides of the active layer.
KR1020030036603A 2003-06-07 2003-06-07 Method for manufacturing thin film transistor KR100988084B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030036603A KR100988084B1 (en) 2003-06-07 2003-06-07 Method for manufacturing thin film transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030036603A KR100988084B1 (en) 2003-06-07 2003-06-07 Method for manufacturing thin film transistor

Publications (2)

Publication Number Publication Date
KR20040105359A KR20040105359A (en) 2004-12-16
KR100988084B1 true KR100988084B1 (en) 2010-10-18

Family

ID=37380424

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030036603A KR100988084B1 (en) 2003-06-07 2003-06-07 Method for manufacturing thin film transistor

Country Status (1)

Country Link
KR (1) KR100988084B1 (en)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4316558B2 (en) 2005-06-28 2009-08-19 三星モバイルディスプレイ株式會社 Organic light emitting display
JP4350106B2 (en) 2005-06-29 2009-10-21 三星モバイルディスプレイ株式會社 Flat panel display and driving method thereof
KR100698692B1 (en) 2005-07-20 2007-03-23 삼성에스디아이 주식회사 A Flat Panel Display
KR101209041B1 (en) 2005-11-25 2012-12-06 삼성디스플레이 주식회사 Organic light emitting diode display and method for manufacturing the same
KR101225372B1 (en) * 2005-12-29 2013-01-22 엘지디스플레이 주식회사 thin film transistor, fabricating method of the same, and flat panel display having the thin film transistor
CN110190085B (en) * 2019-06-05 2021-03-23 京东方科技集团股份有限公司 Light emitting diode driving back plate, preparation method thereof and display device
CN112420847A (en) * 2020-10-29 2021-02-26 深圳技术大学 Preparation method of flexible InGaZnO thin film transistor

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09139499A (en) * 1995-11-15 1997-05-27 Nec Corp Manufacture of thin film transistor
JPH1168109A (en) * 1997-08-26 1999-03-09 Matsushita Electric Ind Co Ltd Production of polycrystalline thin film and production of thin-film transistor
KR100293820B1 (en) 1998-10-28 2001-10-19 박종섭 Method for manufacturing polysilicon thin film transistor
KR20020060113A (en) * 2002-05-13 2002-07-16 정태훈 Method for providing transparent substrate having protection layer on crystalized polysilicon layer, method for forming polysilicon active layer thereof and method for manufacturing polysilicon tft using the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09139499A (en) * 1995-11-15 1997-05-27 Nec Corp Manufacture of thin film transistor
JPH1168109A (en) * 1997-08-26 1999-03-09 Matsushita Electric Ind Co Ltd Production of polycrystalline thin film and production of thin-film transistor
KR100293820B1 (en) 1998-10-28 2001-10-19 박종섭 Method for manufacturing polysilicon thin film transistor
KR20020060113A (en) * 2002-05-13 2002-07-16 정태훈 Method for providing transparent substrate having protection layer on crystalized polysilicon layer, method for forming polysilicon active layer thereof and method for manufacturing polysilicon tft using the same

Also Published As

Publication number Publication date
KR20040105359A (en) 2004-12-16

Similar Documents

Publication Publication Date Title
KR101233348B1 (en) Display device and method for manufacturing the same
US7465612B2 (en) Fabricating method for thin film transistor substrate and thin film transistor substrate using the same
US7094656B2 (en) Method of forming poly-silicon thin film transistors
CN105793996A (en) Self-aligned metal oxide TFT
US7033434B2 (en) Mask for crystallizing, method of crystallizing amorphous silicon and method of manufacturing array substrate using the same
US10699905B2 (en) Low-temperature polysilicon (LTPS), thin film transistor (TFT), and manufacturing method of array substrate
US20140094002A1 (en) Active layer ion implantation method and active layer ion implantation method for thin-film transistor
WO2015143839A1 (en) Method for manufacturing oxide thin film transistor array substrate
US20120168744A1 (en) Self-aligned metal oxide tft with reduced number of masks
WO2015188594A1 (en) Preparation method for polycrystalline silicon layer and display substrate, and display substrate
CN101533779A (en) Manufacturing method for film transistor and image display device
JP2003517203A (en) Method for manufacturing transistor
US20140206139A1 (en) Methods for fabricating a thin film transistor and an array substrate
CN101414564B (en) Method for manufacturing low-temperature polycrystalline silicon film transistor
US7265021B2 (en) Alignment method, method for manufacturing a semiconductor device, substrate for a semiconductor device, electronic equipment
JP5515266B2 (en) Thin film transistor substrate for display and manufacturing method thereof
TW200425221A (en) Mask for polycrystallization and method of manufacturing thin film transistor using polycrystallization mask
KR100988084B1 (en) Method for manufacturing thin film transistor
US20060033854A1 (en) Liquid crystal display device and fabrication method thereof
US5580801A (en) Method for processing a thin film using an energy beam
US8592817B2 (en) Self-aligned metal oxide TFT with reduced number of masks
US20170004970A1 (en) Method of manufacturing low temperature polycrystalline silicon thin film and thin film transistor, thin film transistor, display panel and display device
US9041001B2 (en) Thin film transistor array panel and manufacturing method thereof
KR101577234B1 (en) Method for Forming Patterns and Method for Manufacturing Thin Film Transistor Substrate
KR101649732B1 (en) Thin film transistor array panel and manufacturing method thereof

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130924

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20140922

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee