KR100987721B1 - Display apparatus and method of manufacturing the same - Google Patents

Display apparatus and method of manufacturing the same Download PDF

Info

Publication number
KR100987721B1
KR100987721B1 KR1020030082331A KR20030082331A KR100987721B1 KR 100987721 B1 KR100987721 B1 KR 100987721B1 KR 1020030082331 A KR1020030082331 A KR 1020030082331A KR 20030082331 A KR20030082331 A KR 20030082331A KR 100987721 B1 KR100987721 B1 KR 100987721B1
Authority
KR
South Korea
Prior art keywords
electrode
electrode wiring
lower substrate
unit
pad
Prior art date
Application number
KR1020030082331A
Other languages
Korean (ko)
Other versions
KR20050048411A (en
Inventor
양용호
추교섭
문지혜
박진석
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020030082331A priority Critical patent/KR100987721B1/en
Publication of KR20050048411A publication Critical patent/KR20050048411A/en
Application granted granted Critical
Publication of KR100987721B1 publication Critical patent/KR100987721B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/13606—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit having means for reducing parasitic capacitance

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Geometry (AREA)

Abstract

게이트 구동부의 오동작을 방지할 수 있는 표시장치 및 이의 제조방법이 개시된다. 하부기판은 표시부, 구동부 및 패드부에 구비되는 제1 전극배선과 제1 절연막을 구비하고, 제1 절연막에는 구동부와 패드부에서 제1 전극배선을 부분적으로 노출시킨다. 제1 절연막 상에는 노출되는 제1 전극배선과 전기적으로 연결되는 제2 전극배선이 구비되고, 제2 전극배선이 형성된 하부기판 상에는 제2 절연막이 구비된다. 제2 절연막에는 표시부 및 패드부에서 제2 전극배선을 부분적으로 노출시킨다. 도전막은 노출되는 제2 전극배선과 전기적으로 연결된다. 따라서, 게이트 구동부의 오동작을 방지할 수 있다.

Figure R1020030082331

Disclosed are a display device and a method of manufacturing the same, which can prevent a malfunction of a gate driver. The lower substrate includes a first electrode wiring and a first insulating film provided in the display unit, the driving unit, and the pad unit, and the first insulating layer partially exposes the first electrode wiring in the driving unit and the pad unit. A second electrode wiring electrically connected to the exposed first electrode wiring is provided on the first insulating film, and a second insulating film is provided on the lower substrate on which the second electrode wiring is formed. The second insulating film is partially exposed on the second insulating film in the display portion and the pad portion. The conductive film is electrically connected to the exposed second electrode wiring. Therefore, malfunction of the gate driver can be prevented.

Figure R1020030082331

Description

표시장치 및 이의 제조방법{DISPLAY APPARATUS AND METHOD OF MANUFACTURING THE SAME}DISPLAY APPARATUS AND METHOD OF MANUFACTURING THE SAME}

도 1은 본 발명의 일 실시예에 따른 액정표시장치의 단면도이다.1 is a cross-sectional view of a liquid crystal display according to an exemplary embodiment of the present invention.

도 2는 도 1에 도시된 하부기판의 평면도이다.FIG. 2 is a plan view of the lower substrate shown in FIG. 1.

도 3a 내지 도 3f는 도 1에 도시된 하부기판을 제조하는 과정을 나타낸 도면들이다.3A to 3F are views illustrating a process of manufacturing the lower substrate shown in FIG. 1.

<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>

100 : 하부기판 120 : TFT100: lower substrate 120: TFT

130 : 보호막 141 : 화소전극130: protective film 141: pixel electrode

142 : 패드전극 200 : 상부기판142: pad electrode 200: upper substrate

220 : 컬러필터 230 : 공통전극220: color filter 230: common electrode

300 : 액정층 350 : 실런트300: liquid crystal layer 350: sealant

400 : 액정표시장치 400: liquid crystal display

본 발명은 표시장치 및 이의 제조방법에 관한 것으로, 더욱 상세하게는 구동 부의 오동작을 방지할 수 있는 표시장치 및 이의 제조방법에 관한 것이다.The present invention relates to a display device and a method for manufacturing the same, and more particularly, to a display device and a method for manufacturing the same that can prevent a malfunction of the driving unit.

일반적으로, 액정표시장치는 하부기판, 상부기판 및 하부기판과 상부기판과의 사이에 개재된 액정층을 포함한다.In general, the liquid crystal display device includes a lower substrate, an upper substrate, and a liquid crystal layer interposed between the lower substrate and the upper substrate.

하부기판은 표시영역과 표시영역에 인접한 주변영역으로 이루어진다. 표시영역에는 다수의 화소가 매트릭스 형태로 구비된다. 다수의 화소 각각은 게이트 라인, 데이터 라인, 게이트 라인과 데이터 라인에 연결된 박막 트랜지스터(Thin Film Transistor; 이하, TFT) 및 TFT에 결합된 화소전극으로 이루어진다.The lower substrate includes a display area and a peripheral area adjacent to the display area. In the display area, a plurality of pixels are provided in a matrix form. Each of the plurality of pixels includes a gate line, a data line, a thin film transistor (hereinafter, referred to as a TFT) connected to the gate line and the data line, and a pixel electrode coupled to the TFT.

주변영역에는 게이트 라인에 구동전압을 인가하기 위한 게이트 구동회로가 TFT 공정에 의해서 형성된다. 이와 같이, 게이트 구동회로를 하부기판 상에 직접적으로 형성함으로써 액정표시장치의 부피 및 사이즈를 절감시킬 수 있다.In the peripheral region, a gate driving circuit for applying a driving voltage to the gate line is formed by a TFT process. As such, by directly forming the gate driving circuit on the lower substrate, the volume and size of the liquid crystal display device can be reduced.

그러나, 게이트 구동회로를 하부기판 상에 형성하면 게이트 구동회로와 상부기판에 형성되는 공통전극과의 사이에는 기생 커패시턴스가 생성된다. 이러한 기생 커패시턴스는 게이트 구동회로의 오동작을 유발하는 원인이 된다.However, when the gate driving circuit is formed on the lower substrate, parasitic capacitance is generated between the gate driving circuit and the common electrode formed on the upper substrate. This parasitic capacitance causes a malfunction of the gate driving circuit.

따라서, 본 발명의 목적은 게이트 구동회로의 오동작을 방지하기 위한 표시장치를 제공하는 것이다.Accordingly, it is an object of the present invention to provide a display device for preventing a malfunction of a gate driving circuit.

또한, 본 발명의 목적은 상기한 표시장치를 제조하는데 적절한 제조 방법을 제공하는 것이다.It is also an object of the present invention to provide a manufacturing method suitable for manufacturing the above display device.

본 발명의 일 특징에 따른 표시장치는, 영상을 표시하는 표시부, 상기 표시부를 구동하는 구동부 및 상기 구동부에 각종 신호를 제공하는 패드부로 이루어진 하부기판, 및 상기 하부기판과 마주하는 상부기판을 포함한다.A display device according to an aspect of the present invention includes a display unit for displaying an image, a drive unit for driving the display unit, a lower substrate including a pad unit for providing various signals to the drive unit, and an upper substrate facing the lower substrate. .

상기 하부기판은 제1 전극배선, 제1 절연막, 제2 전극배선, 제2 절연막 및 도전막을 포함한다.The lower substrate includes a first electrode wiring, a first insulating film, a second electrode wiring, a second insulating film, and a conductive film.

상기 제1 전극배선은 상기 표시부, 구동부 및 패드부에 구비되고, 상기 제1 절연막은 상기 제1 전극배선이 형성된 상기 하부기판 상에 구비된다. 상기 제1 절연막에는 상기 구동부와 패드부에서 상기 제1 전극배선을 부분적으로 노출시키는 제1 콘택홀이 형성된다.The first electrode wiring is provided on the display part, the driving part, and the pad part, and the first insulating film is provided on the lower substrate on which the first electrode wiring is formed. A first contact hole is formed in the first insulating layer to partially expose the first electrode wiring in the driving unit and the pad unit.

상기 제2 전극배선은 상기 제1 절연막 상에 구비되고, 상기 제1 콘택홀에 의해서 노출된 상기 제1 전극배선과 전기적으로 연결된다. 상기 제2 절연막은 상기 제2 전극배선이 형성된 상기 하부기판 상에 구비되고, 표시부 및 패드부에서 상기 제2 전극배선을 부분적으로 노출시키는 제2 콘택홀이 형성된다. 상기 도전막은 상기 제2 절연막 상에 구비되고, 상기 제2 콘택홀에 의해서 노출된 상기 제2 전극배선과 전기적으로 연결된다.The second electrode wiring is provided on the first insulating film, and is electrically connected to the first electrode wiring exposed by the first contact hole. The second insulating layer is formed on the lower substrate on which the second electrode wiring is formed, and a second contact hole is formed in the display portion and the pad portion to partially expose the second electrode wiring. The conductive layer is formed on the second insulating layer and is electrically connected to the second electrode wiring exposed by the second contact hole.

또한, 본 발명의 다른 특징에 따른 표시장치의 제조방법은 영상을 표시하는 표시부, 상기 표시부를 구동하는 구동부 및 상기 구동부에 각종 신호를 제공하는 패드부로 이루어진 하부기판을 제조하는 단계, 상기 하부기판과 마주하는 상부기판을 제조하는 단계, 및 상기 구동부에 대응하여 상기 하부기판과 상부기판과의 사이에 결합부재를 개재하여 상기 하부기판과 상부기판을 결합시키는 단계를 포함한다.In addition, the manufacturing method of the display device according to another aspect of the present invention comprises the steps of manufacturing a lower substrate consisting of a display unit for displaying an image, a drive unit for driving the display unit and a pad unit for providing various signals to the drive unit, the lower substrate and Manufacturing an opposing upper substrate, and coupling the lower substrate and the upper substrate through a coupling member between the lower substrate and the upper substrate corresponding to the driving unit.

상기 하부기판은 상기 표시부, 구동부 및 패드부에 제1 전극배선을 형성한 후, 상기 제1 전극배선이 형성된 상기 하부기판 상에 제1 절연막을 형성하고, 상기 제1 절연막을 패터닝하여 상기 구동부와 패드부에서 상기 제1 전극배선을 부분적으로 노출시키는 제1 콘택홀을 형성한다. 이후, 상기 제1 절연막 상에 상기 제1 콘택홀에 의해서 노출된 상기 제1 전극배선과 전기적으로 연결되는 제2 전극배선을 형성하고, 상기 제2 전극배선이 형성된 상기 하부기판 상에 제2 절연막을 형성한다. 다음, 상기 제2 절연막을 패터닝하여 표시부 및 패드부에서 상기 제2 전극배선을 부분적으로 노출시키는 제2 콘택홀을 형성하고, 상기 제2 절연막 상에 상기 제2 콘택홀에 의해서 노출된 상기 제2 전극배선과 전기적으로 연결되는 도전막을 형성함으로써 완성된다.The lower substrate may have a first electrode wiring formed on the display unit, the driving unit, and the pad unit, and then a first insulating layer is formed on the lower substrate on which the first electrode wiring is formed, and the first insulating layer is patterned to form the first insulating layer. A first contact hole for partially exposing the first electrode wiring is formed in the pad part. Thereafter, a second electrode wiring is formed on the first insulating film to be electrically connected to the first electrode wiring exposed by the first contact hole, and a second insulating film is formed on the lower substrate on which the second electrode wiring is formed. To form. Next, the second insulating layer is patterned to form a second contact hole for partially exposing the second electrode wiring in the display unit and the pad unit, and the second exposed hole is exposed by the second contact hole on the second insulating layer. This is completed by forming a conductive film electrically connected to the electrode wiring.

이러한 표시장치 및 이의 제조 방법에 따르면, 상기 구동부에 구비되는 제1 및 제2 전극배선은 상기 제2 절연막에 의해서 전체적으로 커버됨으로써, 상기 구동부의 오동작을 방지할 수 있다.According to the display device and the method of manufacturing the same, the first and second electrode wirings provided in the driving part are entirely covered by the second insulating film, thereby preventing malfunction of the driving part.

이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다.Hereinafter, with reference to the accompanying drawings, it will be described in detail a preferred embodiment of the present invention.

도 1은 본 발명의 일 실시예에 따른 액정표시장치의 단면도이고, 도 2는 도 1에 도시된 하부기판의 평면도이다.1 is a cross-sectional view of a liquid crystal display according to an exemplary embodiment of the present invention, and FIG. 2 is a plan view of the lower substrate shown in FIG. 1.

도 1을 참조하면, 본 발명의 일 실시예에 따른 액정표시장치(400)는 하부기판(100), 상기 하부기판(100)과 마주하는 상부기판(200), 상기 하부기판(100)과 상부기판(200)과의 사이에 개재된 액정층(300) 및 상기 하부기판(100)과 상부기판(200)을 결합시키는 실런트(350)를 포함한다. Referring to FIG. 1, a liquid crystal display device 400 according to an exemplary embodiment of the present invention may include a lower substrate 100, an upper substrate 200 facing the lower substrate 100, and an upper portion of the lower substrate 100. The liquid crystal layer 300 interposed between the substrate 200 and the sealant 350 for coupling the lower substrate 100 and the upper substrate 200 to each other.                     

도 2에 도시된 바와 같이, 상기 하부기판(100)은 영상을 표시하는 표시영역(DA), 상기 표시영역(DA)에 인접하는 게이트 구동영역(GDA), 데이터 구동영역(DDA) 및 게이트 패드영역(GPA)으로 분할된다.As shown in FIG. 2, the lower substrate 100 includes a display area DA displaying an image, a gate driving area GDA adjacent to the display area DA, a data driving area DDA, and a gate pad. It is divided into regions GPA.

상기 표시영역(DA)에는 제1 방향으로 연장된 다수의 게이트 라인(GL)과 상기 제1 방향과 직교하는 제2 방향으로 연장된 다수의 데이터 라인(DL)이 구비된다. 상기 다수의 게이트 라인(GL)과 데이터 라인(DL)에 의해서 상기 표시영역(DA)에는 매트릭스 형태의 다수의 화소영역이 정의된다.The display area DA includes a plurality of gate lines GL extending in a first direction and a plurality of data lines DL extending in a second direction perpendicular to the first direction. A plurality of pixel areas in a matrix form is defined in the display area DA by the plurality of gate lines GL and data lines DL.

또한, 상기 각 화소영역에는 TFT(120)와 화소전극(141)이 구비된다. 상기 TFT(의 제1 게이트 전극은 대응하는 게이트 라인과 연결되고, 제1 데이터 전극은 대응하는 데이터 라인과 연결되며, 제2 드레인 전극은 상기 화소전극과 결합한다.Each pixel area includes a TFT 120 and a pixel electrode 141. A first gate electrode of the TFT is connected with a corresponding gate line, a first data electrode is connected with a corresponding data line, and a second drain electrode is coupled with the pixel electrode.

상기 다수의 게이트 라인(GL)의 일단부와 인접하여 상기 게이트 구동영역(GDA)이 형성되고, 상기 게이트 구동영역(GDA)에는 상기 다수의 게이트 라인(GL)에 순차적으로 게이트 구동신호를 출력하는 게이트측 구동회로(150)가 구비된다. 여기서, 상기 게이트측 구동회로(150)는 상기 TFT(120)와 동일한 공정을 통해서 형성된다.The gate driving region GDA is formed adjacent to one end of the plurality of gate lines GL, and the gate driving signals are sequentially output to the plurality of gate lines GL in the gate driving region GDA. The gate side driving circuit 150 is provided. Here, the gate side driving circuit 150 is formed through the same process as the TFT 120.

한편, 상기 다수의 데이터 라인(DL)의 일단부와 인접하여 데이터 구동영역(DDA)이 형성되고, 상기 데이터 구동영역(DDA)에는 상기 다수의 데이터 라인(DL)에 데이터 신호를 출력하는 데이터측 구동회로(160)가 구비된다. 상기 데이터측 구동회로(160)는 칩 형태로 상기 데이터 구동영역(DDA)에 실장된다.Meanwhile, a data driving area DDA is formed adjacent to one end of the plurality of data lines DL, and a data side for outputting data signals to the plurality of data lines DL in the data driving area DDA. The driving circuit 160 is provided. The data side driving circuit 160 is mounted in the data driving region DDA in a chip form.

도면에 도시하지는 않았지만, 상기 하부기판(100)은 상기 게이트 구동회로(150)에 각종 신호를 제공하는 게이트 패드가 구비되는 게이트 패드영역과 상기 데이터 구동회로(160)에 각종 신호를 제공하는 데이터 패드가 구비되는 데이터 패드영역을 더 포함한다.Although not illustrated, the lower substrate 100 may include a gate pad area including a gate pad providing various signals to the gate driving circuit 150 and a data pad providing various signals to the data driving circuit 160. It further comprises a data pad area provided.

다시 도 1을 참조하면, 상기 하부기판(100)은 제1 기판(110) 상에 다수의 층이 구비된 기판이다. 상기 제1 기판(110) 상에는 표시영역(DA)에 대응하여 제1 게이트 전극(121a), 상기 게이트 구동영역(GDA)에 대응하여 제2 게이트 전극(121b) 및 상기 게이트 패드영역(GPA)에 대응하여 제3 게이트 전극(121c)이 형성된다.Referring back to FIG. 1, the lower substrate 100 is a substrate provided with a plurality of layers on the first substrate 110. On the first substrate 110, the first gate electrode 121a corresponds to the display area DA, and the second gate electrode 121b and the gate pad area GPA correspond to the gate driving area GDA. Correspondingly, the third gate electrode 121c is formed.

또한, 상기 제1 기판(110) 상에는 게이트 절연막(122)이 형성되고, 상기 게이트 절연막(122)은 상기 게이트 구동영역(GDA)과 게이트 패드영역(GPA)에서 상기 제2 게이트 전극(121b)과 제3 게이트 전극(121c)을 노출시킨다.In addition, a gate insulating layer 122 is formed on the first substrate 110, and the gate insulating layer 122 is formed in the gate driving region GDA and the gate pad region GPA. The third gate electrode 121c is exposed.

상기 표시영역(DA)에 대응하여 상기 게이트 절연막(130) 상에는 상기 제1 게이트 전극(121a)이 형성된 영역을 포함하도록 액티브층(124)과 오믹 콘택층(125)이 형성된다.The active layer 124 and the ohmic contact layer 125 are formed on the gate insulating layer 130 corresponding to the display area DA to include a region where the first gate electrode 121a is formed.

상기 표시영역(DA)에 대응하여 상기 게이트 절연막(122)과 오믹 콘택층(124) 상에는 제1 데이터 전극(123a) 및 상기 제1 데이터 전극(123a)과 소정의 간격으로 이격된 제2 데이터 전극(123b)이 형성된다. 또한, 상기 게이트 구동영역(GDA)에 대응하여 상기 게이트 절연막(122) 및 노출된 상기 제2 게이트 전극(121b) 상에는 제3 데이터 전극(123c)이 형성된다. 상기 게이트 패드영역(GPA)에 대응하여 상기 게이트 절연막(122) 및 노출된 상기 제3 게이트 전극(121c) 상에는 제4 데이터 전극(123d)이 형성된다. Second data electrodes spaced apart from the first data electrode 123a and the first data electrode 123a on the gate insulating layer 122 and the ohmic contact layer 124 in correspondence with the display area DA. 123b is formed. In addition, a third data electrode 123c is formed on the gate insulating layer 122 and the exposed second gate electrode 121b corresponding to the gate driving region GDA. A fourth data electrode 123d is formed on the gate insulating layer 122 and the exposed third gate electrode 121c corresponding to the gate pad region GPA.                     

이후, 상기 제1 기판 상에는 게이트 절연막(122), 제2 데이터 전극(123a), 제2 데이터 전극(123b), 제3 데이터 전극(123c) 및 제4 데이터 전극(123d) 상에는 보호막(130)이 형성된다. 여기서, 상기 보호막(130)은 상기 표시영역(DA) 및 게이트 패드영역(GPA)에서 상기 제2 데이터 전극(123b) 및 제4 데이터 전극(123d)을 각각 노출시킨다.Subsequently, a passivation layer 130 is formed on the gate insulating layer 122, the second data electrode 123a, the second data electrode 123b, the third data electrode 123c, and the fourth data electrode 123d on the first substrate. Is formed. The passivation layer 130 exposes the second data electrode 123b and the fourth data electrode 123d in the display area DA and the gate pad area GPA, respectively.

다음, 상기 표시영역(DA)에 대응하여 상기 보호막(150)과 노출된 제2 데이터 전극(123b) 상에는 화소전극(141)이 형성되고, 상기 게이트 패드영역(GPA)에 대응하여 상기 보호막(130)과 노출된 제4 데이터 전극(123d) 상에는 패드전극(142)이 형성된다.Next, a pixel electrode 141 is formed on the passivation layer 150 and the exposed second data electrode 123b corresponding to the display area DA, and the passivation layer 130 corresponding to the gate pad area GPA. ) And a pad electrode 142 is formed on the exposed fourth data electrode 123d.

상기 상부기판(200)은 제2 기판(210) 상에 R, G, B 색화소로 이루어진 컬러필터(220) 및 투명성 도전 물질로 이루어진 공통전극(230)이 순차적으로 형성된 기판이다. 상기 상부기판(200)은 상기 하부기판(100)과 소정의 간격으로 이격된 상태로 결합한다.The upper substrate 200 is a substrate on which the color filter 220 made of R, G, and B color pixels and the common electrode 230 made of a transparent conductive material are sequentially formed on the second substrate 210. The upper substrate 200 is coupled to the lower substrate 100 in a state spaced apart at a predetermined interval.

상기 표시영역(DA)에 대응하여 상기 상부기판(100)과 하부기판(200)과의 사이에는 상기 액정층(300)이 개재된다.The liquid crystal layer 300 is interposed between the upper substrate 100 and the lower substrate 200 corresponding to the display area DA.

상기 실런트(350)는 상기 게이트 구동영역(GDA)에 대응하여 상기 하부기판(100)과 상부기판(200)과의 사이에 개재된다. 즉, 상기 실런트(350)는 상기 제3 데이터 전극(123c)과 상기 공통전극(230)과의 사이에 개재됨으로써, 상기 제3 데이터 전극(123c)과 상기 공통전극(230)과의 사이에서 생성되는 기생 커패시턴스를 감소시킨다. The sealant 350 is interposed between the lower substrate 100 and the upper substrate 200 to correspond to the gate driving region GDA. That is, the sealant 350 is interposed between the third data electrode 123c and the common electrode 230 to generate the sealant 350 between the third data electrode 123c and the common electrode 230. Reduces parasitic capacitances.                     

상기 실런트(350)는 상기 액정층(300)보다 작은 유전율을 갖기 때문에 상기 공통전극(230)과 상기 제3 데이터 전극(123c)과의 사이에 상기 액정층(300)이 개재되는 것보다 기생 커패시턴스를 감소시킬 수 있다.Since the sealant 350 has a dielectric constant smaller than that of the liquid crystal layer 300, parasitic capacitance is greater than that of the liquid crystal layer 300 interposed between the common electrode 230 and the third data electrode 123c. Can be reduced.

상기 실런트(350)를 상기 게이트 구동회로(150, 도 2에 도시됨) 상에 형성할 때, 공정상의 오차로 인하여 상기 실런트(350)가 상기 게이트 구동회로(150)를 전체적으로 커버하지 못하는 경우가 발생한다. 하지만, 상기 보호막(130)이 상기 게이트 구동회로(150)를 커버하고 있기 때문에 상기 게이트 구동회로(150)가 이물로 인해 오염되거나 또는 부식되는 것을 방지할 수 있다.When the sealant 350 is formed on the gate driving circuit 150 (refer to FIG. 2), the sealant 350 may not cover the gate driving circuit 150 entirely due to a process error. Occurs. However, since the passivation layer 130 covers the gate driving circuit 150, the gate driving circuit 150 may be prevented from being contaminated or corroded by foreign matter.

도 3a 내지 도 3f는 도 2에 도시된 하부기판의 제조 과정을 나타낸 도면들이다.3A to 3F are views illustrating a manufacturing process of the lower substrate shown in FIG. 2.

도 3a를 참조하면, 유리 또는 세라믹과 같은 절연 물질로 이루어진 제1 기판(110) 상에 알루미늄(Al), 크롬(Cr) 또는 몰리브덴 텅스텐(MoW)으로 이루어진 제1 금속막(미도시)을 스퍼터링 방법에 의해 증착한다. 이후, 제1 마스크(171)를 이용한 사진 식각 공정으로 제1 금속막을 패터닝하여 표시영역(DA)에는 제1 게이트 전극(121a)을 형성한다. 이와 동시에, 게이트 구동영역(GDA)에는 제2 게이트 전극(121b)을 형성하고, 게이트 패드영역(GPA)에는 제3 게이트 전극(121c)을 형성한다.Referring to FIG. 3A, sputtering a first metal film (not shown) made of aluminum (Al), chromium (Cr), or molybdenum tungsten (MoW) on a first substrate 110 made of an insulating material such as glass or ceramic. Vapor deposition by the method. Thereafter, the first metal layer is patterned by a photolithography process using the first mask 171 to form the first gate electrode 121a in the display area DA. At the same time, the second gate electrode 121b is formed in the gate driving region GDA, and the third gate electrode 121c is formed in the gate pad region GPA.

다음 도 3b를 참조하면, 제1 내지 제3 게이트 전극(121a, 121b, 121c)이 형성된 제1 기판(110) 상에는 실리콘 질화물을 플라즈마 화학기상증착(plasma-enhanced chemical vapor deposition; PECVD) 방법으로 증착하여 게이트 절연막(122)을 형성한다. 이후, 제2 마스크(172)를 이용하여 상기 게이트 절연막(122)을 패터닝하여, 상기 게이트 절연막(122)에 상기 제2 게이트 전극(121b)을 노출시키는 제1 콘택홀(122a) 및 상기 제3 게이트 전극(121c)을 노출시키는 제2 콘택홀(122b)을 형성한다.Referring to FIG. 3B, silicon nitride is deposited on the first substrate 110 on which the first to third gate electrodes 121a, 121b, and 121c are formed by plasma-enhanced chemical vapor deposition (PECVD). The gate insulating film 122 is formed. Thereafter, the gate insulating layer 122 is patterned using the second mask 172 to expose the first gate hole 122a and the third contact hole 122b to the gate insulating layer 122. A second contact hole 122b exposing the gate electrode 121c is formed.

도 3c를 참조하면, 상기 게이트 절연막(122) 상에 비정질실리콘막(미도시)을 플라즈마 화학기상증착 방법에 의해 증착하고, 그 위에 n+ 도핑된 비정질실리콘막(미도시)을 플라즈마 화학기상증착 방법에 의해 증착한다. 이때, 비정질실리콘막 및 n+ 도핑된 비정질실리콘막을 플라즈마 화학기상증착 설비의 동일 챔버 내에서 인-시튜(in-situ)로 증착한다.Referring to FIG. 3C, an amorphous silicon film (not shown) is deposited on the gate insulating layer 122 by a plasma chemical vapor deposition method, and an n + doped amorphous silicon film (not shown) is deposited on the gate insulating film 122. By deposition. At this time, the amorphous silicon film and the n + doped amorphous silicon film are deposited in-situ in the same chamber of the plasma chemical vapor deposition facility.

이후, 제3 마스크(173)를 이용한 사진 식각 공정을 통해 상기 제1 게이트 전극(121a)이 형성된 영역에 대응하여 상기 게이트 절연막(122) 상에 액티브층(124) 및 오믹 콘택층(126)을 형성한다.Subsequently, the active layer 124 and the ohmic contact layer 126 are formed on the gate insulating layer 122 to correspond to the region where the first gate electrode 121a is formed through a photolithography process using the third mask 173. Form.

도 3d를 참조하면, 게이트 절연막(122)과 상기 오믹 콘택층(125)이 형성된 제1 기판(110) 상에는 크롬(Cr)과 같은 제2 금속막(미도시)을 스퍼터링 방법에 의해 증착한다. 이후, 제4 마스크(174)를 이용한 사진 식각 공정에서 제2 금속막을 패터닝하여 표시영역(DA)에는 제1 데이터 전극(123a) 및 상기 제1 데이터 전극(123a)과 소정의 간격으로 이격된 제2 데이터 전극(123b)을 형성한다.Referring to FIG. 3D, a second metal film (not shown) such as chromium (Cr) is deposited on the first substrate 110 on which the gate insulating layer 122 and the ohmic contact layer 125 are formed by a sputtering method. Subsequently, in the photolithography process using the fourth mask 174, the second metal layer is patterned to form a second spaced apart from the first data electrode 123a and the first data electrode 123a at a predetermined interval in the display area DA. 2 data electrodes 123b are formed.

이와 동시에, 상기 게이트 구동영역(GDA)에는 상기 제1 콘택홀(122a)을 통해 노출된 상기 제2 게이트 전극(121b)과 전기적으로 연결되는 제3 데이터 전극(123c)이 형성된다. 또한, 상기 게이트 패드영역(GPA)에는 상기 제2 콘택홀(122b)을 통해 노출된 상기 제3 게이트 전극(121c)과 전기적으로 연결 제4 데이터 전극(123d)이 형성된다.At the same time, a third data electrode 123c electrically connected to the second gate electrode 121b exposed through the first contact hole 122a is formed in the gate driving region GDA. In addition, a fourth data electrode 123d electrically connected to the third gate electrode 121c exposed through the second contact hole 122b is formed in the gate pad region GPA.

계속해서, 제1 데이터 전극(123a)과 제2 데이터 전극(123b)과의 사이에서 노출되는 오믹 콘택층(125)을 반응성 이온 식각(reactive ion etching; RIE) 방법에 의해 제거해낸다. 그러면, 상기 제1 데이터 전극(123a)과 제2 데이터 전극(123b)과의 사이에서 노출된 액티브층(124)이 TFT(120)의 채널 영역으로 제공된다.Subsequently, the ohmic contact layer 125 exposed between the first data electrode 123a and the second data electrode 123b is removed by a reactive ion etching (RIE) method. Then, the active layer 124 exposed between the first data electrode 123a and the second data electrode 123b is provided to the channel region of the TFT 120.

이후 도 3e를 참조하면, 제1 기판 상에는 실리콘 질화막(SiNx) 또는 실리콘 산화막(SiOx)으로 이루어진 보호막(130)이 형성된다. 제5 마스크(175)를 이용한 패터닝 공정을 통해 상기 보호막(130)에는 상기 제2 데이터 전극(123b)을 노출시키는 제3 콘택홀(131)과 상기 제4 데이터 전극(123d)을 노출시키는 제4 콘택홀(132)이 형성된다.3E, a passivation layer 130 including a silicon nitride layer (SiNx) or a silicon oxide layer (SiOx) is formed on the first substrate. A fourth contact hole 131 exposing the second data electrode 123b and a fourth exposing fourth data electrode 123d in the passivation layer 130 through a patterning process using a fifth mask 175. The contact hole 132 is formed.

도 3f를 참조하면, 제1 기판 상에는 인듐 틴 옥사이드(Indium Tin Oxide; ITO) 또는 인듐 징크 옥사이드(Induim Zinc Oxide; IZO)와 같은 투명 도전막이 증착된다.Referring to FIG. 3F, a transparent conductive film, such as indium tin oxide (ITO) or indium zinc oxide (IZO), is deposited on the first substrate.

이후, 제6 마스크(176)를 통해서 상기 투명 도전막을 패터닝하여 표시영역(DA)에 화소전극(141)을 형성한다. 상기 화소전극(141)은 상기 제3 콘택홀(131)을 통해 노출된 TFT(120)의 제2 데이터 전극(123b)과 전기적으로 접속된다. 이와 동시에, 게이트 패드영역(GPA)에는 패드전극(142)이 형성된다. 상기 패드전극(142)은 상기 제4 콘택홀(132)을 통해 노출된 제4 데이터 전극(123d)과 전기적으로 연결된다. 이로써, 상기 하부기판(100)이 완성된다.Thereafter, the transparent conductive film is patterned through the sixth mask 176 to form the pixel electrode 141 in the display area DA. The pixel electrode 141 is electrically connected to the second data electrode 123b of the TFT 120 exposed through the third contact hole 131. At the same time, a pad electrode 142 is formed in the gate pad region GPA. The pad electrode 142 is electrically connected to the fourth data electrode 123d exposed through the fourth contact hole 132. As a result, the lower substrate 100 is completed.

이와 같은 표시장치 및 이의 제조 방법에 따르면, 보호막은 하부기판의 구동부에서 제2 게이트 전극과 제3 데이터 전극을 전체적으로 커버하고, 하부기판과 상부기판과의 사이에는 상기 구동부에 대응하여 실런트가 개재된다.According to such a display device and a manufacturing method thereof, the passivation layer covers the second gate electrode and the third data electrode as a whole in the driving unit of the lower substrate, and a sealant is interposed between the lower substrate and the upper substrate in correspondence with the driving unit. .

따라서, 상부기판에 형성된 공통전극과 게이트 구동부와의 사이에서 생성되는 기생 커패시턴스를 감소시킬 수 있다. 이로써, 게이트 구동부의 오동작을 방지할 수 있다.Therefore, parasitic capacitance generated between the common electrode formed on the upper substrate and the gate driver can be reduced. As a result, malfunction of the gate driver can be prevented.

이상 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.Although described with reference to the embodiments above, those skilled in the art will understand that the present invention can be variously modified and changed without departing from the spirit and scope of the invention as set forth in the claims below. Could be.

Claims (7)

영상을 표시하는 표시부, 상기 표시부를 구동하는 구동부 및 상기 구동부에 각종 신호를 제공하는 패드부로 이루어진 하부기판; 및A lower substrate including a display unit for displaying an image, a driver unit driving the display unit, and a pad unit providing various signals to the driver unit; And 상기 하부기판과 마주하는 상부기판을 포함하고,An upper substrate facing the lower substrate, 상기 하부기판은,The lower substrate, 상기 표시부, 구동부 및 패드부에 구비된 제1 전극배선;A first electrode wiring provided in the display unit, the driving unit, and the pad unit; 상기 제1 전극배선이 형성된 상기 하부기판 상에 구비되고, 상기 구동부와 패드부에서 상기 제1 전극배선을 부분적으로 노출시키는 제1 콘택홀이 형성된 제1 절연막;A first insulating layer provided on the lower substrate on which the first electrode wiring is formed, and having a first contact hole partially exposing the first electrode wiring in the driving part and the pad part; 상기 제1 절연막 상에 구비되고, 상기 제1 콘택홀에 의해서 노출된 상기 제1 전극배선과 전기적으로 연결되는 제2 전극배선;A second electrode wiring provided on the first insulating film and electrically connected to the first electrode wiring exposed by the first contact hole; 상기 제2 전극배선이 형성된 상기 하부기판 상에 구비되어 상기 구동부에서 상기 제2 전극배선을 커버하고, 상기 표시부 및 패드부에서 상기 제2 전극배선을 부분적으로 노출시키는 제2 콘택홀이 형성된 제2 절연막; 및A second contact hole formed on the lower substrate on which the second electrode wiring is formed to cover the second electrode wiring in the driving part and partially expose the second electrode wiring in the display part and the pad part; Insulating film; And 상기 제2 절연막 상에 구비되고, 상기 제2 콘택홀에 의해서 노출된 상기 제2 전극배선과 전기적으로 연결되는 도전막을 포함하는 것을 특징으로 하는 표시장치.And a conductive film disposed on the second insulating film and electrically connected to the second electrode wiring exposed by the second contact hole. 제1항에 있어서, 상기 제1 전극배선은,The method of claim 1, wherein the first electrode wiring, 상기 표시부에 구비되는 제1 게이트 전극;A first gate electrode provided on the display unit; 상기 구동부에 구비되는 제2 게이트 전극; 및A second gate electrode provided in the driving unit; And 상기 패드부에 구비되는 제3 게이트 전극을 포함하는 것을 특징으로 하는 표시장치.And a third gate electrode provided in the pad part. 제2항에 있어서, 상기 제2 전극배선은,The method of claim 2, wherein the second electrode wiring, 상기 제1 게이트 전극이 위치하는 상기 제1 절연막 상에 구비되는 제1 데이터 전극;A first data electrode provided on the first insulating layer on which the first gate electrode is located; 상기 제1 게이트 전극이 위치하는 상기 제1 절연막 상에서 상기 제1 데이터 전극과 이격되는 제2 데이터 전극;A second data electrode spaced apart from the first data electrode on the first insulating layer on which the first gate electrode is located; 상기 제2 게이트 전극과 전기적으로 연결되는 제3 데이터 전극; 및A third data electrode electrically connected to the second gate electrode; And 상기 제3 게이트 전극과 전기적으로 연결되는 제4 데이터 전극을 포함하는 것을 특징으로 하는 표시장치.And a fourth data electrode electrically connected to the third gate electrode. 제3항에 있어서, 상기 도전막은,The method of claim 3, wherein the conductive film, 상기 제2 데이터 전극과 전기적으로 연결되는 화소전극; 및A pixel electrode electrically connected to the second data electrode; And 상기 제4 데이터 전극과 전기적으로 연결되는 패드전극을 포함하는 것을 특징으로 하는 표시장치.And a pad electrode electrically connected to the fourth data electrode. 제1항에 있어서, 상기 표시부에 대응하여 상기 하부기판과 상부기판과의 사이에 개재되는 액정층; 및The liquid crystal display device of claim 1, further comprising: a liquid crystal layer interposed between the lower substrate and the upper substrate corresponding to the display unit; And 상기 구동부에 대응하여 상기 하부기판과 상부기판과의 사이에 개재되는 결합부재를 더 포함하는 것을 특징으로 하는 표시장치.And a coupling member interposed between the lower substrate and the upper substrate corresponding to the driving part. 제1항에 있어서, 상기 제2 절연막은 상기 구동부에 위치하는 상기 제1 및 제2 전극배선을 전체적으로 커버하는 것을 특징으로 하는 표시장치.The display device of claim 1, wherein the second insulating layer covers the first and second electrode wirings positioned in the driving unit as a whole. 영상을 표시하는 표시부, 상기 표시부를 구동하는 구동부 및 상기 구동부에 각종 신호를 제공하는 패드부로 이루어진 하부기판을 제조하는 단계;Manufacturing a lower substrate including a display unit displaying an image, a driver driving the display unit, and a pad unit providing various signals to the driver; 상기 하부기판과 마주하는 상부 기판을 제조하는 단계; 및Manufacturing an upper substrate facing the lower substrate; And 상기 구동부에 대응하여 상기 하부기판과 상부기판과의 사이에 결합부재를 개재하여 상기 하부기판과 상부기판을 결합시키는 단계를 포함하고,Coupling the lower substrate and the upper substrate through a coupling member between the lower substrate and the upper substrate corresponding to the driving unit; 상기 하부기판을 제조하는 단계는,Manufacturing the lower substrate, 상기 표시부, 구동부 및 패드부에 제1 전극배선을 형성하는 단계;Forming a first electrode wiring on the display unit, the driving unit, and the pad unit; 상기 제1 전극배선이 형성된 상기 하부기판 상에 제1 절연막을 형성하는 단계; Forming a first insulating film on the lower substrate on which the first electrode wiring is formed; 상기 제1 절연막을 패터닝하여 상기 구동부와 패드부에서 상기 제1 전극배선을 부분적으로 노출시키는 제1 콘택홀을 형성하는 단계;Patterning the first insulating layer to form a first contact hole partially exposing the first electrode wiring in the driving unit and the pad unit; 상기 제1 절연막 상에 상기 제1 콘택홀에 의해서 노출된 상기 제1 전극배선과 전기적으로 연결되는 제2 전극배선을 형성하는 단계;Forming a second electrode wiring on the first insulating layer, the second electrode wiring electrically connected to the first electrode wiring exposed by the first contact hole; 상기 제2 전극배선이 형성된 상기 하부기판 상에 제2 절연막을 형성하여 상기 구동부에서 상기 제2 전극배선을 커버하는 단계;Forming a second insulating film on the lower substrate on which the second electrode wiring is formed to cover the second electrode wiring in the driver; 상기 제2 절연막을 패터닝하여 표시부 및 패드부에서 상기 제2 전극배선을 부분적으로 노출시키는 제2 콘택홀을 형성하는 단계; 및Patterning the second insulating layer to form a second contact hole partially exposing the second electrode wiring in the display unit and the pad unit; And 상기 제2 절연막 상에 상기 제2 콘택홀에 의해서 노출된 상기 제2 전극배선과 전기적으로 연결되는 도전막을 형성하는 단계를 포함하는 것을 특징으로 하는 표시장치의 제조방법.And forming a conductive film on the second insulating film, the conductive film being electrically connected to the second electrode wiring exposed by the second contact hole.
KR1020030082331A 2003-11-19 2003-11-19 Display apparatus and method of manufacturing the same KR100987721B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030082331A KR100987721B1 (en) 2003-11-19 2003-11-19 Display apparatus and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030082331A KR100987721B1 (en) 2003-11-19 2003-11-19 Display apparatus and method of manufacturing the same

Publications (2)

Publication Number Publication Date
KR20050048411A KR20050048411A (en) 2005-05-24
KR100987721B1 true KR100987721B1 (en) 2010-10-13

Family

ID=37247237

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030082331A KR100987721B1 (en) 2003-11-19 2003-11-19 Display apparatus and method of manufacturing the same

Country Status (1)

Country Link
KR (1) KR100987721B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101440432B1 (en) * 2007-12-24 2014-09-15 엘지디스플레이 주식회사 Array Substrate of Liquid Crystal Display Device

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR980003757A (en) * 1996-06-25 1998-03-30 야마자끼 순페이 Liquid crystal display panel
KR20020046217A (en) * 2000-12-11 2002-06-20 야마자끼 순페이 Semiconductor device, and manufacturing method thereof

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR980003757A (en) * 1996-06-25 1998-03-30 야마자끼 순페이 Liquid crystal display panel
KR20020046217A (en) * 2000-12-11 2002-06-20 야마자끼 순페이 Semiconductor device, and manufacturing method thereof

Also Published As

Publication number Publication date
KR20050048411A (en) 2005-05-24

Similar Documents

Publication Publication Date Title
KR100456137B1 (en) Array Substrate of Liquid Crystal Display and Fabricating Method Thereof
KR100456151B1 (en) Thin film transistor array substrate and method of manufacturing the same
US7599034B2 (en) Thin film transistor substrate of a horizontal electric field type LCD and fabricating method thereof
US20080204618A1 (en) Display substrate, method for manufacturing the same, and display apparatus having the same
KR100923056B1 (en) Display device and method of manufacturing the same
US7663710B2 (en) Liquid crystal display device of horizontal electric field type and fabricating method thereof
US20090224257A1 (en) Thin film transistor panel and manufacturing method of the same
US7170571B2 (en) Liquid crystal display device with double metal layer source and drain electrodes and fabricating method thereof
KR100886241B1 (en) Method Of Fabricating Liquid Crystal Display Device
US20100038642A1 (en) Thin film transistor array panel and method of manufacturing the same
KR100799463B1 (en) Liquid Crystal Display Device and Fabricating Method Thereof
JP2007013083A (en) Thin film transistor and its manufacturing method
KR20050001936A (en) Thin film transistor and manufacturing method thereof and thin film transistor array substrate and manufacturing method thereof using the same
KR20040031370A (en) Liquid Crystal Display Panel And Fabricating Method Thereof
US7901951B2 (en) Thin film transistor array substrate and method for fabricating same
US20050104070A1 (en) Lower substrate, display apparatus having the same and method of manufacturing the same
JP5329019B2 (en) Thin film transistor array substrate and manufacturing method thereof
KR100987721B1 (en) Display apparatus and method of manufacturing the same
US20050093029A1 (en) Liquid crystal display of horizontal electronic field applying type and fabricated method thereof
KR20070080130A (en) Thin film transitor and liquid crystal dispay having the same
KR20050105422A (en) Liquid crystal display panel and fabricating method thereof
KR100558713B1 (en) Liquid crystal display panel apparatus of horizontal electronic field applying type and fabricating method thereof
KR100558717B1 (en) Liquid crystal display panel of horizontal electronic field applying type and fabricating method thereof
KR100987714B1 (en) Lower substrate, display apparatus having the same and method of manufacturing the same
KR100987713B1 (en) Lower substrate, display apparatus having the same and method of manufacturing the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130930

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20141001

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20150930

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20170928

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20181001

Year of fee payment: 9