KR100987072B1 - Apparatus and method for improving phase noise of phase locked loop - Google Patents

Apparatus and method for improving phase noise of phase locked loop Download PDF

Info

Publication number
KR100987072B1
KR100987072B1 KR1020100007623A KR20100007623A KR100987072B1 KR 100987072 B1 KR100987072 B1 KR 100987072B1 KR 1020100007623 A KR1020100007623 A KR 1020100007623A KR 20100007623 A KR20100007623 A KR 20100007623A KR 100987072 B1 KR100987072 B1 KR 100987072B1
Authority
KR
South Korea
Prior art keywords
phase
frequency
locked loop
voltage
filtered
Prior art date
Application number
KR1020100007623A
Other languages
Korean (ko)
Inventor
임주현
Original Assignee
삼성탈레스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성탈레스 주식회사 filed Critical 삼성탈레스 주식회사
Priority to KR1020100007623A priority Critical patent/KR100987072B1/en
Application granted granted Critical
Publication of KR100987072B1 publication Critical patent/KR100987072B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
    • H03L7/0895—Details of the current generators
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

PURPOSE: An apparatus and a method for improving a phase noise of phase locked loop are provided to obtain improved a phase locked loop by extending the bandwidth of a voltage controlled generator. CONSTITUTION: A phase is detected by filtering a first frequency(S402). The phase is fixed by controlling the voltage of the first frequency. A second frequency is generated according to the dividing ratio of the first frequency having a fixed phase(S404). The phase of the filtered first frequency is compared with a second frequency(S406). The high frequency component of a current is removed according to the detected phase. The current having no high frequency component is converted into a voltage.

Description

위상 고정 루프의 위상 잡음 개선 장치 및 방법{APPARATUS AND METHOD FOR IMPROVING PHASE NOISE OF PHASE LOCKED LOOP}Apparatus and method for improving phase noise of a phase locked loop {APPARATUS AND METHOD FOR IMPROVING PHASE NOISE OF PHASE LOCKED LOOP}

본 발명은 위상 고정 루프에 관한 것으로, 특히 기준 주파수를 필터링함으로써 위상 잡음을 최적화 할 수 있는 위상 고정 루프의 위상 잡음 개선 장치 및 방법에 관한 것이다.The present invention relates to a phase locked loop, and more particularly, to an apparatus and method for improving phase noise in a phase locked loop capable of optimizing phase noise by filtering a reference frequency.

일반적으로 위상 고정 루프(Phase-Locked Loops, PLL)는 출력하고자 하는 주파수가 입력신호의 주파수 또는 기준 발진기의 주파수와 완전히 동조되거나 일치하도록 처리하는 일종의 자동제어 회로로서, 통상적으로 위상 검출기(Phase Detector), 저역 통과 필터(Low Pass Filter), 전압제어 발진기(Voltage Controlled Oscillator)로 구성되어 피드백 루프를 형성한다. 이러한, 위상 고정 루프는 대표적인 혼성 신호(mixed signal) 구조를 가지며, RF 시스템에서의 주파수 합성(frequency synthesis), 회로 내의 클럭 생성(clock generation), 잡음으로 인한 클럭 복원(clock recovering)등 다양하고 중요한 응용 분야에 적용된다. 그리고, 이러한 위상 고정 루프는 입력 신호와 출력 신호의 위상차를 검출하고, 전압제어 발진기를 제어하는 것으로서 정확하게 고정시킨 주파수 신호를 발신할 수 있다.In general, phase-locked loops (PLLs) are a kind of automatic control circuit that processes a frequency to be output completely synchronized with or coincides with a frequency of an input signal or a reference oscillator. In general, a phase detector is a phase detector. A low pass filter and a voltage controlled oscillator form a feedback loop. Such a phase locked loop has a representative mixed signal structure, and has various and important characteristics such as frequency synthesis in a RF system, clock generation in a circuit, and clock recovery due to noise. Applies to the application. The phase locked loop detects the phase difference between the input signal and the output signal, and transmits a fixed frequency signal by controlling the voltage controlled oscillator.

즉, 위상 고정 루프는 송신해온 신호가 기준 주파수와 일치할 때까지 계속 순환시키는 방법으로 주파수를 고정하는 부귀환 회로(Negative Feedback) 중 하나로서, 디지털 신호전송과 통신에 커다란 역할을 하며, 디지털, 아날로그 전자회로 시스템에 널리 이용된다. 또한, 위상 고정 루프는 신호가 특정 위상으로 유지되도록 하기 위해 주기적인 신호의 위상이 흔들리지 않게 정확한 고정 점을 강제로 잡아주는 것이다. 즉, 위상 고정 루프의 특성으로 인해, 특히 RF 시스템에서는 주로 주파수원으로 이용되는 주파수의 흔들림을 막기 위해 사용된다. That is, the phase locked loop is one of the negative feedback circuits which fix the frequency by continuously cycling until the transmitted signal matches the reference frequency, and plays a large role in digital signal transmission and communication. Widely used in analog electronic circuit system. In addition, a phase locked loop is to force a fixed point precisely so that the phase of the periodic signal is not shaken to keep the signal in a certain phase. That is, due to the nature of the phase locked loop, it is used to prevent the shaking of the frequency which is mainly used as the frequency source, especially in the RF system.

이러한 종래 위상 고정 루프는 저주파의 안정된 기준 주파수와 고주파 신호 발생기에서 출력되는 출력 주파수를 주파수 분주기의 분주 비 N값으로 나누어 루프필터의 대역폭 내에서 두 위상의 오차를 비교하여 오차를 줄이는 방식이다. 즉, 두 위상 중에서 나쁜 위상 값을 갖는 위상에 제어 전압을 제공하여 좋은 위상 값을 갖는 위상에 맞춘다. The conventional phase locked loop is a method of reducing the error by comparing the error of the two phases within the bandwidth of the loop filter by dividing the low frequency stable reference frequency and the output frequency output from the high frequency signal generator by the division ratio N of the frequency divider. That is, a control voltage is provided to a phase having a bad phase value among the two phases to match a phase having a good phase value.

그런데, 종래 위상 고정 루프에서 기준 주파수와 비교하기 위한 비교 주파수를 만들기 위해 사용되어지는 분주기의 분주 비 N은 최종 출력의 위상에 20logN 만큼의 위상 잡음을 더 발생시키는 문제점이 있으며, 또한, 위상 고정 루프 설계 시 위상 잡음 규격은 기준 주파수원의 특성에 비례해 따라가게 되므로 설계에 의해 선정된 기준 주파수원 이상의 특성을 갖기가 불가능한 문제점이 있다. However, in the conventional phase locked loop, the divider ratio N of the frequency divider used to make a comparison frequency for comparison with a reference frequency has a problem of generating more than 20 logN of phase noise in the phase of the final output. In the design of the loop, the phase noise specification is followed in proportion to the characteristics of the reference frequency source, which makes it impossible to have a characteristic above the reference frequency source selected by the design.

본 발명은 상술한 종래 문제점을 해결하기 위해서 착안된 것으로서, 기준 주파수 필터기를 통해 기준 주파수를 필터링하고, 기준 주파수원의 위상 잡음 및 위상 고정 시간을 개선하는 위상 고정 루프의 위상 잡음 개선 장치 및 방법을 제공한다.SUMMARY OF THE INVENTION The present invention has been conceived to solve the above-mentioned conventional problems, and an apparatus and method for improving phase noise in a phase locked loop which filters a reference frequency through a reference frequency filter and improves phase noise and phase lock time of a reference frequency source. to provide.

상술한 바를 달성하기 위한 본 발명은 위상 고정 루프의 위상 잡음 개선 방법에 있어서, 제1 주파수를 필터링하여 위상을 검출하는 과정과, 상기 위상이 검출된 제1 주파수의 전압을 제어하여 위상을 고정시키고, 상기 위상이 고정된 제1 주파수를 분주 비에 따라 분주하여 제2 주파수를 생성하는 과정과, 상기 필터링된 제1 주파수의 위상과 상기 생성된 제2 주파수의 위상을 비교 및 검출하고, 상기 검출된 위상에 따른 전류의 고주파 성분을 제거하고, 상기 고주파 성분이 제거된 위상의 전류를 전압으로 변화시켜 상기 제1 주파수와 상기 제2 주파수를 동일하게 하는 과정을 포함한다.According to an aspect of the present invention, there is provided a method for improving phase noise in a phase locked loop, the method comprising: detecting a phase by filtering a first frequency; Dividing the first frequency having a fixed phase according to a division ratio to generate a second frequency; comparing and detecting a phase of the filtered first frequency and a phase of the generated second frequency; And removing the high frequency component of the current according to the obtained phase and changing the current of the phase from which the high frequency component is removed to a voltage to make the first frequency equal to the second frequency.

또한, 상술한 바를 달성하기 위한 본 발명은 위상 고정 루프의 위상 잡음 개선 장치에 있어서, 제1 주파수를 필터링하는 기준 주파수 필터기와, 상기 필터링된 제1 주파수의 위상을 검출하는 위상 검출기와, 상기 위상이 검출된 제1 주파수의 위상을 고정시키는 루프 필터와, 상기 위상이 고정된 제1 주파수를 분주 비에 따라 분주하여 제2 주파수를 생성하는 주파수 분주기를 포함하며, 상기 위상 검출기는 상기 필터링된 제1 주파수의 위상과 상기 생성된 제2 주파수의 위상을 비교 및 검출하고, 상기 검출된 위상에 따른 전류의 고주파 성분을 제거하고, 상기 고주파 성분이 제거된 위상의 전류를 전압으로 변화시켜 상기 제1 주파수와 상기 제2 주파수를 동일하게 한다.In addition, the present invention for achieving the above-described aspect, the apparatus for improving the phase noise of a phase locked loop, a reference frequency filter for filtering a first frequency, a phase detector for detecting the phase of the filtered first frequency, and the phase A loop filter for fixing a phase of the detected first frequency, and a frequency divider for dividing the first frequency having a fixed phase according to a division ratio to generate a second frequency, wherein the phase detector includes: Comparing and detecting the phase of the first frequency and the phase of the generated second frequency, removing the high frequency component of the current according to the detected phase, and changing the current of the phase from which the high frequency component is removed to a voltage One frequency and the second frequency are made equal.

상술한 바와 같이, 위상 고정 루프의 위상 잡음 개선 장치 및 방법을 제공함으로써, 기준 주파수원의 위상 잡음을 개선할 수 있을 뿐만 아니라 이에 따른 전압제어 발진기의 대역폭을 넓힐 수 있기 때문에 위상 고정 시간의 개선된 특성을 얻을 수 있는 효과가 있다.As described above, by providing an apparatus and method for improving phase noise in a phase locked loop, not only can the phase noise of a reference frequency source be improved, but also the bandwidth of the voltage controlled oscillator can be increased, thereby improving the phase locked time. There is an effect that can get the characteristics.

도 1은 본 발명의 실시 예에 따른 위상 고정 루프를 나타낸 블록도.
도 2는 본 발명의 실시 예에 따른 위상 고정 루프의 위상 잡음 특성을 나타낸 예시도.
도 3은 본 발명의 실시 예에 따른 위상고정루프의 등가모델을 나타낸 구성도.
도 4는 본 발명의 실시 예에 따른 위상 고정 루프의 기준 주파수원의 위상 잡음 특성을 나타낸 예시도.
도 5는 본 발명의 실시 예에 따른 위상 고정 루프의 위상 잡음 개선 방법을 나타낸 순서도.1 is a block diagram illustrating a phase locked loop according to an embodiment of the present invention.
2 is an exemplary diagram illustrating phase noise characteristics of a phase locked loop according to an exemplary embodiment of the present invention.
3 is a block diagram showing an equivalent model of a phase locked loop according to an embodiment of the present invention.
4 is an exemplary diagram illustrating phase noise characteristics of a reference frequency source of a phase locked loop according to an exemplary embodiment of the present invention.
5 is a flowchart illustrating a method of improving phase noise of a phase locked loop according to an embodiment of the present invention.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 예에 대한 동작 원리를 상세히 설명한다. 하기에서 본 발명을 설명함에 있어 관련된 공지 기능 또는 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략할 것이다. 그리고 후술되는 용어들은 본 발명에서의 기능을 고려하여 정의된 용어들로서 이는 사용자, 사용자의 의도 또는 관례 등에 따라 달라질 수 있다. 그러므로 그 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다.
Hereinafter, with reference to the accompanying drawings will be described in detail the operating principle of the preferred embodiment of the present invention. In the following description of the present invention, detailed descriptions of well-known functions or configurations will be omitted if it is determined that the detailed description of the present invention may unnecessarily obscure the subject matter of the present invention. In addition, terms to be described below are terms defined in consideration of functions in the present invention, and may be changed according to a user, a user's intention or custom. Therefore, the definition should be made based on the contents throughout the specification.

도 1은 본 발명의 실시 예에 따른 위상 고정 루프를 나타낸 블록도이다.1 is a block diagram illustrating a phase locked loop according to an exemplary embodiment of the present invention.

도시된 바와 같이, 본 발명의 실시 예에 따른 위상 고정 루프는 기준 주파수 (fref)를 필터링하는 기준 주파수 필터기(101)와, 상기 기준 주파수 필터기(101)를 통해 필터링된 기준 주파수가 위상 검출기(102)로 입력되면, 입력된 기준 주파수와 주파수 분주기(108)에 의해 분주된 비교주파수의 위상차를 검출하여 그 결과를 전압제어 발진기(104)로 출력하는 위상 검출기(102)와, 상기 위상 검출기(102)로부터 입력된 신호의 전압을 제어하는 전압제어 발진기(Voltage Controlled Oscillator, 104)와, 위상 검출기(102)에서 검출된 위상의 고주파 성분을 제거하고 전류를 전압으로 변화시킬 뿐만 아니라, 전압이 제어된 신호의 주파수와 위상을 고정시키는 루프 필터(106)와, 상기 루프 필터(106)를 통해 출력된 주파수를 가변 분주하여 위상 검출기(102)로 입력하는 주파수 분주기(108)를 포함한다. 즉, 주파수 분주기(108)는 상기 루프 필터(106)를 통해 입력된 주파수를 소정 배수(예: N배)로 분주하여 위상 검출기(102)로 피드백 한다. 그리고, 상기 위상 검출기(102)는 상기 필터링된 기준 주파수와 상기 주파수 분주기(108)를 통해 가변 분주된 주파수의 위상을 비교하여 위상차를 나타내는 신호를 전압제어 발진기(104)로 전송한다. 상기 기준 주파수 필터기(101)는 기준 주파수를 필터링하는 장치로서, 전기적 신호를 기계적 신호인 탄성 표면파(Surface Acoustic Wave, SAW)로 상호 변환하여 송수신되는 신호의 필요한 주파수 성분과 위상 성분을 제어하고 불필요한 신호를 억제하는 대역통과 필터로서, SAW 필터기가 있다.As shown, the phase locked loop according to an embodiment of the present invention is a reference frequency filter 101 for filtering a reference frequency (f ref ), and the reference frequency filtered through the reference frequency filter 101 is a phase When input to the detector 102, the phase detector 102 for detecting the phase difference between the input reference frequency and the comparison frequency divided by the frequency divider 108 and outputs the result to the voltage controlled oscillator 104, and In addition to removing the voltage controlled oscillator 104 controlling the voltage of the signal input from the phase detector 102 and the high frequency component of the phase detected by the phase detector 102 and changing the current into voltage, A loop filter 106 for fixing a frequency and a phase of a signal whose voltage is controlled, and a frequency divider 10 for variably dividing the frequency output through the loop filter 106 and inputting the phase detector 102. 8). That is, the frequency divider 108 divides the frequency input through the loop filter 106 by a predetermined multiple (for example, N times) and feeds it back to the phase detector 102. In addition, the phase detector 102 compares the phase of the variable frequency divided by the filtered reference frequency and the frequency divider 108 to transmit a signal indicating a phase difference to the voltage controlled oscillator 104. The reference frequency filter 101 is a device for filtering a reference frequency, and converts an electrical signal into a surface acoustic wave (SAW), which is a mechanical signal, to control necessary frequency components and phase components of signals transmitted and received, As a bandpass filter for suppressing a signal, there is a SAW filter.

이하, 도 1을 참조하여 본 발명의 실시 예에 따른 위상 고정 루프의 동작을 상세히 설명하면 다음과 같다.Hereinafter, an operation of a phase locked loop according to an embodiment of the present invention will be described in detail with reference to FIG. 1.

전압제어 발진기(104)를 통해 출력된 출력 주파수(fout)는 주파수 분주기(108)에 의해 가변 분주된 후 위상 검출기(102)로 인가된다. 상기 주파수 분주기(108)에 의해 분주되는 분주 비(예:N)은 본 발명에 따른 위상 고정 루프의 출력 주파수 범위를 결정하기 위한 분주 비이다. 즉, 본 발명에서의 분주 비는 상기 출력 주파수의 최소 분주 비와 최대 분주 비의 중간 값이다. The output frequency f out output through the voltage controlled oscillator 104 is variably divided by the frequency divider 108 and then applied to the phase detector 102. The division ratio (eg, N) divided by the frequency divider 108 is a division ratio for determining the output frequency range of the phase locked loop according to the present invention. In other words, the frequency division ratio in the present invention is an intermediate value between the minimum frequency division ratio and the maximum frequency division ratio of the output frequency.

그리고, 기준 주파수 필터기(101)는 기준 주파수를 필터링 한다. 이처럼, 기준 주파수를 필터링함으로써, 위상 잡음이 최적화되고, 대역폭이 넓어진다. 즉, 기준 주파수의 대역폭 이외의 부분을 필터링함으로써, 대역폭을 넓힐 수 있다.The reference frequency filter 101 filters the reference frequency. As such, by filtering the reference frequency, the phase noise is optimized and the bandwidth is widened. That is, by filtering portions other than the bandwidth of the reference frequency, the bandwidth can be widened.

그리고, 위상 검출기(102)는 상기 가변 분주된 주파수와 상기 기준 주파수 필터기(101)를 통해 필터링된 기준 주파수에 의해 발생된 기준 신호의 위상을 비교 하고 그 비교결과에 따른 위상차를 나타내는 신호를 전압제어 발진기(104)로 출력한다. 그리고, 전압 제어 발진기(104)는 수신된 신호의 전압을 제어하고, 루프 필터(106)는 위상 검출기(102)에서 검출된 위상에 따른 전류를 저역 통과 필터(Low Pass Filter)를 통과시켜 전류의 고주파 성분을 제거하고 상기 전류를 전압으로 변화시키며, 상기 전압이 제어된 신호의 주파수와 위상을 고정한다. 이와 같이, 위상 검출기(102)에서 출력되는 신호가 전압 제어 발진기(104)를 통하여 루프 필터(106)에 제공되면, 루프 필터(106)의 위상이 변하게 되고, 결과적으로 루프 필터(106)는 기준 주파수에 위상이 동기된 신호를 출력주파수(fout)로 출력한다. The phase detector 102 compares the phase of the reference signal generated by the variable frequency divided by the reference frequency filtered by the reference frequency filter 101 and outputs a signal indicating a phase difference according to the comparison result. Output to control oscillator 104. In addition, the voltage controlled oscillator 104 controls the voltage of the received signal, and the loop filter 106 passes a current according to the phase detected by the phase detector 102 through a low pass filter to control the current. The high frequency component is removed and the current is converted into a voltage, the voltage fixing the frequency and phase of the controlled signal. As such, when the signal output from the phase detector 102 is provided to the loop filter 106 through the voltage controlled oscillator 104, the phase of the loop filter 106 is changed, and consequently the loop filter 106 is referenced. Outputs a signal whose phase is synchronized with the frequency at an output frequency f out .

상기와 같이 구성되는 위상 고정 루프의 루프 필터(106)의 위상잡음(Phase noise)특성 및 기준신호에 동기되는 위상 고정 루프의 고정 시간(locking time)특성은 주로 루프필터(106)에 의해 결정된다. 다시 말하면, 루프 필터(106)의 대역폭을 넓히면 위상 고정 루프의 고정시간은 개선되지만 루프 필터(106)에 인가되는 잡음이 많아져 루프 필터(106)의 위상 잡음 특성은 저하되고, 루프 필터(106)의 대역폭을 좁히면 루프 필터(106)의 위상잡음특성은 개선되지만 위상 고정 루프의 고정시간은 저하된다. The phase noise characteristic of the loop filter 106 of the phase locked loop configured as described above and the locking time characteristic of the phase locked loop synchronized with the reference signal are mainly determined by the loop filter 106. . In other words, widening the bandwidth of the loop filter 106 improves the fixed time of the phase locked loop, but increases the noise applied to the loop filter 106, thereby degrading the phase noise characteristic of the loop filter 106, and thus the loop filter 106. Narrower bandwidth reduces the phase noise characteristics of the loop filter 106, but lowers the fixed time of the phase locked loop.

상술한 바와 같이, 본 발명의 실시 예에 따른 위상 고정 루프는 기준 주파수 필터기(101)를 통해 필터링된 기준 주파수와 전압 제어 발진기(Voltage Controlled Oscillator, 104)에서 생성되어 주파수 분주기(108)에 의해 분주된 출력 주파수(output frequency)의 위상을 검출하여 위상차에 따른 전류를 출력한다.
As described above, the phase locked loop according to the embodiment of the present invention is generated by the voltage controlled oscillator 104 and the reference frequency filtered through the reference frequency filter 101 to the frequency divider 108. By detecting the phase of the divided output frequency (output frequency) by outputting a current according to the phase difference.

도 2는 본 발명의 실시 예에 따른 위상 고정 루프의 위상 잡음 특성을 나타낸 예시도이다.2 is an exemplary view illustrating phase noise characteristics of a phase locked loop according to an exemplary embodiment of the present invention.

도시된 바와 같이, 루프필터(106)의 대역내(220)에서의 전달함수는 이상적으로 1이 되므로 위상 고정루프의 최종 출력 위상은 루프필터의 대역내에서는 필터링된 기준 주파수의 위상 잡음(230)을 따라가게 되며, 대역외에서는 차단되므로 전압제어 발진기의 위상 잡음(210)을 따라가게 되므로 도시된 바와 같은 위상 잡음 특성이 나타나게 된다.As shown, the transfer function in the in-band 220 of the loop filter 106 is ideally 1, so that the final output phase of the phase-locked loop is the phase noise 230 of the filtered reference frequency in the band of the loop filter. In this case, the phase noise characteristic of the voltage controlled oscillator is displayed because it is cut out of the band and follows the phase noise 210 of the voltage controlled oscillator.

따라서, 위상 고정 루프 설계 시 다른 조건들이 결정된 상황이라면 위상 잡음을 결정하는 요소 중에 하나인 루프 필터의 대역폭을 결정하는 일이 중요하다. 위상 잡음을 최적화 하는 루프 필터의 대역폭을 결정하기 위해 위상 고정 루프의 전달함수를 위상 등가 모델로 표현하여 최종 출력 위상의 위상 변동값을 구하여 위상 변동 값이 최소가 되는 대역폭을 결정하게 되면, 최적화된 위상 잡음을 갖는 위상 고정 루프를 설계할 수 있다. 또는, 도 1에 도시된 바와 같이, 기준 주파수를 필터링하여 위상 잡음을 최적화시킴으로써 대역폭을 넓힐 수 있다.Therefore, if other conditions are determined in the phase locked loop design, it is important to determine the bandwidth of the loop filter, which is one of the factors for determining phase noise. To determine the bandwidth of the loop filter that optimizes the phase noise, the transfer function of the phase-locked loop is expressed by a phase equivalent model to obtain the phase shift value of the final output phase and then determine the bandwidth that minimizes the phase shift value. We can design a phase locked loop with phase noise. Alternatively, as shown in FIG. 1, the bandwidth can be widened by filtering the reference frequency to optimize phase noise.

그리고, 위상 고정 루프에서 출력 주파수 범위를 결정하기 위한 주파수 분주 비 N이 정해졌다면, 출력 위상 잡음은 20logN만큼 증가하기 때문에 출력 주파수의 최소 NMIN 값을 구하여, 그 중간 값을 NAVG 값으로 결정하면, 출력 주파수 범위내의 위상잡음의 변동은 중간 값을 가지게 되고, 이때 결정된 분주 비로 위상 고정 루프의 루프필터의 대역폭 변화시켜 최소 위상 잡음 변동 값을 구함으로써 위상 잡음을 최소화 하는 대역폭을 결정할 수 있다. 결국 위상 고정 루프의 주파수 범위 내에서 위상 잡음을 최적화 할 수 있게 된다.
If the frequency division ratio N for determining the output frequency range in the phase locked loop is determined, the output phase noise increases by 20 logN. Therefore, if the minimum N MIN value of the output frequency is obtained, and the intermediate value is determined as N AVG value, In addition, the variation of the phase noise within the output frequency range has an intermediate value. At this time, the bandwidth to minimize the phase noise can be determined by changing the bandwidth of the loop filter of the phase locked loop at the division ratio determined. As a result, phase noise can be optimized within the frequency range of the phase-locked loop.

도 3은 본 발명의 실시 예에 따른 위상고정루프의 등가모델을 나타낸 구성도이다.3 is a configuration diagram showing an equivalent model of a phase locked loop according to an embodiment of the present invention.

도시된 바와 같이, 도 3은 도 1의 위상고정루프의 등가모델을 나타낸 것으로서, 도 3을 참조하여 본 발명에 따른 위상잡음을 최소로 하는 대역폭을 결정하는 과정은 아래 수학식들을 통해 설명하면 다음과 같다. 도 3에서 위상 고정 루프의 위상 등가 모델에서 출력되는 출력 주파수의 위상(θo)은 아래 <수학식 1>로 표현된다.As shown, Figure 3 shows an equivalent model of the phase-locked loop of Figure 1, the process of determining the bandwidth to minimize the phase noise according to the present invention with reference to Figure 3 will be described through the following equation Same as In FIG. 3, the phase θ o of the output frequency output from the phase equivalent model of the phase locked loop is represented by Equation 1 below.

Figure 112010005819996-pat00001
Figure 112010005819996-pat00001

상기 <수학식 1>에서 Kφ는 차지 펌프(charge pump)의 전류 이득을 나타내며, θr은 기준 주파수의 위상을 나타내며, θvco는 전압 제어 발진기에서 출력되는 주파수의 위상을 나타내며, Z(s)는 루프 필터의 전달함수를 나타내며, N은 분주 비를 나타내며, Kvco/s는 전압 제어 발진기의 전달함수를 나타낸다.In Equation 1, K φ represents the current gain of the charge pump, θ r represents the phase of the reference frequency, θ vco represents the phase of the frequency output from the voltage controlled oscillator, Z (s ) Denotes the transfer function of the loop filter, N denotes the division ratio, and K vco / s denotes the transfer function of the voltage controlled oscillator.

그리고, 상기 <수학식 1>을 간단히 표현하면 아래 <수학식 2>로 표현될 수 있다.Then, simply expressing Equation 1 may be represented by Equation 2 below.

Figure 112010005819996-pat00002
Figure 112010005819996-pat00002

상기 <수학식 2>에서 H(s)는 위상 고정 루프의 전달함수이다. 그리고, 상기 <수학식 2>를 위상 고정 루프의 전달함수로 표현하면 아래 <수학식 3>과 같다.In Equation 2, H (s) is a transfer function of a phase locked loop. Equation 2 is expressed as Equation 3 below.

Figure 112010005819996-pat00003
Figure 112010005819996-pat00003

상기 <수학식 3>에서 Kvco는 전압제어 발진기의 전압에 따른 전류 이득을 나타낸다. 그리고, 상기 <수학식 2>의 출력 주파수의 위상을 전력 값으로 변환하면, 아래 <수학식 4>와 같이 표현된다. In Equation 3, K vco represents a current gain according to the voltage of the voltage controlled oscillator. When the phase of the output frequency of Equation 2 is converted into a power value, it is expressed as Equation 4 below.

Figure 112010005819996-pat00004
Figure 112010005819996-pat00004

ω=2πf이고, H(·)는 전달함수를 나타내며, φ는 위상을 나타낸다. 상기 <수학식 4>를 이용하여 위상 고정 루프의 출력 위상의 파워 스펙트럼 밀도는 아래 <수학식 5>와 같이 변하게 된다.ω = 2πf, H (·) represents the transfer function, and φ represents the phase. Using Equation 4, the power spectral density of the output phase of the phase locked loop is changed as shown in Equation 5 below.

Figure 112010005819996-pat00005
Figure 112010005819996-pat00005

상기 <수학식 5>를 통해서 기준 주파수와 출력 주파수를 동일하게 할 수 있다. 그리고, 상기 <수학식 5>에서 N은 분주 비율을 나타낸다. <수학식 5>에서 대역폭을 조절하여 그 결과를 도시해보면 위상 잡음이 최소가 되는 대역폭을 찾을 수 있다. 결국, 전체 주파수 범위에서 위상 잡음의 변동뿐 아니라 주어진 조건 내에서 위상 잡음을 최적화 할 수 있다.
Through Equation 5, the reference frequency and the output frequency may be the same. In Equation 5, N represents a division ratio. By adjusting the bandwidth in Equation 5 and showing the result, we can find the bandwidth that minimizes the phase noise. As a result, it is possible to optimize phase noise within a given condition, as well as variations in phase noise over the entire frequency range.

도 4는 본 발명의 실시 예에 따른 위상 고정 루프의 기준 주파수원의 위상 잡음 특성을 나타낸 예시도이다.4 is an exemplary diagram illustrating phase noise characteristics of a reference frequency source of a phase locked loop according to an exemplary embodiment of the present invention.

도시된 바와 같이, 위상 고정 루프의 기준 주파수는 기준 주파수 필터기(101)를 통해 필터링 됨으로써, 420과 같이 협대역을 가진다. 보다 상세하게, 이러한 도 4의 y축은 전력(dBm)을 나타내며, x축은 주파수당 위상 잡음(phase noise)를 나타내며, 단위는 dBc/Hz이다. 도시된 바와 같이, 기준 주파수가 필터링 되면, 동일한 위상 잡음을 기준으로 저전력을 갖는다.
As shown, the reference frequency of the phase locked loop is filtered through the reference frequency filter 101, thus having a narrow band, such as 420. More specifically, the y-axis of FIG. 4 represents power in dBm, the x-axis represents phase noise per frequency, and the unit is dBc / Hz. As shown, if the reference frequency is filtered, it has low power based on the same phase noise.

도 5는 본 발명의 실시 예에 따른 위상 고정 루프의 위상 잡음 개선 방법을 나타낸 순서도이다.5 is a flowchart illustrating a method of improving phase noise of a phase locked loop according to an embodiment of the present invention.

도시된 바와 같이, 본 발명의 실시 예에 따른 위상 고정 루프는 기준 주파수(fref)가 기준 주파수 필터기(101)에 입력되면, 기준 주파수 필터기(101)는 입력된 기준 주파수를 필터링 하고, 위상 검출기(102)는 필터링된 기준 주파수의 위상을 검출한다(S402). 그리고, 검출된 위상의 전압을 제어하고, 주파수를 가변 분주한다(S404). 가변 분주를 함에 있어서, 가변 분주 비(예: N)는 위상 고정 루프의 출력 주파수 범위를 결정하기 위한 분주 비이며, 출력 주파수의 최소 분주 비와 최대 분주 비의 중간 값이다. 이와 같이, 가변 분주는 검출된 위상에 따른 전류의 고주파 성분을 제거하고, 전류를 전압으로 변화 시킴으로써 가능하다. 그리고, 상기 위상 검출기는 상기 필터링된 기준 주파수와 가변 분주된 주파수의 위창 차이를 검출 및 비교하고, 그 비교 결과에 따른 위상차를 나타내는 신호를 저역 통과 필터링(Low Pass Filtering)하여 고주파 성분을 제거한다(S406). 그리고, 상기 기준 주파수와 위상이 동기된 출력 주파수(fout)를 출력하고, 필터링된 기준 주파수와 가변 분주된 주파수의 위창 차이가 검출되면, 검출된 위상 차이를 최소화하여 위상 잡음을 최적화한다(S408). 검출된 위상 차이를 최소화하는 것은 고주파 성분이 제거된 신호의 전류를 전압으로 변화시켜 흔들리는 주파수와 위상을 고정시켜 위상 차이를 최소화할 수 있다. 이처럼 위상 차이를 최소화 함으로써, 기준 주파수에 위상이 동기된 출력 주파수를 출력할 수 있다. 상기 과정(S408)에서 위상 차이를 최소화하고 위상 잡음을 최적화하는 보다 상세한 과정은 전술한 수학식들을 통해서 이미 설명하였기 때문에, 생략한다.
As shown, the phase locked loop according to an embodiment of the present invention, when the reference frequency (f ref ) is input to the reference frequency filter 101, the reference frequency filter 101 filters the input reference frequency, The phase detector 102 detects the phase of the filtered reference frequency (S402). Then, the voltage of the detected phase is controlled, and the frequency is variably divided (S404). In variable division, the variable division ratio (eg, N) is a division ratio for determining the output frequency range of the phase locked loop, and is a middle value between the minimum division ratio and the maximum division ratio of the output frequency. In this way, the variable division can be performed by removing the high frequency component of the current according to the detected phase and changing the current into a voltage. In addition, the phase detector detects and compares a difference in the falsehood between the filtered reference frequency and the variable divided frequency and removes high frequency components by low pass filtering a signal indicating a phase difference according to the comparison result ( S406). The output frequency f out of which the reference frequency is synchronized with the phase is output, and when a false difference between the filtered reference frequency and the variable divided frequency is detected, the detected phase difference is minimized to optimize phase noise (S408). ). Minimizing the detected phase difference may minimize the phase difference by fixing the shaking frequency and phase by changing the current of the signal from which the high frequency component is removed to a voltage. By minimizing the phase difference as described above, an output frequency whose phase is synchronized with the reference frequency can be output. Since a more detailed process of minimizing the phase difference and optimizing the phase noise in the process (S408) has already been described through the above equations, it will be omitted.

Claims (6)

위상 고정 루프의 위상 잡음 개선 방법에 있어서,
제1 주파수를 필터링하여 위상을 검출하는 과정과;
상기 위상이 검출된 제1 주파수의 전압을 제어하여 위상을 고정시키고, 상기 위상이 고정된 제1 주파수를 분주 비에 따라 분주하여 제2 주파수를 생성하는 과정과;
상기 필터링된 제1 주파수의 위상과 상기 생성된 제2 주파수의 위상을 비교 및 검출하고, 상기 검출된 위상에 따른 전류의 고주파 성분을 제거하고, 상기 고주파 성분이 제거된 위상의 전류를 전압으로 변화시켜 상기 제1 주파수와 상기 제2 주파수를 동일하게 하는 과정을 포함하는 위상 고정루프의 위상 잡음 개선 방법.
In the phase noise improvement method of a phase locked loop,
Detecting a phase by filtering the first frequency;
Controlling a voltage of the first frequency at which the phase is detected to fix the phase, and dividing the first frequency having the phase fixed according to a division ratio to generate a second frequency;
Compare and detect the phase of the filtered first frequency and the phase of the generated second frequency, remove the high frequency component of the current according to the detected phase, and change the current of the phase from which the high frequency component is removed to a voltage. And equalizing the first frequency and the second frequency.
제1항에 있어서, 상기 필터링된 제1 주파수는
상기 제1 주파수보다 협대역을 가지며, 저전력 값을 가지는 것을 특징으로 하는 위상 고정루프의 위상 잡음 개선 방법.
The method of claim 1, wherein the filtered first frequency is
And a narrower bandwidth than the first frequency and having a low power value.
제1항에 있어서, 상기 제1 주파수와 상기 제2 주파수는 하기 <수학식 6>를 이용하여 동일하게 하며,
<수학식 6>
Figure 112010005819996-pat00006

여기서, N은 분배 비율을 나타내며, H(·)는 전달함수를 나타내며, φ는 위상을 ω는 주파수를 나타내는 것을 특징으로 하는 위상 고정 루프의 위상 잡음 개선 방법.
The method according to claim 1, wherein the first frequency and the second frequency are the same by using Equation 6 below.
&Quot; (6) &quot;
Figure 112010005819996-pat00006

Where N represents a distribution ratio, H (·) represents a transfer function, φ represents a phase, and ω represents a frequency.
제1항에 있어서, 상기 분주 비는
상기 제2 주파수의 최소 분주 비와 최대 분주 비의 중간 값으로 결정되는 것을 특징으로 하는 위상 고정 루프의 위상 잡음 개선 방법.
The method of claim 1, wherein the dispensing ratio is
And a mid value between the minimum frequency division ratio and the maximum frequency division ratio of the second frequency.
위상 고정 루프의 위상 잡음 개선 장치에 있어서,
제1 주파수를 필터링하는 기준 주파수 필터기와;
상기 필터링된 제1 주파수의 위상을 검출하는 위상 검출기와;
상기 위상이 검출된 제1 주파수의 위상을 고정시키는 루프 필터와;
상기 위상이 고정된 제1 주파수를 분주 비에 따라 분주하여 제2 주파수를 생성하는 주파수 분주기를 포함하며,
상기 위상 검출기는 상기 필터링된 제1 주파수의 위상과 상기 생성된 제2 주파수의 위상을 비교 및 검출하고,
상기 루프 필터는 상기 검출된 위상에 따른 전류의 고주파 성분을 제거하고, 상기 고주파 성분이 제거된 위상의 전류를 전압으로 변화시켜 상기 제1 주파수와 상기 제2 주파수를 동일 하게하는 것을 특징으로 하는 위상 고정루프의 위상 잡음 개선 장치.
In the phase noise reduction device of the phase locked loop,
A reference frequency filter for filtering the first frequency;
A phase detector for detecting a phase of the filtered first frequency;
A loop filter for fixing the phase of the first frequency at which the phase is detected;
A frequency divider for dividing the first frequency having a fixed phase according to a division ratio to generate a second frequency;
The phase detector compares and detects a phase of the filtered first frequency with a phase of the generated second frequency,
The loop filter removes a high frequency component of the current according to the detected phase and changes the current of the phase from which the high frequency component is removed to a voltage to equalize the first frequency and the second frequency. Fixed loop phase noise reduction device.
제5항에 있어서, 상기 위상 검출기는
하기 <수학식 7>을 이용하여 상기 제1 주파수와 상기 제2 주파수를 동일하게 하며,
<수학식 7>
Figure 112010005819996-pat00007

여기서, N은 분배 비율을 나타내며, H(·)는 전달함수를 나타내며, φ는 위상을 ω는 주파수를 나타내는 것을 특징으로 하는 위상 고정 루프의 위상 잡음 개선 장치.
The method of claim 5, wherein the phase detector
By using Equation 7 below, the first frequency and the second frequency are the same.
<Equation 7>
Figure 112010005819996-pat00007

Here, N denotes a distribution ratio, H (·) denotes a transfer function, φ denotes a phase and ω denotes a frequency.
KR1020100007623A 2010-01-27 2010-01-27 Apparatus and method for improving phase noise of phase locked loop KR100987072B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100007623A KR100987072B1 (en) 2010-01-27 2010-01-27 Apparatus and method for improving phase noise of phase locked loop

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100007623A KR100987072B1 (en) 2010-01-27 2010-01-27 Apparatus and method for improving phase noise of phase locked loop

Publications (1)

Publication Number Publication Date
KR100987072B1 true KR100987072B1 (en) 2010-10-11

Family

ID=43135326

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100007623A KR100987072B1 (en) 2010-01-27 2010-01-27 Apparatus and method for improving phase noise of phase locked loop

Country Status (1)

Country Link
KR (1) KR100987072B1 (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040004735A (en) * 2002-07-05 2004-01-14 주식회사 히타치엘지 데이터 스토리지 코리아 Method for recording substitute defect block in optical disc driver
KR20070008252A (en) * 2005-07-13 2007-01-17 삼성전자주식회사 Ring type voltage controlled oscillator having multiple frequency range
KR20080077515A (en) * 2007-02-20 2008-08-25 엠텍비젼 주식회사 Method of detecting locking of a phase and phase locked loop circuit for performing the same
KR100903055B1 (en) 2007-04-06 2009-06-18 삼성전자주식회사 Phase-locked loop and phase-locking method

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040004735A (en) * 2002-07-05 2004-01-14 주식회사 히타치엘지 데이터 스토리지 코리아 Method for recording substitute defect block in optical disc driver
KR20070008252A (en) * 2005-07-13 2007-01-17 삼성전자주식회사 Ring type voltage controlled oscillator having multiple frequency range
KR20080077515A (en) * 2007-02-20 2008-08-25 엠텍비젼 주식회사 Method of detecting locking of a phase and phase locked loop circuit for performing the same
KR100903055B1 (en) 2007-04-06 2009-06-18 삼성전자주식회사 Phase-locked loop and phase-locking method

Similar Documents

Publication Publication Date Title
US8451971B2 (en) Communication systems, clock generation circuits thereof, and method for generating clock signal
US6636575B1 (en) Cascading PLL units for achieving rapid synchronization between digital communications systems
US20130107997A1 (en) Clock data recovery circuit
JP5844795B2 (en) Oscillation frequency adjusting device, oscillation frequency adjusting method, and wireless communication device
KR20120047379A (en) Spread spectrum clock generator
US20110175682A1 (en) Phase-locked loop frequency synthesizer and loop locking method thereof
US7974333B2 (en) Semiconductor apparatus and radio circuit apparatus using the same
WO2013155259A1 (en) Method and apparatus for local oscillator
US8638141B1 (en) Phase-locked loop
US8125255B2 (en) PLL circuit
KR100987072B1 (en) Apparatus and method for improving phase noise of phase locked loop
US20040012448A1 (en) PLL circuit and method for eliminating self-jitter in a signal which is received by a control circuit
KR20210102252A (en) Phase Locked Loop (PLL) with Direct Feedforward Circuit
RU172814U1 (en) HYBRID FREQUENCY SYNTHESIS WITH IMPROVED SPECTRAL CHARACTERISTICS
WO2006065478A2 (en) Method and apparatus for generating a phase-locked output signal
KR101007391B1 (en) Apparatus and method for improving phase noise of phase locked loop
JP2009016973A (en) Synthesizer
GB2196495A (en) Modulation sensitivity correction circuit for voltage-controlled oscillator
JP2005151444A (en) Frequency synthesizer
JP4327144B2 (en) An active filter in a PLL circuit.
JP2015015572A (en) Oscillation circuit, oscillation device and oscillation method
GB2567463A (en) Phase locked loop circuit
KR20150130644A (en) Spread spectrum clock generator with digital compensator and method for generating clock using the same
KR101855354B1 (en) APPARATUS AND METHOD for generating LOW FREQUANGY SYSTEM REFERENCE CLOCK
KR20230055101A (en) Phase locked loop and operation method thereof

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130930

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20140929

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20150930

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20160929

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20170928

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20181001

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20191001

Year of fee payment: 10