KR100986327B1 - 발광소자 및 그 제조방법 - Google Patents

발광소자 및 그 제조방법 Download PDF

Info

Publication number
KR100986327B1
KR100986327B1 KR1020090121120A KR20090121120A KR100986327B1 KR 100986327 B1 KR100986327 B1 KR 100986327B1 KR 1020090121120 A KR1020090121120 A KR 1020090121120A KR 20090121120 A KR20090121120 A KR 20090121120A KR 100986327 B1 KR100986327 B1 KR 100986327B1
Authority
KR
South Korea
Prior art keywords
ohmic layer
layer
light emitting
ohmic
conductive semiconductor
Prior art date
Application number
KR1020090121120A
Other languages
English (en)
Inventor
송현돈
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020090121120A priority Critical patent/KR100986327B1/ko
Application granted granted Critical
Publication of KR100986327B1 publication Critical patent/KR100986327B1/ko
Priority to EP10193874.4A priority patent/EP2333853B1/en
Priority to US12/961,669 priority patent/US8692278B2/en
Priority to CN201010585795.9A priority patent/CN102088051B/zh

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40Materials therefor
    • H01L33/42Transparent materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008Processes
    • H01L2933/0016Processes relating to electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)
  • Non-Portable Lighting Devices Or Systems Thereof (AREA)

Abstract

실시예는 발광소자 및 그 제조방법에 관한 것이다.
실시예에 따른 발광소자는 제1 도전형 반도체층, 제2 도전형 반도체층, 및 상기 제1 도전형 반도체층과 상기 제2 도전형 반도체층 사이에 개재되는 활성층을 포함하는 발광구조물; 상기 발광구조물 상에 제1 오믹층; 및 상기 제1 오믹층 상에 패턴(pattern)을 포함하는 제2 오믹층;을 포함할 수 있다.
발광소자, 광추출

Description

발광소자 및 그 제조방법{LIGHT EMITTING DEVICE AND METHOD FOR FABRICATING THE SAME}
실시예는 발광소자 및 그 제조방법에 관한 것이다.
발광소자(Light Emitting Device)는 전기에너지가 빛에너지로 변환되는 특성의 p-n 접합 다이오드를 주기율표상에서 Ⅲ족과 Ⅴ족의 원소가 화합하여 생성될 수 있다. 발광소자는 화합물 반도체의 조성비를 조절함으로써 다양한 색상구현이 가능하다.
발광소자는 순방향전압 인가 시 n층의 전자와 p층의 정공(hole)이 결합하여 전도대(Conduction band)와 가전대(Valance band)의 에너지 갭에 해당하는 만큼의 에너지를 발산하는데, 이 에너지는 주로 열이나 빛의 형태로 방출되며, 빛의 형태로 발산되면 발광소자가 되는 것이다.
예를 들어, 질화물 반도체는 높은 열적 안정성과 폭넓은 밴드갭 에너지에 의해 광소자 및 고출력 전자소자 개발 분야에서 큰 관심을 받고 있다. 특히, 질화물 반도체를 이용한 청색(Blue) 발광소자, 녹색(Green) 발광소자, 자외선(UV) 발광소자 등은 상용화되어 널리 사용되고 있다.
질화물계 발광소자에 있어서 최근의 동향을 보면 반도체 성장구조나 성장된 에피의 제작공정을 개선시켜 광추출 효율이 높은 발광소자 개발이 요구되고 있다.
이러한 광추출효율 향상을 구현하기 위해 투명전극을 패터닝하는 기술이 있으나, 투명전극을 패터닝하는 경우 플라즈마 대미지(Plasma damage)에 의한 발광구조물 손상, 투명전극 식각공정에 의한 결정성 파괴, 미세패터닝에 의한 감광막(PR) 찌꺼기(scum) 불량요소 잠재 등의 부정적인 요소가 있다.
실시예는 오믹층 위에 광추출 패턴을 형성시킴에 의한 누설전류 발생 및 구동전압 상승 등의 불량요소를 제거할 수 있는 발광소자 및 그 제조방법을 제공하고자 한다.
실시예에 따른 발광소자는 제1 도전형 반도체층, 제2 도전형 반도체층, 및 상기 제1 도전형 반도체층과 상기 제2 도전형 반도체층 사이에 개재되는 활성층을 포함하는 발광구조물; 상기 발광구조물 상에 제1 오믹층; 및 상기 제1 오믹층 상에 패턴(pattern)을 포함하는 제2 오믹층;을 포함할 수 있다.
또한, 실시예에 따른 발광소자의 제조방법은 제1 도전형 반도체층, 제2 도전형 반도체층, 및 상기 제1 도전형 반도체층과 상기 제2 도전형 반도체층 사이에 개재되는 활성층을 포함하는 발광구조물을 형성하는 단계; 상기 발광구조물 상에 제1 오믹층을 형성하는 단계; 상기 제1 오믹층 상에 제2 오믹층을 형성하는 단계; 및 상기 제2 오믹층에 패턴(pattern)를 형성하는 단계;를 포함할 수 있다.
실시예에 따른 발광소자 및 그 제조방법에 의하면 오믹층 위에 광추출 패턴을 형성시킴에 의한 누설전류 발생 및 구동전압 상승 등의 불량요소를 제거할 수 있다.
실시 예의 설명에 있어서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드 또는 패턴들의 "상/위(on/over)"에 또는 "아래(under)"에 형성되는 것으로 기재되는 경우에 있어, "상/위(on/over)"와 "아래(under)"는 "직접(directly)" 또는 "다른 층을 개재하여 (indirectly)" 형성되는 것을 모두 포함한다. 또한 각 층의 상/위 또는 아래에 대한 기준은 도면을 기준으로 설명한다.
도면에서 각층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장되거나 생략되거나 또는 개략적으로 도시되었다. 또한 각 구성요소의 크기는 실제크기를 전적으로 반영하는 것은 아니다.
(실시예)
도 1은 제1 실시예에 따른 발광소자의 단면도이다.
제1 실시예에 따른 발광소자는 제1 도전형 반도체층(122), 활성층(124), 제2 도전형 반도체층(126)을 포함하는 발광구조물(120); 상기 발광구조물 상에 형선된 제1 오믹층(132); 및 상기 제1 오믹층(132) 상에 패턴(pattern)(T)을 포함하여 형성된 제2 오믹층(134);을 포함할 수 있다.
상기 발광구조물(120)은 비도전형 기판(110) 상에 형성되고, 상기 제1 오믹층(132)은 상기 제2 도전형 반도체층(126) 상에 형성됨으로써 수평형 발광소자에 적용될 수 있으나 이에 한정되는 것은 아니다.
상기 패턴(T)은 광결정 패턴일 수 있으나 이에 한정되는 것은 아니며 요철 패턴일 수도 있다.
상기 제2 오믹층(134)의 밀도(density)가 상기 제1 오믹층(132)의 밀도보다 낮을 수 있다. 이에 따라, 상기 제2 오믹층(134)의 구성물질간의 결합에너지(Binding energy)가 상기 제1 오믹층(132)의 구성물질간의 결합에너지보다 낮을 수 있다.
상기 제2 오믹층(134)은 상기 제1 오믹층(132)과 같은 물질로 형성될 수 있다. 예를 들어, 상기 제1 오믹층(132)과 상기 제2 오믹층(134)은 산화막, 질화막, 금속막 중 적어도 하나일 수 있으나 이에 한정되는 것은 아니다.
예를 들어, 상기 제1 오믹층(132)과 상기 제2 오믹층(134)은 ITO, IZO(In-ZnO), GZO(Ga-ZnO), AZO(Al-ZnO), AGZO(Al-Ga ZnO), IGZO(In-Ga ZnO), IrOx, RuOx, RuOx/ITO, Ni/IrOx/Au, TiN, Pt 및 Ni/IrOx/Au/ITO 중 적어도 하나일 수 있으나 이에 한정되는 것은 아니다.
실시예는 결합에너지(Binding energy) 차이를 이용한 오믹층의 인시튜(in-situ) 형성방법으로서, 제1 오믹층과 제2 오믹층의 결합에너지 차이에 의해 경계면이 형성됨으로써 제2 오믹층에 광결정 패턴, 양자점 발광소자 등의 광추출 패턴 공정이 가능하다.
실시예는 인시튜 방식으로 형성되었음에도 불구하고 오믹층은 결합에너지 차이에 의하여 기능적 측면에서 볼 때, 오믹층과 광추출 패턴층으로 구분될 수 있다.
이러한 기능적 측면의 분류가 필요한 이유는, 기존의 오믹층 상에 광추출 패턴을 형성하기 위하여 식각 또는 리프트 오프(Lift-off) 공정을 통하여 광추출 패턴을 구현하는데, 이 때 식각에 의한 표면 손상과 리프트오프(Lift-off) 공정에 의한 불순물 유입 등의 불량요소는 오믹특성을 저하시킴과 동시에 신뢰성 측면에서 누설전류를 증가시키게 된다.
오믹층에 손상을 주지 않고 광추출 패턴을 구현하기 위해서는 오믹층과 물질이 다른 이종의 박막을 형성시킬 수 있는데, 이는 발광구조물과 전극 사이의 저항을 증가시키므로, 구동 전압의 상승을 발생시킨다.
이에 실시예는 오믹층과 광추출 패턴층을 동종의 물질로 형성하기 위해 인시튜(in-situ) 형성방법을 채용할 수 있고, 오믹층과 광추출 패턴층의 형성시의 압력을 상이하게 하여 기능적으로 구별되는 층을 생성할 수 있고, 이에 따라 기능적으로 분류된 오믹층과 광추출 패턴층은 결합에너지(Binding energy) 차이에 의해 식각 거동이 다르며, 이러한 특성을 이용하여 제2 오믹층에 광추출 패턴을 구현할 때 제1 오믹층과 제2 오믹층 사이의 경계는 식각방지층(Etch stop layer)으로 역할을 할 수 있다.
실시예에 따른 발광소자에 의하면, 결합에너지(Binding energy)를 차이를 이용하여 오믹특성을 유지한 상태에서 제2 오믹층에 광추출 패턴을 형성시킬 수 있다.
실시예는 오믹층 위에 광추출 패턴을 형성시킴에 의한 누설전류 발생 및 구동전압 상승 등의 불량요소를 제거할 수 있다.
즉, 동종의 오믹층은 기능적으로 오믹층과 광추출 패턴 형성층으로 분리되어, 전기적 특성 면에서는 오믹층이 식각에 의한 손상이 없으므로 안정적인 구동전압을 가질 수 있으며, 또한 누설전류 등의 신뢰성 측면에서도 유리하다.
또한, 결합에너지(Binding energy) 차이에 의해 경계면이 형성됨에 따라 광 추출 패턴 형성층의 요구 깊이를 오믹층 형성시에 조절 가능하며, 이러한 결합에너지 차이에 의해 형성된 제1 오믹층과 제2 오믹층 사이의 경계면은 식각방지층(Etch stop layer) 역할을 하므로 광추출 패턴 형성의 불량요소가 제거된다.
이하, 도 2 내지 도 5를 참조하여 제1 실시예에 따른 발광소자의 제조방법을 설명한다.
실시예에서의 발광소자는 GaN, GaAs, GaAsP, GaP 등의 물질로 형성될 수 있다. 예를 들어, Green~Blue LED는 GaN(InGaN), Yellow~Red LED는 InGaAIP, AlGaAs를 사용할 수 있으며, 물질의 조성의 변경에 따라 Full Color 구현도 가능하다.
먼저, 도 2와 같이 기판(110)을 준비한다. 상기 기판(110)은 사파이어(Al2O3) 기판, SiC 기판 등일 수 있으나 이에 한정되는 것은 아니다. 상기 기판(110)에 대해 습식세척을 하여 표면의 불순물을 제거할 수 있다.
이후, 상기 기판(110) 상에 제1 도전형 반도체층(122), 활성층(124) 및 제2 도전형 반도체층(126)을 포함하는 발광구조물(120)을 형성할 수 있다.
상기 제1 도전형 반도체층(122)은 화학증착방법(CVD) 혹은 분자선 에피택시 (MBE) 혹은 스퍼터링 혹은 수산화물 증기상 에피택시(HVPE) 등의 방법을 사용하여 N형 GaN층을 형성할 수 있다. 또한, 상기 제1 도전형 반도체층(122)은 챔버에 트리메틸 갈륨 가스(TMGa), 암모니아 가스(NH3), 질소 가스(N2), 및 실리콘(Si)과 같은 n 형 불순물을 포함하는 실란 가스(SiH4)가 주입되어 형성될 수 있다.
이때, 실시예는 상기 기판(110) 상에 언도프트(undoped) 반도체층(미도시)을 형성하고, 상기 언도프트 반도체층 상에 제1 도전형 반도체층(122)을 형성함으로써 기판과 발광구조물 간의 결정격자 차이를 줄일 수 있다.
상기 활성층(124)은 제1 도전형 반도체층(122)을 통해서 주입되는 전자와 이후 형성되는 제2 도전형 반도체층(126)을 통해서 주입되는 정공이 서로 만나서 활성층(발광층) 물질 고유의 에너지 밴드에 의해서 결정되는 에너지를 갖는 빛을 방출하는 층이다.
상기 활성층(124)은 단일 양자 우물 구조, 다중 양자 우물 구조(MQW: Multi Quantum Well), 양자 선(Quantum-Wire) 구조, 또는 양자 점(Quantum Dot) 구조 중 적어도 어느 하나로 형성될 수 있다. 예를 들어, 상기 활성층(124)은 트리메틸 갈륨 가스(TMGa), 암모니아 가스(NH3), 질소 가스(N2), 및 트리메틸 인듐 가스(TMIn)가 주입되어 InGaN/GaN 구조를 갖는 다중 양자우물구조가 형성될 수 있으나 이에 한정되는 것은 아니다.
상기 제2 도전형 반도체층(126)은 챔버에 트리메틸 갈륨 가스(TMGa), 암모니아 가스(NH3), 질소 가스(N2), 및 마그네슘(Mg)과 같은 p 형 불순물을 포함하는 비세틸 사이클로 펜타디에닐 마그네슘(EtCp2Mg){Mg(C2H5C5H4)2}가 주입되어 p형 GaN층이 형성될 수 있으나 이에 한정되는 것은 아니다.
다음으로, 도 3과 같이 상기 발광구조물(120) 상에 제1 오믹층(132)을 형성한다. 예를 들어, 상기 제2 도전형 반도체층(126) 상에 제1 오믹층(132)을 형성할 수 있으나 이에 한정되는 것은 아니며, 하기 기술하는 제2 실시예와 같이 제1 도전 형 반도체층 상에 제1 오믹층이 형성될 수도 있다.
상기 제1 오믹층(132)은 Φm〉Φs 를 만족하는 단일 금속 혹은 금속합금, 금속산화물 등을 다중으로 적층하여 형성할 수 있으나 이에 한정되는 것은 아니다.
예를 들어, 상기 제1 오믹층(132)이 P형 반도체층 상에 형성되는 경우에는 일함수가 Φm〉Φs 를 만족할 수 있으나, 제2 실시예와 같이 상기 제1 오믹층(132)이 N형 반도체층 상에 형성되는 경우에는 일함수가 Φm〈Φs 를 만족할 수 있다.
또한, 상기 제1 오믹층(132)은 ITO, IZO(In-ZnO), GZO(Ga-ZnO), AZO(Al-ZnO), AGZO(Al-Ga ZnO), IGZO(In-Ga ZnO), IrOx, RuOx, RuOx/ITO, Ni/IrOx/Au, TiN, Pt 및 Ni/IrOx/Au/ITO 중 적어도 하나를 포함하여 형성될 수 있으나, 이러한 재료에 한정되는 않는다.
이후, 도 4와 같이 상기 제1 오믹층(132) 상에 제2 오믹층(134)을 형성한다.
상기 제2 오믹층(134)은 상기 제1 오믹층(132) 형성공정과 인시튜(in-situ) 공정으로 진행될 수 있다.
상기 제2 오믹층(134)을 형성하는 단계는 상기 제1 오믹층(132) 형성공정보다 낮은 압력에서 진행될 수 있다.
이에 따라, 상기 제2 오믹층(134)의 밀도(density)가 상기 제1 오믹층(132)의 밀도보다 낮을 수 있고, 상기 제2 오믹층(134)의 구성물질간의 결합에너지(Binding energy)가 상기 제1 오믹층(132)의 구성물질간의 결합에너지보다 낮을 수 있다.
상기 제2 오믹층(134)은 상기 제1 오믹층(132)과 같은 물질로 형성될 수 있다. 예를 들어, 상기 제2 오믹층(134)은 Φm〉Φs 를 만족하는 산화막, 질화막, 금속막 중 적어도 하나일 수 있으나 이에 한정되는 것은 아니다.
실시예에 의하면 제1 오믹층(132)과 제2 오믹층(134) 간의 결합에너지(Binding energy) 차이에 의한 경계면 형성을 위해, 인시튜(in-situ) 방식을 따르면서 제2 오믹층(134) 형성시에 제1 오믹층(132) 형성공정과는 달리 산소부분압(Oxygen partial pressure)과 소스파워(Source power), 가스 퍼지 타임(Gas purge time)을 달리하여 제2 오믹층(134)을 형성하므로 물성적으로는 이종의 물질처럼 형성되지만, 실제로는 제2 오믹층이 제1 오믹층과 동종의 물질로서 형성되는 것이기 때문에 층간의 스트레스(stress)가 없다.
이러한 결합에너지 변경면(Binding energy exchanged surface)은 경계면을 기준으로 윗층과 아래층의 식각 거동을 다르게 만들어 주기 때문에 기능적으로 오믹층과 광추출 패턴 형성면으로 구분할 수 있다.
실시예에 의하면 제2 오믹층 형성시, 제1 오믹층을 형성시킨 후 일정 시간동안 산소부분압(Oxygen partial pressure)를 10배 이상 변화를 주면서 불활성 가스를 주입하게 되면 내부 플라즈마의 거동이 변하면서 표면 속성이 바뀐다.
이 경계면에서는 결합에너지(Binding energy)가 바뀌어 있기 때문에 경계면 이후에 형성되는 박막은 막의 밀도(Film density)가 저하되어 물성적으로 이종의 박막이 형성된다.
다음으로, 도 5와 같이 상기 제2 오믹층(134)에 패턴(pattern)(T)를 형성한 다. 상기 패턴(T)은 광결정 패턴일 수 있으나 이에 한정되는 것은 아니며 요철 패턴일 수도 있다.
예를 들어, 상기 패턴(T)을 형성하는 단계에서 상기 제2 오믹층(134)을 일부 식각하여 상기 패턴(T)을 형성하되, 상기 제1 오믹층(132)과 상기 제2 오믹층(134)의 경계는 식각방지막 역할을 할 수 있다.
이후, 상기 제2 오믹층(134) 상에 제2 전극(미도시)를 형성할 수 있고, 상기 기판(110) 아래에 반사층(미도시)을 형성할 수 있다.
실시예에 따른 발광소자에 의하면, 결합에너지(Binding energy)를 이용하여 오믹특성을 유지한 상태에서 오믹층에 광추출 패턴을 형성시킬 수 있다.
이에 따라 실시예에 의하면 오믹층 위에 광추출 패턴을 형성시킴에 의한 누설전류 발생 및 구동전압 상승 등의 불량요소를 제거할 수 있다.
도 6은 제2 실시예에 따른 발광소자의 단면도이다.
제2 실시예는 실시예가 수직형 발광소자에 대해 적용되는 예이며, 제1 실시예의 기술적인 특징을 채용할 수 있고, 이하 제1 실시예와 차별되는 점을 위주로 설명한다.
제2 실시예에 따른 발광소자는 발광구조물(120) 아래에 제2 전극(150)을 포함할 수 있다. 상기 제2 전극(150)은 오믹층(미도시), 반사층(미도시), 결합층(미도시), 전도성 기판(미도시) 중 적어도 하나를 포함할 수 있다.
상기 제2 전극(150)은 제2 도전형 반도체층(126)과 접할 수 있으나 이에 한정되는 것은 아니다.
상기 발광구조물(120)을 형성하는 방법은 비전도성 기판(미도시) 상에 발광구조물(120)을 형성한 후, 발광구조물(120) 상에 제2 전극(150)을 형성하고, 상기 비전도성 기판을 제거하는 방법이 가능하나 이에 한정되는 것은 아니며, 전도성 기판(미도시) 상에 발광구조물(120)을 성장할 수도 있다.
제2 실시예에서 제1 오믹층(132)은 제1 도전형 반도체층(122) 상에 형성될 수 있으나 이에 한정되는 것은 아니다.
실시예에 따른 발광소자에 의하면, 결합에너지(Binding energy)를 이용하여 오믹특성을 유지한 상태에서 오믹층에 광추출 패턴을 형성시킬 수 있다.
이에 따라 실시예에 의하면 오믹층 위에 광추출 패턴을 형성시킴에 의한 누설전류 발생 및 구동전압 상승 등의 불량요소를 제거할 수 있다.
이상에서 실시예들에 설명된 특징, 구조, 효과 등은 적어도 하나의 실시예에 포함되며, 반드시 하나의 실시예에만 한정되는 것은 아니다. 나아가, 각 실시예에서 예시된 특징, 구조, 효과 등은 실시예들이 속하는 분야의 통상의 지식을 가지는 자에 의해 다른 실시예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 실시예의 범위에 포함되는 것으로 해석되어야 할 것이다.
이상에서 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 실시예를 한정하는 것이 아니며, 실시예가 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시예에 구체적으로 나타 난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 특정하는 권리범위의 범위에 포함되는 것으로 해석되어야 할 것이다.
도 1은 제1 실시예에 따른 발광소자의 단면도.
도 2 내지 도 5는 제1 실시예에 따른 발광소자의 제조방법의 공정단면도.
도 6은 제2 실시예에 따른 발광소자의 단면도.

Claims (22)

  1. 제1 도전형 반도체층, 제2 도전형 반도체층, 및 상기 제1 도전형 반도체층과 상기 제2 도전형 반도체층 사이에 개재되는 활성층을 포함하는 발광구조물;
    상기 발광구조물 상에 제1 오믹층; 및
    상기 제1 오믹층 상에 패턴(pattern)을 포함하는 제2 오믹층;을 포함하는 발광소자.
  2. 제1 항에 있어서,
    상기 제2 오믹층의 밀도(density)가 상기 제1 오믹층보다 낮은 발광소자.
  3. 제1 항에 있어서,
    상기 제2 오믹층의 구성물질간의 결합에너지(Binding energy)가 상기 제1 오믹층의 구성물질간의 결합에너지보다 낮은 발광소자.
  4. 제1 항에 있어서,
    상기 제2 오믹층은 상기 제1 오믹층과 같은 물질로 형성되는 발광소자.
  5. 제2 항 또는 제3 항에 있어서,
    상기 제2 오믹층은 상기 제1 오믹층과 같은 물질로 형성되는 발광소자.
  6. 제5 항에 있어서,
    상기 제1 오믹층과 상기 제2 오믹층은
    산화막, 질화막, 금속막 중 적어도 하나인 발광소자.
  7. 제5 항에 있어서,
    상기 제1 오믹층과 상기 제2 오믹층은
    ITO, IZO(In-ZnO), GZO(Ga-ZnO), AZO(Al-ZnO), AGZO(Al-Ga ZnO), IGZO(In-Ga ZnO), IrOx, RuOx, RuOx/ITO, Ni/IrOx/Au, TiN, Pt 및 Ni/IrOx/Au/ITO 중 적어도 하나인 발광소자.
  8. 제1 항에 있어서,
    상기 발광구조물은 비도전형 기판 상에 형성되고,
    상기 제1 오믹층은 상기 제2 도전형 반도체층 상에 형성되는 발광소자.
  9. 제1 항에 있어서,
    상기 제2 도전형 반도체층 아래에 제2 전극을 포함하고,
    상기 제1 오믹층은 상기 제1 도전형 반도체층 상에 형성되는 발광소자.
  10. 제1 항에 있어서,
    상기 패턴은
    광결정 패턴 또는 요철 패턴 중 적어도 하나를 포함하는 발광소자.
  11. 제1 도전형 반도체층, 제2 도전형 반도체층, 및 상기 제1 도전형 반도체층과 상기 제2 도전형 반도체층 사이에 개재되는 활성층을 포함하는 발광구조물을 형성하는 단계;
    상기 발광구조물 상에 제1 오믹층을 형성하는 단계;
    상기 제1 오믹층 상에 제2 오믹층을 형성하는 단계; 및
    상기 제2 오믹층에 패턴(pattern)를 형성하는 단계;를 포함하는 발광소자의 제조방법.
  12. 제11 항에 있어서,
    상기 제1 오믹층 상에 제2 오믹층을 형성하는 단계는,
    상기 제2 오믹층을 상기 제1 오믹층 형성공정과 인시튜(in-situ) 공정으로 진행하는 발광소자의 제조방법.
  13. 제12 항에 있어서,
    상기 제1 오믹층 상에 제2 오믹층을 형성하는 단계에서,
    상기 제2 오믹층은 상기 제1 오믹층 형성공정보다 낮은 압력에서 진행되는 발광소자의 제조방법.
  14. 제12 항에 있어서,
    상기 제1 오믹층 상에 제2 오믹층을 형성하는 단계에서,
    상기 제2 오믹층의 밀도(density)가 상기 제1 오믹층보다 낮은 발광소자의 제조방법.
  15. 제12 항에 있어서,
    상기 제1 오믹층 상에 제2 오믹층을 형성하는 단계에서,
    상기 제2 오믹층의 구성물질간의 결합에너지(Binding energy)가 상기 제1 오믹층의 구성물질간의 결합에너지보다 낮은 발광소자의 제조방법.
  16. 제12 항에 있어서,
    상기 제1 오믹층 상에 제2 오믹층을 형성하는 단계에서,
    상기 제2 오믹층은 상기 제1 오믹층과 같은 물질로 형성되는 발광소자의 제조방법.
  17. 제13 항 내지 제15항 중 어느 하나의 항에 있어서,
    상기 제1 오믹층 상에 제2 오믹층을 형성하는 단계에서,
    상기 제2 오믹층은 상기 제1 오믹층과 같은 물질로 형성되는 발광소자의 제조방법.
  18. 제11 항에 있어서,
    상기 제2 오믹층에 패턴(pattern)를 형성하는 단계는,
    상기 제2 오믹층을 일부 식각하여 상기 패턴을 형성하고,
    상기 제1 오믹층과 상기 제2 오믹층의 경계는 식각방지막의 역할을 하는 발광소자의 제조방법.
  19. 제17 항에 있어서,
    상기 제1 오믹층과 상기 제2 오믹층은
    산화막, 질화막, 금속막 중 적어도 하나인 발광소자의 제조방법.
  20. 제17 항에 있어서,
    상기 제1 오믹층과 상기 제2 오믹층은
    ITO, IZO(In-ZnO), GZO(Ga-ZnO), AZO(Al-ZnO), AGZO(Al-Ga ZnO), IGZO(In-Ga ZnO), IrOx, RuOx, RuOx/ITO, Ni/IrOx/Au, TiN, Pt 및 Ni/IrOx/Au/ITO 중 적어도 하나인 발광소자의 제조방법.
  21. 제11 항에 있어서,
    상기 발광구조물은 비도전형 기판 상에 형성되고,
    상기 제1 오믹층은 상기 제2 도전형 반도체층 상에 형성되는 발광소자의 제 조방법.
  22. 제11 항에 있어서,
    상기 제2 도전형 반도체층 아래에 제2 전극을 형성하는 단계를 포함하고,
    상기 제1 오믹층은 상기 제1 도전형 반도체층 상에 형성되는 발광소자의 제조방법.
KR1020090121120A 2009-12-08 2009-12-08 발광소자 및 그 제조방법 KR100986327B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020090121120A KR100986327B1 (ko) 2009-12-08 2009-12-08 발광소자 및 그 제조방법
EP10193874.4A EP2333853B1 (en) 2009-12-08 2010-12-06 Light emitting device, light emitting device package and lighting system
US12/961,669 US8692278B2 (en) 2009-12-08 2010-12-07 Light emitting device
CN201010585795.9A CN102088051B (zh) 2009-12-08 2010-12-07 发光器件和发光器件制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090121120A KR100986327B1 (ko) 2009-12-08 2009-12-08 발광소자 및 그 제조방법

Publications (1)

Publication Number Publication Date
KR100986327B1 true KR100986327B1 (ko) 2010-10-08

Family

ID=43135182

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090121120A KR100986327B1 (ko) 2009-12-08 2009-12-08 발광소자 및 그 제조방법

Country Status (4)

Country Link
US (1) US8692278B2 (ko)
EP (1) EP2333853B1 (ko)
KR (1) KR100986327B1 (ko)
CN (1) CN102088051B (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070068549A (ko) * 2005-12-27 2007-07-02 삼성전자주식회사 발광 소자 및 그 제조 방법
KR20090067305A (ko) * 2007-12-21 2009-06-25 삼성전기주식회사 질화물 반도체 발광소자 및 그 제조방법
KR20090101604A (ko) * 2008-03-24 2009-09-29 송준오 그룹 3족 질화물계 반도체 발광다이오드 소자 및 이의 제조방법
KR20090104453A (ko) * 2008-03-31 2009-10-06 삼성전기주식회사 질화물 반도체 발광소자

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6784462B2 (en) * 2001-12-13 2004-08-31 Rensselaer Polytechnic Institute Light-emitting diode with planar omni-directional reflector
KR100522844B1 (ko) 2004-12-14 2005-10-19 주식회사 이츠웰 표면 식각된 투명 전도성 산화막 오믹 전극을 이용한 질화물 반도체 발광 다이오드 및 그 제조방법
JP2006294907A (ja) * 2005-04-12 2006-10-26 Showa Denko Kk 窒化ガリウム系化合物半導体発光素子
WO2007074969A1 (en) * 2005-12-27 2007-07-05 Samsung Electronics Co., Ltd. Group-iii nitride-based light emitting device
JP2007281037A (ja) * 2006-04-03 2007-10-25 Dowa Holdings Co Ltd 半導体発光素子及びその製造方法
JP5571870B2 (ja) * 2007-09-21 2014-08-13 株式会社東芝 極微細構造を有する光透過型金属電極およびその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070068549A (ko) * 2005-12-27 2007-07-02 삼성전자주식회사 발광 소자 및 그 제조 방법
KR20090067305A (ko) * 2007-12-21 2009-06-25 삼성전기주식회사 질화물 반도체 발광소자 및 그 제조방법
KR20090101604A (ko) * 2008-03-24 2009-09-29 송준오 그룹 3족 질화물계 반도체 발광다이오드 소자 및 이의 제조방법
KR20090104453A (ko) * 2008-03-31 2009-10-06 삼성전기주식회사 질화물 반도체 발광소자

Also Published As

Publication number Publication date
CN102088051A (zh) 2011-06-08
EP2333853A2 (en) 2011-06-15
EP2333853B1 (en) 2018-09-19
CN102088051B (zh) 2015-12-09
US20110133241A1 (en) 2011-06-09
EP2333853A3 (en) 2015-07-08
US8692278B2 (en) 2014-04-08

Similar Documents

Publication Publication Date Title
US8124990B2 (en) Semiconductor light emitting device having an electron barrier layer between a plurality of active layers
KR100993074B1 (ko) 발광소자, 발광소자의 제조방법 및 발광소자 패키지
KR101007087B1 (ko) 발광소자 및 그 제조방법
KR101134731B1 (ko) 발광소자 및 그 제조방법
KR20110062128A (ko) 발광 소자, 발광 소자 패키지 및 발광 소자 제조방법
KR101294518B1 (ko) 질화물 반도체 발광소자 및 그 제조 방법
KR101047617B1 (ko) 반도체 발광소자 및 그 제조방법
KR20130042784A (ko) 질화물 반도체 발광소자
KR101047652B1 (ko) 발광소자 및 그 제조방법
KR101782081B1 (ko) 발광 소자
TWI493747B (zh) 發光二極體及其形成方法
KR101081129B1 (ko) 발광소자 및 그 제조방법
KR101007078B1 (ko) 발광소자 및 그 제조방법
KR101072200B1 (ko) 발광소자 및 그 제조방법
KR101114047B1 (ko) 발광소자 및 그 제조방법
KR100999695B1 (ko) 반도체 발광소자 및 그 제조방법
KR102249630B1 (ko) 발광소자 및 조명시스템
KR100986327B1 (ko) 발광소자 및 그 제조방법
KR101745996B1 (ko) 발광소자
KR20170004476A (ko) 자외선 발광소자 및 발광소자 패키지
KR101014045B1 (ko) 발광소자 및 그 제조방법
KR20160086603A (ko) 발광 소자
KR102237120B1 (ko) 발광소자 및 조명시스템
US10971648B2 (en) Ultraviolet light-emitting element and light-emitting element package
KR100730755B1 (ko) 수직형 발광소자 제조 방법 및 그 수직형 발광소자

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130905

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150904

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20160905

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20170905

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20180910

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20190916

Year of fee payment: 10